CN106206838B - 太阳能电池及其制造方法 - Google Patents

太阳能电池及其制造方法 Download PDF

Info

Publication number
CN106206838B
CN106206838B CN201610369425.9A CN201610369425A CN106206838B CN 106206838 B CN106206838 B CN 106206838B CN 201610369425 A CN201610369425 A CN 201610369425A CN 106206838 B CN106206838 B CN 106206838B
Authority
CN
China
Prior art keywords
conductive region
region
layer
conductive
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610369425.9A
Other languages
English (en)
Other versions
CN106206838A (zh
Inventor
许美姬
梁周弘
郑寅道
李恩珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingao Solar Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN106206838A publication Critical patent/CN106206838A/zh
Application granted granted Critical
Publication of CN106206838B publication Critical patent/CN106206838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

太阳能电池及其制造方法。公开了一种制造太阳能电池的方法，该方法包括以下步骤：在半导体基板的一个表面上方形成隧道层；在所述隧道层上方形成半导体层；在所述半导体层中形成包括第一导电类型的第一导电区域以及第二导电类型的第二导电区域的导电区域；以及形成包括连接至所述第一导电区域的第一电极以及连接至所述第二导电区域的第二电极的电极。形成所述导电区域的步骤包括以下步骤：在所述半导体层上方形成掩模层；利用激光在所述掩模层中形成与所述第一导电区域和所述第二导电区域中的至少一个对应的掺杂开口；以及利用所述掺杂开口来执行掺杂。

Description

太阳能电池及其制造方法
技术领域
本发明的实施方式涉及太阳能电池及其制造方法，并且更具体地，涉及一种背接触太阳能电池及其制造方法。
背景技术
近来，由于现有能源资源(诸如石油和煤)的耗尽，对用于代替现有能源资源的替代能源的兴趣在增加。最重要的是，太阳能电池是用于将日光转换成电能的流行的下一代电池。
可以通过基于设计形成各种层和电极来制造太阳能电池。太阳能电池的效率可以由各种层和电极的设计来确定。为了使太阳能电池商业化，需要克服低效率和低生产率的问题，并因此，存在对具有最大效率的太阳能电池的需求。
发明内容
因此，已鉴于上述问题做出本发明的实施方式，并且本发明的实施方式的目的是提供一种具有高效率的太阳能电池及其制造方法。
根据本发明的一个方面，上述及其它目的能够通过提供一种制造太阳能电池的方法来实现，该方法包括以下步骤：在半导体基板的一个表面上方形成隧道层；在所述隧道层上方形成半导体层；在所述半导体层中形成包括第一导电类型的第一导电区域以及第二导电类型的第二导电区域的导电区域；以及形成包括连接至所述第一导电区域的第一电极以及连接至所述第二导电区域的第二电极的电极，其中，形成所述导电区域的步骤包括以下步骤：在所述半导体层上方形成掩模层；利用激光在所述掩模层中形成与所述第一导电区域和所述第二导电区域中的至少一个对应的掺杂开口；以及利用所述掺杂开口来执行掺杂。
根据本发明的另一方面，提供了一种太阳能电池，该太阳能电池包括：半导体基板；隧道层，该隧道层形成在所述半导体基板上方；导电区域，该导电区域位于所述隧道层上方，所述导电区域包括第一导电类型的第一导电区域和第二导电类型的第二导电区域；以及电极，该电极包括连接至所述第一导电区域的第一电极以及连接至所述第二导电区域的第二电极，其中，标记位于所述第一导电区域和所述第二导电区域中的至少一个中，并且具有与所述半导体基板和所述导电区域的晶体平面的形状不同的形状，并且其中，所述标记沿着所述第一导电区域和所述第二导电区域中的至少一个的纵向延伸的边缘而形成。
附图说明
本发明的实施方式的上述及其它目的、特征和其它优点从结合附图进行的以下详细描述将被更清楚地理解。
图1是例示了根据本发明的实施方式的太阳能电池的截面图；
图2是图1所例示的太阳能电池的部分平面后视图；
图3是例示了根据本发明的实施方式的太阳能电池的显微照片；
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J和图4K是例示了根据本发明的实施方式的制造太阳能电池的方法的截面图；
图5例示了制造根据本发明的实施方式的太阳能电池的方法中的激光消融过程的截面图；以及
图6是例示了制造根据本发明的实施方式的太阳能电池的方法中的一个过程的另一示例的截面图。
具体实施方式
现将详细地参照本发明的实施方式，其示例被例示在附图中。然而，应当理解，本发明不应该限于这些实施方式并且可以被以各种方式修改。
在附图中，为了清楚地且简要地说明本发明的实施方式，省略与本描述无关的元件的例示，并且相同或基本相似的元件在本说明书中自始至终由相同的附图标记来标明。另外，在附图中，为了更清楚的说明，元件的尺寸(诸如厚度、宽度等)被放大或者缩小，并且因此本发明的实施方式的厚度、宽度等不限于附图的例示。
在整个说明书中，当一个元件被称为“包括”另一元件时，该元件不应该被理解为排除其它元件，只要不存在特殊冲突描述即可，并且该元件可以包括至少一个其它元件。另外，应当理解，当诸如层、膜、区域或基板的元件被称为“在”另一元件“上”时，它可以直接在另一元件上或者还可以存在中间元件。另一方面，当诸如层、膜、区域或基板的元件被称为“直接在”另一元件“上”时，这意味着在该元件与另一元件之间不存在中间元件。
在下文中，将参照附图详细地描述根据本发明的实施方式的太阳能电池及其制造方法。
图1是例示了根据本发明的实施方式的太阳能电池的截面图，并且图2是图1所例示的太阳能电池的部分平面后视图。
参照图1和图2，根据本实施方式的由附图标记100标明的太阳能电池包括：半导体基板10；隧道层20，该隧道层20形成在半导体基板10的一个表面(在下文中被称为“背面”)上方；导电区域32和34，该导电区域32和34被布置在隧道层20上方；以及电极42和44，该电极42和44电连接至导电区域32和34。这里，导电区域32和34包括第一导电类型的第一导电区域32以及第二导电类型的第二导电区域34，并且电极42和44包括连接至第一导电区域32的第一电极42以及连接至第二导电区域34的第二电极44。这时，在本实施方式中，激光标记(或标记)38位于第一导电区域32和第二导电区域34中的至少一个中，激光标记38具有与半导体基板10以及导电区域32和34的晶体平面39的形状不同的形状。另外，太阳能电池100还可以包括例如布置在导电区域32和34上方的背面钝化膜40，以及钝化膜(在下文中被称为“正面钝化膜”)24和抗反射膜26，所述钝化膜24和抗反射膜26被布置在半导体基板10的另一表面(在下文中被称为“正面”)上方。将在下面更详细地描述以上所提及的组件。
半导体基板10可以包括基底区域110，该基底区域110包括相对较低的掺杂浓度的第二导电掺杂剂，并因此具有第二导电类型。基底区域110可以由包括第二导电掺杂剂的晶体半导体形成。在一个示例中，基底区域110可以由包括第二导电掺杂剂的单晶或多晶半导体(例如，单晶硅或多晶硅)形成。具体地，基底区域110可以由包括第二导电掺杂剂的单晶半导体(例如，单晶半导体晶片，以及例如，半导体硅晶片)形成。因此，可以基于具有高结晶性并因此具有少量缺陷的基底区域110或半导体基板10实现极好的电气特性。
第二导电类型可以是p型或n型。在一个示例中，当基底区域110是n型时，p型的第一导电区域32可以被广泛地形成以便与基底区域110一起形成结(例如，pn结，其经由光电转换产生载流子)，其中，隧道层20插置在所述结与基底区域110之间，这可以导致光电转换面积增加。在这种情况下，具有宽区域的第一导电区域32可以有效地收集相对较慢地移动的空穴，从而有助于光电转换效率的进一步改进。然而，本发明的实施方式不限于此。
另外，半导体基板10可以包括布置在半导体基板10的正面上的正面场区域(或场区域)130。该正面场区域130可以是与基底区域110的导电类型相同的导电类型，并且可以具有比基底区域110更高的掺杂浓度。
本实施方式例示了正面场区域130被配置为掺杂区域，该掺杂区域通过用第二导电掺杂剂以相对较高的掺杂浓度对半导体基板10进行掺杂而形成。因此，正面场区域130包括第二导电晶体(单晶或多晶)半导体并构成半导体基板10的一部分。在一个示例中，正面场区域130可以构成第二导电单晶半导体基板(例如，单晶硅晶片基板)的一部分。这时，正面场区域130的掺杂浓度可以小于第二导电区域34的掺杂浓度，所述第二导电区域34是与正面场区域130的第二导电类型相同的第二导电类型。
然而，本发明的实施方式不限于此。因此，正面场区域130可以通过用第二导电掺杂剂对单独的半导体层(例如，非晶半导体层、微晶半导体层或多晶半导体层)而不是半导体基板10进行掺杂而形成。另选地，正面场区域130可以被配置为靠近半导体基板10形成并被掺杂有固定电荷的场区域，其功能与层(例如，正面钝化膜24和/或抗反射膜26)相似。例如，当基底区域110是n型时，正面钝化膜24可以由具有固定负电荷的氧化物(例如，氧化铝)形成，以便在基底区域110的表面上形成反型层。因此，正面钝化膜24可以被用作场区域。在这种情况下，半导体基板110可以仅包括没有单独的掺杂区域的基底区域110，这可以使半导体基板10的缺陷最小化。可以利用各种其它方法来形成具有各种配置的正面场区域130。
在本实施方式中，半导体基板10的正面可以经受纹理化，并且因此，可以具有例如具有锥形形状的突起。形成在半导体基板10上的纹理化结构可以具有给定形状(例如，锥形形状)，其外表面沿着半导体的特定晶体平面(例如，(111)平面)而形成。在通过经由纹理化在例如半导体基板10的正面上形成突起而增加表面粗糙度的情况下，能够减小通过半导体基板10的正面引入的光的反射率。以这种方式，到达由基底区域110和第一导电区域32所形成的pn结的光的量可以增加，这可以使光的损失最小化。
另外，半导体基板10的背面可以经由例如镜面研磨而形成到具有比正面更低的表面粗糙度的相对较平滑的平面中。这是因为太阳能电池100的特性在第一导电区域32和第二导电区域34二者如在本实施方式中一样形成在半导体基板10的背面上的情况下可以根据半导体基板10的背面的特性显著地变化。因此，半导体基板10的背面不设置有通过纹理化而形成的突起，以便实现改进的钝化，这因此可以改进太阳能电池100的特性。然而，本发明的实施方式不限于此。在一些情况下，半导体基板10的背面可以设置有通过纹理化而形成的突起。各种其它变更或另选方案是可能的。
隧道层20可以形成在半导体基板10的背面上方。在一个示例中，隧道层20可以被形成以便与半导体基板10的背面接触，这可以导致简化的配置和改进的隧道效应。然而，本发明的实施方式不限于此。
隧道层20用作电子和空穴的势垒，从而防止少数载流子借此通过，并且仅允许聚积在与隧道层20相邻的一部分处并因此具有给定量的能量或更多能量的多数载流子借此通过。这时，具有给定量的能量或更多能量的多数载流子可能由于隧道效应而容易地通过隧道层20。另外，隧道层20可以用作扩散势垒，其防止导电区域32和34的掺杂剂扩散至半导体基板10。隧道层20可以包含各种材料以使得能实现多数载流子的隧道作用。在一个示例中，隧道层20可以包括氧化物、氮化物、半导体和导电聚合物。具体地，隧道层20可以是由氧化硅形成的氧化硅层。这是因为氧化硅层具有极好的钝化并因此确保载流子的容易隧道作用。
这时，隧道层20可以形成在半导体基板10的整个背面上。因此，可以在没有附加图案化的情况下容易地形成隧道层20。
为了实现充分的隧道效应，隧道层20可以比背面钝化膜40薄。在一个示例中，隧道层20的厚度可以是5nm或更小(例如，2nm或更小，例如，在从0.5nm至2nm的范围内)。当隧道层20的厚度T超过5nm时，不发生平滑的隧道作用，因此，太阳能电池100不能够操作。当隧道层20的厚度低于0.5nm时，可能难以形成具有所期望的质量的隧道层20。为了进一步改进隧道效应，隧道层20的厚度可以是2nm或更小(例如，在从0.5nm至2nm的范围内)。这时，为了确保隧道层20发挥充分的效应，隧道层20的厚度可以是在从0.5nm至1.2nm的范围内。然而，本发明的实施方式不限于此，并且隧道层20的厚度可以具有各种值中的任一个。
包括导电区域32和34的半导体层30可以被布置在隧道层20上方。在一个示例中，半导体层30可以被形成以便与隧道层20接触，这可以导致简化的配置和最大化的隧道效应。然而，本发明的实施方式不限于此。
在本实施方式中，半导体层30可以包括：第一导电区域32，其包括第一导电掺杂剂并因此展现第一导电类型；以及第二导电区域34，其包括第二导电掺杂剂并因此展现第二导电类型。第一导电区域32和第二导电区域34可以位于隧道层20上方的同一平面中。也就是说，没有层可以被插置在第一导电区域32及第二导电区域34和隧道层20之间，或者当另一层被插置在第一导电区域32及第二导电区域34和隧道层20之间时，插置在第一导电区域32上方的层的一部分以及插置在第二导电区域34上方的层的一部分可以具有相同的堆叠结构。另外，势垒区域36可以在与第一导电区域32和第二导电区域34的平面相同的平面中位于第一导电区域32与第二导电区域34之间。
第一导电区域32与基底区域110一起形成pn结(或pn隧道结)，其中隧道层20插置在第一导电区域32与基底区域110之间，从而构成发射极区域，该发射极区域经由光电转换产生载流子。
这时，第一导电区域32可以包括半导体(例如，硅)，所述半导体包括与基底区域110的导电类型相反的第一导电掺杂剂。在本实施方式中，第一导电区域32由掺杂有第一导电掺杂剂的半导体层形成，该半导体层独立于半导体基板10形成在半导体基板10上方(更具体地，在隧道层20上方)。因此，第一导电区域32可以由具有与半导体基板10的晶体结构不同的晶体结构的半导体层形成，以便容易地形成在半导体基板10上。例如，第一导电区域32可以通过用第一导电掺杂剂对可以通过诸如例如沉积的各种方法来容易地制造的非晶半导体层、微晶半导体层或多晶半导体层(例如，非晶硅层、微晶硅层或多晶硅层)进行掺杂而形成。通过使用诸如例如热扩散和离子注入的各种掺杂方法，第一导电掺杂剂可以在形成半导体层的工艺中被添加至半导体层，或者可以在半导体层形成之后被添加至半导体层。
这时，第一导电区域32可以包括与基底区域110的导电类型相反的第一导电掺杂剂。也就是说，当第一导电掺杂剂是p型时，可以从诸如例如硼(B)、铝(Al)、镓(Ga)和铟(In)的III族元素当中选择该掺杂剂。当第一导电掺杂剂是n型时，可以从诸如例如磷(P)、砷(As)、铋(Bi)和锑(Sb)的V族元素当中选择该掺杂剂。在一个示例中，第一导电掺杂剂可以是p型的硼(B)。
第二导电区域34是背面场区域，其形成背面场以便防止载流子由于在半导体基板的表面上(更准确地，在半导体基板10的背面上)的复合而导致的损失。
这时，第二导电区域34可以包括包含第二导电掺杂剂的半导体(例如，硅)，该第二导电掺杂剂的导电类型与基底区域110的导电类型相同。在本实施方式中，第二导电区域34由掺杂有第二导电掺杂剂的半导体层形成，该半导体层独立于半导体基板10形成在半导体基板10上方(更具体地，在隧道层20上方)。因此，第二导电区域34可以由具有与半导体基板10的晶体结构不同的晶体结构的半导体层形成，以便容易地形成在半导体基板10上。例如，第二导电区域34可以通过用第二导电掺杂剂对可以通过诸如例如沉积的各种方法来容易地制造的非晶半导体层、微晶半导体层或多晶半导体层(例如，非晶硅层、微晶硅层或多晶硅层)进行掺杂而形成。通过使用诸如例如热扩散和离子注入的各种掺杂方法，第二导电掺杂剂可以在形成半导体层的工艺中被添加至半导体层，或者可以在半导体层形成之后被添加至半导体层。
这时，第二导电区域34可以包括第二导电掺杂剂，该第二导电掺杂剂是与基底区域110的导电类型相同的导电类型。也就是说，当第二导电掺杂剂是n型时，可以从诸如例如磷(P)、砷(As)、铋(Bi)和锑(Sb)的V族元素当中选择该掺杂剂。当第二导电掺杂剂是p型时，可以从诸如例如硼(B)、铝(Al)、镓(Ga)和铟(In)的III族元素当中选择该掺杂剂。在一个示例中，第二导电掺杂剂可以是n型的磷(P)。
另外，势垒区域36位于第一导电区域32与第二导电区域34之间，使得第一导电区域32和第二导电区域34通过势垒区域36彼此间隔开。当第一导电区域32和第二导电区域34彼此接触时，可能发生分流，这导致太阳能电池100的性能劣化。因此，在本实施方式中，势垒区域36可以位于第一导电区域32与第二导电区域34之间以便防止不必要的分流。
势垒区域36可以包括可以基本上使第一导电区域32和第二导电区域34彼此绝缘的各种材料中的任一种。也就是说，势垒区域36可以由例如无掺杂绝缘材料(例如，氧化物或氮化物)形成。另选地，势垒区域36可以包括本征半导体。这时，第一导电区域32、第二导电区域34和势垒区域36由相同的半导体(例如，非晶硅、微晶硅或多晶硅)形成，以便接连形成并在其侧面处彼此接触，并且势垒区域36可以由i型(本征)半导体形成，所述i型(本征)半导体基本上不包含掺杂剂。在一个示例中，当形成包括半导体材料的半导体层、然后用第一导电掺杂剂对该半导体层的一部分进行掺杂以便形成第一导电区域32并且用第二导电掺杂剂对剩余半导体层的一部分进行掺杂以便形成第二导电区域34时，未形成有第一导电区域32和第二导电区域34的所得的剩余部分可以构成势垒区域36。以这种方式，可以简化第一导电区域32、第二导电区域34和势垒区域36的形成。
然而，本发明的实施方式不限于此。因此，当势垒区域36独立于第一导电区域32和第二导电区域34形成时，势垒区域36的厚度可以与第一导电区域32和第二导电区域34的厚度不同。在一个示例中，为了更有效地防止第一导电区域32和第二导电区域34的短路，势垒区域36可以比第一导电区域32和第二导电区域34厚。另选地，为了减少形成势垒区域36所需要的材料，垫垒区域36可以比第一导电区域32和第二导电区域34薄。当然，各种其它变更或另选方案是可能的。另外，势垒区域36的基本构成材料可以与第一导电区域32和第二导电区域34的基本构成材料不同。
另外，本实施方式例示了第一导电区域32和第二导电区域34通过势垒区域36彼此完全间隔开。然而，本发明的实施方式不限于此。因此，垫垒区域36可以被形成以便使第一导电区域32和第二导电区域34仅在其之间的边界的一部分处彼此间隔开。从而，第一导电区域32和第二导电区域34可以在其之间的剩余边界处彼此接触。
在这种情况下，与基底区域110的导电类型不同的导电类型的第一导电区域32可以比与基底区域110的导电类型的相同的导电类型的第二导电区域34宽。因此，较宽的pn结可以通过隧道层20形成在基底区域110与第一导电区域32之间。这时，当基底区域110和第二导电区域34的导电类型是n型并且第一导电区域32的导电类型是p型时，相对较慢地移动的空穴可以由宽的第一导电区域32有效地收集。将稍后参照图2更详细地描述第一导电区域32、第二导电区域34和势垒区域36的平面配置。
背面钝化膜40可以形成在第一导电区域32和第二导电区域34上方并且势垒区域36形成在半导体基板10的背面上。在一个示例中，背面钝化膜40可以接触第一导电区域32和第二导电区域34以及势垒区域36，以便实现简化的配置。然而，本发明的实施方式不限于此。
背面钝化膜40包括用于导电区域32和34以及电极42和44的电连接的接触部分402和404。接触部分402和404包括用于连接第一导电区域32和第一电极42的第一接触部分402以及用于连接第二导电区域34和第二电极44的第二接触部分404。因此，背面钝化膜40用于防止第一导电区域32和第二导电区域34连接至不正确的电极(即，在第一导电区域32的情况下为第二电极44并且在第二导电区域34的情况下为第一电极42)。另外，背面钝化膜40可以具有第一导电区域32和第二导电区域34和/或势垒区域36的钝化效应。
背面钝化膜40可以是单层膜或多层膜，其包含例如氧化硅、氮化硅、氮氧化硅、碳化硅或非晶硅。
背面钝化膜40可以位于半导体层30的电极42和44不位于在的一部分上。背面钝化膜40可以比隧道层20厚。这可能导致改进的绝缘和钝化特性。各种其它变更或另选方案是可能的。
在一个示例中，在本实施方式中，正面钝化膜24和/或抗反射膜26以及背面钝化膜40可以不包括掺杂剂，以便实现极好的绝缘和钝化特性。
被布置在半导体基板10的背面上的电极42和44包括用电力且以物理方式连接至第一导电区域32的第一电极42，以及用电力且以物理方式连接至第二导电区域34的第二电极44。
第一电极42和第二电极44可以包括各种金属材料。另外，第一电极42和第二电极44可以具有各种其它平面形状中的任一种，使得它们彼此不电连接，但是分别连接至第一导电区域32和第二导电区域34，以便收集产生的载流子并将其发送到外部。也就是说，关于第一电极42和第二电极44的平面形状本发明的实施方式不受限制。
在下文中，将参照图1和图2详细地描述第一导电区域32、第二导电区域34、势垒区域36以及第一电极42和第二电极44的平面形状的一个示例。
参照图1和图2，在本实施方式中，第一导电区域32和第二导电区域34具有细长形状以便分别形成带，并且被交替地布置在与其纵向交叉的方向上。势垒区域36可以位于第一导电区域32与第二导电区域34之间，使得第一导电区域32和第二导电区域34通过势垒区域36彼此间隔开。在图1和图2中，彼此间隔开的多个第一导电区域32可以在一个边缘处彼此连接，并且彼此间隔开的多个第二导电区域34可以在相对边缘处彼此连接。然而，本发明的实施方式不限于此。
这时，如上所述，第一导电区域32可以比第二导电区域34宽。在一个示例中，可以通过提供具有不同宽度的第一导电区域32和第二导电区域34来调整第一导电区域32和第二导电区域34的区域。也就是说，第一导电区域32的宽度W1可以大于第二导电区域34的宽度W2。
另外，第一电极42可以具有带形状以便对应于第一导电区域32，并且第二电极44可以具有带形状以便对应于第二导电区域34。各种其它变更或另选方案是可能的。另外，在图1和图2中，多个第一电极42可以在一端处彼此连接，并且多个第二电极可以在相对边缘处彼此连接。然而，本发明的实施方式不限于此。
再次参照图1，正面钝化膜24和/或抗反射膜26可以被布置在半导体基板10的正面上方(更准确地，在形成在半导体基板10的正面上的正面场区域130上方)。在一些实施方式中，仅正面钝化膜24可以形成在半导体基板10上方，仅抗反射膜26可以形成在半导体基板10上方，或者正面钝化膜24和抗反射膜26可以被顺序地布置在半导体基板10上方。图1例示了正面钝化膜24和抗反射膜26可以顺序地形成在半导体基板10上方，使得半导体基板10与正面钝化膜24接触。然而，本发明的实施方式不限于此，并且半导体基板10可以与抗反射膜26接触。各种其它变更或另选方案是可能的。
正面钝化膜24和抗反射膜26可以顺序地形成在半导体基板10的整个正面上。这里，表达“形成在整个正面上”包括以物理方式完全形成在整个正面上方的含义以及被形成以便必然地排除其一部分的含义。
正面钝化膜24被形成以便与半导体基板10的正面接触，从而导致半导体基板10的大部分或正面的缺陷的钝化。因此，能够通过去除多数载流子的复合晶格点来增加太阳能电池100的开路电压。抗反射膜26减小引入到半导体基板10的正面的光的反射率。从而，到达形成在基底区域110与第一导电区域32之间的界面上的pn结的光的量可以增加。这可以增加太阳能电池100的短路电流Isc。如上所述，通过提供正面钝化膜24和抗反射膜26，太阳能电池100的开路电压和短路电流可以增加，这可以导致改进的太阳能电池100的效率。
正面钝化膜24和/或抗反射膜26可以由各种材料形成。在一个示例中，正面钝化膜24和抗反射膜26可以是单层膜，或具有从氮化硅膜、含氢的氮化硅膜、氧化硅膜、氮氧化硅膜、氧化铝膜、碳化硅膜、MgF2、ZnS、TiO2和CeO2的组当中选择的两个或更多个膜的组合的形式的多层膜。在一个示例中，正面钝化膜24可以是形成在半导体基板10上方的氧化硅膜，并且抗反射膜26可以采取氮化硅膜和碳化硅膜被一个一个往上堆叠的堆叠的形式。
参照图1和图2，在本实施方式中，具有与半导体基板10以及第一导电区域32和第二导电区域34的晶体平面39的形状不同的形状的激光标记可以位于第一导电区域32和第二导电区域34中的至少一个中。这是因为当激光用于使用于第一导电区域32的形成或掺杂的第一掺杂层(参见图4E中的附图标记310)和/或用于第二导电区域34的形成或掺杂的掩模层(参见图4G中的附图标记314)图案化时激光标记38保持在半导体层30中(或见图4G中的附图标记300)。将稍后关于制造方法详细地描述形成第一导电区域32和第二导电区域34的工艺。
在下文中，将通过示例来描述第二开口(参见图4G中的附图标记314a)经由激光蚀刻形成在掩模层314中以便使第二导电区域34的对应部分暴露、从而引起第二导电区域34中的激光标记38的情况。
激光标记38是由激光熔化并然后再次结晶的位置，从而具有与周围部分的晶体结构和/或晶粒结构不同的晶体结构和/或晶粒结构，并且因此当利用例如显微镜时被与周围部分不同地感知。激光标记38对半导体层30的特性没有负面影响。例如，当利用显微镜来观察激光标记38时，激光标记38可以具有与半导体基板10和半导体层30(掺杂之后的第一导电区域32和第二导电区域34)的晶体平面39的形状不同的形状，并且可以被看见或者感知为比周围部分暗或亮。
激光标记38很可能局部地形成在上面辐射有激光的区域中的一些位置上而不是形成在整个区域上。也就是说，激光标记38可以主要包括沿着第二导电区域34的边缘而形成的外激光标记(或外标记)38a。另外，激光标记38还可以包括形成在第二导电区域34内部的内激光标记(或内标记)38b。尽管图1的放大圆例示了激光标记38包括存在于导电区域32和34的厚度方向上的任意位置处的外激光标记38a和内激光标记38b，这仅仅是用于清楚描述的示意例示，并且本发明的实施方式不限于此。也就是说，可能在实践中难以检查导电区域32和34的截面中的激光标记，并且可以穿过导电区域32和34的整个厚度形成激光标记38，以便穿透导电区域32和34的厚度。
在本实施方式中，激光标记38不是在穿透第一电极42和第二电极44以便连接电极42和44以及导电区域32和34的接触部分402和404被形成时形成的，而是在导电区域32和34被形成时形成的。因此，可以在与接触部分402和404没有关系的情况下形成激光标记38。具体地，因为外激光标记38a位于在导电区域32和34的边缘附近，所以外激光标记38a可以位于比导电区域32和34小的接触部分402和404外部，并且可以与接触部分402和404间隔开。另外，因为内激光标记38b与接触部分402和404没有关系，所以内激光标记38b可以被设置在形成有接触部分402和404的位置处，或者可以被设置在未形成有接触部分402和404的位置处。
然而，本发明的实施方式不限于此。因此，与本实施方式不同，当接触部分402和404与导电区域32和34相比具有相同或相似的宽度或面积时，外激光标记38a可以形成在对应于导电区域32和34的边缘的接触部分402和404的边缘附近。
如上所述，在本实施方式中，第一导电区域32和第二导电区域34可以包括彼此平行形成的多个区域，并因此可以具有带状布置。在这种情况下，外激光标记38a可以采取沿着第二导电区域34的相反纵向边缘延伸一较长长度的线的形式。然而，本发明的实施方式不限于此，并且外激光标记38a足以沿着第二导电区域34的边缘而形成。
这时，外激光标记38a可以沿着第二导电区域34的整个边缘形成，并且可以在一些部分处断开。即使外激光标记38a具有一些断开部分，外激光标记38a也可以位于第二导电区域34的边缘的大部分(即，50％或更多)上。
形成在第二导电区域34内部的内激光标记38b可以或者可能不存在。
当内激光标记38b不存在时，这意味着第二导电区域34(或对应半导体层300)的较大部分在激光图案化时不经历晶体结构的变化。因此，可以了解，半导体层300没有被激光图案化大大地影响。因此，可以了解，第二导电区域34的设计特性被维持。
即使当内激光标记38b存在时，外激光标记38a也可能不比内激光标记38b密集。也就是说，外激光标记38a的密度(即，外激光标记38a位于其中的部分与第二导电区域34的总边缘面积的比)大于内激光标记38b的密度(即，内激光标记38b位于其中的部分与第二导电区域34的总内面积的比)。尽管不是清楚地可见的，然而似乎内激光标记38b不大大地形成在上面均匀地辐射有激光的第二导电区域34内部，而是以相对较高的密度形成在第二导电区域34的边缘上，所述边缘是上面辐射有激光的部分与上面未辐射有激光的部分之间的边界。
内激光标记38b可以采取与外激光标记38a交叉的线的形式。当在形成第二导电区域34时使用具有比第二导电区域34小的区域(更具体地，较小长度)的激光时，如图5所例示的，激光束彼此交叠以去除掩模层314，由此第二开口314a被形成以便使与第二导电区域34对应的一部分暴露。因此，内激光标记38b可以形成在激光束彼此交叠的位置处。在这种情况下，内激光标记38b可以被形成为在与外激光标记38a交叉的方向上延伸的线。然而，本发明的实施方式不限于此，并且内激光标记38b可以具有视例如激光束的形状而定的各种形状中的任一种。另外，内激光标记38b可以具有诸如圆形或不规则闭合曲线或多边形这样的各种形状中的任一种形状。
图3是例示了根据本发明的实施方式的太阳能电池100的显微照片。为了更清楚的理解，在图3中，(a)例示了太阳能电池100的原始显微照片并且(b)更清楚地例示了激光标记38。参照图3，因为锥形突起经由纹理化而形成在半导体基板10的正面上，晶体平面39被看见为具有近似方形形状以便对应于该锥形突起的底部。另外，可以了解，采取具有与半导体基板10的晶体平面39的形状不同的形状的长线的形式的外激光标记38a以及具有近似圆形形状的内激光标记38b被定位。
上述实施方式例示了激光标记38位于第一导电区域32和第二导电区域34当中的与基底区域110的导电类型不同的导电类型的第二导电区域34中，并且激光标记38不位于与基底区域110的导电类型相同的导电类型的第一导电区域32中。在这种情况下，激光可以用于形成第二导电区域32的第二开口314a，该第二导电区域32形成背面场区域并且具有相对较小的面积，这可以减少例如激光图案化的处理时间。
然而，本发明的实施方式不限于此。因此，第一导电区域32可以包括激光标记38并且第二导电区域34可以没有激光标记38。也就是说，激光标记38可以形成在第一导电区域32的边缘上，而可以不形成在第二导电区域34的边缘上。这是因为，在形成第一导电区域32时，用于使与第一导电区域32对应的部分暴露的开口是利用激光来形成的，并且不利用激光来执行用于形成第二导电区域34的掩模层314的图案化。另选地，第一导电区域32和第二导电区域34各自可以具有激光标记38。也就是说，外激光标记38a可以形成在第一导电区域32和第二导电区域34的边缘上并且内激光标记38b可以或者可能不形成在第一导电区域32和第二导电区域34中的至少一个上。各种其它变更或另选方案是可能的。
当光被引入到根据本实施方式的太阳能电池100时，在形成在基底区域110与第一导电区域32之间的pn结处经由光电转换产生电子和空穴，并且所产生的电子和空穴通过隧穿隧道层20而移动到第一导电区域32和第二导电区域34，并且此后移动到第一电极42和第二电极44。以这种方式，产生了电能。
电极42和44形成在半导体基板10的背面上并且电极不形成在半导体基板10的正面上的背接触太阳能电池100如在本实施方式中一样可以使半导体基板10的正面上的屏蔽损失最小化。因此，可以改进太阳能电池100的效率。然而，本发明的实施方式不限于此。
另外，因为第一导电区域32和第二导电区域34形成在具有插置在其之间的隧道层20的半导体基板10上方，所以第一导电区域32和第二导电区域34被配置为与半导体基板10分离的层。因此，与通过用掺杂剂对半导体基板10进行掺杂而形成的掺杂区域被用作导电区域的情况相比，可以使由于复合而导致的光损失最小化。
另外，激光标记38是在图案化期间利用激光而形成在第一导电区域32和第二导电区域34中的至少一个上的，该图案化被执行来形成第一导电区域32和第二导电区域34中的至少一个。因为即使激光标记38被做出的损坏与由湿式蚀刻所导致的损坏相比也非常小，所以利用激光的图案化可以使对第一导电区域32和第二导电区域34的损坏最小化。因此，可以改进太阳能电池100的效率。另外，激光的使用可以简化制造方法，从而导致改进的生产率。将稍后连同制造太阳能电池100的方法对此进行更详细的描述。
将参照图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J和图4K详细地描述制造具有上述配置的太阳能电池100的方法。图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J和图4K是例示了制造根据本发明的实施方式的太阳能电池的方法的截面图。
首先，如图4A所例示的，隧道层20形成在半导体基板10的背面上，该半导体基板10包括具有第二导电掺杂剂的基底区域110。
在本实施方式中，半导体基板10可以是具有n型掺杂剂的硅基板(例如，硅晶片)。可以从诸如例如磷(P)、砷(As)、铋(Bi)和锑(Sb)的V族元素当中选择n型掺杂剂。然而，本发明的实施方式不限于此，并且基底区域110可以具有p型掺杂剂。
隧道层20可以形成在半导体基板20的整个背面上。这里，隧道层20可以经由例如热增长或化学沉积(例如，等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD))而形成。然而，本发明的实施方式不限于此，并且隧道层20可以经由各种其它方法而形成。
尽管图4A例示了隧道层20仅形成在半导体基板10的背面上，然而本发明的实施方式不限于此。隧道层20可以根据形成隧道层20的方法附加地形成在半导体基板10的正面和/或侧面上。可以稍后在单独的操作中去除形成在例如半导体基板10的正面上的隧道层20。
随后，如图4B、图4C、图4D、图4E、图4F、图4G和图4H所例示的，包括第一导电区域32和第二导电区域34的半导体层30形成在隧道层20上方。然后，纹理和正面场区域130可以形成在半导体基板10的正面上。将在下面对此进行更详细的描述。
首先，如图4B所例示的，具有晶体结构并由本征半导体形成的半导体层300形成在已形成在半导体基板10的背面上的隧道层20上方。半导体层300可以由微晶、非晶或多晶半导体形成。在一个示例中，半导体层300可以经由例如热增长或化学沉积(例如，PECVD或LPCVD)而形成。然而，本发明的实施方式不限于此，并且半导体层300可以经由各种其它方法而形成。
尽管图4B例示了半导体层300仅形成在半导体基板10的背面上，然而本发明的实施方式不限于此。根据形成半导体层300的方法，半导体层300可以附加地形成在半导体基板10的正面和/或侧面上。可以稍后在单独的操作中去除形成在例如半导体基板10的正面上的半导体层300。
随后，如图4C所例示的，半导体基板10的正面可以经受纹理化，使得突起形成在半导体基板10的正面上。半导体基板10的正面上的纹理化可以是湿式或干式纹理化。可以通过将半导体基板10浸在纹理化溶液中来执行湿式纹理化。湿式纹理化具有短处理时间的优点。干式纹理化是利用例如金刚石钻或激光来切割半导体基板10的表面的工艺，并且可能导致延长的处理时间并对半导体基板10造成损坏，但是它可能导致均匀突起的形成。另外，可以经由例如反应离子蚀刻(RIE)使半导体基板10纹理化。如上所述，在本发明的实施方式中，可以经由各种方法使半导体基板10纹理化。
本实施方式例示了半导体基板10的正面在半导体层300被形成之后且在第一导电区域32和第二导电区域34被形成之前被纹理化。然而，本发明的实施方式不限于此。因此，可以在半导体层300被形成之前、在第一导电区域32和第二导电区域34被形成之后或者在单独的工艺中使半导体基板100的正面纹理化。
随后，如图4D和图4E所例示的，包括第一导电掺杂剂并具有第一开口310a的第一掺杂层310形成在半导体层300上方。这时，还可以在第一掺杂层310上布置无掺杂层312。无掺杂层312具有与第一掺杂层310的图案相同的图案，并因此具有第一开口312a。
例如，如图4D所例示的，首先，第一掺杂层310形成在整个半导体层300上方。然后，无掺杂层312可以形成在整个第一掺杂层310上方。
第一掺杂层310包括第一导电掺杂剂，并且用于在掺杂工艺中经由扩散给半导体层300提供第一导电掺杂剂(参见图4H)。在掺杂工艺中，无掺杂层312用于防止包括在第一掺杂层310中的第一导电掺杂剂向外扩散并且用于防止不必要的外部物质被引入到半导体层300中。
第一掺杂层310可以由包括第一导电掺杂剂的各种材料中的任一种形成。另外，无掺杂层312可以由不包括第一掺杂剂和第二掺杂剂中的任一种的各种材料中的任一种形成。在一个示例中，第一掺杂层310可以包括硼硅酸盐玻璃(BSG)，并且无掺杂层312可以包括无掺杂硅酸盐玻璃(USG)。然而，本发明的实施方式不限于此，并且第一掺杂层310和无掺杂层312可以包括排除前述材料的各种其它材料。在一个示例中，当第一掺杂层310是n型时，第一掺杂层310可以包括磷硅酸盐玻璃(PSG)。
随后，如图4E所例示的，使第一掺杂层310和无掺杂层312图案化以将第一开口310a和312a形成在将形成有至少第二导电区域34的部分中。可以利用各种方法来执行第一掺杂层310和无掺杂层312的图案化，这可以去除第一掺杂层310和无掺杂层312的部分。在一个示例中，可以经由利用掩模或蚀刻膏的蚀刻来去除第一掺杂层310和无掺杂层312的特定部分。
图4D和图4E以及上述描述例示了第一掺杂层310和无掺杂层312被整体地形成，并且此后被图案化以便在其中具有第一开口310a和312a。然而，本发明的实施方式不限于此。因此，在第一掺杂层310和无掺杂层312的形成期间，可以不形成其与第一开口310a和312a对应的一些部分，使得可以直接形成在其中具有第一开口310a和312a的第一掺杂层310和无掺杂层312。各种其它变更或另选方案是可能的。
在本实施方式中，第一开口310a和312a可以形成在将形成有第二导电区域34的部分以及将形成有势垒区域36的部分中。
随后，如图4F和图4G所例示的，在其中具有第二开口314a的掩模层314被形成，以便在覆盖第一掺杂层310和无掺杂层312的同时使第一开口310a和312a的至少一部分暴露。
如图4F所例示的，掩模层314形成在基板10的整个背面上方。掩模层314用于防止第二导电掺杂剂在掺杂工艺中扩散至形成有掩模层314的部分。掩模层314可以由各种材料中的任一种材料形成，所述任一种材料是没有第二导电掺杂剂的无掺杂材料并且能够防止第二导电掺杂剂的扩散。在一个示例中，掩模层314可以是包含氧化硅、氮化硅、本征非晶硅或碳化硅(SiC)的单层。具体地，当掩模层314是由碳化硅形成的单层时，掩模层314可以有效地防止掺杂剂的扩散。另外，作为由碳化硅形成的单层的掩模层314可以利用激光来容易地加工以便具有期望的形状，并且可以在掺杂工艺之后利用蚀刻溶液(例如，酸溶液，例如，稀氢氟酸(HF))来容易地去除。
在一个示例中，掩模层314可以经由沉积而形成。然而，本发明的实施方式不限于此，并且可以应用各种其它方法来形成掩模层314。
随后，如图4G所例示的，使掩模层314图案化以将第二开口314a形成在将形成有第二导电区域34的部分中。在本实施方式中，可以通过经由利用激光316的激光消融来去除掩模层314的一部分来形成第二开口314a。当利用激光316来使掩模层314图案化时，可以容易地形成具有小宽度或各种期望图案中的任一种的第二开口314a。另外，可以基于例如激光316的种类和波长来使对半导体层300的损坏最小化。
可以选择激光316的种类、波长、脉冲宽度和束大小以确保掩模层314的容易图案化并且防止半导体层300的特性劣化。
在一个示例中，在激光蚀刻时，激光316可以具有1064nm或更小的波长。这是因为难以产生具有超过1064nm的波长的激光316。也就是说，所有波长的红外光、紫外光和可见光可以被用作激光316。这时，在一个示例中，激光316可以是具有从500nm至650nm的范围内的波长的激光，即，绿激光。在本实施方式中，激光316用于形成第一开口310a及312a和/或第二开口314a，所述第一开口310a及312a和/或第二开口314a是形成具有比接触部分(参见图4K中的附图标记402和404)更大的面积的第一导电区域32和/或第二导电区域34所需要的。因此，激光316可以是具有从500nm至650nm的范围内的波长的绿激光，其适合于辐射大面积并且能够被大量定向，以便使例如半导体层300的晶体结构和形状的变形最小化。以这种方式，内激光标记38b不可以位于第二导电区域34内部。另一方面，因为在形成具有极小面积的接触部分402和404时主要使用紫外激光，所以在例如半导体层300的晶体结构和形状方面发生主变形，从而在大多数情况下留下内部激光标记。
另外，激光316可以具有范围从飞秒(fs)至纳秒(ns)的脉冲宽度，从而促进蚀刻。另外，激光316的激光束模式可以是单次发射或突发发射。突发发射是作为多个发射而划分并发射的单个激光束。突发发射的使用可以使对半导体层300的损坏最小化。另外，激光316的激光束的大小可以是在从10μm至2mm的范围内。当激光316的激光束的大小(更具体地，束的长度)比第二导电区域34小时，如图5所例示的，可以通过在纵向上使激光束彼此交叠来执行蚀刻。外激光标记(参见图2中的附图标记38a)可以由激光束的外边缘形成，所述外边缘是激光束所位于的部分与激光束没有位于的部分之间的边界，并且内激光标记(参见图2中的附图标记38b)可以沿着激光束彼此交叠所在的部分而形成。激光束的形状可以具有各种形状中的任一种，诸如矩形形状、圆形形状、椭圆形状，或具有相反修圆的端的形状，如图5的(a)至(d)所例示的。另外，激光束可以具有例如方形或八角形形状。例如，当激光束具有矩形形状时，如图5的(a)所例示的，内激光标记38b可以采取与外激光标记38a交叉的线的形式。然而，本发明的实施方式不限于此，并且可以使用各种激光形状。
形成在掩模层314中的第二开口314a是用于对第二导电区域34进行掺杂的掺杂开口，并且第二开口314a的形状可以对应于或者符合第二导电区域34的形状。在本实施方式中，通过在简化工艺中利用激光316来形成作为掺杂开口的第二开口314a，能够使在形成第二开口314a期间对半导体层300的损坏最小化。
另一方面，例如，已按照惯例使用湿式蚀刻以便形成掺杂开口。湿式蚀刻可以导致在掺杂开口被形成之后对半导体层(更具体地，无掺杂本征半导体层)的蚀刻，从而导致对半导体层的损坏或半导体层的特性劣化。另外，湿式蚀刻例如导致底切现象，从而使得难以将掺杂开口精确地形成为期望的形状。另外，必须执行通过针对湿式蚀刻应用膏来使掩模层图案化并然后去除该膏的工艺，这可能由于复杂的图案化而使制造工艺复杂化。在第一导电区域和第二导电区域二者位于半导体基板的背面上的背接触配置中，对于第一导电区域和第二导电区域的掺杂，可以形成并使用于相应导电区域的掺杂层和/或掩模层图案化。在这种情况下，制造工艺可能是非常复杂的。
在本实施方式中，掩模层314可以包括势垒部分，该势垒部分被定位靠近第一掺杂层310和无掺杂层312并且覆盖形成在第一掺杂层310和无掺杂层312中的第一开口310a和312a的各部分。在一个示例中，势垒部分可以沿着形成在第一掺杂层310在第一掺杂层310中的第一开口310a的边缘处的边缘而形成。因此，形成在掩模层314中的第二开口314a的面积可以比形成第一掺杂层310和无掺杂层312中的第一开口310a和312a的面积小。势垒部分用于形成势垒区域(参见图4G中的附图标记36)。将稍后对此进行更详细的描述。
然而，本发明的实施方式不限于此。因此，第二开口314a可以具有与第一开口310a和312a的面积相同的面积，以便在不用形成势垒部分的情况下使整个第一开口310a和312a暴露。
随后，如图4H所例示的，在掺杂工艺中经由热处理形成第一导电区域32和第二导电区域34。例如，在掺杂工艺中，可以在包含第二导电掺杂剂的气氛中执行热处理。可以利用包含第二导电掺杂剂的各种气体来创建该气氛。在一个示例中，当第二导电掺杂剂是磷(P)时，气氛可以包括三氯氧化磷(POCl3)。
从而，包含在第一掺杂层310中的第一导电掺杂剂扩散至半导体层(参见图4G中的附图标记300)，从而形成第一导电区域32。然后，第二导电掺杂剂通过第二开口314a从半导体基板10的背面热扩散至半导体层300，从而形成第二导电区域34。
这时，半导体基板10的正面可以在形成导电区域32和34的掺杂工艺期间被掺杂有第二导电掺杂剂。从而，还可以在掺杂工艺期间形成正面场区域130。然而，本发明的实施方式不限于此。因此，在掺杂工艺中，抗反射膜可以单独地形成在半导体基板10的正面上方，使得不在掺杂工艺中形成正面场区域130。在这种情况下，可以在从包括例如离子注入、热扩散和激光掺杂的各种工艺当中选择的单独的工艺中形成正面场区域130。
如上所述，在本实施方式中，第一导电区域32利用包括在第一掺杂层310中的第一导电掺杂剂来形成，并且第二导电区域34利用包含第二导电掺杂剂的气体经由第二导电掺杂剂的热扩散而形成。以这种方式，可以经由简化工艺形成第一导电区域32和第二导电区域34。
另外，因为第一导电掺杂剂和第二导电掺杂剂未扩散至半导体层300的对应于势垒部分的部分，所以由本征多晶半导体形成的势垒区域36被设置在半导体层300的该部分处。以这种方式，可以经由简化工艺形成包括势垒区域36的半导体层30。
尽管本实施方式例示了第二导电区域34是经由第二导电掺杂剂的热扩散而形成的，然而本发明的实施方式不限于此。
在另一示例中，如图6所例示的，在形成掩模层314的工艺与掺杂工艺之间，包括第二导电掺杂剂的第二掺杂层318可以被形成以便填充至少形成在掩模层314中的第二开口314a。在一个示例中，第二掺杂层318可以形成在整个掩模层314上方以便填充第二开口314a。另外，第二掺杂层318可以由磷硅酸盐玻璃形成。尽管图6例示了形成在半导体基板10的背面上的第二掺杂层318的截面，然而本发明的实施方式不限于此。因此，第二掺杂层318可以经由例如双面沉积形成在半导体基板10的正面上，并且各种其它变更或另选方案是可能的。在这种情况下，包含在第二掺杂层318中的第二导电掺杂剂在掺杂工艺中经由热处理扩散至半导体层300，从由形成第二导电区域34。因此，可以不在掺杂工艺中使用包含第二导电掺杂剂的气体。
另外，各种其它的已知方法可以用于形成导电区域32和34以及势垒区域36。另外，各种变更或另选方案(诸如未形成有势垒区域36的变更或另选方案)是可能的。
随后，如图4I所例示的，第一掺杂层310、无掺杂层312和掩模层314被去除。各种已知方法可以用于去除第一掺杂层310、无掺杂层312和掩模层314。在一个示例中，可以使用蚀刻溶液，诸如例如稀氢氟酸(HF)或缓冲氧化物蚀刻(BOE)溶液。通过使用以上所描述的蚀刻溶液，可以容易地去除由例如掺硼或磷的硅酸盐玻璃、无掺杂硅酸盐玻璃或碳化硅形成的第一掺杂层310、无掺杂层312和掩模层314。这时，因为半导体层30被掺杂，所以即使执行了湿式蚀刻，半导体层30也未被大大地损坏。然而，本发明的实施方式不限于此，并且可以利用各种其它方法来去除掩模层314。
随后，如图4J所例示的，绝缘膜形成在半导体基板10的正面和背面上。也就是说，正面钝化膜24和抗反射膜26形成在半导体基板10的正面上，并且背面钝化膜40形成在半导体基板10的背面上。
例如，正面钝化膜24和抗反射膜26形成在半导体基板10的整个正面上方，并且背面钝化膜40形成在半导体基板10的整个背面上。正面钝化膜24、抗反射膜26或背面钝化膜40可以经由诸如例如真空沉积、化学气相沉积、旋涂、丝网印刷或喷涂的各种方法来形成。未限定形成正面钝化膜24、抗反射膜26和背面钝化膜40的顺序。
随后，如图4K所例示的，分别连接至第一导电区域32和第二导电区域34的第一电极42和第二电极44被形成。
在一个示例中，第一接触部分402和第二接触部分404经由图案化而形成在背面钝化膜40中，并且此后第一接触部分402和第二接触部分404未充满第一电极42和第二电极44。这时，第一接触部分402和第二接触部分404可以经由诸如利用激光的激光消融或者利用蚀刻溶液或蚀刻膏的蚀刻的各种方法来形成。另外，第一电极42和第二电极44可以经由诸如例如电镀或沉积的各种其它方法来形成。
在另一示例中，可以通过经由例如丝网印刷对背面钝化膜40施加膏以用于形成第一电极42和第二电极44并且此后执行例如过火或激光培烧接触来形成具有上述形状的第一电极42和第二电极44。在这种情况下，因为第一接触部分402和第二接触部分404是在第一电极42和第二电极44被形成时形成的，所以形成第一接触部分402和第二接触部分404的单独的工艺是不必要的。
这时，在本实施方式中，当第一接触部分402和第二接触部分404被形成时或者当第一电极42和第二电极44被形成或者图案化时，形成在第一导电区域32和第二导电区域34中的至少一个中的激光标记38可以被用作对准标记。这是因为激光标记38被形成以便对应于第一导电区域32和第二导电区域34中的至少一个。具体地，因为外激光标记38a沿着第一导电区域32和第二导电区域34中的至少一个的边缘而形成，所以外激光标记38a可以有效地用作以上所描述的对准标记。当激光标记38被用作对准标记时，可以在无需单独的工艺的情况下实现改进的对准。
根据本实施方式，包括第一导电区域32和第二导电区域34的半导体层30可以具有极好的特性，由此可以经由简化工艺制造具有极好的效率的太阳能电池100。以这种方式，可以改进太阳能电池100的效率和生产率。
上述特征、配置、效果等被包括在本发明的实施方式中的至少一个中，并且不应该限于仅一个实施方式。另外，如各个实施方式所例示的特征、配置、效果等可以在它们被彼此组合或者由本领域技术人员修改时关于其它实施方式被实现。因此，与这些组合和修改有关的内容应该被解释为包括在如所附权利要求所公开的本发明的范围和精神中。
相关申请的交叉引用
本申请要求于2015年5月28日在韩国知识产权局提交的韩国专利申请第10-2015-0075206号的优先权权益，通过引用将其公开内容并入本文。

Claims (19)

1.一种制造太阳能电池的方法，该方法包括以下步骤：
在半导体基板的一个表面上方形成隧道层；
在所述隧道层上方形成半导体层；
在所述半导体层中形成导电区域，该导电区域包括第一导电类型的第一导电区域以及第二导电类型的第二导电区域；以及
形成包括连接至所述第一导电区域的第一电极以及连接至所述第二导电区域的第二电极的电极，
其中，形成所述导电区域的步骤包括以下步骤：
在所述半导体层上方形成掩模层；
利用激光在所述掩模层中形成与所述第一导电区域和所述第二导电区域中的至少一个对应的掺杂开口；以及
利用所述掺杂开口来执行掺杂，
其中，在形成所述掺杂开口时在所述半导体层中做出标记，并且
其中，所述标记包括沿着所述第一导电区域和所述第二导电区域中的至少一个的纵向延伸的边缘而形成的外标记。
2.根据权利要求1所述的方法，其中，所述外标记采取这样的形式，即，沿着所述第一导电区域和所述第二导电区域中的至少一个导电区域的相对纵向延伸的边缘中的每一个边缘而形成的线的形式。
3.根据权利要求1所述的方法，其中，所述标记未形成在所述第一导电区域和所述第二导电区域中的至少一个导电区域内部。
4.根据权利要求1所述的方法，其中，所述标记还包括形成在所述第一导电区域和所述第二导电区域中的至少一个导电区域内部的内标记。
5.根据权利要求4所述的方法，其中，所述外标记比所述第一导电区域和所述第二导电区域中的至少一个导电区域中的所述内标记密集。
6.根据权利要求4所述的方法，其中，所述内标记具有与所述外标记交叉的线形状、闭合曲线形状或多边形形状。
7.根据权利要求1所述的方法，其中，所述第一导电区域的导电类型与所述半导体基板的基底区域的导电类型不同，
其中，所述第二导电区域的导电类型与所述半导体基板的所述基底区域的导电类型相同，并且
其中，标记形成在所述第二导电区域的边缘处而未形成在所述第一导电区域中。
8.根据权利要求1所述的方法，其中，所述第一导电区域和所述第二导电区域中的每一个导电区域具有带状布置，并且
其中，在形成所述掺杂开口时，所述激光的激光束被发射以便在所述第一导电区域和所述第二导电区域中的至少一个导电区域的纵向上彼此交叠，从而形成所述掺杂开口。
9.根据权利要求1所述的方法，其中，形成所述导电区域的步骤还包括以下步骤：在形成所述半导体层与形成所述掩模层之间形成第一掺杂层，该第一掺杂层包括开口并且对应于上面将形成所述第一导电区域的区域，
其中，在形成所述掩模层时，所述掩模层形成在整个所述半导体层和整个所述第一掺杂层上方，
其中，在形成所述掺杂开口时，所述掺杂开口被形成以便对应于所述第二导电区域，并且
其中，在执行掺杂时，包括在所述第一掺杂层中的第一导电掺杂剂经由包括第二导电掺杂剂的气氛中的热处理扩散至所述半导体层，以便形成所述第一导电区域，并且所述第二导电掺杂剂扩散至所述半导体层以便形成所述第二导电区域。
10.根据权利要求9所述的方法，其中，在形成所述掺杂开口时，所述掺杂开口被形成为具有比所述第一掺杂层的所述开口的面积小的面积，使得在执行掺杂之后无掺杂势垒区域位于所述第一导电区域与所述第二导电区域之间，并且
其中，在执行掺杂时，所述半导体基板的相反表面被掺杂有所述第二导电掺杂剂，使得正面场区域形成在所述半导体基板的所述相反表面上。
11.一种太阳能电池，该太阳能电池包括：
半导体基板；
隧道层，该隧道层形成在所述半导体基板上方；
导电区域，该导电区域位于所述隧道层上方，所述导电区域包括第一导电类型的第一导电区域以及第二导电类型的第二导电区域；以及
电极，该电极包括连接至所述第一导电区域的第一电极以及连接至所述第二导电区域的第二电极，
其中，标记位于所述第一导电区域和所述第二导电区域中的至少一个导电区域中，并且具有与所述半导体基板和所述导电区域的晶体平面的形状不同的形状，并且
其中，所述标记沿着所述第一导电区域和所述第二导电区域中的至少一个导电区域的纵向延伸的边缘而形成。
12.根据权利要求11所述的太阳能电池，该太阳能电池还在所述第一导电区域和所述第二导电区域上方包括具有接触部分的绝缘层，所述接触部分用于穿透所述第一电极和所述第二电极，并且
其中，所述标记包括与各个接触部分间隔开的外标记。
13.根据权利要求11所述的太阳能电池，其中，外标记采取这样的形式，即，沿着所述第一导电区域和所述第二导电区域中的至少一个导电区域的相对纵向延伸的边缘中的每一个边缘而形成的线的形式。
14.根据权利要求11所述的太阳能电池，其中，所述标记未形成在所述第一导电区域和所述第二导电区域中的至少一个导电区域内部。
15.根据权利要求12所述的太阳能电池，其中，所述标记还包括形成在所述第一导电区域和所述第二导电区域中的至少一个导电区域内部的内标记。
16.根据权利要求15所述的太阳能电池，其中，所述外标记比所述第一导电区域和所述第二导电区域中的至少一个导电区域中的所述内标记密集。
17.根据权利要求15所述的太阳能电池，其中，所述内标记具有与所述外标记交叉的线形状、闭合曲线形状或多边形形状。
18.根据权利要求11所述的太阳能电池，其中，所述第一导电区域的导电类型与所述半导体基板的基底区域的导电类型不同，
其中，所述第二导电区域的导电类型与所述半导体基板的所述基底区域的导电类型相同，并且
其中，标记形成在所述第一导电区域和所述第二导电区域中的任一个导电区域的边缘处而未形成在剩余的导电区域中。
19.根据权利要求11所述的太阳能电池，该太阳能电池还包括位于所述第一导电区域与所述第二导电区域之间的势垒区域，所述第一导电区域和所述第二导电区域通过所述势垒区域彼此间隔开。
CN201610369425.9A 2015-05-28 2016-05-30 太阳能电池及其制造方法 Active CN106206838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150075206A KR102373649B1 (ko) 2015-05-28 2015-05-28 태양 전지 및 이의 제조 방법
KR10-2015-0075206 2015-05-28

Publications (2)

Publication Number Publication Date
CN106206838A CN106206838A (zh) 2016-12-07
CN106206838B true CN106206838B (zh) 2017-12-08

Family

ID=56081403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610369425.9A Active CN106206838B (zh) 2015-05-28 2016-05-30 太阳能电池及其制造方法

Country Status (6)

Country Link
US (2) US10388804B2 (zh)
EP (1) EP3098860B1 (zh)
JP (1) JP6336518B2 (zh)
KR (1) KR102373649B1 (zh)
CN (1) CN106206838B (zh)
ES (1) ES2988613T3 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11522091B2 (en) 2016-01-27 2022-12-06 Shangrao Jinko Solar Technology Development Co., Ltd Solar cell
KR101870222B1 (ko) * 2016-09-30 2018-07-20 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101998743B1 (ko) * 2017-06-14 2019-07-10 엘지전자 주식회사 화합물 반도체 태양 전지 및 이의 제조 방법
TWI662715B (zh) * 2017-10-27 2019-06-11 財團法人工業技術研究院 太陽能電池
CN110676160A (zh) * 2019-10-10 2020-01-10 浙江晶科能源有限公司 一种太阳能电池及其制作方法
FR3112428A1 (fr) 2020-07-13 2022-01-14 Semco Smartech France Procédé de formation de contacts passivés pour cellules solaires IBC
FR3112427A1 (fr) 2020-07-13 2022-01-14 Semco Smartech France Formation de contacts passivés pour cellules solaires IBC
CN112736163B (zh) * 2021-02-10 2022-07-29 普乐（合肥）光技术有限公司 一种多晶硅薄膜钝化背极插指型太阳能电池的制备方法
CN113823705A (zh) * 2021-11-24 2021-12-21 陕西众森电能科技有限公司 一种异质结背接触太阳电池及其制备方法
CN115224137B (zh) 2022-06-21 2023-09-15 浙江晶科能源有限公司 半导体衬底及太阳能电池和光伏组件
CN115172515B (zh) * 2022-06-30 2023-11-28 浙江晶科能源有限公司 一种太阳能电池及其制作方法、光伏组件
CN116632093A (zh) * 2023-04-21 2023-08-22 晶科能源(海宁)有限公司 太阳能电池及其制备方法、光伏组件
CN118053927A (zh) 2023-12-15 2024-05-17 浙江晶科能源有限公司 太阳能电池及其制备方法、光伏组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637767A (zh) * 2011-02-15 2012-08-15 上海凯世通半导体有限公司 太阳能电池的制作方法以及太阳能电池
CN105322042A (zh) * 2014-07-28 2016-02-10 Lg电子株式会社 太阳能电池及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7468485B1 (en) 2005-08-11 2008-12-23 Sunpower Corporation Back side contact solar cell with doped polysilicon regions
JP5084868B2 (ja) * 2010-05-21 2012-11-28 シャープ株式会社 薄膜太陽電池の製造方法
US8658458B2 (en) * 2011-06-15 2014-02-25 Varian Semiconductor Equipment Associates, Inc. Patterned doping for polysilicon emitter solar cells
US20130213469A1 (en) * 2011-08-05 2013-08-22 Solexel, Inc. High efficiency solar cell structures and manufacturing methods
US20130228221A1 (en) * 2011-08-05 2013-09-05 Solexel, Inc. Manufacturing methods and structures for large-area thin-film solar cells and other semiconductor devices
US9269851B2 (en) 2011-11-15 2016-02-23 Newsouth Innovations Pty Limited Metal contact scheme for solar cells
JP2014112600A (ja) * 2012-12-05 2014-06-19 Sharp Corp 裏面電極型太陽電池の製造方法および裏面電極型太陽電池
KR20140135881A (ko) 2013-05-16 2014-11-27 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101622089B1 (ko) * 2013-07-05 2016-05-18 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR20160034061A (ko) * 2014-09-19 2016-03-29 엘지전자 주식회사 태양 전지의 제조 방법
KR20160034062A (ko) * 2014-09-19 2016-03-29 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637767A (zh) * 2011-02-15 2012-08-15 上海凯世通半导体有限公司 太阳能电池的制作方法以及太阳能电池
CN105322042A (zh) * 2014-07-28 2016-02-10 Lg电子株式会社 太阳能电池及其制造方法

Also Published As

Publication number Publication date
US10777694B2 (en) 2020-09-15
US10388804B2 (en) 2019-08-20
US20160351737A1 (en) 2016-12-01
US20190326457A1 (en) 2019-10-24
JP2016225627A (ja) 2016-12-28
KR102373649B1 (ko) 2022-03-11
KR20160139750A (ko) 2016-12-07
EP3098860A1 (en) 2016-11-30
EP3098860C0 (en) 2024-07-31
EP3098860B1 (en) 2024-07-31
ES2988613T3 (es) 2024-11-21
JP6336518B2 (ja) 2018-06-06
CN106206838A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106206838B (zh) 太阳能电池及其制造方法
CN104124302B (zh) 太阳能电池和制造该太阳能电池的方法
KR101622089B1 (ko) 태양 전지 및 이의 제조 방법
CN106159008B (zh) 太阳能电池及其制造方法
US9356182B2 (en) Solar cell and method of manufacturing the same
JP6449210B2 (ja) 太陽電池及びその製造方法
CN104167454B (zh) 太阳能电池及其制造方法
JP6336521B2 (ja) 太陽電池及びその製造方法
JP2017126748A (ja) 太陽電池及びその製造方法
KR102244838B1 (ko) 태양 전지 및 이의 제조 방법
KR102053140B1 (ko) 태양 전지
JP6336517B2 (ja) 太陽電池及びその製造方法
KR20150049211A (ko) 태양 전지 및 이의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR102082880B1 (ko) 태양 전지의 제조 방법
KR20160111624A (ko) 태양 전지 및 이의 제조 방법
KR20150104430A (ko) 태양 전지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20161207

Assignee: Hanhua thinksin Co.,Ltd.

Assignor: LG ELECTRONICS Inc.

Contract record no.: X2022990000645

Denomination of invention: Solar cell and method of making the same

Granted publication date: 20171208

License type: Common License

Record date: 20220914

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221104

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province

Patentee after: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG ELECTRONICS Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee after: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee before: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240320

Address after: 055550 Jing Long Street, Ningjin County, Xingtai, Hebei

Patentee after: JA SOLAR Co.,Ltd.

Country or region after: China

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee before: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Country or region before: China