KR20150104430A - 태양 전지 - Google Patents
태양 전지 Download PDFInfo
- Publication number
- KR20150104430A KR20150104430A KR1020140026152A KR20140026152A KR20150104430A KR 20150104430 A KR20150104430 A KR 20150104430A KR 1020140026152 A KR1020140026152 A KR 1020140026152A KR 20140026152 A KR20140026152 A KR 20140026152A KR 20150104430 A KR20150104430 A KR 20150104430A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- type region
- semiconductor substrate
- conductivity type
- connection portion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 13
- 229910052797 bismuth Inorganic materials 0.000 claims description 11
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 11
- 239000007772 electrode material Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 description 71
- 230000008569 process Effects 0.000 description 25
- 239000002019 doping agent Substances 0.000 description 24
- 239000013078 crystal Substances 0.000 description 22
- 239000000203 mixture Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000010304 firing Methods 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910000416 bismuth oxide Inorganic materials 0.000 description 7
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229910000464 lead oxide Inorganic materials 0.000 description 7
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000001788 irregular Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000004913 activation Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- -1 (P) Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/022433—Particular geometry of the grid contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
본 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며, 국부적으로 형성되는 제2 도전형 영역; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제2 도전형 영역에 연결되는 연결부와, 상기 연결부를 통하여 상기 제2 도전형 영역에 연결되며 패턴을 가지는 전극부를 포함하는 제2 전극을 포함한다.
Description
본 발명은 태양 전지에 관한 것으로, 좀더 상세하게는, 전극 구조를 개선한 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다.
이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 다양한 층 및 전극이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다.
본 발명은 효율을 향상할 수 있는 태양 전지를 제공하고자 한다.
본 발명의 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며, 국부적으로 형성되는 제2 도전형 영역; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제2 도전형 영역에 연결되는 연결부와, 상기 연결부를 통하여 상기 제2 도전형 영역에 연결되며 패턴을 가지는 전극부를 포함하는 제2 전극을 포함한다.
본 발명의 다른 실시예에 따른 태양 전지는, 반도체 기판; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역; 상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며, 국부적으로 형성되는 제2 도전형 영역; 상기 제1 도전형 영역에 연결되는 제1 전극; 및 상기 제2 도전형 영역에 연결되는 연결부와, 상기 연결부에 연결되고 상기 제2 도전형 영역에 이격되며 상기 연결부와 다른 물질 또는 다른 조성을 가지는 전극부를 포함하는 제2 전극을 포함한다.
본 실시예에 따른 태양 전지에서는, 국부적 구조를 가지는 제2 도전형 영역에 연결되는 제2 전극이 아일랜드 형상의 연결부 및 패턴을 가지는 전극부를 포함한다. 이에 의하여 제2 도전형 영역에 연결되는 연결부의 면적 또는 이에 대응하여 형성되는 개구부의 면적을 최소화하여 패시베이션 특성을 향상할 수 있고, 개방 전압 특성을 향상할 수 있다. 또한, 전극부의 조성을 연결부와 다르게 하여(일 예로, 전도성 물질의 비율을 연결부보다 작게 하여) 재료 비용을 절감할 수 있다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 도 1에 도시한 태양 전지의 전면 평면도이다.
도 3은 도 1에 도시한 태양 전지의 후면 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 잘라서 본 단면도이다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법를 도시한 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지이다.
도 8은 실시예 및 비교예에 따른 태양 전지의 개방 전압을 측정하여 그 결과를 나타낸 그래프이다.
도 2는 도 1에 도시한 태양 전지의 전면 평면도이다.
도 3은 도 1에 도시한 태양 전지의 후면 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 잘라서 본 단면도이다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다.
도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법를 도시한 단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지이다.
도 8은 실시예 및 비교예에 따른 태양 전지의 개방 전압을 측정하여 그 결과를 나타낸 그래프이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다.
도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다.
그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지 및 이의 제조 방법을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다. 참조로, 도 1은 도 2의 I-I 선을 따라 잘라선 본 단면도이다.
도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 베이스 영역(10)을 포함하는 반도체 기판(110)과, 제1 도전형을 가지는 제1 도전형 영역(20)과 제2 도전형을 가지는 제2 도전형 영역(30)과, 제1 도전형 영역(20)에 연결되는 제1 전극(42)과, 제2 도전형 영역(30)에 연결되는 제2 전극(44)을 포함한다. 여기서, 제2 전극(44)은, 제2 도전형 영역(30)에 연결되는 연결부(442)와, 연결부(442)를 통하여 제2 도전형 영역(30)에 연결되며 패턴을 가지는 전극부(444)를 포함한다. 그리고 태양 전지(100)는 제1 패시베이션막(22), 반사 방지막(24), 제2 패시베이션막(32)을 더 포함할 수 있다. 이를 좀더 상세하게 설명한다.
반도체 기판(110)은 결정질 반도체로 구성될 수 있다. 일 예로, 반도체 기판(110)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 반도체 기판(110)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 반도체 기판(110)이 단결정 반도체(예를 들어, 단결정 실리콘)으로 구성되면, 태양 전지(100)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다. 이와 같이 결정성이 높아 결함이 적은 결정질 반도체로 구성되는 반도체 기판(110)을 기반으로 하는 태양 전지(100)는 우수한 전기적 특성을 가질 수 있다.
반도체 기판(110)의 전면 및 후면은 텍스쳐링(texturing)되어 요철을 가질 수 있다. 요철은, 일 예로, 반도체 기판(110)의 (111)면으로 구성되며 불규칙한 크기를 가지는 피라미드 형상을 가질 수 있다. 이와 같은 텍스쳐링에 의해 반도체 기판(110)의 전면 및 후면에 요철이 형성되어 표면 거칠기가 증가되면, 반도체 기판(110)의 전면 및 후면을 통하여 입사되는 광의 반사율을 낮출 수 있다. 따라서 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다.
도면에서는 반도체 기판(110)의 전면 및 후면의 적어도 일부에 각기 요철이 형성된 것을 예시하였다. 좀더 구체적으로는, 전극(42, 44)과 반도체 기판(110)이 연결되지 않은 부분에서는 상술한 바와 같은 요철이 위치한다. 전극(42, 44)과 반도체 기판(110)이 연결된 부분(즉, 연결부(442)가 위치한 부분)에서는, 요철이 제거되거나, 요철이 식각 또는 변형되어 다른 부분보다 작은 표면 거칠기를 가지거나 다른 부분과 다른 형상을 가질 수 있다. 예를 들어, 연결부(442)가 위치한 부분에서는 요철이 제거되어 반도체 기판(110)이 (110) 면을 가지거나, 연결부(442)가 위치한 부분에서 반도체 기판(110)의 표면이 다른 부분보다 반도체 기판(110)의 내부로 함몰되어 위치할 수도 있다. 그 외의 다양한 변형이 가능하다. 그러나 본 발명이 이에 한정되는 것은 아니며, 요철의 배치, 형상, 크기 등은 다양하게 변형될 수 있다.
반도체 기판(110)은 제2 도전형 도펀트를 상대적으로 낮은 도핑 농도로 포함하여 제2 도전형을 가지는 베이스 영역(10)을 포함할 수 있다. 일 예로, 베이스 영역(10)은 제1 도전형 영역(20)보다 반도체 기판(110)의 전면으로부터 좀더 멀리, 또는 후면에 좀더 가까이 위치할 수 있다. 그리고 베이스 영역(10)은 제2 도전형 영역(30)보다 반도체 기판(110)의 전면에 좀더 가까이, 후면으로부터 좀더 멀리 위치할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10)의 위치가 달라질 수 있음은 물론이다.
여기서, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 베이스 영역(10)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다.
제2 도전형은 n형 또는 p형일 수 있다. 베이스 영역(10)이 n형을 가지는 경우에는 베이스 영역(10)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 베이스 영역(10)이 p형을 가지는 경우에는 베이스 영역(10)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 도펀트가 다양한 물질로 구성될 수 있다.
일 예로, 베이스 영역(10)은 n형일 수 있다. 그러면, 베이스 영역(10)과 pn 접합을 이루는 제1 도전형 영역(20)이 p형을 가지게 된다. 이러한 pn 접합에 광이 조사되면 광전 효과에 의해 생성된 전자가 반도체 기판(110)의 제2 면(이하 "후면") 쪽으로 이동하여 제2 전극(44)에 의하여 수집되고, 정공이 반도체 기판(110)의 전면 쪽으로 이동하여 제1 전극(42)에 의하여 수집된다. 이에 의하여 전기 에너지가 발생한다. 그러면, 전자보다 이동 속도가 느린 정공이 반도체 기판(110)의 후면이 아닌 전면으로 이동하여 변환 효율이 향상될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 베이스 영역(10) 및 제2 도전형 영역(30)이 p형을 가지고 제1 도전형 영역(20)이 n형을 가지는 것도 가능하다.
반도체 기판(110)의 전면 쪽에는 베이스 영역(10)과 반대되는 제1 도전형을 가지는 제1 도전형 영역(20)이 형성될 수 있다. 제1 도전형 영역(20)은 베이스 영역(10)과 pn 접합을 형성하여 광전 변환에 의하여 캐리어를 생성하는 에미터 영역을 구성한다.
본 실시예에서는 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제1 도전형 영역(20)이 제1 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제1 도전형 영역(20)은 제1 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제1 도전형 영역(20)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이 경우에 제1 도전형 영역(20)은 반도체 기판(110) 위에 쉽게 형성될 수 있도록 반도체 기판(110)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제1 도전형 영역(20)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제1 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
제1 도전형은 p형 또는 n형일 수 있다. 제1 도전형 영역(20)이 p형을 가지는 경우에는 제1 도전형 영역(20)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제1 도전형 영역(20)이 n형을 가지는 경우에는 제1 도전형 영역(20)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제1 도전형 도펀트로 사용될 수 있다.
도면에서는 제1 도전형 영역(20)이 전체적으로 균일한 도핑 농도를 가지는 균일한 구조(homogeneous structure)를 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 다른 실시예로, 제1 도전형 영역(20)이 선택적 구조(selective structure)를 가질 수 있다. 선택적 구조에서는 제1 도전형 영역(20) 중에서 제1 전극(42)과 인접한 부분에서 높은 도핑 농도, 큰 정션 깊이 및 낮은 저항을 가지며, 그 외의 부분에서 낮은 도핑 농도, 작은 정션 깊이 및 높은 저항을 가질 수 있다. 제1 도전형 영역(20)의 구조로는 이 외에도 다양한 구조가 적용될 수 있다.
반도체 기판(110)의 후면 쪽에는 베이스 영역(10)과 동일한 제2 도전형을 가지되, 베이스 영역(10)보다 높은 도핑 농도로 제2 도전형 도펀트를 포함하는 제2 도전형 영역(30)이 형성될 수 있다. 제2 도전형 영역(30)은 후면 전계(back surface field)를 형성하여 반도체 기판(110)의 표면(좀더 정확하게는, 반도체 기판(110)의 후면)에서 재결합에 의하여 캐리어가 손실되는 것을 방지하는 후면 전계 영역을 구성한다.
본 실시예에서는 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하는 도핑 영역으로 구성될 수 있다. 이에 의하여 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 결정질 반도체로 구성될 수 있다. 일 예로, 제2 도전형 영역(30)이 제2 도전형 도펀트를 포함하는 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 제2 도전형 영역(30)은 제2 도전형 도펀트를 포함하는 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 좀더 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 제2 도전형 영역(30)이 반도체 기판(110)의 일부를 구성하면 베이스 영역(10)과의 접합 특성을 향상할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제2 도전형 영역(30)이 반도체 기판(110)의 위에서 반도체 기판(110)과 별개로 형성될 수 있다. 이 경우에 제2 도전형 영역(30)은 반도체 기판(110) 위에 쉽게 형성될 수 있도록 반도체 기판(110)과 다른 결정 구조를 가지는 반도체층으로 구성될 수 있다. 예를 들어, 제2 도전형 영역(30)은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체, 미세 결정 반도체, 또는 다결정 반도체(일 예로, 비정질 실리콘, 미세 결정 실리콘, 또는 다결정 실리콘) 등에 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그 외의 다양한 변형이 가능하다.
제2 도전형은 n형 또는 p형일 수 있다. 제2 도전형 영역(30)이 n형을 가지는 경우에는 제2 도전형 영역(30)이 5족 원소인 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 제2 도전형 영역(30)이 p형을 가지는 경우에는 제2 도전형 영역(30)이 3족 원소인 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등이 도핑된 단결정 또는 다결정 반도체로 이루어질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 다양한 물질이 제2 도전형 도펀트로 사용될 수 있다. 그리고 제2 도전형 영역(30)의 제2 도전형 도펀트는 베이스 영역(10)의 제2 도전형 도펀트와 동일한 물질일 수도 있고, 이와 다른 물질일 수도 있다.
본 실시예에서 제2 도전형 영역(30)이 제2 전극(44)과 연결되는 부분에서 국부적 구조(local structure)를 가지도록 국부적으로 형성될 수 있다. 좀더 구체적으로, 제2 도전형 영역(30)은 서로 이격되는 아일랜드 형상을 가지는 복수의 영역(30a)을 포함할 수 있다.
그러면, 제2 전극(44)과 연결되는 부분에서는 제2 도전형 영역(30)이 위치하여 제2 전극(44)과의 접촉 저항을 저감하여 충밀도(fill factor, FF) 특성이 우수하게 유지될 수 있다. 그리고 제2 전극(44)과 연결되지 않는 부분에서는 도핑 영역으로 구성되는 제2 도전형 영역(30)을 형성하지 않아 도핑 영역에서 발생할 수 있는 재결합을 저감하여 단락 전류 밀도(short-circuit current, Jsc) 및 개방 전압을 향상할 수 있다. 또한, 제2 도전형 영역(30)이 형성되지 않는 부분에서 내부 양자 효율((internal quantum efficiency, IQE)이 우수한 값을 가지므로 장파장의 광에 대한 특성이 매우 우수하다. 따라서, 도핑 영역이 전체적으로 형성된 균일한 구조(homogeneous structure) 및 선택적 구조(selective structure)에 비하여 장파장의 광에 대한 특성을 크게 향상할 수 있다. 이와 같이 국부적 구조의 제2 도전형 영역(30)은 태양 전지(100)의 효율에 관계되는 충밀도, 단락 전류 밀도 및 개방 전압을 모두 우수하게 유지하여 태양 전지(100)의 효율을 향상할 수 있다.
반도체 기판(110)의 전면 위에, 좀더 정확하게는, 반도체 기판(110)에 또는 이 위에 형성된 제1 도전형 영역(20) 위에 패시베이션막(22) 및 반사 방지막(24)이 차례로 형성되고, 제1 전극(42)이 패시베이션막(22) 및 반사 방지막(24)을 관통하여(즉, 개구부(102)를 통하여) 제1 도전형 영역(20)에 접촉하여 형성된다.
패시베이션막(22) 및 반사 방지막(24)은 제1 전극(42)에 대응하는 개구부(102)를 제외하고 실질적으로 반도체 기판(110)의 전면 전체에 형성될 수 있다.
패시베이션막(22)은 제1 도전형 영역(20)에 접촉하여 형성되어 제1 도전형 영역(20)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다. 반사 방지막(24)은 반도체 기판(110)의 전면으로 입사되는 광의 반사율을 감소시킨다. 이에 의하여 반도체 기판(110)의 전면을 통해 입사되는 광의 반사율이 낮추는 것에 의하여 베이스 영역(10)과 제1 도전형 영역(20)에 의하여 형성된 pn 접합까지 도달되는 광량을 증가시킬 수 있다. 이에 따라 태양 전지(100)의 단락 전류(Isc)를 증가시킬 수 있다. 이와 같이 패시베이션막(22) 및 반사 방지막(24)에 의해 태양 전지(100)의 개방 전압과 단락 전류를 증가시켜 태양 전지(100)의 효율을 향상할 수 있다.
패시베이션막(22)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이셔막(22)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(22)은, 제1 도전형 영역(20)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제1 도전형 영역(20)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
방사 방지막(24)은 다양한 물질로 형성될 수 있다. 일례로, 반사 방지막(24)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 반사 방지막(24)은 실리콘 질화물을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션막(22) 및 반사 방지막(24)이 다양한 물질을 포함할 수 있음은 물론이다. 그리고 패시베이션막(22) 및 반사 방지막(24) 중 어느 하나가 반사 방지 역할 및 패시베이션 역할을 함께 수행하여 다른 하나가 구비되지 않는 것도 가능하다. 또는, 패시베이션막(22) 및 반사 방지막(24) 이외의 다양한 막이 반도체 기판(110) 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제1 전극(42)은 패시베이션막(22) 및 반사 방지막(24)에 형성된 개구부(102)를 통하여(즉, 패시베이션막(22) 및 반사 방지막(24)을 관통하여) 제1 도전형 영역(20)에 전기적으로 연결된다. 이러한 제1 전극(42)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 제1 전극(42)의 평면 형상에 대해서는 도 2를 참조하여 설명한다.
도 2는 도 1에 도시한 태양 전지의 전면 평면도이다. 도 2에서는 반도체 기판(110)과 제1 전극(42)을 위주로 도시하였다.
도 2를 참조하면, 제1 전극(42)은 일정한 제1 피치(P1)를 가지면서 서로 이격되는 복수의 핑거 전극(42a)을 포함할 수 있다. 도면에서는 핑거 전극(42a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제1 전극(42)은 핑거 전극들(42a)과 교차하는 방향으로 형성되어 핑거 전극(42a)을 연결하는 버스바 전극(42b)을 포함할 수 있다. 이러한 버스 전극(42b)은 하나만 구비될 수도 있고, 도 2에 도시된 바와 같이, 핑거 전극(42a)의 제1 피치(P1)보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(42a)의 폭보다 버스바 전극(42b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(42b)의 폭이 핑거 전극(42a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 버스바 전극(42b)을 구비하지 않는 것도 가능하다.
도 1 및 도 2를 함께 참조하면, 단면에서 볼 때, 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)은 모두 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성될 수도 있다. 즉, 개구부(102)가 제1 전극(42)의 핑거 전극(42a) 및 버스바 전극(42b)에 모두 대응하여 형성될 수 있다. 다른 예로, 제1 전극(42)의 핑거 전극(42a)이 패시베이션막(22) 및 반사 방지막(24)을 관통하여 형성되고, 버스바 전극(42b)이 패시베이션막(22) 및 반사 방지막(24) 위에 형성될 수 있다. 이 경우에는 개구부(102)가 핑거 전극(42a)에 대응하는 형상으로 형성되고, 버스바 전극(42b)만 위치한 부분에는 형성되지 않을 수 있다.
이와 같이 본 실시예에서 제1 전극(42)은 핑거 전극(42a) 및/또는 버스바 전극(42b)이 전체적으로 제1 도전형 영역(20)에 접촉하도록 형성될 수 있다. 이에 따라 핑거 전극(42a)을 구성하는 부분이 제1 도전형 영역(20)과 연속적으로 접촉되어 선 접촉(line contact)될 수 있고, 선택적으로 버스바 전극(42b)을 구성하는 부분이 제1 도전형 영역(30)과 연속적으로 접촉하여 선 접촉할 수 있다. 이와 같이 제1 전극(42)에서는 핑거 전극(42a) 및/또는 버스바 전극(42b)이 전체적으로 제1 도전형 영역(20)에 접촉하므로, 접촉 저항을 저감하여 태양 전지(100)의 충밀도를 향상할 수 있다.
다시 도 1을 참조하면, 반도체 기판(110)의 후면 위에, 좀더 정확하게는 반도체 기판(110)에 형성된 제2 도전형 영역(30) 위에 패시베이션막(32)이 형성되고, 제2 전극(44)이 패시베이션막(32)을 관통하여(즉, 개구부(104)를 통하여) 제2 도전형 영역(30)에 연결된다.
패시베이션막(32)은 제2 전극(44)에 대응하는 개구부(104)를 제외하고 실질적으로 반도체 기판(110)의 후면 전체에 형성될 수 있다.
패시베이션막(32)은 제2 도전형 영역(30)에 접촉하여 형성되어 제2 도전형 영역(30)의 표면 또는 벌크 내에 존재하는 결함을 부동화 시킨다. 이에 의하여 소수 캐리어의 재결합 사이트를 제거하여 태양 전지(100)의 개방 전압(Voc)을 증가시킬 수 있다.
패시베이션막(32)은 다양한 물질로 형성될 수 있다. 일례로, 패시베이션막(32)은 실리콘 질화막, 수소를 포함한 실리콘 질화막, 실리콘 산화막, 실리콘 산화 질화막, 알루미늄 산화막, MgF2, ZnS, TiO2 및 CeO2로 이루어진 군에서 선택된 어느 하나의 단일막 또는 2개 이상의 막이 조합된 다층막 구조를 가질 수 있다. 일 예로, 패시베이션막(32)은, 제2 도전형 영역(30)이 n형을 가지는 경우에는 고정 양전하를 가지는 실리콘 산화막, 실리콘 질화막 등을 포함할 수 있으며, 제2 도전형 영역(30)이 p형을 가지는 경우에는 고정 음전하를 가지는 알루미늄 산화막 등을 포함할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 패시베이션막(32)이 다양한 물질을 포함할 수 있음은 물론이다. 또는, 패시베이션막(32) 이외의 다양한 막이 반도체 기판(110)의 후면 위에 형성될 수도 있다. 그 외에도 다양한 변형이 가능하다.
제2 전극(44)은 패시베이션막(32)에 형성된 개구부(104)를 통하여 제2 도전형 영역(30)에 전기적으로 연결된다. 제2 전극(44)은 다양한 물질에 의하여 다양한 형상을 가지도록 형성될 수 있다. 제2 도전형 영역(30) 및 제2 전극(44)에 대해서는 도 1과 함께 도 3 및 도 4를 참조하여 상세하게 설명한다.
도 3은 도 1에 도시한 태양 전지의 후면 평면도이고, 도 4는 도 3의 IV-IV 선을 따라 잘라서 본 단면도이다.
앞서 설명한 바와 같이, 본 실시예에서는 제2 도전형 영역(30)이 서로 이격되는 아일랜드 형상의 복수의 영역(30a)을 포함한다. 도면에서는 복수의 영역(30a)이 각기 원형을 가지는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 복수의 영역(30a)은 삼각형, 사각형, 육각형 등의 다각형, 타원형, 또는 불규칙한 형상 등의 다양한 형상을 가질 수 있다. 그리고 복수의 영역(30a)은 다양한 형상, 예를 들어, 인접한 복수의 영역(30a)이 삼각형, 사각형, 육각형, 또는 불규칙한 형상을 이루도록 배치될 수 있다. 도면에서는 일 예로, 인접한 복수의 영역(30a)이 사각형을 이루도록 배치된 것을 예시하였다.
본 실시예에 따른 제2 전극(44)은, 제2 도전형 영역(30)에 연결되는 연결부(442)와, 제2 도전형 영역(30)과 이격되며 연결부(442)를 통하여 제2 도전형 영역(30)에 연결되는 전극부(444)를 포함할 수 있다. 이때, 전극부(444)는 연결부(442)와 다른 물질로 구성되며 일정한 패턴을 가지면서 형성될 수 있고, 연결부(442)는 전극부(444)에 부분적으로 대응하도록 복수 개 배치될 수 있다. 즉, 전극부(444) 하나에 서로 이격되는 복수 개의 연결부(442)가 위치하여 전극부(444)와 연결부(442)가 고르게 연결될 수 있도록 하면서도 연결부(442)의 전체 면적은 줄일 수 있다. 전극부(444)를 먼저 설명한 다음 연결부(442)를 설명한다.
도 3을 참조하면, 제2 전극(44)의 전극부(444)는 일정한 제2 피치(P2)를 가지면서 서로 이격되는 복수의 핑거 전극(444a)을 포함할 수 있다. 여기서, 제2 전극(44)의 핑거 전극(444a)의 제2 피치(P2)가 제1 전극(42)의 핑거 전극(42a)의 제1 피치(P1)보다 작을 수 있다. 이에 의하여 제2 전극(44)의 핑거 전극(444a)의 개수가 제1 전극(42)의 핑거 전극(42a)의 개수보다 많을 수 있다. 이는 광이 상대적으로 많이 입사되는 반도체 기판(110)의 전면에 위치한 핑거 전극(42a)의 개수를 상대적으로 적게 하여 광의 입사량을 증가시키고, 광이 상대적으로 적게 입사되는 반도체 기판(110)의 후면에 위치한 핑거 전극(444a)의 개수를 상대적으로 많이 하여 전류 수집 효율을 향상할 수 있다. 특히, 본 실시예에서와 같이 제2 도전형 영역(30)에 연결되는 연결부(442)의 면적이 제1 도전형 영역(20)에 연결되는 제1 전극(42)의 면적보다 작은 경우에는 제2 전극(44)의 핑거 전극(444a)의 개수를 증가시키는 것에 의하여 전류 수집 효율을 향상하여 면적이 적은 것을 보완할 수 있다.
도면에서는 핑거 전극(444a)이 서로 평행하며 반도체 기판(110)의 가장자리에 평행한 것을 예시하였으나 본 발명이 이에 한정되는 것은 아니다. 그리고 제2 전극(44)의 전극부(444)는 핑거 전극들(444a)과 교차하는 방향으로 형성되어 핑거 전극(444a)을 연결하는 버스바 전극(444b)을 포함할 수 있다. 이러한 버스 전극(44b)은 하나만 구비될 수도 있고, 도 3에 도시된 바와 같이, 핑거 전극(444a)의 제2 피치(P2)보다 더 큰 피치를 가지면서 복수 개로 구비될 수도 있다. 이때, 핑거 전극(444a)의 폭보다 버스바 전극(444b)의 폭이 클 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 따라서, 버스바 전극(444b)의 폭이 핑거 전극(444a)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 버스바 전극(444b)을 구비하지 않는 것도 가능하다.
도면에서는 제1 전극(42)과, 제2 전극(44)의 전극부(444)가 서로 동일한 평면 형상을 가지는 것을 예시하였다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 전극(42)과, 제2 전극(44)의 전극부(444)의 평면 형상이 서로 다른 것도 가능하며, 그 외의 다양한 변형이 가능하다.
본 실시예에서 전극부(444)는 연결부(442)를 통하여 제2 도전형 영역(30)에 연결되며, 연결부(442)가 구비되지 않은 부분에서 전극부(444)는 패시베이션막(32)을 사이에 두고 제2 도전형 영역(30) 위에 위치한다. 이에 의하여 전극부(444)가 일종의 절연막인 패시베이션막(32)에 의하여 제2 도전형 영역(30)과 이격되어 위치하게 된다. 즉, 전극부(444)를 구성하는 핑거 전극(444a) 및 버스바 전극(444b)(버스바 전극(444b)을 구비하지 않는 경우에는 핑거 전극(444a))이 패시베이션막(32)에 의하여 제2 도전형 영역(30)과 이격하여 위치하고, 제2 도전형 영역(30)에 접촉되지 않는다.
제2 도전형 영역(30)과 전극부(444) 사이에서 이들을 연결(일 예로, 이들에 접촉하여 연결)하는 연결부(442)는 국부적 구조를 가지는 제2 도전형 영역(30)에 대응하도록 국부적으로 형성될 수 있다. 좀더 구체적으로는, 연결부(442)는 제2 도전형 영역(30)을 구성하는 복수의 영역(30a)에 일대일 대응하는 복수의 연결 부분(442a)을 포함할 수 있다.
따라서, 연결부(442)(또는 복수의 연결 부분(442a) 각각)은 서로 이격되는 아일랜드 형상을 가질 수 있다. 연결 부분(442a)은 삼각형, 사각형, 육각형 등의 다각형, 원형, 타원형, 또는 불규칙한 형상 등의 다양한 형상을 가질 수 있다. 이때, 연결 부분(442a)의 크기가 제2 도전형 영역(30)의 복수의 영역(30a) 각각과 같거나 이보다 작아, 연결 부분(442a)이 전체적으로 복수의 영역(30a)의 각각의 내부에 위치할 수 있다. 여기서, 연결 부분(442a) 및 복수의 영역(30a)의 크기라 함은 직경, 폭 등 중에서 가장 큰 것의 길이를 의미할 수 있다. 연결 부분(442a)의 크기를 복수의 영역(30a)보다 작게 하면, 연결 부분(442a)의 형성 시에 공정 오차 등에 의하여 얼라인 미스(align-miss)가 발생하는 경우에도 연결 부분(442a)이 제2 도전형 영역(30)의 복수의 영역(30a) 내에 연결될 수 있도록 할 수 있다.
이러한 연결부(442)는 패시베이션막(32)의 개구부(104) 내에 적어도 일부가 위치하여 개구부(104)를 통하여 제2 도전형 영역(30)에 연결될 수 있다. 이에 따라 패시베이션막(32)의 개구부(104)는 연결부(442)에서 제2 도전형 영역(30)과 연결되는 부분에 대응하는 형상을 가지도록 배치될 수 있다. 즉, 개구부(104)는 제2 도전형 영역(30)을 구성하는 복수의 영역(30a)에 일대일 대응하도록 복수 개 구비되고, 복수 개의 개구부(104)가 각기 서로 이격되는 아일랜드 형상을 가질 수 있다. 복수의 개구부(104) 각각은 삼각형, 사각형, 육각형 등의 다각형, 원형, 타원형, 또는 불규칙한 형상 등의 다양한 형상을 가질 수 있다. 개구부(104)는 연결부(442)와 동일한 위치에서 형성되므로, 삼각형, 사각형, 육각형 등의 형상을 가지도록 배치될 수 있다. 이와 같이 복수의 연결 부분(442a)을 가지는 연결부(442)는 이에 대응하는 형상 및 배치를 가지는 개구부(104)에 의하여 제2 도전형 영역(30)(좀더 정확하게는, 복수의 영역(30a))(또는 반도체 기판(110))과 점 컨택(point contact)될 수 있다.
이와 같이 연결부(442)가 제2 도전형 영역(30)에 점 컨택 되도록 국부적으로 형성되면, 연결부(442)의 면적을 최소화할 수 있다. 반도체 기판(110)의 후면에서 제2 전극(44)이 연결되는 부분(즉, 연결부(442)가 위치하는 부분)에서는 반도체 기판(110)의 패시베이션 특성이 저하될 수 있는데, 본 실시예에서는 연결부(442)의 면적을 최소화하여 반도체 기판(110)의 후면에서의 패시베이션 특성을 향상할 수 있다. 즉, 반도체 기판(110)의 후면에서 제2 도전형 영역(30)과 제2 전극(42)을 연결하기 위하여 패시베이션막(32)에 개구부(104)를 형성할 때 반도체 기판(110)의 후면이 손상될 수 있다. 예를 들어, 식각, 파이어스루 등에 의한 공정에 의하여 패시베이션막(32)에 개구부(104)를 형성할 때 반도체 기판(110)의 후면 일부도 식각 또는 변형될 수 있다. 이에 의하여 개구부(104) 또는 연결부(442)가 위치하는 반도체 기판(110)의 후면 부분은 요철의 적어도 일부가 제거되거나 요철이 변형되어 다른 부분보다 작은 표면 거칠기를 가지거나 다른 부분보다 함몰(또는 후퇴)되어 위치할 수 있다. 이 과정에서 반도체 기판(110)의 후면이 손상될 수 있다. 이에 따라 제2 도전형 영역(30)과 제2 전극(44)의 연결되는 부분의 면적이 증가하면 반도체 기판(110)에서 패시베이션 특성이 저하되는 부분의 면적이 증가되어 패시베이션 특성이 크게 저하될 수 있다. 본 실시예에서는 연결부(442)에 해당하는 부분에서만 제2 도전형 영역(30)과 제2 전극(44)이 연결되므로 반도체 기판(110)의 후면에서의 패시베이션 특성 저하를 최소화할 수 있다.
이와 같은 구조에서는 반도체 기판(110)의 전체 면적에 대한 연결부(442)의 전체 면적(즉, 복수의 연결 부분(442a)의 면적의 합)의 비율이 반도체 기판(110)의 전체 면적에 대한 전극부(444)의 전체 면적(즉, 복수의 핑거 전극(444a) 및 버스바 전극(444b)의 면적의 합)의 비율보다 작게 된다. 예를 들어, 반도체 기판(110)의 전체 면적에 대한 연결부(442)의 전체 면적 비율이 2% 내지 8%일 수 있고, 반도체 기판(110)의 전체 면적에 대한 전극부(444)의 전체 면적 비율이 6% 내지 18%일 수 있다. 연결부(442)의 전체 면적 비율이 2% 미만이면 제2 도전형 영역(30)과의 연결이 충분한 면적에서 이루어지지 않을 수 있고, 8%를 초과하면 패시베이션 특성을 향상하는 효과가 충분하지 않을 수 있다. 전극부(444)의 전체 면적 비율이 6% 미만이면 저항이 높아져서 전기적 특성이 저하될 수 있고, 18%를 초과하면 쉐이딩 손실에 의하여 입사되는 광의 양이 줄어들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
일 예로, 본 실시예에서 연결 부분(442a)은 핑거 전극(444a)의 연장 방향과 평행하게 형성되는 제1 부분(4421)과, 핑거 전극(444a)의 연장 방향과 교차하는 방향으로 돌출되는 제2 부분(4422)을 포함할 수 있다. 제1 부분(4421)은 핑거 전극(444a)의 연장 방향과 평행하게 형성되어 길이 방향에서 핑거 전극(444a)과의 접촉 면적을 충분하게 확보하는 부분이다. 그리고 제2 부분(4422)은 이와 교차하는 방향으로 형성되어 해당 부분에서 연결 부분(442a)의 폭(W)이 충분한 길이를 가질 수 있도록 한다. 이에 의하여 핑거 전극(444a)의 형성 시에 공정 오차 등에 의하여 얼라인 미스가 발생하는 경우에도 제2 부분(4422)에 핑거 전극(444a)이 연결되도록 할 수 있다.
제2 부분(4422)이 형성된 부분에서 연결 부분(442a)의 제2 폭(W2)을 충분하게 확보할 수 있도록 제2 부분(4422)은 제1 부분(4421)의 양측에 각기 하나씩 위치할 수 있다. 그리고 제1 부분(4421)에서 서로 대응되는 위치에 위치하여 핑거 전극(444a)의 얼라인 미스가 폭 방향으로 쉬프트되는 경우뿐만 아니라 핑거 전극(444a)이 일정 각도만큼 회전하여 경사지게 형성되는 경우에도 연결 부분(442a)과 핑거 전극(444a)과의 연결 면적을 충분하게 확보하도록 할 수 있다. 다양한 형태의 얼라인 미스에 대응할 수 있도록 제2 부분(4422)은 제1 부분(4421)의 중앙 부분에 대응하여 위치할 수 있다. 이에 따라 각 연결 부분(442a)은 대략적인 십자가 모양을 가지면서 형성될 수 있다. 이에 따라 각 연결 부분(442a)에 대응하는 개구부(104) 또한 십자가 모양을 가지면서 형성될 수 있다.
이와 같이 연결 부분(442a)이 제1 부분(4421) 및 제2 부분(4422)을 포함하는 형상을 가지게 되면, 얼라인 미스에 효과적으로 대응하면서도 연결 부분(442a)의 면적을 줄일 수 있다. 즉, 연결 부분(442a)을 상술한 제2 폭(W2)을 가지는 원형으로 형성할 경우에는 연결 부분(442a)의 면적이 상대적으로 커질 수 있는데, 본 실시예에서는 연결 부분(442a)의 일부 부분만이 제2 폭(W2)을 가지도록 하여 다양한 얼라인 미스에 대응하도록 하면서도 연결 부분(442a)의 면적을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 연결 부분(442a)이 원형, 다각형, 불규칙한 형상 등 다양한 형상을 가질 수 있다.
이때, 제1 부분(4421)의 제1 폭(W1)은 핑거 전극(444a)의 폭(W3)보다 작고, 제2 부분(4422)이 위치한 부분에서 연결 부분(442a)의 제2 폭(W2)은 핑거 전극(444a)의 폭(W3)보다 클 수 있다. 이에 의하여 평면으로 볼 때 제2 부분(4422)의 적어도 일부가 핑거 전극(444a)의 외부로 돌출되도록 위치할 수 있다. 이와 같이 제1 부분(4421)의 제1 폭(W1)을 줄이는 것에 의하여 연결 부분(442a)의 면적을 줄일 수 있고, 제2 부분(4422)에서 상대적으로 큰 제2 폭(W2)을 가지도록 하여 얼라인 미스에 효과적으로 대응하도록 할 수 있다. 그러면서 제2 부분(4422)에서의 연결 부분(442a)의 폭(W2)이 제2 도전형 영역(30)의 복수의 영역(30a)의 폭(W4)(일 예로, 직경)보다 작아 연결 부분(442a)이 전체적으로 복수의 영역(30a)의 내부에 위치하도록 할 수 있다.
예를 들어, 복수의 영역(30a)의 폭(W4)보다 복수의 영역(30a)의 피치(제2 피치(P2)와 실질적으로 동일함)를 더 크게 하여, 제2 도전형 영역(30)의 면적을 최소할 수 있다. 예를 들어, 복수의 영역(30a)의 각각의 폭(W4)이 150um 내지 500um일 수 있고, 복수의 영역(30a)의 피치를 0.5mm 내지 1mm로 할 수 있다. 이는 복수의 영역(30a)의 개수, 총 면적, 이에 따른 개방 전압 특성을 고려하여 결정된 것이나, 본 발명이 이에 한정되는 것이다.
그리고 제2 부분(4422)가 위치한 연결 부분(442a)의 제2 폭(W2)이 140um 내지 450um일 수 있으며, 제1 부분(4421)에서의 연결 부분(442a)의 제1 폭(W1)이 70um 내지 300um일 수 있고, 핑거 전극(444a)의 폭(W3)이 60um 내지 250um일 수 있다. 이는 복수의 영역(30a)의 폭(W2) 및 피치(P2)를 고려하여 우수한 특성을 가지도록 하는 범위이다. 그러나 본 발명이 이에 한정되는 것은 아니다.
상술한 바와 같이 본 실시예에서는 연결부(442)가 패시베이션막(32)의 개구부(104)를 통하여(즉, 패시베이션막(32)을 관통하여) 제2 도전형 영역(30)에 위치하고, 전극부(444)가 패시베이션막(32)의 위에서 이를 관통하지 않고 위치할 수 있다. 이에 따라 연결부(442)는 패시베이션막(32)을 관통할 수 있는 물질, 조성 등을 가지고, 전극부(444)는 패시베이션막(32)을 관통하지 않아도 되는 물질, 조성 등을 가질 수 있다.
예를 들어, 일정한 패턴을 가지는 연결부(442) 및 전극부(444)는 페이스트를 인쇄하는 것에 의하여 형성될 수 있다. 그러면, 패턴을 가지는 연결부(442) 및 전극부(444)를 간단한 공정에 의하여 쉽게 형성할 수 있다. 이때, 연결부(442)를 형성하기 위한 제1 페이스트는 패시베이션막(32)에 개구부(104)를 형성할 수 있는 물질, 조성 등을 가질 수 있고, 전극부(444)를 형성하기 위한 제2 페이스트는 패시베이션막(32)에 개구부(104)를 형성하지 않는 물질, 조성 등을 가질 수 있다. 그러면, 별도로 개구부(104)를 형성하는 공정을 수행하지 않아도 연결부(442)를 형성하기 위한 페이스트를 소성하는 의하여 개구부(104)를 형성할 수 있다. 구체적인 제1 및 제2 페이스트의 조성 등에 대해서는 추후에 제조 방법에서 좀더 상세하게 설명한다.
이와 같은 제1 및 제2 페이스트에 의하여 형성된 연결부(442) 및 전극부(444)는 서로 다른 조성을 가질 수 있다.
그리고 연결부(442) 내의 납(Pb) 또는 비스무스(Bi)의 양이 전극부(444) 내의 납 또는 비스무스의 양보다 클 수 있다. 여기서, 납 또는 비스무스는 제1 또는 제2 페이스트에서 유리 프릿의 일부로서 산화납 또는 산화비스무스 형태로 첨가된다. 이러한 산화납 또는 산화비스무스는 제1 페이스트의 소성 시에 파이어스루(fire-through)에 의하여 패시베이션막(32)을 관통하여 개구부(104)를 형성하는 데 기여하는 물질이다. 이에 따라 개구부(104)를 형성하여야 하는 연결부(442)를 형성하는 제1 페이스트 내에는 산화납 또는 산화비스무스을 많은 양 포함하도록 하여 파이어스루가 원활하게 이루어지도록 하고, 개구부(104)를 형성하지 않아도 되는 전극부(444)를 형성하는 제2 페이스트 산화납 또는 산화비스무스의 양을 상대적으로 작게 할 수 있다. 이에 따라 연결부(442)의 납 또는 비스무스 양이 전극부(444)의 납 또는 비스무스의 양보다 크게 되는 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 유리 프릿, 납 등의 양은 다양하게 달라질 수 있다.
본 실시예에서는 연결부(442)와 전극부(444)를 인쇄 공정에 의하여 형성하고, 개구부(104)를 파이어스루에 의하여 형성하는 것에 의하여 연결부(442)와 개구부(104)가 이에 적합한 물질 또는 조성을 가지는 것을 예시하였다. 이에 의하면 패턴을 가지는 연결부(442) 및 전극부(444)를 형성하는 공정 및 연결부(442)와 제2 도전형 영역(30)을 형성하는 공정을 단순화하여 생산성을 향상할 수 있다.
이때, 연결부(442)의 전도성 물질의 함량보다 전극부(444)의 전도성 물질의 함량을 더 작게 할 수 있다. 연결부(442)는 제2 도전형 영역(30)과 직접 접촉하는 부분이며 상대적으로 적은 면적으로 형성되므로 전도성 물질의 함량을 상대적으로 크게 하여 전기적 특성을 확보할 수 있다. 그리고 전극부(444)는 상대적으로 넓은 면적으로 형성되므로 저항 증가에 따른 부담이 크지 않으므로 전도성 물질의 함량을 상대적으로 작게 하여 재료 비용을 절감할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며, 연결부(442)와 전극부(444)를 서로 다른 공정에 의하여 형성하는 것도 가능하다. 이에 의하여 연결부(442)를 인쇄 공정으로 형성하고, 전극부(444)를 도금 공정, 스퍼터링 공정, 증착 공정 등에 형성할 수도 있다. 그러면, 유리 프릿, 유기 비히클 등을 포함하는 제1 페이스트를 소성하여 형성되는 연결부(442)의 전도성 물질의 양보다, 순수한 전도성 물질로 이루어지는 전극부(444)의 전도성 물질의 양이 더 많을 수 있다. 또한, 개구부(104)를 파이어스루가 아닌 별도의 공정으로 형성하는 것도 가능하다. 그러면, 연결부(442)가 파이어스루에 필요한 물질을 많은 양으로 포함하지 않아도 되므로, 연결부(442) 및 전극부(444)의 납 또는 비스무스의 양이 특별히 한정되지 않을 수 있다. 그 외의 다양한 변형이 가능하며, 이에 따라 연결부(442) 및 전극부(444)의 물질, 조성 등도 다양하게 변형될 수 있다.
이와 같이 본 실시예에서는 태양 전지(100)의 제1 및 제2 전극(42, 44)이 일정한 패턴을 가져 태양 전지(100)가 반도체 기판(110)의 전면 및 후면으로 광이 입사될 수 있는 양면 수광형(bi-facial) 구조를 가진다. 이에 의하여 태양 전지(100)에서 사용되는 광량을 증가시켜 태양 전지(100)의 효율 향상에 기여할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제2 전극(44)이 반도체 기판(110)의 후면 쪽에서 전체적으로 형성되는 구조를 가지는 것도 가능하다.
그리고 제2 도전형 영역(30)의 국부적 구조를 가져 태양 전지(100)의 특성을 향상할 수 있다. 이때, 제2 전극(44)은, 제2 도전형 영역(30)에 대응하도록 국부적으로 형성되어 제2 도전형 영역(30)에 점 컨택되는 복수의 연결 부분(442a)을 포함하는 연결부(442)와, 연결부(442)에 의하여 제2 도전형 영역(30)에 연결되며 일정한 패턴을 가지는 전극부(444)를 포함한다.
이에 따라 제2 도전형 영역(30)에 연결되는 연결부(442)의 면적 또는 이에 대응하여 형성되는 개구부(104)의 면적을 최소화하여 패시베이션 특성을 향상할 수 있고, 개방 전압 특성을 향상할 수 있다. 또한, 전극부(444)의 조성을 연결부(442)와 다르게 하여(일 예로, 전도성 물질의 비율을 연결부(442)보다 작게 하여) 재료 비용을 절감할 수 있다.
상술한 태양 전지(100)의 제조 방법을 도 5, 그리고 도 6a 내지 도 6f를 참조하여 상세하게 설명한다. 이하에서는 상술한 부분에서 설명한 내용은 상세한 설명을 생략하고, 서로 다른 부분만을 상세하게 설명한다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이고, 도 6a 내지 도 6f는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법를 도시한 단면도들이다.
도 5를 참조하면, 본 실시예에 따른 태양 전지(100)의 제조 방법은, 반도체 기판을 텍스쳐링하는 단계(ST10), 도전형 영역을 형성하는 단계(ST20), 절연막을 형성하는 단계(ST30), 연결부를 형성하는 단계(ST40), 전극부를 형성하는 단계(ST50), 그리고 소성하는 단계(ST60)를 포함한다. 이를 도 6a 내지 도 6f와 함께 좀더 상세하게 설명한다.
이어서, 도 6a에 도시된 바와 같이, 반도체 기판을 텍스쳐링하는 단계(ST10)에서는 반도체 기판(110)을 텍스쳐링한다.
이때, 반도체 기판(110)의 전면 및 후면 중 적어도 한 면이 요철을 가지도록 텍스쳐링될 수 있다. 반도체 기판(110)의 표면의 텍스처링으로는 습식 또는 건식 텍스처링을 사용할 수 있다. 습식 텍스처링은 텍스처링 용액에 반도체 기판(110)을 침지하는 것에 의해 수행될 수 있으며, 공정 시간이 짧은 장점이 있다. 건식 텍스처링은 다이아몬드 그릴 또는 레이저 등을 이용하여 반도체 기판(110)의 표면을 깍는 것으로, 요철을 균일하게 형성할 수 있는 반면 공정 시간이 길고 반도체 기판(110)에 손상이 발생할 수 있다. 그 외에 반응성 이온 식각(RIE) 등에 의하여 반도체 기판(110)을 텍스쳐링 할 수도 있다. 이와 같이 본 발명에서는 다양한 방법으로 반도체 기판(110)을 텍스쳐링 할 수 있다.
본 실시예에서는 반도체 기판(110)의 양면을 모두 텍스쳐링하여 양면 수광형 구조의 태양 전지(110)에서 광 손실을 최소화할 수 있다. 이때, 습식 텍스쳐링을 이용하면 공정을 단순화할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 반도체 기판(110)의 전면 및 후면 중 하나만을 텍스쳐링 하는 것도 가능하다.
이어서, 도 6b에 도시한 바와 같이, 도전형 영역을 형성하는 단계(ST20)에서는 반도체 기판(110)에 도전형 영역(20, 30)을 형성한다. 예를 들어, 반도체 기판(110)의 전면에 제1 도전형 영역(20)을 형성하고, 및/또는 반도체 기판(110)의 후면에 제2 도전형 영역(30)을 형성할 수 있다. 제1 도전형 영역(20) 및 제2 도전형 영역(30)은 이온 주입법, 열확산법, 레이저 도핑법 등과 같은 다양한 방법에 의하여 도펀트를 도핑하여 형성될 수 있다.
본 실시예에서는, 일 예로, 도전형 영역(20, 30)이 이온 주입법에 의하여 형성될 수 있다. 이온 주입법에 의하여 제1 및 제2 도전형 도펀트를 주입하여 도전형 영역(20, 30)을 형성하는 경우에는 이온 주입 후에 활성화 열처리를 수행할 수 있다. 즉, 제1 및 제2 도전형 도펀트를 반도체 기판(110)에 이온 주입하게 되면, 주입된 제1 및 제2 도전형 도펀트가 격자 위치가 아닌 위치에 위치하여 활성화되어 있지 않는다. 이런 상태의 반도체 기판(110)을 활성화 열처리하면 제1 및 제2 도전형 도펀트가 격자 위치로 옮겨져 활성화된다. 그리고 활성화 열처리에 의하여 제1 및 제2 도전형 도펀트가 확산하게 되므로 활성화 열처리 전보다 큰 주입 깊이를 가지게 된다. 본 실시예에서는 이와 같은 활성화 열처리 시에 반응성 이온 식각 시 발생할 수 있는 반도체 기판(110)의 결함을 큐어링(curing)할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
이때, 제2 도전형 영역(30)은 서로 이격되는 아일랜드 형상의 복수의 개구부(210)를 구비하는 마스크(200)를 이용하여 도핑될 수 있다. 이와 같이 아일랜드 형상의 복수의 개구부(210)를 구비하는 마스크(200)는 라인 형상을 가지는 마스크에 비하여 제작이 용이하다. 또한, 개구부(210)의 형성 면적이 작아 마스크(200)의 쳐짐 현상을 효과적으로 방지할 수 있어 긴 수명을 가질 수 있다.
이어서, 도 6c에 도시한 바와 같이, 절연막을 형성하는 단계(ST30)에서는 도전형 영역(20, 30) 위에 절연막(22, 24, 32)을 형성한다.
좀더 구체적으로, 제1 도전형 영역(20) 위에 패시베이션막(22) 및 반사 방지막(24)을 형성하고 제2 도전형 영역(30) 위에 패시베이션막(32) 및 캡핑막(34)을 형성한다. 패시베이션막(22, 32), 반사 방지막(24)은 진공 증착법, 화학 기상 증착법, 스핀 코팅, 스크린 인쇄 또는 스프레이 코팅 등과 같은 다양한 방법에 의하여 형성될 수 있다. 그리고 패시베이션막(22, 32), 반사 방지막(24) 등의 형성 순서는 다양하게 변형될 수 있다.
이어서, 도 6d에 도시한 바와 같이, 연결부를 형성하는 단계(ST40)에서는 연결부(도 6f의 참조부호 442, 이하 동일)를 형성하거나, 연결부(442)를 형성하기 위한 제1 페이스트(4420)를 패시베이션막(32) 위에 도포한다. 제1 페이스트(4420)는 인쇄 등에 의하여 도포될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제1 페이스트(4420)는 전도성 분말(좀더 구체적으로, 금속 분말, 예를 들어, 은(Ag) 분말), 유리 프릿, 유기 바인더, 용매 등을 포함할 수 있다. 제1 페이스트(4420)는 패시베이션막(32) 위에 도포된 후에 소성 공정 시 파이어 스루에 의하여 패시베이션막(32)을 관통하여 제2 도전형 영역(30)에 연결되어야 하므로, 파이어 스루가 가능한 조성을 가질 수 있다. 예를 들어, 유리 프릿 내에 파이어 스루를 가능하게 하는 산화납 또는 산화비스무스의 양을 상대적으로 많게 할 수 있다. 그 외에도 제1 페이스트(4420)는 분산제, 칙소제 등과 같은 다양한 첨가제를 더 포함할 수 있다.
이때, 본 실시예에서는 제1 전극(42)을 형성하기 위한 페이스트(420)를 함께 도포할 수 있다. 제1 전극(42)을 형성하기 위한 페이스트(420)는 제1 페이스트(4420)와 동일한 조성을 가질 수 있다. 그러면, 제1 전극(42)의 페이스트(420)와 제1 페이스트(4420)가 동일한 조성을 포함하여 공정을 단순화할 수 있다.
이어서, 도 6e에 도시한 바와 같이, 전극부를 형성하는 단계(ST50)에서는, 전극부(도 6f의 참조부호 444, 이하 동일)를 형성하거나, 전극부(444)를 형성하기 위한 제2 페이스트(4440)를 제1 페이스트(4420) 위에 도포한다. 좀더 구체적으로는, 제1 페이스트(4420) 위와, 제1 페이스트(4420)에 인접한 패시베이션막(32) 위에 도포할 수 있다. 제2 페이스트(4440)는 인쇄 등에 의하여 도포될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
제2 페이스트(4440)는 전도성 분말(좀더 구체적으로, 금속 분말, 예를 들어, 은(Ag) 분말), 유리 프릿, 유기 바인더, 용매 등을 포함할 수 있다. 제2 페이스트(4440)는 패시베이션막(32) 위에 도포된 후에 파이어스루 되지 않아도 되므로, 파이어 스루가 가능하지 않은 조성을 가질 수 있다. 예를 들어, 제2 페이스트(4440)의 산화납 또는 산화비스무스의 양이 제1 페이스트(4420)의 내의 산화납 또는 산화비스무스의 양보다 작을 수 있다. 그 외에도 제2 페이스트(4440)는 분산제, 칙소제 등과 같은 다양한 첨가제를 더 포함할 수 있다.
필요에 따라, 제2 페이스트(4440)의 전도성 분말의 함량은 제1 페이스트(4420)의 전도성 분말의 함량보다 작게 할 수 있다. 이는, 상대적으로 작은 면적으로 형성되는 제1 페이스트(4420)에 비하여, 상대적으로 넓은 면적으로 형성되는 제2 페이스트(4440)에서는 전도성 분말의 함량을 상대적으로 작게 하여도 저항 증가 부담이 크지 않기 때문이다. 이와 같이 제2 페이스트(4440) 내부의 전도성 물질의 함량을 상대적으로 작게 하면 넓게 형성되는 제2 페이스트(4440)에 사용되는 전도성 물질의 총량을 줄일 수 있어 재료비를 절감할 수 있다.
이어서, 도 6f에 도시한 바와 같이, 소성하는 단계(ST60)에서는 제1 및 제2 페이스트(4420, 4440), 그리고 페이스트(420)을 소성한다. 그러면, 제1 페이스트(4420)에 의하여 파이어스루 현상이 발생하여 제1 페이스트(4420)가 하부에 위치한 패시베이션막(32)을 관통하게 된다. 이에 따라 제1 페이스트(4420)가 제2 도전형 영역(30)에 연결된 상태로 소성되어 연결부(422)를 구성한다. 이때, 연결부(422)가 연결되는 반도체 기판(110)의 후면에서는 요철이 제거되거나 요철의 크기가 작아질 수 있다. 이에 따라 연결부(422)가 위치하는 부분에서는 반도체 기판(110)의 후면이 (100) 면을 가지거나 다른 부분에 비하여 작은 표면 거칠기를 가질 수 있다. 제2 페이스트(4420)는 연결부(422) 및 패시베이션막(32) 위에서 소성되어 전극부(444)를 구성한다.
그리고 페이스트(420)에 의하여 파이어스루 현상이 발생하여 페이스트(420)가 하부에 위치한 패시베이션막(22) 및 반사 방지막(24)을 관통하게 된다. 이에 따라 페이스트(420)가 제1 도전형 영역(320)에 연결된 상태로 소성되어 제1 전극(42)을 구성한다.
이와 같이 인쇄 공정을 이용하면 제1 및 제2 전극(42, 44)의 형성 공정, 도전형 영역(20, 30)과의 연결을 위한 공정 등을 단순화할 수 있어, 생산성을 향상할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(42), 제2 전극(44)의 연결부(442) 및 전극부(444)를 인쇄 공정 이외의 다양한 공정에 의하여 형성할 수 있다.
이와 같이 본 실시예에 따른 태양 전지(100)의 제조 방법에 따르면, 각기 필요한 특성 및 형상을 가지는 연결부(442) 및 전극부(444)를 포함하는 제2 전극(44)을 간단한 공정에 의하여 형성할 수 있다. 이에 따라 우수한 특성을 가지는 태양 전지(100)의 생산성을 향상할 수 있다.
이하, 본 발명의 다른 실시예에 따른 태양 전지를 상세하게 설명한다. 상술한 실시예와 동일 또는 유사한 부분에 대해서는 상세한 설명을 생략하고, 다른 부분에 대해서만 상세하게 설명한다.
도 7은 본 발명의 다른 실시예에 따른 태양 전지이다.
도 7을 참조하면, 본 실시예에 따른 태양 전지(100)는 제1 전극(42)이 연결부(422) 및 전극부(442)를 포함한다. 제1 전극(42)의 연결부(422)에 대한 설명에는 제2 전극(44)의 연결부(442)에 대한 설명에 적용될 수 있고, 제1 전극(44)의 전극부(424)에 대한 설명에는 제2 전극(44)의 전극부(442)에 대한 설명이 적용될 수 있다. 다만, 제1 전극(44)의 전극부(424)의 핑거 전극의 피치 등은 도 1 내지 도 4를 참조하여 설명한 실시예의 제1 전극(44)의 핑거 전극(44a)의 피치 등이 적용될 수 있다.
일 예로, 본 실시예에서는 제1 도전형 영역(20)이 선택적 구조를 가지는 것을 예시하였다. 즉, 본 실시예에서 제1 도전형 영역(20)은 제1 전극(42)의 연결부(422)에 인접하여 형성되어 연결부(422)에 접촉 형성되는 제1 부분(20a)과, 제1 부분(20a) 이외의 부분에 형성되는 제2 부분(20b)을 포함할 수 있다. 이때, 제1 부분(20a)은 연결부(422)에 대응하도록 서로 이격되는 복수의 아일랜드 형상을 가지는 복수의 영역을 포함할 수 있다. 제1 부분(20a)의 평면 형상 및 배치 등은 도 1 내지 도 4를 참조하여 설명한 실시예의 제2 도전형 영역(30)의 평면 형상 및 배치 등과 유사하므로 상세한 설명을 생략한다.
제1 부분(20a)은 높은 도핑 농도를 가져 상대적으로 낮은 저항을 가지고, 제2 부분(20b)은 제1 부분(20a)보다 낮은 도핑 농도를 가져 상대적으로 높은 저항을 가질 수 있다. 그리고 제1 부분(20a)의 두께가 얇으면 제1 전극(42)의 연결부(422)가 제1 부분(20a)을 뚫고 베이스 영역(10)에 접촉하여 션트(shunt)가 발생할 수 있기 때문에, 제1 부분(20a)의 두께를 제1 부분(20a)보다 두껍게 할 수 있다. 즉, 제1 부분(20a)의 정션 깊이(junction depth)가 제2 부분(20b)의 정션 깊이보다 클 수 있다.
이와 같이, 본 실시예에서는 광이 입사되는 연결부(422) 이외의 부분에는 상대적으로 높은 저항의 제2 부분(20b)를 형성하여 얕은 에미터(shallow emitter)를 구현한다. 이에 의하여 태양 전지(100)의 전류 밀도를 향상할 수 있다. 이와 함께, 제1 전극(42)의 연결부와 인접하는 부분에 상대적으로 낮은 저항의 제1 부분(20a)을 형성하여 제1 전극(42)과의 접촉 저항을 저감시킬 수 있다. 즉, 본 실시예의 제1 도전형 영역(20)은 선택적 구조에 의하여 태양 전지(100)의 효율을 최대화할 수 있다.
그러나 본 발명이 이에 한정되는 것은 아니며 제1 도전형 영역(20)이 그 외의 다양한 구조를 가질 수도 있다.
이와 같이 제1 도전형 영역(20)에 연결되는 제1 전극(42)이 연결부(422) 및 전극부(424)를 포함하면, 반도체 기판(110)의 전면 쪽에서의 패시베이션 특성을 향상할 수 있어, 태양 전지(100)의 개방 전압을 좀더 줄일 수 있다. 이에 의하여 태양 전지(100)의 효율을 좀더 향상할 수 있다.
도면에서는 제2 전극(44)이 연결부(442) 및 전극부(444)를 구비하는 것을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다. 본 실시예에서 제2 전극(44)은 핑거 전극 및/또는 버스바 전극만을 구비하고 이들이 전체적으로 제2 도전형 영역(30)에 연결(일 예로, 접촉)되는 것도 가능하다. 그 외의 다양한 변형이 가능하다.
이하, 본 발명의 실시예에 의하여 본 발명을 좀더 상세하게 설명한다. 이하의 실시예는 본 발명의 예시를 위하여 제시한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다.
실시예
n형인 베이스 영역을 가지며 전면 및 후면에 텍스쳐링에 의한 요철을 가지는 반도체 기판을 준비하였다. 반도체 기판의 전면에 이온 주입법에 의하여 보론(B)을 도핑하여 에미터 영역을 형성하고, 반도체 기판의 후면에 마스크를 이용한 이온 주입법에 의하여 인(P)을 도핑하여 국부적 구조의 후면 전계 영역을 형성하였다.
반도체 기판의 전면에 패시베이션막 및 반사 방지막을 형성하고, 반도체 기판의 후면에 패시베이션막을 형성하였다.
그리고 반도체 기판의 전면에 핑거 전극 및 버스바 전극 형태를 가지는 페이스트를 형성하고, 반도체 기판의 후면에 복수 개의 아일랜드 형태의 제1 페이스트를 형성하였다. 그리고 제1 페이스트 위에 핑거 전극 및 버스바 전극 형태를 가지는 제2 페이스트를 형성하였다. 이들을 소성하였다. 이에 의하여 반도체 기판의 전면의 페이스트가 패시베이션막 및 반사 방지막을 관통하여 에미터 영역에 연결된 상태로 소성되어 제1 전극을 형성하였다. 그리고 반도체 기판의 후면의 제1 페이스트가 패시베이션막을 관통하여 후면 전계 영역에 점 컨택된 상태로 소성되어 제2 전극의 연결부를 형성하였다. 그리고 제2 페이스트가 소성되어 제2 전극의 전극부를 형성하였다.
비교예
반도체 기판의 후면에 핑거 전극 및 버스바 전극 형태를 가지는 제1 페이스트를 형성하고 제2 페이스트를 형성하지 않았다는 점을 제외하고는 실시예와 동일한 방법에 의하여 태양 전지를 제조하였다. 이때, 반도체 기판의 후면의 제1 페이스트가 패시베이션막을 관통하여 핑거 전극 및 버스바 전극이 후면 전계 영역에 연결된 상태로 소성되어 제2 전극을 형성하였다.
실시예 및 비교예에 따른 태양 전지의 개방 전압을 측정하여 그 결과를 도 8에 나타내었다. 도 8에서는 후면 전계 영역(BSF)의 분율(반도체 기판의 전체 면적에 대한 후면 전계 영역의 전체 면적의 비율)을 증가시키면서 실시예 및 비교예에 따른 태양 전지의 개방 전압을 측정한 결과를 도시하였다.
실시예에 따르면 태양 전지는 모든 후면 전계 영역의 분율에서 비교예에 따른 태양 전지보다 우수한 개방 전압을 가졌다. 특히, 본 실시예에 따른 태양 전지에서와 같이 점 컨택되는 후면 전계 영역의 분율을 최소화할 경우 비교예에 따른 태양 전지보다 개방 전압이 대략 4.5mV 정도 커지게 된다. 이에 따라 태양 전지의 효율을 크게 증가될 수 있다.
상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 태양 전지
10: 베이스 영역
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
442: 연결부
444: 전극부
10: 베이스 영역
20: 제1 도전형 영역
30: 제2 도전형 영역
42: 제1 전극
44: 제2 전극
442: 연결부
444: 전극부
Claims (20)
- 반도체 기판;
상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역;
상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며, 국부적으로 형성되는 제2 도전형 영역;
상기 제1 도전형 영역에 연결되는 제1 전극; 및
상기 제2 도전형 영역에 연결되는 연결부와, 상기 연결부를 통하여 상기 제2 도전형 영역에 연결되며 패턴을 가지는 전극부를 포함하는 제2 전극
을 포함하는 태양 전지. - 제1항에 있어서,
상기 전극부가 상기 연결부와 다른 물질 또는 다른 조성으로 구성되는 태양 전지. - 제2항에 있어서,
상기 연결부의 전도성 물질의 양의 상기 전극부의 전도성 물질의 양보다 큰 태양 전지. - 제2항에 있어서,
상기 연결부 내의 납 또는 비스무스의 양이 상기 전극부 내의 납 또는 비스무스의 양보다 큰 태양 전지. - 제1항에 있어서,
상기 연결부가 상기 제2 도전형 영역에 대응하도록 국부적으로 형성되는 태양 전지. - 제5항에 있어서,
상기 제2 도전형 영역이 서로 이격되며 아일랜드 형상을 가지는 복수의 영역을 포함하고,
상기 연결부가 상기 복수의 영역에 각기 대응하여 상기 제2 도전형 영역에 점 컨택(point contact)되는 복수의 연결 부분을 포함하는 태양 전지. - 제1항에 있어서,
상기 제2 도전형 영역 위에 개구부를 구비하는 절연막이 위치하고,
상기 연결부가 적어도 상기 개구부 내에 위치하고,
상기 전극부가 상기 절연막을 사이에 두고 상기 제2 도전형 영역과 이격되어 위치하는 태양 전지. - 제1항에 있어서,
상기 전극부가 복수의 핑거 전극을 포함하고,
상기 연결부가 형성되지 않은 부분에서 상기 복수의 핑거 전극이 상기 제2 도전형 영역과 이격되어 위치하는 태양 전지. - 제8항에 있어서,
상기 전극부가 상기 복수의 핑거 전극과 교차하는 방향으로 연장되는 버스바 전극을 더 포함하고,
상기 버스바 전극이 상기 제2 도전형 영역과 이격되어 위치하는 태양 전지. - 제8항에 있어서,
상기 연결부가, 상기 핑거 전극의 연장 방향과 평행하게 형성되는 제1 부분과, 상기 핑거 전극의 연장 방향과 교차하는 방향으로 돌출되는 제2 부분을 포함하는 태양 전지. - 제10항에 있어서,
상기 제1 부분의 양측에서 서로 대응되는 위치에 상기 제2 부분이 각기 하나씩 위치하는 태양 전지. - 제10항에 있어서,
상기 제2 부분이 상기 제1 부분의 중앙 부분에 위치하는 태양 전지. - 제10항에 있어서,
상기 연결부가 십자가 형상을 가지는 태양 전지. - 제10항에 있어서,
상기 제1 부분의 폭이 상기 핑거 전극의 폭보다 작고,
상기 제2 부분이 형성된 부분에서 상기 연결부의 폭이 상기 핑거 전극의 폭보다 큰 태양 전지. - 제1항에 있어서,
상기 제2 도전형 영역이 서로 이격되며 아일랜드 형상을 가지는 복수의 영역을 포함하고,
상기 연결부가 상기 복수의 영역에 각기 대응하는 복수의 연결 부분을 포함하고,
상기 복수의 연결 부분의 크기가 상기 복수의 영역보다 각기 작은 태양 전지. - 제1항에 있어서,
상기 반도체 기판의 전체 면적에 대한 상기 연결부의 전체 면적의 비율이 상기 반도체 기판의 전체 면적에 대한 전극부의 전체 면적의 비율보다 작은 태양 전지. - 제1항에 있어서,
상기 제2 도전형 영역의 크기보다 상기 제2 도전형 영역의 피치가 더 큰 태양 전지. - 제17항에 있어서,
상기 제2 도전형 영역의 크기가 150um 내지 500um이고,
상기 제2 도전형 영역의 피치가 0.5mm 내지 1mm인 태양 전지. - 제1항에 있어서,
상기 반도체 기판의 전체 면적에 대한 상기 연결부의 전체 면적 비율이 2% 내지 8%이고,
상기 반도체 기판의 전체 면적에 대한 상기 전극부의 전체 면적 비율이 6% 내지 18%인 태양 전지. - 반도체 기판;
상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되는 제1 도전형 영역;
상기 반도체 기판에 또는 상기 반도체 기판 위에 형성되며, 국부적으로 형성되는 제2 도전형 영역;
상기 제1 도전형 영역에 연결되는 제1 전극; 및
상기 제2 도전형 영역에 연결되는 연결부와, 상기 연결부에 연결되고 상기 제2 도전형 영역에 이격되며 상기 연결부와 다른 물질 또는 다른 조성을 가지는 전극부를 포함하는 제2 전극
을 포함하는 태양 전지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140026152A KR102219795B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140026152A KR102219795B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150104430A true KR20150104430A (ko) | 2015-09-15 |
| KR102219795B1 KR102219795B1 (ko) | 2021-02-26 |
Family
ID=54244151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140026152A KR102219795B1 (ko) | 2014-03-05 | 2014-03-05 | 태양 전지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102219795B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120064495A (ko) * | 2010-12-09 | 2012-06-19 | 엘지전자 주식회사 | 태양 전지 및 그 제조방법 |
| JP2012216646A (ja) * | 2011-03-31 | 2012-11-08 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| KR20130065446A (ko) * | 2011-12-09 | 2013-06-19 | 삼성전자주식회사 | 태양 전지 |
-
2014
- 2014-03-05 KR KR1020140026152A patent/KR102219795B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120064495A (ko) * | 2010-12-09 | 2012-06-19 | 엘지전자 주식회사 | 태양 전지 및 그 제조방법 |
| JP2012216646A (ja) * | 2011-03-31 | 2012-11-08 | Mitsubishi Electric Corp | 太陽電池の製造方法 |
| KR20130065446A (ko) * | 2011-12-09 | 2013-06-19 | 삼성전자주식회사 | 태양 전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102219795B1 (ko) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101613843B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101627204B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20140135881A (ko) | 태양 전지 및 이의 제조 방법 | |
| US20140360571A1 (en) | Solar cell and manufacturing method thereof | |
| JP2014204128A (ja) | 太陽電池 | |
| KR101838278B1 (ko) | 태양 전지 | |
| KR20160139750A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR100990864B1 (ko) | 태양전지 및 그 제조 방법 | |
| KR20150045801A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101879781B1 (ko) | 태양 전지, 불순물층의 형성 방법 및 태양 전지의 제조 방법 | |
| KR20160097926A (ko) | 태양 전지 | |
| KR20150049211A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR102053140B1 (ko) | 태양 전지 | |
| KR20140143279A (ko) | 태양 전지 | |
| US10141467B2 (en) | Solar cell and method for manufacturing the same | |
| KR102010390B1 (ko) | 태양 전지의 제조 방법 및 불순물 영역의 형성 방법 | |
| KR20160090084A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR20150035189A (ko) | 태양 전지 | |
| KR20150029203A (ko) | 태양 전지 | |
| KR20140011459A (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101889774B1 (ko) | 태양 전지 | |
| KR20140093382A (ko) | 태양 전지의 제조 방법 | |
| KR102219795B1 (ko) | 태양 전지 | |
| KR20140120994A (ko) | 태양 전지 | |
| KR102132741B1 (ko) | 태양 전지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |