CN106816312B - 多层陶瓷电子组件及其制造方法 - Google Patents

多层陶瓷电子组件及其制造方法 Download PDF

Info

Publication number
CN106816312B
CN106816312B CN201610663897.5A CN201610663897A CN106816312B CN 106816312 B CN106816312 B CN 106816312B CN 201610663897 A CN201610663897 A CN 201610663897A CN 106816312 B CN106816312 B CN 106816312B
Authority
CN
China
Prior art keywords
ceramic
electrode
green sheet
stage portion
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610663897.5A
Other languages
English (en)
Other versions
CN106816312A (zh
Inventor
李承澔
崔才烈
洪奇杓
吴范奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN201910454995.1A priority Critical patent/CN110246690B/zh
Publication of CN106816312A publication Critical patent/CN106816312A/zh
Application granted granted Critical
Publication of CN106816312B publication Critical patent/CN106816312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

提供一种多层陶瓷电子组件及其制造方法。所述多层陶瓷电子组件包括：陶瓷主体，包括通过交替地堆叠介电层和第一内电极及第二内电极而形成并用于形成电容的有源区以及设置在所述有源区的上表面和下表面中的至少一个表面上的保护层；第一外电极和第二外电极，形成在陶瓷主体的相应的端上，其中，在以下项的至少一项中设置台阶部吸收层：陶瓷主体在长度方向上的两个端部和陶瓷主体在宽度方向上的两个端部，且设置在与所述台阶部吸收层的平面相同的平面上的介电层的总厚度大于设置在另一区域中的介电层的厚度。

Description

多层陶瓷电子组件及其制造方法
本申请要求于2015年11月27日在韩国知识产权局提交的第10-2015-0167490号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种通过减小高电容多层陶瓷电子组件的组件中的台阶部(stepportion)而改善耐受电压特性的多层陶瓷电子组件及其制造方法。
背景技术
多层陶瓷电子组件包括多个堆叠的介电层、设置为与介于其间的相应的介电层彼此面对的内电极和电连接到内电极的外电极。
这种多层陶瓷电子组件由于其诸如小尺寸、高电容、易于安装等的优点已被广泛地用作计算机、诸如个人数字助理(PDA)、移动电话等的移动通信装置中的组件。
随着电子产品的尺寸已经减小并且已实现了多功能性，电子组件也已变得紧凑且高功能化，因此已经需求小但具有高电容的多层陶瓷电子组件。
通常，在制造多层陶瓷电子组件的方法中，制造陶瓷生片，并通过在陶瓷生片上印刷导电膏而形成内电极层。可对几十至几百个其上形成内电极层的陶瓷生片进行堆叠，从而形成生陶瓷主体(green ceramic body)。
在高温高压下通过压制生陶瓷主体形成硬的生陶瓷主体并将其切割后，通过对切割的生陶瓷主体进行焙烧、烧结以及抛光并在其上形成外电极来完成多层陶瓷电容器。
在堆叠和压制陶瓷生片时，随着堆叠的陶瓷生片的数量增加，会出现影响产品可靠性的问题。
陶瓷生片由内电极形成部、边缘部(非内电极形成部)组成。当在堆叠陶瓷生片后对其压制时，内电极形成部和边缘部之间的台阶部会增大，这会使耐受电压特性劣化。
由于内电极和介电层的密度在内电极形成部与边缘部之间的差异，可产生台阶部。
为了解决如上所述的台阶部的问题，已使用采用负片印刷法(negative printingmethod)将单独的陶瓷材料添加到陶瓷主体的边缘部的方法。然而，该方法会明显难以单独地将陶瓷浆料印刷在陶瓷生片中的边缘部(非内电极形成部)上。
此外，采用负片印刷法将单独的陶瓷材料添加到边缘部的方法不具有高的精度，因此在对陶瓷生片进行堆叠后而存在其对齐缺陷时，会无法充分地减小台阶部。
发明内容
本公开的一方面可提供一种通过减小高电容多层陶瓷电子组件的组件中的台阶部而改善耐受电压特性的多层陶瓷电子组件及其制造方法。
根据本公开的一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括有源区和保护层，所述有源区用于形成电容并通过交替地堆叠介电层和第一内电极及第二内电极而形成，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上；第一外电极和第二外电极，分别电连接到所述第一内电极和第二内电极，并形成在所述陶瓷主体的相应的端上，其中，在以下项的至少一项中设置台阶部吸收层：陶瓷主体的在长度方向上的两个端部和陶瓷主体的在宽度方向上的两个端部，且设置在其中设置有所述台阶部吸收层的区域的侧部中的介电层的总厚度大于设置在另一区域中的介电层的厚度。
根据本公开的另一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括有源区和保护层，所述有源区用于形成电容并通过交替地堆叠的介电层和第一内电极及第二内电极而形成，所述保护层设置在所述有源区的上表面和下表面中的至少一个上；第一外电极和第二外电极，分别电连接到所述第一内电极和第二内电极，并形成在所述陶瓷主体的相应的端上，其中，至少一个间隙部设置在两个端部中，且与所述间隙部相邻的两个内电极之间的距离大于两个其他内电极之间的距离。
根据本公开的另一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括有源区和保护层，所述有源区用于形成电容并通过交替地堆叠的介电层和第一内电极及第二内电极而形成，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上；第一外电极和第二外电极，分别电连接到所述第一内电极和第二内电极，并形成在所述陶瓷主体的相应的端上，其中，至少一个间隙部设置在有源区的两个端部中，且与所述间隙部相邻的两个内电极在内电极的堆叠方向上沿着远离间隙部的方向弯曲。
根据本公开的另一方面，一种制造多层陶瓷电子组件的方法可包括：制备第一陶瓷生片和第二陶瓷生片；使用导电金属膏在所述第一陶瓷生片上形成内电极图案；在以下项中的至少一项上形成陶瓷构件以形成台阶部吸收层：所述第二陶瓷生片在长度方向上的两个端部和所述第二陶瓷生片在宽度方向上的两个端部；堆叠两个或更多个所述第一陶瓷生片并在其上堆叠所述第二陶瓷生片以形成包括介电层和第一内电极及第二内电极的陶瓷主体；形成分别电连接到所述第一内电极和所述第二内电极的第一外电极和第二外电极，其中，所述陶瓷主体包括用于形成电容的有源区和设置在所述有源区的上表面和下表面中的至少一个表面上的保护层，且所述有源区通过使堆叠两个或更多个第一陶瓷生片并在其上堆叠第二陶瓷生片的步骤重复而形成。
根据本公开的另一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括：多个第一内电极和多个第二内电极交替地设置在介电层之间；台阶部吸收层，设置在边缘区域中，所述边缘区域沿着陶瓷主体的侧表面延伸并面对陶瓷主体的侧表面；第一外电极和第二外电极，分别电连接到所述多个第一内电极和所述多个第二内电极，并位于所述陶瓷主体上，其中，台阶部吸收层设置在所述多个第一内电极中的一个之上并设置在所述多个第二内电极中的一个之下，所述第一内电极位于所述陶瓷主体的一端上，所述多个第二内电极位于所述陶瓷主体的相对的端上。
根据本公开的另一方面，一种制造多层陶瓷电子组件的方法可包括：通过边缘区域与第一陶瓷生片的一个或更多个侧边分开地在第一陶瓷生片上形成内电极图案；在与第一陶瓷生片的边缘区域对应的区域中，于第二陶瓷生片上形成陶瓷构件；将所述第二陶瓷生片中的一个堆叠在多个所述第一陶瓷生片上。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其它方面、特征和优点，在附图中：
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图；
图2是为了示出本公开的示例性实施例而沿着图1的A-A′线截取的剖视图；
图3是图2的P部分的放大图；
图4是为了示出本公开的示例性实施例而沿着图1的B-B′线截取的剖视图；
图5是为了示出本公开的另一示例性实施例而沿着图1的A-A′线截取的剖视图；
图6是示出根据本公开的示例性实施例的多层陶瓷电容器的堆叠结构的截面图；
图7A至图7E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的工艺图；
图8A至图8E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的工艺图；
图9A至图9E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的工艺图。
具体实施方式
在下文中，将参照附图如下描述本发明构思的实施例。
然而，本发明构思可按照多种不同的形式来举例说明，并且不应该被解释为局限于在此阐述的特定实施例。更确切地说，提供这些实施例，以使本公开将是彻底的和完整的，并将本公开的范围充分地传达给本领域的技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”或者“结合到”另一元件时，所述元件可直接“位于”另一元件“上”、直接“连接到”或者直接“结合到”另一元件，或者可存在介于它们之间的其它元件。相比之下，当元件被称为“直接位于”另一元件“上”、“直接连接到”或者“直接结合到”另一元件时，不存在介于它们之间的元件或层。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括所列出的相关项的一项或更多项的任何和全部组合。
将明显的是，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面描述的第一构件、组件、区域、层或部分可称作第二构件、组件、区域、层或部分。
为了方便描述，可在此使用诸如“在…之上”、“上方”、“在…之下”和“下方”等的空间相对术语，以描述如图中示出的一个元件与另一元件的关系。将理解的是，空间相对术语意图包含除了在附图中所描绘的方位之外装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“之上”或“上方”的元件随后将定位为“在”所述其它元件或特征“之下”或“下方”。因此，术语“在…之上”可根据附图的特定方向而包含“在…之上”和“在…之下”的两种方位。装置可被另外定位(旋转90度或处于其它方位)，并可对在此使用的空间相对描述符做出相应的解释。
在下文中，将参照示出特定实施例的示意图描述本发明构思。在附图中，由于生产技术和/或公差，例如，可估计所示出的形状的修改。因此，本发明构思的实施例不应被理解为局限于在此示出的区域的特定的形状，例如，不限于包括制造导致的形状上的改变。以下的实施例也可由一个或其组合而构成。
下面描述的本发明构思的内容可具有多种构造，且仅在此提出所需的构造，但不限于此。
在下文中，将参照附图描述根据本公开的示例性实施例的多层陶瓷电子组件。具体地，将对多层陶瓷电容器进行描述，但多层陶瓷电子组件不限于此。
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图，图2是沿着图1的A-A′线截取的剖视图。
图3是图2的P部分的放大图。
参照图1至图3，根据本公开的示例性实施例的多层陶瓷电容器100可包括陶瓷主体110以及第一外电极131和第二外电极132，介电层111以及第一内电极121和第二内电极122交替地堆叠在陶瓷主体110中，第一外电极131和第二外电极132分别电连接到第一内电极121和第二内电极122且暴露于陶瓷主体110的相应的端部。
根据本公开的示例性实施例，多层陶瓷电容器的“长度方向”是指图1的“L”方向，“宽度方向”是指图1的“W”方向，“厚度方向”是指图1的“T”方向。“厚度方向”与堆叠介电层所沿的方向相同，即，“堆叠方向”。
陶瓷主体110的形状不受具体限制，但通常可为六面体形状。此外，陶瓷主体110在尺寸方面不受具体限制，但可具有例如0.6mm×0.3mm的尺寸，并可为高度地堆叠且电容量为1.0μF或更高的高电容多层陶瓷电容器。
根据示例性实施例，形成介电层111的原料可为钛酸钡(BaTiO3)粉末，但不限于此。此外，可将陶瓷添加剂、有机溶剂、塑化剂、粘合剂、分散剂等添加到其中。
第一内电极121和第二内电极122可由铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)中的一种或更多种形成的导电膏形成。
第一外电极131和第二外电极132可分别覆盖陶瓷主体110的两个端表面，并可分别电连接到暴露于陶瓷主体110的相应的端表面的第一内电极121和第二内电极122。
第一外电极131和第二外电极132可通过将导电膏涂敷到陶瓷主体110的两端部而形成，且导电膏的主要成分可包括诸如铜(Cu)的金属、玻璃、有机材料等。
根据本公开的示例性实施例，陶瓷主体110可包括有源区“La”和保护层“Lc”，有源区“La”包括多个第一介电层111a和交替地设置在多个第一介电层111a的表面上的第一内电极121和第二内电极122以用于形成电容，保护层“Lc”设置在有源区La的上表面和下表面中的至少一个上，其中，台阶部吸收层112设置在其两个端部上的至少一个第二介电层111b插入到有源区La中。
陶瓷主体110可通过沿着厚度方向堆叠多个介电层111而形成。
更具体地说，陶瓷主体110可具有多个介电层111沿着厚度方向堆叠且第一内电极121和第二内电极122在面对介电层的同时交替地堆叠以利于电容器的电容形成的有源区La，并可具有设置在有源区La的上表面和下表面中的至少一个上的保护层Lc，如图2所示。
设置在有源区La中的单个第一介电层111a的厚度可根据多层陶瓷电容器的电容设计选择性地改变，但根据本公开的示例性实施例，在烧结后，单个介电层的厚度可为1.0μm或更小。
可在陶瓷主体110的有源区La中设置多个第一内电极121和第二内电极122。
第一内电极121和第二内电极122可分别形成在形成第一介电层111a的陶瓷生片上，与设置在其间的相应的介电层进行堆叠并烧结，从而形成在陶瓷主体110中。
设置在有源区La中的内电极可由彼此具有不同极性的成对的第一内电极121和第二内电极122组成，并被设置为沿着堆叠的方向与设置在其间的相应的第一介电层111a彼此面对。
第一内电极121和第二内电极122的端子可分别暴露于陶瓷主体110的在长度方向上的两个端表面。
在本说明书中，介电层的没有形成内电极的区域被称为边缘部。
如图2所示，沿着陶瓷电容器的宽度(W)方向形成的边缘部可被称为横向边缘部(widthwise margin portion)MW，且如下所述，图4中示出的沿着陶瓷电容器的长度(L)方向形成的边缘部可被称为纵向边缘部ML(lengthwise margin portion)。
单个介电层111可具有沿着长度(L)方向未在其上形成有第一内电极121或第二内电极122的纵向边缘部ML和沿着宽度(W)方向未在其上形成有第一内电极121或第二内电极122的横向边缘部MW。
第一内电极121和第二内电极122的厚度可根据用途等适当地确定。例如，第一内电极121和第二内电极122的厚度可为1.0μm或更小。
根据本公开的示例性实施例，构成陶瓷主体110的介电层可包含本领域中通常使用的陶瓷粉末。虽然不限于此，但介电层可包含例如BaTiO3基陶瓷粉末。这种BaTiO3基陶瓷粉末的示例可包括将Ca、Zr等部分地固溶到BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3，但不限于此。陶瓷粉末的平均粒径可为例如0.8μm或更小，优选0.05至0.5μm，但不限于此。
此外，除了陶瓷粉末之外，介电层还可包含例如过渡金属氧化物或碳化物、稀土元素、Mg、Al等。
根据示例性实施例，台阶部吸收层112设置在其两个端部上的至少一个第二介电层111b可位于有源区La中。
也就是说，有源区La可具有台阶部吸收层112设置在其两个端部上的第二介电层111b位于与第一内电极121和第二内电极122交替地堆叠的多个第一介电层111a之间的结构。
所述结构可通过如下所述的堆叠多个第一陶瓷生片并在其上堆叠第二陶瓷生片来实现，其中，第一陶瓷生片具有涂敷到其的导电金属膏以在烧结后成为第一内电极121和第二内电极122，且第二陶瓷生片的两个端部上通过形成陶瓷构件而形成台阶部吸收层。
在堆叠和压制陶瓷生片时，随着堆叠陶瓷生片的数量的增加，会出现影响产品可靠性的问题。
陶瓷生片由内电极形成部和边缘部(非内电极形成部)组成。当对堆叠后的陶瓷生片进行压制时，内电极形成部和边缘部之间的台阶部会增大，这会使耐受电压特性劣化。
为了解决如上所述的台阶部的问题，已使用采用负片印刷法将单独的陶瓷材料添加到陶瓷主体的边缘部的方法。然而，该方法明显会难以在陶瓷生片中的边缘部上印刷单独的陶瓷浆料。
而且，负片印刷法不具有高的精度，因此在对陶瓷生片进行堆叠后而存在对齐缺陷时，可能无法充分地减小台阶部。
由于负片印刷法的方法本身难度高且难以实现精确的产品，因此会导致制造成本增加，缺陷率增加。
相反，根据示例性实施例，台阶部的问题可通过使有源区La具有位于与第一内电极121和第二内电极122交替地堆叠的多个第一介电层111a之间的第二介电层111b(台阶部吸收层112设置在第二介电层111b的两个端部)而解决，从而获得具有改善的耐受电压特性的高电容多层陶瓷电子组件。
两个端部可为对应于有源区La的边缘部MW和/或边缘部ML的区域。
也就是说，用于电容形成的有源区La可具有这样的结构：台阶部吸收层112设置在至少一个第二介电层111b的与非内电极形成部对应的边缘部MW和边缘部ML中，且至少一个第二介电层111b独立于与第一内电极121和第二内电极122交替地堆叠的多个第一介电层111a。
根据本公开的示例性实施例，由于位于边缘部MW和边缘部ML中的台阶部吸收层112设置在其上的至少一个第二介电层111b与跟交替地堆叠有第一内电极121和第二内电极122的多个第一介电层111a分开并交替地堆叠，因此与使用单独的陶瓷材料的负片印刷法相比，所述工艺可相对容易，且可避免陶瓷生片的对齐缺陷，从而减小台阶部的效果会是优异的。
根据本公开的示例性实施例，设置在其中设置有台阶部吸收层112的区域中的相邻的介电层的总厚度“t1”可大于设置在另一区域中的介电层的厚度“t2”。
可在陶瓷主体110的有源区La中的第一内电极121和第二内电极122彼此面对的点处测量介电层的厚度。
参照图2，可在第一内电极121和第二内电极122彼此面对的点处测量设置在其中设置有台阶部吸收层112的区域上的介电层(即，设置在与台阶部吸收层112的平面相同的平面上的介电层)的总厚度t1。
可在第一内电极121和第二内电极122彼此面对的点处测量设置在另一区域中的介电层(即，与台阶部吸收层112的平面不在同一平面上)的厚度t2。
由于边缘部MW和ML中的台阶部吸收层112设置在其上的至少一个第二介电层111b与跟第一内电极121和第二内电极122交替地堆叠的多个第一介电层111a分开并交替地堆叠，因此可实现设置在设置有台阶部吸收层112的区域上的介电层的总厚度t1大于设置在另一区域中的介电层的厚度t2的结构。
也就是说，由于至少两个介电层设置在与台阶部吸收层112的平面相同的平面上，因此与设置在另一位置中的介电层不同，设置在其中设置有台阶部吸收层112的区域的介电层的总厚度t1可大于另一介电层的厚度t2。
参照图2，台阶部吸收层112可沿着陶瓷主体110的宽度方向设置在与有源区La的边缘部MW对应的区域中。参照图4，台阶部吸收层112可沿着陶瓷主体110的长度方向设置在与有源区La的边缘部ML对应的区域中。
台阶部可沿着陶瓷主体的宽度方向和长度方向设置在与有源区La的边缘部MW和边缘部ML对应的两个区域中。
此外，台阶部吸收层112可仅设置在边缘部MW和边缘部ML中的一个中。
参照图2和图3，第二介电层111b的一个表面可与第一内电极121或第二内电极122接触，且其另一表面可与第一介电层111a接触。
由于有源区La通过重复如下方法而形成，因此第二介电层111b的一个表面可与第一内电极121或第二内电极122接触，且其另一表面可与第一介电层111a接触：堆叠多个第一陶瓷生片，在其上堆叠第二陶瓷生片，并在第二陶瓷生片上堆叠多个第一陶瓷生片，第一陶瓷生片涂敷有导电金属膏以在烧结后成为第一内电极121和第二内电极122，第二陶瓷生片的两个端部上通过形成陶瓷构件而形成有台阶部吸收层。
此外，两个或更多个第一介电层111a可堆叠在第二介电层111b的上表面和下表面中的至少一个上。
也就是说，有源区La可通过使堆叠两个或更多个第一介电层111a并在其上堆叠第二介电层111b的结构重复而形成。
设置在第二介电层111b的上表面和下表面中的至少一个上的第一介电层111a的数量可为三个或更多个。
根据本公开的示例性实施例，当设置有第一内电极121和第二内电极122的两个或更多个第一介电层111a被视为一个单元时，第二介电层111b可设置在由两个或更多个第一介电层111a组成的一个单元和与其相邻的另一单元之间。
陶瓷主体110的纵向边缘部MW和/或横向边缘部ML中的台阶部吸收层112设置在其上的第二介电层111b的数量没有具体限制，只要因堆叠的内电极而产生的台阶部可被抵消即可。
台阶部吸收层112的厚度没有具体地限制。例如，台阶部吸收层112可具有可使因堆叠的内电极而产生的台阶部抵消的厚度。
设置在其中设置有台阶部吸收层112的区域的侧部的介电层中的电介质晶粒的数量可多于设置在另一区域中的介电层中的电介质晶粒的数量。
由于至少两个介电层设置在其中设置有台阶部吸收层112的区域，因此与其他介电层不同，电介质晶粒的数量可多于其他介电层中的电介质晶粒的数量。
根据本公开的示例性实施例，台阶部吸收层112的厚度“tb”可为第一介电层111a中的每个的厚度“td”的10倍至20倍。
台阶部吸收层112的厚度tb可形成为第一介电层111a中的每个的厚度td的10倍至20倍，以使通过堆叠的内电极产生的台阶部可被抵消，并可改善耐受电压特性。
例如，在第一介电层111a中的每个的厚度td为0.4μm的情况下，台阶部吸收层112的厚度tb可为4μm至8μm。
根据本公开的示例性实施例，沿着第一内电极121和第二内电极122的堆叠方向，第一内电极121和第二内电极122中的与台阶部吸收层112相邻的两个内电极的端部可沿着远离相邻的台阶部吸收层112的方向弯曲。
与台阶部吸收层112相邻的两个内电极的端部远离相邻的台阶部吸收层112的方向可指如图2和图3中示出的沿着内电极或介电层的堆叠方向(即，陶瓷主体110的厚度方向)远离台阶部吸收层112的方向。
也就是说，其厚度为第一介电层111a的厚度的10倍至20倍的台阶部吸收层112可设置在陶瓷主体110的纵向边缘部ML和/或横向边缘部MW中，以使与台阶部吸收层112相邻的两个内电极的端部可由于台阶部吸收层112的存在而在压制期间弯曲。
由于台阶部吸收层112的存在，内电极的弯曲的端部可沿着远离相邻的台阶部吸收层112的方向弯曲。
基于介电层111的堆叠表面，与台阶部吸收层112相邻的两个内电极121和122的端部的弯曲角度“θ”可大于3度且小于15度。
基于介电层111的堆叠表面，端部以3度至15度之间的角度弯曲的内电极可以是与台阶部吸收层112相邻的两个内电极121和122两者，但不限于此。也就是说，与台阶部吸收层112相邻的两个内电极121和122的端部中仅一些可如上所述进行弯曲。
基于介电层111的堆叠表面，与台阶部吸收层112相邻的两个内电极121和122的端部可被弯曲3度至15度之间的角度，以实现同时具有优异的耐受电压特性和高电容的多层陶瓷电容器。
基于介电层111的堆叠表面，与台阶部吸收层112相邻的两个内电极121和122的端部可被控制为弯曲3度至15度之间的角度，以使设计的电容程度(degree of capacitance)可被实现。此外，两个内电极的端部可被调整为其间具有恒定的间隔，以防止诸如短路等的缺陷，并改善耐受电压特性。
基于介电层111的堆叠表面，在与台阶部吸收层112相邻的两个内电极121和122的端部的弯曲角度小于等于3度的情况下，电容会减小，从而会无法实现高电容多层陶瓷电容器。
同时，基于介电层111的堆叠表面，在与台阶部吸收层112相邻的两个内电极121和122的端部的弯曲角度大于等于15度的情况下，耐受电压特性会劣化。
根据示例性实施例，与台阶部吸收层112相邻的两个内电极121和122之间的距离可大于两个其他内电极之间的距离。
根据本公开的示例性实施例，由于其上设置有台阶部吸收层112的第二介电层111b设置在由两个或更多个第一介电层111a组成的一个单元和与其相邻的另一单元之间，因此第一介电层111a和第二介电层111b可设置在与台阶部吸收层112相邻的两个内电极121和122之间，且只有第一介电层111a可设置在两个其他内电极之间。
因此，与台阶部吸收层112相邻的两个内电极121和122之间的距离可大于两个其他内电极之间的距离。
图4是为了示出本公开的示例性实施例而沿着图1的线B-B′截取的剖视图。
参照图4，台阶部吸收层112可沿着陶瓷主体110的长度方向设置在与有源区La的边缘部ML对应的区域中。
如上所述，台阶部吸收层112可设置在有源区La的在陶瓷主体110的长度方向上与边缘部ML对应的区域中、其在陶瓷主体110的宽度方向上与边缘部Mw对应的区域中或者其在陶瓷主体110的长度方向和宽度方向上与边缘部ML和MW两者对应的区域中。
在台阶部吸收层112设置在陶瓷主体110的纵向边缘部ML和横向边缘部MW两者中的情况下，设置在陶瓷主体110的纵向边缘部ML中的台阶部吸收层112可比设置在陶瓷主体110的横向边缘部MW中的台阶部吸收层112薄。
例如，设置在陶瓷主体110的纵向边缘部ML中的台阶部吸收层112的厚度可为设置在陶瓷主体110的横向边缘部MW中的台阶部吸收层112的厚度的一半。
由于第一内电极121和第二内电极122交替地设置在陶瓷主体110的纵向边缘部ML中，以分别暴露于陶瓷主体的端部，因此纵向边缘部ML中的电极密度高于未形成有内电极的横向边缘部MW中的电极密度，使得台阶部在横向边缘部MW中会显著地增大。
因此，为了显著减小台阶部的影响并改善整个陶瓷主体110的耐受电压特性，设置在陶瓷主体110的电极密度更高的纵向边缘部ML中的台阶部吸收层112的厚度可以小于或等于设置在陶瓷主体110的横向边缘部MW中的台阶部吸收层112的厚度的一半。
根据本公开的另一示例性实施例，提供一种多层陶瓷电子组件，该多层陶瓷电子组件包括：陶瓷主体110，介电层111以及内电极121和内电极122交替地堆叠在陶瓷主体110中；外电极131和132，分别电连接到内电极121和122，并形成在陶瓷主体110的相应的端上。陶瓷主体110包括用于形成电容的有源区La和设置在有源区La的上表面和下表面中的至少一个上的保护层Lc。存在设置在有源区La的两个端部中的至少一个间隙部123，且与间隙部123相邻的两个内电极121和内电极122之间的距离大于两个其他内电极之间的距离。
在根据本公开的示例性实施例将陶瓷构件形成在第二陶瓷生片的两个端部上以形成台阶部吸收层、将第二陶瓷生片插入其上使用导电金属膏形成有内电极图案的多个第一陶瓷生片之间、然后对陶瓷生片进行堆叠、压制和烧结的情况下，间隙部123可被定义为由于台阶部吸收层而形成在陶瓷主体的边缘部中的部分。
由于台阶部吸收层设置在其两个端部的第二陶瓷生片设置在由两个或更多个第一陶瓷生片组成的一个单元和与其相邻的另一单元之间，因此与台阶部吸收层相邻的两个内电极图案的端部可被弯曲。
间隙部123可设置在陶瓷主体110的边缘部MW和边缘部ML中，即在烧结后弯曲的两个内电极的端部附近。
由于台阶部吸收层设置在其两个端部上的第二陶瓷生片设置在由两个或更多个第一陶瓷生片组成的一个单元和与其相邻的另一单元之间，因此可在与台阶部吸收层相邻的两个内电极图案之间设置第一陶瓷生片和第二陶瓷生片，且只有第一陶瓷生片可设置在其他两个内电极图案之间。
在烧结后，与间隙部123相邻的两个内电极121和122之间的距离可大于两个其他内电极之间的距离。
由于间隙部123设置在两个内电极的弯曲的端部附近，因此与间隙部123相邻的两个内电极121和122的端部之间的距离可大于两个其他内电极的端部之间的距离。
和间隙部123相邻的两个内电极121和122之间的距离与两个其他内电极之间的距离之间的差在陶瓷主体110的中部可比在陶瓷主体110的端部小。
原因在于，在烧结后的陶瓷主体110的边缘部MW和边缘部ML中，间隙部123设置在两个内电极的弯曲的端部附近。
由于其他特征与上述根据本公开的示例性实施例的多层陶瓷电子组件的特征相同，因此将省略其详细描述。
根据本公开的另一示例性实施例，提供一种多层陶瓷电子组件，该多层陶瓷电子组件包括：陶瓷主体110，介电层111以及内电极121和内电极122交替地堆叠在陶瓷主体110中；外电极131和132，分别电连接到内电极121和122，并形成在陶瓷主体110的相应的端上。陶瓷主体110包括用于形成电容的有源区La和设置在有源区La的上表面和下表面中的至少一个上的保护层Lc，至少一个间隙部123设置在源区La的两端部上。与间隙部123相邻的两个内电极121和122在内电极的堆叠方向(即，陶瓷主体110的厚度方向)上沿着远离间隙部123的方向弯曲。
由于其他特征与上述根据本公开的示例性实施例的多层陶瓷电子组件的特征相同，因此将省略其详细描述。
图5是为了示出本公开的另一示例性实施例而沿着图1的线A-A′截取的剖视图。
参照图5，在根据本公开的另一示例性实施例的多层陶瓷电容器中，可在制造工艺期间对第一内电极121和第二内电极122进行压制，从而具有平滑弯曲的形状。
此外，与台阶部吸收层112相邻的两个内电极121和122可在内电极的堆叠方向(即，陶瓷主体110的厚度方向)上沿着远离台阶部吸收层112的方向弯曲。
图6是示出根据本公开的示例性实施例的多层陶瓷电容器的堆叠结构的截面图。
参照图6，根据本公开的示例性实施例的多层陶瓷电容器可包括用于形成电容的有源区La，有源区La通过堆叠多个第一陶瓷生片11、在其上堆叠第二陶瓷生片21并在第二陶瓷生片21上堆叠多个第一陶瓷生片11而形成，其中，烧结后成为第一内电极和第二内电极的内电极图案30使用导电金属膏形成在第一陶瓷生片11上，且第二陶瓷生片21的两个端部上通过形成陶瓷构件22而形成台阶部吸收层。
由于有源区La按照以上所述形成，因此第二陶瓷生片21的一个表面可与在烧结后成为第一内电极121或第二内电极122的内电极图案30接触，且其另一表面可与第一陶瓷生片11接触。
第一陶瓷生片11可在烧结后成为第一介电层111a，且第二陶瓷生片21可在烧结后成为第二介电层111b。
由于具有位于其两个端部上的陶瓷构件22的第二陶瓷生片21设置在由两个或更多个第一陶瓷生片11组成的一个单元和与其相邻的另一单元之间，因此可在与台阶部吸收层相邻的两个内电极图案30之间设置第一陶瓷生片11和第二陶瓷生片21，且只有第一陶瓷生片11可设置在其他两个内电极图案之间。
在烧结后，与台阶部吸收层112相邻的两个内电极121和122之间的距离可大于两个其他内电极之间的距离。
在第二陶瓷生片21的两个端部上形成陶瓷构件22的方法没有具体限制。例如，陶瓷构件22可通过印刷方法或冲压法形成。
图7A至图7E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的过程图。
参照图7A至图7E，根据本公开的另一示例性实施例的制造多层陶瓷电容器方法可包括：制备第一陶瓷生片11和第二陶瓷生片21；使用导电金属膏在第一陶瓷生片11上形成内电极图案30；在第二陶瓷生片21的两端上形成陶瓷构件22以形成台阶部吸收层；堆叠第一陶瓷生片11和第二陶瓷生片21以形成包括介电层以及第一内电极和第二内电极的陶瓷主体；形成分别电连接到第一内电极和第二内电极的第一外电极和第二外电极。
陶瓷主体可包括有利于电容形成的有源区和设置在有源区的上表面和下表面中的至少一个上的保护层，其中有源区通过使堆叠至少两个第一陶瓷生片11并在其上堆叠第二陶瓷生片21的步骤重复而形成。
在根据本公开的另一示例性实施例的制造多层陶瓷电容器方法中，首先，可制备第一陶瓷生片11和第二陶瓷生片21。
第一陶瓷生片11可与在通常的多层陶瓷电容器中使用的陶瓷生片相同，并且通过将陶瓷粉末、粘合剂和溶剂进行混合来制备浆料并使用刮刀方法涂敷该浆料而被制造成具有几μm的厚度的片状。
浆料可以为形成陶瓷主体的有源区的介电层和构成保护层的介电层中的一些的陶瓷生片浆料。
第二陶瓷生片21除了在其两个端部上通过形成陶瓷构件22而形成有台阶部吸收层从而被称为不同的陶瓷生片之外，可与第一陶瓷生片11相同。
虽然陶瓷构件22与第一陶瓷生片11相似，可呈其中陶瓷粉末、粘合剂和溶剂彼此混合的浆料的形式，但粘合剂和溶剂的含量可与形成第一陶瓷生片11的浆料中的粘合剂和溶剂中的含量不同。
接着，可通过将导电金属膏涂敷到第一陶瓷生片11而形成内电极图案30。
内电极图案30可通过丝网印刷法或凹版印刷法形成。
参照图7A，通过将导电金属膏涂敷到其而形成有内电极图案30的三个第一陶瓷生片11被示出并被表示为一个单元，且可制造多个该单元。此外，形成一个单元的第一陶瓷生片11的数量没有限制，但可为例如两个或更多个。
其后，可通过在第二陶瓷生片21的两个端部上形成陶瓷构件22而形成台阶部吸收层。
参照图7B，虽然示出了通过在其两个端部上形成陶瓷构件22而形成有台阶部吸收层的三个第二陶瓷生片21，但第二陶瓷生片21的数量不限于此。也就是说，可制造多个第二陶瓷生片21。
在第二陶瓷生片21的两个端部上形成陶瓷构件22的方法没有具体限制。例如，陶瓷构件22可通过印刷法或冲压法形成。
参照图7C，可堆叠通过涂敷导电金属膏而在其上形成内电极图案30的多个第一陶瓷生片11。
虽然图7C中示出了三个堆叠的第一陶瓷生片11，但堆叠的第一陶瓷生片11的数量不限于此。
参照图7D，可在与一个单元对应的所述堆叠的第一陶瓷生片11上堆叠其上形成有台阶部吸收层的第二陶瓷生片21。
台阶部吸收层可形成在第二陶瓷生片21的与第一陶瓷生片11的未施加导电金属膏的部分(即，烧结后成为陶瓷主体的边缘部的部分)对应的区域中。
虽然台阶部吸收层在图7D中被示出为形成在与在烧结后的陶瓷主体的纵向边缘部和横向边缘部对应的所有区域中，但台阶部吸收层不限于此。也就是说，台阶部吸收层可仅形成在纵向边缘部或横向边缘区中。
接下来，可在第二陶瓷生片21上堆叠通过将导电金属膏涂敷到其而在其上形成内电极图案30的多个第一陶瓷生片11。
虽然图7E示出了通过涂敷导电金属膏而在其上形成有内电极图案30的三个第一陶瓷生片11可堆叠在第二陶瓷生片21上，但堆叠第一陶瓷生片11的数量不限于此。
堆叠在第二陶瓷生片21上的第一陶瓷生片11可一个一个地进行堆叠，或者可堆叠一个单元的堆叠的第一陶瓷生片11。
在这种情况下，可堆叠其上形成有台阶部吸收层的第二陶瓷生片21，以使其介于由多个第一陶瓷生片11组成的一个单元和与一个单元相邻的另一单元之间，且通过重复这种方法可增加堆叠的陶瓷生片的数量。
通过堆叠多个陶瓷生片并沿着堆叠方向对多个陶瓷生片施压，可将堆叠的陶瓷生片和内电极膏压制到彼此。
结果，可制造其中交替地堆叠有陶瓷生片和内电极膏的陶瓷多层主体。
陶瓷构件22形成在其两个端部上的第二陶瓷生片21可在陶瓷多层主体的边缘部中形成台阶部吸收层。
可通过台阶部吸收层减小台阶部的发生率，从而改善耐受电压特性。
可对陶瓷多层主体进行切割，切割的每个区域对应于以片形式形成的一个电容器。
陶瓷多层主体可被切割为使得第一内电极图案和第二内电极图案的相应的端交替地暴露于切割的陶瓷多层主体的端表面。
可在例如大约1200℃下对呈片的形式的多层主体进行烧结，从而制造包括介电层以及第一内电极和第二内电极的陶瓷主体。
第一外电极和第二外电极可形成为覆盖陶瓷主体的相应的端部，并分别电连接到暴露于陶瓷主体的端表面的第一内电极和第二内电极。
可在外电极的表面上执行使用镍、锡等的镀覆处理。
图8A至图8E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的工艺图。
参照图8A至图8E，除了在第二陶瓷生片21上形成陶瓷构件22时，陶瓷构件22仅在陶瓷主体的宽度方向上形成在有源区的边缘部的区域中之外，制造多层陶瓷电容器的方法可与图7A至图7E中示出的制造多层陶瓷电容器的方法相同。
图9A至图9E是示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的工艺图。
参照图9A至图9E，除了在第二陶瓷生片21上形成陶瓷构件22时，陶瓷构件22仅在陶瓷主体的长度方向上形成在有源区的边缘部的区域中之外，制造多层陶瓷电容器的方法可与图7A至图7E中示出的制造多层陶瓷电容器的方法相同。
下面的表1示出了通过根据第一内电极和第二内电极的端部沿着第一内电极和第二内电极的堆叠方向的弯曲角度而对多层陶瓷电容器的电容和耐受电压特性进行比较取得的数据。
表1
样品编号 弯曲角度(度) 电容 耐受电压特性
1* 1 × ◎
2* 2 × ◎
3* 3 × ◎
4 4 ○ ◎
5 6 ○ ◎
6 7 ○ ○
7 8 ○ ○
8 9 ◎ ○
9 10 ◎ ○
10 11 ◎ ○
11 13 ◎ ○
12 14 ◎ ○
13* 15 ◎ ×
14* 18 ◎ ×
*：比较示例
在表1中，比目标电容高出10％或更高的电容测定为优异(◎)，与高出目标电容10％的电容相等或比其小但高于或等于目标电容的电容测定为良好(○)，低于目标电容的电容测定为次品(×)。
在表1中，比目标耐受电压高出10％或更高的耐受电压测定为优异(◎)，与高出目标耐受电压10％的耐受电压相等或比其小但高于或等于目标耐受电压的耐受电压测定为良好(○)，低于目标耐受电压的耐受电压测定为次品(×)。
参照表1，可领会的是，在第一内电极和第二内电极的端部的弯曲角度θ在大于3度且小于15度的范围内的情况下，电容高，耐受电压特性优异，并且可靠性得到改善。
相反，在与第一内电极和第二内电极的端部的弯曲角度θ为小于或等于3度的情况对应的样品1至样品3中，电容减小，且在第一内电极和第二内电极的端部的弯曲角度θ为大于或等于15度的样品13至样品14中，耐受电压特性劣化。
如上所述，根据本公开的示例性实施例，可通过设置其中设置的台阶部吸收层位于有源区(用于形成电容)的边缘部中的至少一个单独的介电层来解决台阶部的问题，从而可实现耐受电压特性得到改善的高电容多层陶瓷电子组件。
虽然以上已经示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出各种修改和变型。

Claims (31)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括有源区和保护层，所述有源区用于形成电容且具有交替地堆叠的介电层以及第一内电极和第二内电极，所述保护层位于所述有源区的上表面和下表面中的至少一个表面上，所述介电层包括其上形成有所述第一内电极或所述第二内电极的多个第一介电层；
第一外电极和第二外电极，分别电连接到所述第一内电极和第二内电极，并位于所述陶瓷主体的相应的端上；
台阶部吸收层，设置在以下项的至少一项中：有源区的在长度方向上的两个端部和有源区的在宽度方向上的两个端部；
其中，与所述台阶部吸收层位于同一平面上的介电层的厚度大于与所述台阶部吸收层处于不同平面上的介电层的厚度。
2.如权利要求1所述的多层陶瓷电子组件，其中，设置在与所述台阶部吸收层的平面相同的平面上的介电层中的电介质晶粒的数量多于所述第一介电层中的电介质晶粒的数量。
3.如权利要求1所述的多层陶瓷电子组件，其中，所述台阶部吸收层的厚度为所述第一介电层的厚度的10倍至20倍。
4.如权利要求1所述的多层陶瓷电子组件，其中，所述台阶部吸收层设置在与有源区的在所述陶瓷主体的宽度方向上的边缘部对应的区域中。
5.如权利要求1所述的多层陶瓷电子组件，其中，所述台阶部吸收层设置在与有源区的在所述陶瓷主体的长度方向上的边缘部对应的区域中。
6.如权利要求1所述的多层陶瓷电子组件，其中，第一内电极和第二内电极中的与台阶部吸收层相邻的两个内电极的端部在第一内电极和第二内电极的堆叠方向上沿着远离所述相邻的台阶部吸收层的方向弯曲。
7.如权利要求6所述的多层陶瓷电子组件，其中，基于所述介电层的堆叠表面，第一内电极和第二内电极的端部的弯曲角度大于3度且小于15度。
8.一种制造多层陶瓷电子组件的方法，所述方法包括：
制备第一陶瓷生片和第二陶瓷生片；
使用导电金属膏在所述第一陶瓷生片上形成内电极图案；
在以下项中的至少一项上形成陶瓷构件以形成台阶部吸收层：所述第二陶瓷生片在长度方向上的两个端部和所述第二陶瓷生片在宽度方向上的两个端部；
通过堆叠两个或更多个所述第一陶瓷生片并在其上堆叠所述第二陶瓷生片而形成包括介电层以及第一内电极和第二内电极的陶瓷主体；
形成电连接到相应的所述第一内电极和所述第二内电极的第一外电极和第二外电极，
其中，所述陶瓷主体包括用于形成电容的有源区和设置在所述有源区的上表面和下表面中的至少一个表面上的保护层，且所述有源区通过使堆叠两个或更多个第一陶瓷生片并在其上堆叠第二陶瓷生片的步骤重复而形成。
9.如权利要求8所述的方法，其中，所述第二陶瓷生片的一个表面与内电极图案接触，且第二陶瓷生片的另一表面与第一陶瓷生片接触。
10.如权利要求8所述的方法，其中，所述台阶部吸收层的厚度为所述第一陶瓷生片的厚度的10倍至20倍。
11.如权利要求8所述的方法，其中，所述台阶部吸收层设置在与有源区的在所述陶瓷主体的宽度方向上的边缘部对应的区域中。
12.如权利要求8所述的方法，其中，所述台阶部吸收层设置在与有源区的在所述陶瓷主体的长度方向上的边缘部对应的区域中。
13.如权利要求8所述的方法，其中，所述第一内电极和所述第二内电极中的与所述台阶部吸收层相邻的两个内电极的端部在第一内电极和第二内电极的堆叠方向上沿着远离所述相邻的台阶部吸收层的方向弯曲。
14.如权利要求13所述的方法，其中，基于所述第一陶瓷生片和所述第二陶瓷生片的堆叠表面，第一内电极和第二内电极的端部的弯曲角度大于3度且小于15度。
15.如权利要求8所述的方法，其中，所述陶瓷构件通过印刷法或冲压法而形成。
16.如权利要求8所述的方法，其中，设置在与所述台阶部吸收层的平面相同的平面上的介电层中的电介质晶粒的数量多于由所述第一陶瓷生片形成的介电层中的电介质晶粒的数量。
17.如权利要求8所述的方法，其中，与所述台阶部吸收层相邻的两个内电极之间的距离大于两个其他相邻的内电极之间的距离。
18.一种多层陶瓷电子组件，包括：
陶瓷主体，包括：多个第一内电极和多个第二内电极，交替地设置在介电层之间；台阶部吸收层，设置在边缘区域中，所述边缘区域沿着陶瓷主体的侧表面延伸并面对陶瓷主体的侧表面；
第一外电极和第二外电极，分别电连接到所述多个第一内电极和所述多个第二内电极，并位于所述陶瓷主体上，
其中，台阶部吸收层设置在位于所述陶瓷主体的一端上的所述多个第一内电极中的一个之上并设置在位于所述陶瓷主体的相对的端上的所述多个第二内电极中的一个之下，
其中，与所述台阶部吸收层位于同一平面上的介电层的厚度大于与所述台阶部吸收层位于不同平面上的介电层的厚度。
19.如权利要求18所述的多层陶瓷电子组件，其中，所述台阶部吸收层的厚度为直接设置在第一内电极和第二内电极之间的介电层中的一个的厚度的10倍至20倍。
20.如权利要求18所述的多层陶瓷电子组件，其中，存在多个台阶部吸收层，且多个内电极设置在每对台阶部吸收层之间。
21.如权利要求20所述的多层陶瓷电子组件，其中，设置在与所述台阶部吸收层中的一个台阶部吸收层的平面相同的平面上的介电层中的电介质晶粒的数量多于与所述台阶部吸收层处于不同平面上的介电层中的一个介电层中的电介质晶粒的数量。
22.如权利要求18所述的多层陶瓷电子组件，其中，所述台阶部吸收层在边缘区域的纵向边缘部中的高度等于或小于所述台阶部吸收层在边缘区域的横向边缘部中的高度的一半。
23.如权利要求18所述的多层陶瓷电子组件，其中，与所述台阶部吸收层相邻的两个内电极的端部在堆叠方向上沿着远离所述相邻的台阶部吸收层的方向弯曲。
24.如权利要求23所述的多层陶瓷电子组件，其中，基于所述介电层的堆叠表面，内电极的端部的弯曲角度大于3度且小于15度。
25.一种制造多层陶瓷电子组件的方法，所述方法包括：
通过边缘区域与第一陶瓷生片的一个或更多个侧边分开地在第一陶瓷生片上形成内电极图案；
在与第一陶瓷生片的边缘区域对应的区域中，于第二陶瓷生片上形成陶瓷构件；
将所述第二陶瓷生片中的一个与多个所述第一陶瓷生片交替地堆叠。
26.如权利要求25所述的方法，所述方法还包括：
在堆叠的第一陶瓷生片和第二陶瓷生片的上表面或下表面上形成保护层；
在堆叠的第一陶瓷生片和第二陶瓷生片的端表面上形成电连接到内电极图案的外电极。
27.如权利要求25所述的方法，所述方法还包括：
烧结堆叠的第一陶瓷生片和第二陶瓷生片，以使陶瓷构件的厚度为第一陶瓷生片的厚度的10倍至20倍。
28.如权利要求25所述的方法，所述方法还包括：
烧结堆叠的第一陶瓷生片和第二陶瓷生片，以使与陶瓷构件相邻的两个内电极的端部在堆叠方向上沿着远离所述相邻的陶瓷构件的方向弯曲。
29.如权利要求28所述的方法，其中，基于所述第一陶瓷生片与所述第二陶瓷生片的堆叠表面，内电极的端部的弯曲角度大于3度且小于15度。
30.如权利要求25所述的方法，其中，所述陶瓷构件通过印刷法或冲压法形成。
31.如权利要求28所述的方法，其中，与所述陶瓷构件相邻的介电层中的电介质晶粒的数量多于由所述第一陶瓷生片形成的介电层中的电介质晶粒的数量。
CN201610663897.5A 2015-11-27 2016-08-12 多层陶瓷电子组件及其制造方法 Active CN106816312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910454995.1A CN110246690B (zh) 2015-11-27 2016-08-12 多层陶瓷电子组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0167490 2015-11-27
KR1020150167490A KR101762032B1 (ko) 2015-11-27 2015-11-27 적층 세라믹 전자부품 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910454995.1A Division CN110246690B (zh) 2015-11-27 2016-08-12 多层陶瓷电子组件

Publications (2)

Publication Number Publication Date
CN106816312A CN106816312A (zh) 2017-06-09
CN106816312B true CN106816312B (zh) 2019-07-02

Family

ID=58777752

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910454995.1A Active CN110246690B (zh) 2015-11-27 2016-08-12 多层陶瓷电子组件
CN201610663897.5A Active CN106816312B (zh) 2015-11-27 2016-08-12 多层陶瓷电子组件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910454995.1A Active CN110246690B (zh) 2015-11-27 2016-08-12 多层陶瓷电子组件

Country Status (4)

Country Link
US (2) US10304632B2 (zh)
JP (1) JP6834091B2 (zh)
KR (1) KR101762032B1 (zh)
CN (2) CN110246690B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
JP6696464B2 (ja) * 2017-03-15 2020-05-20 株式会社村田製作所 積層セラミック電子部品の製造方法
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102527705B1 (ko) * 2018-10-10 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
JP2020136657A (ja) * 2019-02-20 2020-08-31 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ及びその製造方法
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116140A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
KR102282846B1 (ko) * 2019-09-17 2021-07-28 서순기 전해 살균 소독수 생성 장치용 전극판 적층 구조체
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
CN111834126B (zh) * 2020-06-12 2022-05-31 深圳三环电子有限公司 一种多层陶瓷电容器及其制备方法
JP2022075191A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100306A (ja) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd 積層電子部品の製造方法
JP3025379B2 (ja) * 1992-08-28 2000-03-27 京セラ株式会社 積層コンデンサの製造方法
JP3544569B2 (ja) 1994-11-24 2004-07-21 京セラ株式会社 積層セラミックコンデンサ
JP3758442B2 (ja) * 1999-02-23 2006-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP3535998B2 (ja) * 1999-03-29 2004-06-07 太陽誘電株式会社 積層セラミック電子部品
JP3767362B2 (ja) * 1999-12-13 2006-04-19 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP2004269325A (ja) 2003-03-10 2004-09-30 Murata Mfg Co Ltd セラミックペーストの製造方法、及びセラミックペーストを用いた積層型セラミック電子部品の製造方法
JP2005072452A (ja) 2003-08-27 2005-03-17 Kyocera Corp 積層型電子部品およびその製法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP2006332285A (ja) * 2005-05-25 2006-12-07 Tdk Corp 積層セラミックコンデンサ及びその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4807169B2 (ja) 2006-07-07 2011-11-02 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP4760857B2 (ja) * 2008-05-29 2011-08-31 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP2010040628A (ja) * 2008-08-01 2010-02-18 Taiyo Yuden Co Ltd 積層型セラミック電子部品の製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101288154B1 (ko) * 2010-12-06 2013-07-18 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법
KR101843182B1 (ko) * 2011-05-31 2018-03-28 삼성전기주식회사 적층 세라믹 전자부품
KR101952845B1 (ko) 2011-12-22 2019-02-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
CN104335305B (zh) * 2012-06-21 2017-05-31 京瓷株式会社 层叠陶瓷电容器
KR101922866B1 (ko) * 2012-07-19 2019-02-27 삼성전기 주식회사 적층 세라믹 전자 부품 및 그 제조 방법
JP5874682B2 (ja) * 2012-08-09 2016-03-02 株式会社村田製作所 コンデンサ部品及びコンデンサ部品実装構造体
KR101376843B1 (ko) * 2012-11-29 2014-03-20 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조
JP2014127581A (ja) * 2012-12-26 2014-07-07 Taiyo Yuden Co Ltd 積層型セラミック電子部品
KR101462754B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
CN104576057B (zh) * 2014-12-23 2017-07-04 广东风华高新科技股份有限公司 多层陶瓷电容器
JP6218725B2 (ja) 2014-12-26 2017-10-25 太陽誘電株式会社 積層セラミックコンデンサ
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법

Also Published As

Publication number Publication date
JP2017098524A (ja) 2017-06-01
JP6834091B2 (ja) 2021-02-24
US20190228912A1 (en) 2019-07-25
CN110246690A (zh) 2019-09-17
CN110246690B (zh) 2021-09-21
KR20170062087A (ko) 2017-06-07
US10304632B2 (en) 2019-05-28
CN106816312A (zh) 2017-06-09
US20170154733A1 (en) 2017-06-01
US10943736B2 (en) 2021-03-09
KR101762032B1 (ko) 2017-07-26

Similar Documents

Publication Publication Date Title
CN106816312B (zh) 多层陶瓷电子组件及其制造方法
CN107103996B (zh) 多层陶瓷电子组件及其制造方法
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
US10515762B2 (en) Electronic component including a resistive layer
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
CN102810397B (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN104465085B (zh) 多层陶瓷电子组件和安装有该多层陶瓷电子组件的板
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20130084852A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN105761933A (zh) 多层陶瓷电子组件
CN103377827B (zh) 多层陶瓷电子部件
CN106340385B (zh) 多层陶瓷电子组件
KR102550163B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101973442B1 (ko) 적층 세라믹 커패시터 및 그의 제조 방법
US8971016B1 (en) Monolithic ceramic capacitor
CN109950043A (zh) 多层电子组件
JP2015043423A (ja) 積層セラミックコンデンサ
KR20150093022A (ko) 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN112908696A (zh) 多层电子组件
CN115394555A (zh) 多层电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant