CN106415815B - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN106415815B
CN106415815B CN201580025703.2A CN201580025703A CN106415815B CN 106415815 B CN106415815 B CN 106415815B CN 201580025703 A CN201580025703 A CN 201580025703A CN 106415815 B CN106415815 B CN 106415815B
Authority
CN
China
Prior art keywords
semiconductor substrate
producing
semiconductor devices
semiconductor
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580025703.2A
Other languages
English (en)
Other versions
CN106415815A (zh
Inventor
久保田良辅
木村炼
田中聪
小桥一仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN106415815A publication Critical patent/CN106415815A/zh
Application granted granted Critical
Publication of CN106415815B publication Critical patent/CN106415815B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于制造半导体器件的方法，包括：制备SiC衬底(10)的步骤；将所述SiC衬底(10)固定到静电吸盘(20)上并且对所述SiC衬底(10)进行热处理的步骤，以及对被固定到所述静电吸盘(20)上并且被热处理的所述SiC衬底(10)执行离子注入处理的步骤。所述热处理的步骤包括：外周侧吸附步骤，其在所述SiC衬底(10)的外周区域(12)和所述静电吸盘(20)的外周部(22)之间产生静电吸引力，所述外周部(22)面对所述外周区域(12)；以及内周侧吸附步骤，其是在所述外周侧吸附步骤开始之后开始的，并且在所述SiC衬底(10)的内周区域(11)和所述静电吸盘(20)的内周部(21)之间产生静电吸引力，所述内周部(21)面对所述内周区域(11)。

Description

用于制造半导体器件的方法
技术领域
本发明涉及一种用于制造半导体器件的方法，更特别地，涉及一种用于能够进一步缩短对半导体衬底的热处理时间的制造半导体器件的方法。
背景技术
传统上，通过静电吸引力吸引并且保持半导体衬底的静电吸盘(chuck)已经被用于将杂质掺杂到由硅(Si)等制成的半导体衬底中并且被用于在半导体衬底上形成膜。作为静电吸盘，例如，在日本专利特许公开No.2001-152335(PTD 1)中公开了与用于调节半导体衬底温度的加热器一体化的静电吸盘。在PTD1中，向加热器供应电功率，以将静电吸盘加热至预定温度，并且在该状态下，衬底被放置在静电吸盘上的预定位置处。然后，启用用于静电吸盘的电源，将被施加到吸引电极的电压被累积地增加，直到衬底温度达到预定参考温度。
引用列表
专利文献
PTD1：日本专利特许公开No.2001-152335
发明内容
技术问题
在将半导体衬底固定到静电吸盘上并且对半导体衬底进行热处理的设备(例如，离子注入设备、膜形成设备等)中，由于衬底等所固有的翘曲形状，导致从静电吸盘到衬底的导热变得不均匀，从而使被放置在静电吸盘上的衬底的翘曲增加。由于难以吸引和保持具有增加的翘曲的这种衬底，因此存在的问题是，需要长稳定时间来消除翘曲，结果，增加了热处理时间。尤其在碳化硅衬底中，这个问题更明显，因为碳化硅衬底具有取决于晶体的面取向的固有翘曲形状。
因此，根据本发明的一个方面的用于制造半导体器件的方法的目标是进一步缩短对半导体衬底的热处理时间。
问题的解决方案
根据本发明的一个方面的一种用于制造半导体器件的方法，所述方法包括：制备半导体衬底的步骤；将所述半导体衬底固定到固定构件上并且对所述半导体衬底进行热处理的加热步骤；以及处理被固定到所述固定构件上并且被热处理的所述半导体衬底的步骤。所述加热步骤包括：外周侧吸附步骤，其在所述半导体衬底的外周区域和所述固定构件的外周部之间产生吸引力，所述外周部面对所述外周区域；以及内周侧吸附步骤，其是在所述外周侧吸附步骤开始之后开始的，并且在所述半导体衬底的内周区域和所述固定构件的内周部之间产生吸引力，所述内周部面对所述内周区域。
本发明的有利效果
根据按照本发明的一个方面的用于制造半导体器件的方法，可进一步缩短对半导体衬底的热处理时间。
附图说明
图1是示意性示出根据本发明的一个方面的用于制造半导体器件的方法的流程图。
图2是用于示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S10)的示意图。
图3是用于示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S21)的示意图。
图4是示出根据本发明的一个方面的用于制造半导体器件的方法所使用的静电吸盘的结构的一种方式的示意性平面图。
图5是示出根据本发明的一个方面的用于制造半导体器件的方法所使用的静电吸盘的另一种方式的示意性平面图。
图6是示出根据本发明的一个方面的用于制造半导体器件的方法所使用的静电吸盘的另一种方式的示意性平面图。
图7是用于示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S22)的示意图。
图8是用于示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S23)的示意图。
图9是示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S22)和(S23)中的时间和衬底温度之间的关系的曲线图。
图10是用于示出根据本发明的一个方面的用于制造半导体器件的方法的步骤(S30)的示意图。
图11是示出根据本发明的另一个方面的用于制造半导体器件的方法所使用的真空吸盘的结构的一种方式的示意性平面图。
图12是用于示出根据本发明的另一个方面的用于制造半导体器件的方法的步骤(S21)的示意图。
图13是用于示出根据本发明的另一个方面的用于制造半导体器件的方法的步骤(S22)的示意图。
图14是用于示出根据本发明的另一个方面的用于制造半导体器件的方法的步骤(S23)的示意图。
具体实施方式
[对本发明的实施例的描述]
首先，将用列表的形式描述本发明的实施例。
(1)根据本发明的一个方面的一种用于制造半导体器件的方法包括制备半导体衬底(SiC衬底10)的步骤、将半导体衬底固定到固定构件(静电吸盘20、真空吸盘30)上并且对半导体衬底进行热处理的加热步骤，以及处理被固定到固定构件上并且被热处理的半导体衬底的步骤。加热步骤包括外周侧吸附步骤和内周侧吸附步骤，在外周侧吸附步骤中，在半导体衬底的外周区域12和固定构件的外周部22之间产生吸引力，外周部22面对外周区域12，内周侧吸附步骤是在外周侧吸附步骤开始之后开始的，并且在半导体衬底的内周区域11和固定构件的内周部21之间产生吸引力，内周部21面对内周区域11。
在上述的用于制造半导体器件的方法中，在外周区域12的吸引开始之后，开始内周区域11的吸引，并且半导体衬底被固定到固定构件上并且被热处理。由此，半导体衬底的外周区域12可更可靠地被吸引并且保持在固定构件上，这样可抑制在衬底被放置在固定构件上时发生半导体衬底的翘曲。因此，不需要在半导体衬底被放置在固定构件上之后直到翘曲被消除之前所花费的长稳定时间，结果，热处理时间可进一步被缩短。
(2)在上述的用于制造半导体器件的方法中，在外周区域12处的半导体衬底(SiC衬底10)的温度达到温度T1之后，开始内周侧吸附步骤，温度T1超过或等于加热步骤中的热处理温度T0的30％。
当在半导体衬底的外周区域12的温度达到上述温度T1之前开始内周侧吸附步骤时，难以完全抑制发生半导体衬底的翘曲。因此，优选地，在外周区域12的温度达到超过或等于上述热处理温度T0的30％的温度之后开始内周侧吸附步骤，并且更优选地，在外周区域12的温度达到超过或等于上述热处理温度T0的40％的温度之后开始内周侧吸附步骤。
(3)在上述的用于制造半导体器件的方法中，在制备的步骤中，制备半导体衬底(SiC衬底10)，所述半导体衬底由碳化硅制成并且具有包括(0001)面的第一主表面(主表面10a)和包括(000-1)面的第二主表面(主表面10b)。在加热步骤中，在第二主表面面向固定构件(静电吸盘20、真空吸盘30)的状态下，半导体衬底被固定到固定构件上。
SiC衬底10具有固有翘曲，其中，衬底的中心部在从主表面10a向着主表面10b的厚度方向上突出地变形。因此，当以主表面10b面向固定构件来放置SiC衬底10时，SiC衬底10处于内周区域11与放置表面23接触而外周区域12与放置表面23分开的状态(向下突出的状态)。在这种情况下，从固定构件到SiC衬底10的导热变得不均匀，并且SiC衬底可被翘曲，使得外周区域12进一步与放置表面23分开。相反，当如上所述在开始外周区域12的吸引之后开始内周区域11的吸引以固定SiC衬底10时，可抑制SiC衬底10的翘曲的增加并且可缩短热处理时间。
这里，描述“在包括(000-1)面的第二主表面面向固定构件的状态下”包括由(000-1)面构成的第二主表面面向固定构件的状态、具有相对于(000-1)面的预定偏离角(例如，小于或等于10°)的第二主表面面向固定构件的状态等。
(4)在上述的用于制造半导体器件的方法中，固定构件包括静电吸盘20，静电吸盘20在静电吸盘20和半导体衬底(SiC衬底10)之间产生静电吸引力并且固定半导体衬底，上述固定构件优选地是静电吸盘20。
由此，可使用静电吸引力更牢固地将半导体衬底固定到固定构件上。
(5)在上述的用于制造半导体器件的方法中，在外周侧吸附步骤中，通过向被布置在外周部22处的外周侧吸引电极20A施加电压，在外周区域12和静电吸盘20的外周部22之间产生静电吸引力。在内周侧吸附步骤中，通过向被布置在内周部21处的内周侧吸引电极20B施加电压，在内周区域11和静电吸盘20的外周部21之间产生静电吸引力。被施加到外周侧吸引电极20A和内周侧吸引电极20B的电压具有不同极性。
由此，还可使用Johnsen-Rahbek力将半导体衬底更牢固地固定到固定构件上。应该注意，本发明不限于如上所述具有不同极性的电压被施加到外周侧吸引电极20A和内周侧吸引电极20B的情况，并且可向其施加具有相同极性的电压。
(6)在上述的用于制造半导体器件的方法中，固定构件包括真空吸盘30，真空吸盘30在真空吸盘30和半导体衬底(SiC衬底10)之间产生真空吸引力并且固定半导体器件，上述固定构件优选地是真空吸盘30。
由此，可使用真空吸引力更牢固地将半导体衬底固定到固定构件上。
(7)在上述的用于制造半导体器件的方法中，在制备的步骤中，制备直径大于或等于100mm的半导体衬底(SiC衬底10)。
由于具有大直径的SiC衬底10具有大翘曲量，因此当衬底被放置在固定构件上时发生的衬底的翘曲进一步被增加。因此，当SiC衬底10具有大于或等于100mm的直径时，优选地在开始外周区域12的吸引之后开始内周区域11的吸引，以抑制发生衬底的翘曲。
(8)在上述的用于制造半导体器件的方法中，在制备的步骤中，制备厚度小于或等于550μm(优选地小于或等于400μm，更优选地小于或等于300μm)的半导体衬底(SiC衬底10)。
由于具有小厚度的SiC衬底10具有大翘曲量，因此当衬底被放置在固定构件上时发生的衬底的翘曲进一步被增大。因此，当SiC衬底具有小于或等于550μm的厚度时，优选地，在开始外周区域12的吸引之后开始内周区域11的吸引，以抑制发生衬底的翘曲。
(9)在上述的用于制造半导体器件的方法中，在处理的步骤中，可对半导体衬底(SiC衬底10)执行离子注入。由此，离子注入处理的时间可进一步被缩短。
应该注意，“处理半导体衬底的步骤”不限于执行离子注入的情况，并且例如，可执行对氧化物膜、氮化物膜、金属膜、半导体膜等的膜形成处理；对氧化物膜、氮化物膜、金属膜、半导体膜等的蚀刻处理；诸如有机物质去除的灰化；用于热处理的退火处理等。由此，各处理的时间可被缩短。
[本发明的实施例的细节]
接下来，以下将参照附图描述根据本发明的实施例的用于制造半导体器件的方法的具体示例。在本说明书中，单个面用()代表，组面用{}代表。另外，假定在结晶学上通过在数字上方带有“-”(横条)来指示负指数，但在本说明书中通过在数字之前带有负号来指示负指数。
(第一实施例)
首先，将描述作为本发明的一个方面的根据第一实施例的用于制造半导体器件的方法。参照图1，首先，作为步骤(S10)，执行半导体衬底制备步骤。在这个步骤(S10)中，参照图2，例如通过将具有4H(未示出)多型的碳化硅(SiC)的晶锭切片以使其具有预定厚度来得到SiC衬底10(半导体衬底)。SiC衬底10具有作为(0001)面(硅面)的主表面10a(第一主表面)和与主表面10a相对的作为(000-1)面(碳面)的主表面10b(第二主表面)。
SiC衬底10的厚度小于或等于550μm，优选地小于或等于400μm，并且更优选地小于或等于300μm。SiC衬底10的直径大于或等于100mm(大于或等于4英寸)，并且优选地大于或等于150mm(大于或等于6英寸)。
SiC衬底10具有其中心部在从主表面10a向着主表面10b的厚度方向上突出翘曲、并且翘曲量小于或等于衬底厚度的形状。应该注意，SiC衬底10的翘曲量由厚度方向上的最高点和最低点之间的长度h1来限定。
这个步骤(S10)中制备的半导体衬底不限于SiC衬底10，并且可制备由宽带隙的半导体(其带隙比硅的带隙大的半导体)制成的另一个半导体衬底。除了碳化硅之外，宽带隙半导体的示例还包括氮化镓(GaN)、金刚石等。
接下来，作为步骤(S20)，执行半导体衬底加热步骤。在这个步骤(S20)中，下述的步骤(S21)至(S23)依次被执行，并且SiC衬底10被固定到静电吸盘20上并且被热处理，直到其温度达到预定的处理温度。
首先，作为步骤(S21)，执行半导体衬底放置步骤。在这个步骤(S21)中，参照图3，例如将SiC衬底10运进离子注入设备(未示出)中，并且将其放置在静电吸盘20的放置表面23上。在这种情形下，在主表面10b面向放置表面23的状态下，将SiC衬底10放置在静电吸盘20上。由此，在内周区域11与放置表面23接触并且外周区域12与放置表面23分开的状态下，将SiC衬底10放置在放置表面23上。
例如，通过将由碳(未示出)制成的加热器和静电吸引电极(外周侧吸引电极20A和内周侧吸引电极20B)布置在诸如氮化硼(p-BN)的陶瓷基底材料内部，来形成静电吸盘20。在陶瓷基底材料的表面上，形成由诸如氮化硼的陶瓷材料制成的涂覆层，并且对放置表面23执行诸如抛光的平滑处理，以提高衬底的粘附性。加热器和静电吸引电极与电源(未示出)连接。然后，通过向加热器和静电吸引电极中的每个施加电功率，可通过静电吸引力将SiC衬底10固定到放置表面23上并且可对其进行热处理。
图4至图6是从放置表面23上方看到的静电吸盘20的平面图。参照图4，具有圆形形状的内周侧吸引电极20B和具有环状形状并且被布置成包围内周侧吸引电极20B的外周侧吸引电极20A被布置在静电吸盘20中。具有相同极性的电压可被应用于外周侧吸引电极20A和内周侧吸引电极20B，或者具有不同极性的电压可被应用于外周侧吸引电极20A和内周侧吸引电极20B。应该注意，内周侧吸引电极20B和外周侧吸引电极20A的大小和位置不限于图4中示出的那些。例如，内周侧吸引电极20B可被布置在静电吸盘20的区域中，该区域在从静电吸盘20的中心部起的静电吸盘20的半径的三分之一内，外周侧吸引电极20A可被布置在静电吸盘20的区域中，该区域径向地位于从静电吸盘20的中心部起的静电吸盘20的半径的三分之一内的区域的外部。另外，从进一步改进通过外周侧吸引电极20A吸引SiC衬底10的效果的角度来看，内周侧吸引电极20B可被布置在静电吸盘20的区域中，该区域在从静电吸盘20中心部起的静电吸盘20的半径的四分之三内，并且外周侧吸引电极20A可被布置在静电吸盘20的区域中，该区域径向地位于从静电吸盘20的中心部起的静电吸盘20的半径的四分之三内的区域的外部。
参照图5，外周侧吸引电极20A可在周向方向上被划分成多个电极(例如，四个电极)。在这种情况下，具有相同极性的电压可被应用于相邻电极，或者具有不同极性的电压可被应用于相邻电极。另外，参照图6，外周侧吸引电极20A和内周侧吸引电极20B中的每个可在径向方向上被划分成多个电极(例如，两个电极)。
接下来，执行作为步骤(S22)和(S23)的吸附步骤。在这个步骤中，如下所述，以被设置于其之间的时间差，执行外周侧吸附步骤(S22)和内周侧吸附步骤(S23)。首先，在步骤(S22)中，参照图7，向被布置在静电吸盘20的外周部22处的外周侧吸引电极20A施加预定电压。由此，如图7中的箭头所指示的，在SiC衬底10的外周区域12和静电吸盘20的外周部22之间产生静电吸引力，并且SiC衬底10被固定。
另外，连同上述的步骤(S22)一起，执行步骤(S23)。在这个步骤(S23)中，参照图8，在开始上述的外周侧吸附步骤(S22)之后，向被布置在静电吸盘20的内周部21处的内周侧吸引电极20B施加预定电压。由此，如图8中的箭头所指示的，除了外周侧吸引电极20A所产生的静电吸引力之外，还在SiC衬底10的内周区域11和静电吸盘20的内周部21之间产生静电吸引力，并且SiC衬底10被固定。
这里，将参照图9描述在开始外周侧吸附步骤(S22)之后开始内周侧吸附步骤(S23)的时序。图9是示出步骤(S22)和(S23)中的SiC衬底10的内周区域11的温度(A)和外周区域12的温度(B)的时间改变的曲线图。在图9的曲线图中，横坐标轴代表时间并且纵坐标轴代表衬底温度。另外，在图9的曲线图中，t0代表开始向外周侧吸引电极20A施加电压的时间点，t1代表开始向内周侧吸引电极20B施加电压的时间点。
参照图9，在SiC衬底10的外周区域12处的温度达到温度T1之后，开始向内周侧吸引电极20B施加电压，温度T1超过或等于半导体衬底加热步骤(S20)中的热处理温度T0的30％(优选地，超过或等于40％)。这里，外周区域12的温度是指径向地位于SiC衬底10的外周内部的、达SiC衬底10的半径的20％的距离内的区域的温度。可使用例如具有热电偶的接触型温度传感器或具有辐射温度计的非接触型温度传感器来测量这个温度。另外，外周区域12的温度可以是在一个测量点测得的值，或者可以是在多个测量点测得的值的平均值。此外，可施加针对外周侧吸引电极20A和内周侧吸引电极20B的电压中的每个，使得电压值逐渐增大，或者可施加针对外周侧吸引电极20A和内周侧吸引电极20B的电压中的每个，使得电压值一次增加至目标电压值。
参照图8，在步骤(S22)和(S23)中，可向外周侧吸引电极20A和内周侧吸引电极20B施加具有不同极性的电压，或者可向外周侧吸引电极20A和内周侧吸引电极20B施加具有相同极性的电压。另外，参照图5，在周向方向上划分外周侧吸引电极20A的情况下，可向各个外周侧吸引电极20A施加具有相同极性的电压，或者可向相邻的外周侧吸引电极20A施加具有不同极性的电压。另外，参照图6，在外周侧吸引电极20A和内周侧吸引电极20B中的每个在径向方向上被划分成多个电极的情况下，外周侧吸附步骤(S21)和内周侧吸附步骤(S22)中的每个还可被划分成多个步骤并且被执行。
通过执行上述的步骤(S21)至(S23)，SiC衬底10被固定到静电吸盘20的放置表面23上。然后，SiC衬底10被热处理，直到其温度达到预定处理温度。
接下来，作为步骤(S30)，执行离子注入步骤。在这个步骤(S30)中，参照图10，对被固定到静电吸盘20上的SiC衬底10执行离子注入并且进行热处理，直到其温度达到上述步骤(S20)中的预定处理温度。更具体地，例如，将诸如铝(Al)或硼(B)的p型杂质或诸如磷(P)的n型杂质注入SiC衬底10的外延生长层(未示出)中(图10中的箭头)。由此，在外延生长层中形成p型或n型杂质区。
接下来，作为步骤(S40)，进行运出步骤。在这个步骤(S40)中，首先，使被施加到外周侧吸引电极20A和内周侧吸引电极20B的电压的极性反转，以减小各个静电吸引力。然后，在停止向吸引电极和加热器供电之后，将SiC衬底10运到静电吸盘20外部。
在完成上述步骤(S10)至(S40)之后，在SiC衬底10上形成栅绝缘膜、栅极、层间绝缘膜、源/漏极、布线等，由此完成诸如MOSFET(金属氧化物半导体场效应晶体管)的半导体器件，并且完成根据本实施例的用于制造半导体器件的方法。应该注意，上述的用于制造半导体器件的方法不限于用于制造MOSFET的处理，并且例如，还可应用于用于制造诸如二极管或IGBT(绝缘栅型双极性晶体管)的另一个半导体器件的处理。
(第二实施例)
接下来，将描述作为本发明的另一个方面的根据第二实施例的用于制造半导体器件的方法。基本上，由与根据上述第一实施例的用于制造半导体器件的方法的步骤相同的步骤执行根据本实施例的用于制造半导体器件的方法，并且根据本实施例的用于制造半导体器件的方法表现出与根据上述第一实施例的用于制造半导体器件的方法的效果相同的效果。然而，根据本实施例的用于制造半导体器件的方法与根据第一实施例的用于制造半导体器件的方法的不同之处在于步骤(S20)中固定SiC衬底10的方式。
图11示出用作步骤(S20)中的固定构件的真空吸盘30的平面结构。参照图11，真空吸盘30具有在其上放置SiC衬底10的放置表面30a，并且放置表面30a设置有多个吸引孔30b。通过经由吸引孔30b的真空吸引力将SiC衬底10固定到放置表面30a上。另外，真空吸盘30还设置有外周侧吸引区域33和内周侧吸引区域34。在这些区域中，可在互不相同时产生真空吸引力。
参照图12，首先，在步骤(S21)中，将SiC衬底10放置在真空吸盘30的放置表面30a上。接下来，在步骤(S22)中，参照图13，在真空吸盘30的外周侧吸引区域33处在真空吸盘30和SiC衬底10之间产生真空吸引力。由此，如图13中的箭头所指示的，在SiC衬底10的外周区域12和真空吸盘30的外周部32之间产生真空吸引力，并且SiC衬底10被固定。
另外，连同连上述的步骤(S22)一起，执行步骤(S23)。在这个步骤(S23)中，参照图14，在开始上述的步骤(S22)之后，在真空吸盘30的内周侧吸引区域34处在真空吸盘30和SiC衬底10之间产生真空吸引力。由此，如图14中的箭头所指示的，除了外周侧吸引区域33处的真空吸引力之外，还在SiC衬底10的内周区域11和真空吸盘30的内周部31之间产生真空吸引力，并且SiC衬底10被固定。因此，在本实施例中，通过真空吸引力将SiC衬底10固定到真空吸盘30的放置表面30a上，并且对其进行热处理，直到其温度达到预定处理温度。
应该理解，本文中公开的实施例在每个方面是例证性和非例证性的。本发明的范围由权利要求书的范围而非以上描述来限定，并且旨在包括在等同于权利要求书的范围的范围和含义内的任何修改形式。
工业适用性
本发明的一个方面中的用于制造半导体器件的方法特别有利地可应用于需要进一步缩短半导体衬底的热处理时间的制造半导体器件的方法。
参考符号列表
10：碳化硅(SiC)衬底；10a、10b：主表面；11：内周区域；12：外周区域；20：静电吸盘；20A：外周侧吸引电极；20B：内周侧吸引电极；23、30a：放置表面；21、31：内周部；22、32：外周部；30：真空吸盘；30b：吸引孔；33：外周侧吸引区域；34：内周侧吸引区域；h1：长度。

Claims (9)

1.一种用于制造半导体器件的方法，包括：
制备半导体衬底的步骤；
将所述半导体衬底固定到固定构件上并且对所述半导体衬底进行热处理的加热步骤；以及
处理被固定到所述固定构件上并且被热处理的所述半导体衬底的步骤，
所述加热步骤包括
外周侧吸附步骤，所述外周侧吸附步骤在所述半导体衬底的外周区域和所述固定构件的外周部之间产生吸引力，所述外周部面对所述外周区域，以及
内周侧吸附步骤，所述内周侧吸附步骤是在所述外周侧吸附步骤开始之后开始的，并且在所述半导体衬底的内周区域和所述固定构件的内周部之间产生吸引力，所述内周部面对所述内周区域。
2.根据权利要求1所述的用于制造半导体器件的方法，其中，在所述外周区域处的所述半导体衬底的温度达到高于或等于所述加热步骤中的热处理温度的30％的温度之后，开始所述内周侧吸附步骤。
3.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，
在所述制备的步骤中，制备所述半导体衬底，所述半导体衬底由碳化硅制成并且具有包括(0001)面的第一主表面和包括(000-1)面的第二主表面，以及
在所述加热步骤中，在所述第二主表面面向所述固定构件的状态下，将所述半导体衬底固定到所述固定构件上。
4.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，所述固定构件包括静电吸盘，所述静电吸盘在所述静电吸盘和所述半导体衬底之间产生静电吸引力并且固定所述半导体衬底。
5.根据权利要求4所述的用于制造半导体器件的方法，其中，
在所述外周侧吸附步骤中，通过向被布置在所述外周部处的外周侧吸引电极施加电压，在所述外周区域和所述静电吸盘的所述外周部之间产生静电吸引力，
在所述内周侧吸附步骤中，通过向被布置在所述内周部处的内周侧吸引电极施加电压，在所述内周区域和所述静电吸盘的所述内周部之间产生静电吸引力，以及
被施加到所述外周侧吸引电极和所述内周侧吸引电极的电压具有不同极性。
6.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，所述固定构件包括真空吸盘，所述真空吸盘在所述真空吸盘和所述半导体衬底之间产生真空吸引力并且固定所述半导体衬底。
7.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，在所述制备的步骤中，制备直径大于或等于100mm的所述半导体衬底。
8.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，在所述制备的步骤中，制备厚度小于或等于550μm的所述半导体衬底。
9.根据权利要求1或权利要求2所述的用于制造半导体器件的方法，其中，在所述处理的步骤中，对所述半导体衬底执行离子注入。
CN201580025703.2A 2014-05-13 2015-03-25 用于制造半导体器件的方法 Expired - Fee Related CN106415815B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014099562A JP6212434B2 (ja) 2014-05-13 2014-05-13 半導体装置の製造方法
JP2014-099562 2014-05-13
PCT/JP2015/059080 WO2015174143A1 (ja) 2014-05-13 2015-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN106415815A CN106415815A (zh) 2017-02-15
CN106415815B true CN106415815B (zh) 2019-06-07

Family

ID=54479688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580025703.2A Expired - Fee Related CN106415815B (zh) 2014-05-13 2015-03-25 用于制造半导体器件的方法

Country Status (5)

Country Link
US (1) US9831080B2 (zh)
JP (1) JP6212434B2 (zh)
CN (1) CN106415815B (zh)
DE (1) DE112015002243T5 (zh)
WO (1) WO2015174143A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015003483T5 (de) * 2014-07-30 2017-04-20 Mitsubishi Electric Corporation Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
JP6996251B2 (ja) * 2017-11-22 2022-01-17 大日本印刷株式会社 基板保持装置及びパターン形成装置
JP7101029B2 (ja) * 2018-04-12 2022-07-14 東京エレクトロン株式会社 静電チャック、基板処理装置、及び、基板保持方法
KR102639158B1 (ko) 2019-07-23 2024-02-22 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877303A (zh) * 2009-04-30 2010-11-03 台湾积体电路制造股份有限公司 处理晶片的方法及使用该方法的半导体制造设备
JP2012060175A (ja) * 2011-12-19 2012-03-22 Fujitsu Semiconductor Ltd 基板検知装置及び方法
CN103065997A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
JP2013191601A (ja) * 2012-03-12 2013-09-26 Sumitomo Heavy Ind Ltd 基板保持装置及び基板保持方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127935A (ja) * 1983-12-14 1985-07-08 Fujitsu Ltd ウエハ−チヤツク
JPH1086085A (ja) * 1996-09-19 1998-04-07 Dainippon Screen Mfg Co Ltd 基板吸着装置および基板吸着方法
JP4330737B2 (ja) 1999-11-24 2009-09-16 株式会社アルバック 真空処理方法
JP2006005095A (ja) * 2004-06-16 2006-01-05 Ngk Insulators Ltd 基板加熱装置とその製造方法
TW201005825A (en) 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
US8336188B2 (en) * 2008-07-17 2012-12-25 Formfactor, Inc. Thin wafer chuck
JP5665679B2 (ja) * 2011-07-14 2015-02-04 住友重機械工業株式会社 不純物導入層形成装置及び静電チャック保護方法
KR20130136794A (ko) * 2012-06-05 2013-12-13 삼성전자주식회사 반도체 테스트 장비 및 이를 이용한 반도체 소자 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877303A (zh) * 2009-04-30 2010-11-03 台湾积体电路制造股份有限公司 处理晶片的方法及使用该方法的半导体制造设备
CN103065997A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
JP2012060175A (ja) * 2011-12-19 2012-03-22 Fujitsu Semiconductor Ltd 基板検知装置及び方法
JP2013191601A (ja) * 2012-03-12 2013-09-26 Sumitomo Heavy Ind Ltd 基板保持装置及び基板保持方法

Also Published As

Publication number Publication date
CN106415815A (zh) 2017-02-15
DE112015002243T5 (de) 2017-02-23
JP2015216307A (ja) 2015-12-03
US20170076934A1 (en) 2017-03-16
WO2015174143A1 (ja) 2015-11-19
US9831080B2 (en) 2017-11-28
JP6212434B2 (ja) 2017-10-11

Similar Documents

Publication Publication Date Title
US11476095B2 (en) Electrostatic chuck and plasma processing apparatus
TWI752277B (zh) 靜電夾盤及其製法
CN106415815B (zh) 用于制造半导体器件的方法
TW201826324A (zh) 陶瓷加熱器
JP5992388B2 (ja) セラミックヒーター
TWI654713B (zh) 靜電夾具與半導體液晶製造設備
US10818480B2 (en) Method of operating electrostatic chuck of plasma processing apparatus
US20160189955A1 (en) Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
JPWO2013073216A1 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP6248684B2 (ja) 半導体装置の製造方法
JP7453660B2 (ja) 吸着保持装置及び対象物表面加工方法
JP6208572B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP2009231341A (ja) アニール装置、ＳｉＣ半導体基板の熱処理方法
TWI681496B (zh) 減少製程腔室內基板滑動之設備及方法
JP6371143B2 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
WO2016006640A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び炭化珪素複合基板
JP6510356B2 (ja) ウエハ支持装置
JP2017112335A (ja) 半導体素子の製造方法
JP2016001641A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP5881686B2 (ja) 高温において機械的な固定する能力を備えている、加熱される静電チャック
US20220130666A1 (en) Semiconductor device manufacturing method and hot plate
JP2015154045A (ja) 半導体装置の製造方法
CN114823367A (zh) 一种半导体功率器件的制造方法
JP5953012B2 (ja) 基板保持装置
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190607

Termination date: 20210325

CF01 Termination of patent right due to non-payment of annual fee