DE112015002243T5 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112015002243T5
DE112015002243T5 DE112015002243.0T DE112015002243T DE112015002243T5 DE 112015002243 T5 DE112015002243 T5 DE 112015002243T5 DE 112015002243 T DE112015002243 T DE 112015002243T DE 112015002243 T5 DE112015002243 T5 DE 112015002243T5
Authority
DE
Germany
Prior art keywords
outer peripheral
semiconductor substrate
inner peripheral
peripheral side
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112015002243.0T
Other languages
English (en)
Inventor
Ryosuke Kubota
Ren Kimura
So Tanaka
Kazuhito Kobashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112015002243T5 publication Critical patent/DE112015002243T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung weist einen Schritt zum Vorbereiten eines SiC Substrats (10), einen Schritt zum Fixieren des SiC Substrats (10) auf einer elektrostatischen Haltevorrichtung (20) und einer Wärmebehandlung des SiC Substrats (10) und einen Schritt zum Durchführen einer Ionenimplantationsbehandlung auf dem SiC Substrat (10) auf, das auf der elektrostatischen Haltevorrichtung (20) fixiert und wärmebehandelt wird. Der Schritt zum Wärmebehandeln weist einen äußeren Umfangsseiten-Aufspannschritt, der eine elektrostatische Anziehungskraft zwischen einer äußeren Umfangsregion (12) des SiC Substrats (10) und einem äußeren Umfangsteil (22) der elektrostatischen Haltevorrichtung (20) erzeugt, wobei der äußere Umfangsteil (22) der äußeren Umfangsregion (12) zugewandt ist, und einen inneren Umfangsseiten-Aufspannschritt auf, der begonnen wird, nachdem der äußere Umfangsseiten-Aufspannschritt begonnen wird, und eine elektrostatische Anziehungskraft zwischen einer inneren Umfangsregion (11) des SiC Substrats (10) und einem inneren Umfangsteil (21) der elektrostatischen Haltevorrichtung (20) erzeugt, wobei der innere Umfangsteil (21) der inneren Umfangsregion (11) zugewandt ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und spezieller ein Verfahren zur Herstellung einer Halbleitervorrichtung, die in der Lage ist, die Zeit für die Wärmebehandlung eines Halbleitersubstrats weiter zu verkürzen.
  • STAND DER TECHNIK
  • Herkömmlicherweise wurde eine elektrostatische Haltevorrichtung, die ein Halbleitersubstrat durch eine elektrostatische Anziehungskraft anzieht und hält, zum Dotieren eines Fremdstoffes in ein Halbleitersubstrat aus Silizium (Si) oder dergleichen und Ausbilden einer Schicht auf dem Halbleitersubstrat verwendet. Als eine elektrostatische Haltevorrichtung wird zum Beispiel eine elektrostatische Haltevorrichtung, die mit einer Heizeinrichtung zum Anpassen der Temperatur eines Halbleitersubstrats integriert ist, in der Japanischen Offenlegungsschrift 2001-152 335 (PTD1) offenbart. In PTD1 wird elektrische Energie der Heizeinrichtung zugeführt, um die elektrostatische Haltevorrichtung auf eine vorgegebene Temperatur zu erwärmen, wobei in diesem Status das Substrat auf einer vorgegebenen Position auf der elektrostatischen Haltevorrichtung platziert wird. Dann wird eine Energiequelle für die elektrostatische Haltevorrichtung aktiviert, wobei eine Spannung, die an eine Anziehungselektrode angelegt wird, kumulativ erhöht wird, bis die Temperatur des Substrats eine vorgegebene Bezugstemperatur erreicht.
  • QUELLENANGABE
  • PATENTDOKUMENT
    • PTD1: Japanische Offenlegungsschrift 2001-152 335
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • In einem Gerät, das ein Halbleitersubstrat auf einer elektrostatischen Haltevorrichtung fixiert und das Halbleitersubstrat (zum Beispiel ein Ionenimplantationsgerät, ein Schichtbildungsgerät oder dergleichen) wärmebehandelt, wird aufgrund einer Verwerfungsform, die für das Substrat oder dergleichen inhärent ist, die Wärmeleitung von der elektrostatischen Haltevorrichtung zum Substrat ungleichförmig, wobei die Verwerfung des auf der elektrostatischen Haltevorrichtung platzierten Substrats zunimmt. Da es schwierig ist, ein derartiges Substrat mit einer zunehmenden Verwerfung anzuziehen und zu halten, gibt es ein Problem, dass eine lange Stabilisierungszeit erforderlich ist, um die Verwerfung zu beseitigen, wobei als ein Ergebnis die Zeit für die Wärmebehandlung zunimmt. Dieses Problem ist insbesondere in einem Siliziumkarbidsubstrat signifikanter, weil das Siliziumkarbidsubstrat eine inhärente Verwerfungsform abhängig von der Ebenenausrichtung eines Kristalls hat.
  • Demzufolge ist es eine Aufgabe eines Verfahrens zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung, die Zeit für die Wärmebehandlung eines Halbleitersubstrats weiter zu verkürzen.
  • LOSUNG ZUM PROBLEM
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung beinhaltet einen Schritt zum Vorbereiten eines Halbleitersubstrats, einen Erwärmungsschritt zum Fixieren des Halbleitersubstrats auf einem Fixierelement und zur Wärmebehandlung des Halbleitersubstrats, und einen Schritt zum Behandeln des Halbleitersubstrats, das auf dem Fixierelement fixiert und wärmebehandelt wird. Der Erwärmungsschritt beinhaltet einen äußeren Umfangsseiten-Aufspannschritt, der eine Anziehungskraft zwischen einer äußeren Umfangsregion des Halbleitersubstrats und einem äußeren Umfangsteil des Fixierelements erzeugt, wobei der äußere Umfangsteil der äußeren Umfangsregion zugewandt ist, und einen inneren Umfangsseiten-Aufspannschritt, der begonnen wird, nachdem der äußere Umfangsseiten-Aufspannschritt begonnen wird, und eine Anziehungskraft zwischen einer inneren Umfangsregion des Halbleitersubstrats und einem inneren Umfangsteil des Fixierelements erzeugt, wobei der innere Umfangsteil der inneren Umfangsregion zugewandt ist.
  • VORTEILHAFTE AUSWIRKUNGEN DER ERFINDUNG
  • Gemäß dem Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung kann die Zeit für die Wärmebehandlung eines Halbleitersubstrats weiter verkürzt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Ablaufdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S10) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung.
  • 3 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S21) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung.
  • 4 ist eine schematische Draufsicht, die eine Art einer Struktur einer elektrostatischen Haltevorrichtung zeigt, die für das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 5 ist eine schematische Draufsicht, die eine weitere Art der elektrostatischen Haltevorrichtung zeigt, die für das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 6 ist eine schematische Draufsicht, die noch eine weitere Art der elektrostatischen Haltevorrichtung zeigt, die für das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 7 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S22) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung.
  • 8 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S23) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung.
  • 9 ist eine Grafik, die ein Verhältnis zwischen Zeit und Substratstemperatur in den Schritten (S22) und (S23) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung zeigt.
  • 10 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S30) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der einen Ausführungsform der vorliegenden Erfindung.
  • 11 ist eine schematische Draufsicht, die eine Art einer Struktur einer Unterdruck-Haltevorrichtung zeigt, die für das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit einer weiteren Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 12 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S21) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der weiteren Ausführungsform der vorliegenden Erfindung.
  • 13 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S22) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der weiteren Ausführungsform der vorliegenden Erfindung.
  • 14 ist eine schematische Ansicht zur Veranschaulichung eines Schrittes (S23) des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der weiteren Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • [Beschreibung von Ausführungsbeispielen der vorliegenden Erfindung]
  • Als erstes werden Ausführungsbeispiele der vorliegenden Erfindung in Listenform beschrieben.
    • (1) Ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung beinhaltet einen Schritt zum Vorbereiten eines Halbleitersubstrats (ein SiC Substrat 10), einen Erwärmungsschritt zum Fixieren des Halbleitersubstrats auf einem Fixierelement (eine elektrostatische Haltevorrichtung 20, eine Unterdruck-Haltevorrichtung 30) und zur Wärmebehandlung des Halbleitersubstrats, und einen Schritt zum Behandeln des auf dem Fixierelement fixierten und wärmebehandelten Halbleitersubstrats. Der Erwärmungsschritt beinhaltet einen äußeren Umfangsseiten-Aufspannschritt, der eine Anziehungskraft zwischen einer äußeren Umfangsregion 12 des Halbleitersubstrats und einem äußeren Umfangsteil 22 des Fixierelements erzeugt, wobei der äußere Umfangsteil 22 der äußeren Umfangsregion 12 zugewandt ist, und einen inneren Umfangsseiten-Aufspannschritt, der begonnen wird, nachdem der äußere Umfangsseiten-Aufspannschritt begonnen wird, und eine Anziehungskraft zwischen einer inneren Umfangsregion 11 des Halbleitersubstrats und einem inneren Umfangsteil 21 des Halbleiterelements erzeugt, wobei der innere Umfangsteil 21 der inneren Umfangsregion 11 zugewandt ist.
  • In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird die Anziehung der inneren Umfangsregion 11 begonnen, nachdem die Anziehung der äußeren Umfangsregion 12 begonnen wird, wobei das Halbleitersubstrat auf dem Fixierelement fixiert und wärmebehandelt wird. Dadurch kann die äußere Umfangsregion 12 des Halbleitersubstrats auf dem Fixierelement zuverlässiger angezogen und gehalten werden, wobei das Auftreten einer Verwerfung des Halbleitersubstrats unterdrückt werden kann, wenn das Substrat auf dem Fixierelement platziert wird. Daher ist eine lange Stabilisierungszeit, die genommen wird, nachdem das Halbleitersubstrat auf dem Fixierelement platziert wird, bis die Verwerfung beseitigt ist, nicht erforderlich, wobei als ein Ergebnis die Zeit für die Wärmebehandlung weiter verkürzt werden kann.
    • (2) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird der innere Umfangsseiten-Aufspannschritt begonnen, nachdem die Temperatur des Halbleitersubstrats (SiC Substrat 10) an der äußeren Umfangsregion 12 eine Temperatur T1 erreicht, die höher oder gleich 30% einer Wärmebehandlungstemperatur T0 im Erwärmungsschritt ist.
  • Wenn der innere Umfangsseiten-Aufspannschritt begonnen wird, bevor die Temperatur der äußeren Umfangsregion 12 des Halbleitersubstrats die oben beschriebene Temperatur T1 erreicht, ist es schwierig, das Auftreten einer Verwerfung des Halbleitersubstrats vollständig zu unterdrücken. Daher wird der innere Umfangsseiten-Aufspannschritt vorzugsweise begonnen, nachdem die Temperatur der äußeren Umfangsregion 12 eine Temperatur erreicht, die höher oder gleich 30% der oben beschriebenen Wärmebehandlungstemperatur T0 ist, und wird besser begonnen, nachdem die Temperatur der äußeren Umfangsregion 12 eine Temperatur erreicht, die höher oder gleich 40% der oben beschriebenen Wärmetemperatur T0 ist.
    • (3) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird im Schritt zum Vorbereiten das Halbleitersubstrat (SiC Substrat 10), das aus Siliziumkarbid besteht und eine erste Hauptfläche (eine Hauptfläche 10a) mit einer (0001) Ebene und eine zweite Hauptfläche (eine Hauptfläche 10b) mit einer (000-1) Ebene hat, vorbereitet. In dem Erwärmungsschritt wird das Halbleitersubstrat auf dem Fixierelement in einem Status fixiert, wo die zweite Hauptfläche dem Fixierelement (elektrostatische Haltevorrichtung 20, Unterdruck-Haltevorrichtung 30) zugewandt ist.
  • SiC Substrat 10 hat eine inhärente Verwerfung, in der ein mittlerer Teil davon vorstehend in einer Dickenrichtung von der Hauptfläche 10a zur Hauptfläche 10b verformt ist. Wenn daher das SiC Substrat 10 mit der Hauptfläche 10b, das dem Fixierelement zugewandt ist, platziert wird, ist das SiC Substrat 10 in einem Status, wo sich die innere Umfangsregion 11 in Kontakt mit einer Platzierungsfläche 23 befindet, wobei die äußere Umfangsregion 12 von der Platzierungsfläche 23 entfernt ist (in einem nach unten vorstehenden Status). In diesem Fall wird die Wärmeleitung vom Fixierelement zum SiC Substrat 10 ungleichförmig, wobei das SiC Substrat 10 so verworfen werden kann, dass die äußere Umfangsregion 12 weiter von der Platzierungsfläche 23 entfernt ist. Wenn im Gegensatz dazu die Anziehung der inneren Umfangsregion 11 begonnen wird, nachdem die Anziehung der äußeren Umfangsregion 12 begonnen wird, um das SiC Substrat 10 wie oben beschrieben zu fixieren, kann eine Zunahme der Verwerfung vom SiC Substrat 10 unterdrückt werden, wobei die Zeit für die Wärmebehandlung weiter verkürzt werden kann.
  • Hier beinhaltet die Beschreibung „in einem Status, wo die zweite Hauptfläche mit einer (000-1) Ebene dem Fixierelement zugewandt ist” einen Status, wo die zweite Hauptfläche, die aus einer (000-1) Ebene besteht, dem Fixierelement zugewandt ist, ein Status, wo die zweite Hauptfläche mit einer vorgegebenen Schräge (zum Beispiel kleiner oder gleich 10°) relativ zu einer (000-1) Ebene dem Fixierelement und dergleichen zugewandt ist.
    • (4) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung beinhaltet das Fixierelement eine elektrostatische Haltevorrichtung 20, die eine elektrostatische Anziehungskraft zwischen der elektrostatischen Haltevorrichtung 20 und dem Halbleitersubstrat (SiC Substrat 10) erzeugt und das Halbleitersubstrat fixiert, wobei das oben beschriebene Fixierelement vorzugsweise eine elektrostatische Haltevorrichtung 20 ist.
  • Dadurch kann das Halbleitersubstrat auf dem Fixierelement mittels der elektrostatischen Anziehungskraft fester fixiert werden.
    • (5) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird in dem äußeren Umfangsseiten-Aufspannschritt eine elektrostatische Anziehungskraft zwischen der äußeren Umfangsregion 12 und dem äußeren Umfangsteil 22 der elektrostatischen Haltevorrichtung 20 erzeugt, indem eine Spannung an die äußere Umfangsseiten-Anziehungselektrode 20A angelegt wird, die an dem äußeren Umfangsteil 22 angeordnet ist. In dem inneren Umfangsseiten-Aufspannschritt wird eine elektrostatische Anziehungskraft zwischen der inneren Umfangsregion 11 und dem inneren Umfangsteil 21 der elektrostatischen Haltevorrichtung 20 erzeugt, indem eine Spannung an die innere Umfangsseiten-Anziehungselektrode 20B angelegt wird, die am inneren Umfangsteil 21 angeordnet ist. Die Spannungen, die an die äußere Umfangsseiten-Anziehungselektrode 20A und an die innere Umfangsseiten-Anziehungselektrode 20B angelegt werden, haben unterschiedliche Polaritäten.
  • Dadurch kann das Halbleitersubstrat auf dem Fixierelement mittels des Johnsen-Rahbek-Effektes weiter fest fixiert werden. Es sollte angemerkt werden, dass die vorliegende Erfindung nicht auf den Fall begrenzt ist, wo Spannungen mit unterschiedlichen Polaritäten an die äußere Umfangsseiten-Anziehungselektrode 20A und die innere Umfangsseiten-Anziehungselektrode 20B angelegt werden, wie oben beschrieben ist, wobei Spannungen mit der gleichen Polarität daran angelegt werden können.
    • (6) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung beinhaltet das Fixierelement eine Unterdruck-Haltevorrichtung 30, die eine Unterdruck-Anziehungskraft zwischen der Unterdruck-Haltevorrichtung 30 und dem Halbleitersubstrat (SiC Substrat 10) erzeugt und das Halbleitersubstrat fixiert, wobei das oben beschriebene Fixierelement vorzugsweise eine Unterdruck-Haltevorrichtung 30 ist.
  • Dadurch kann das Halbleitersubstrat auf dem Fixierelement weiterhin mittels der Unterdruck-Anziehungskraft fest fixiert werden.
    • (7) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird im Schritt zum Vorbereiten das Halbleitersubstrat (SiC Substrat 10) mit einem Durchmesser von mehr oder gleich 100 mm vorbereitet.
  • SiC Substrat 10 mit einem großen Durchmesser hat ein großes Verwerfungsausmaß, wobei die Verwerfung des Substrats, die auftritt, wenn das Substrat auf dem Fixierelements platziert wird, weiter zunimmt. Wenn daher das SiC Substrat 10 einen Durchmesser von mehr oder gleich 100 mm hat, ist es vorzuziehen, die Anziehung der inneren Umfangsregion 11 zu beginnen, nachdem die Anziehung der äußeren Umfangsregion 12 begonnen wird, um das Auftreten einer Verwerfung des Substrats zu unterdrücken.
    • (8) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung wird im Schritt zum Vorbereiten das Halbleitersubstrat (SiC Substrat 10) mit einer Dicke von weniger oder gleich 550 μm (vorzugsweise weniger oder gleich 400 μm, besser weniger oder gleich 300 μm) vorbereitet.
  • Da das SiC Substrat 10 mit einer kleinen Dicke ein großes Verwerfungsausmaß hat, wird die Verwerfung des Substrats, die auftritt, wenn das Substrat auf dem Fixierelements platziert wird, weiter erhöht. Wenn das SiC Substrat 10 eine Dicke von weniger oder gleich 550 μm hat, ist es daher vorzuziehen, die Anziehung der inneren Umfangsregion 11 zu beginnen, nachdem die Anziehung der äußeren Umfangsregion 12 begonnen wird, um das Auftreten einer Verwerfung des Substrats zu unterdrücken.
    • (9) In dem oben beschriebenen Verfahren zur Herstellung der Halbleitervorrichtung kann im Schritt zum Behandeln die Ionenimplantation auf dem Halbleitersubstrat (SiC Substrat 10) durchgeführt werden. Dadurch kann die Zeit der Ionenimplantationsbehandlung weiter verkürzt werden.
  • Es sollte angemerkt werden, dass der „Schritt zum Behandeln des Halbleitersubstrats” nicht auf den Fall begrenzt ist, wo eine Ionenimplantation durchgeführt wird, wobei zum Beispiel eine Schichtbildungsbehandlung für eine Oxidschicht, eine Nitritschicht, eine Metallschicht, eine Halbleiterschicht und dergleichen, eine Ätzbehandlung für eine Oxidschicht, eine Nitritschicht, eine Metallschicht, eine Halbleiterschicht und dergleichen, Veraschung wie die Entfernung organischer Substanzen, eine Glühbehandlung für die Wärmebehandlung oder dergleichen durchgeführt werden kann. Dadurch kann die Zeit für jede Behandlung verkürzt werden.
  • [Details von Ausführungsbeispielen der vorliegenden Erfindung]
  • Als nächstes werden spezielle Beispiele des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit den Ausführungsbeispielen der vorliegenden Erfindung nachfolgend mit Bezug auf die Zeichnungen beschrieben. In der vorliegenden Spezifikation wird eine individuelle Ebene durch () dargestellt, wobei eine Gruppenebene durch {} dargestellt wird. Zusätzlich soll ein negativer Index kristallographisch angezeigt werden, indem ein „–” (Strich) über eine Zahl getan wird, wird aber durch Legen des negativen Zeichens vor die Zahl in der vorliegenden Spezifikation angezeigt.
  • (Erstes Ausführungsbeispiel)
  • Als erstes wird ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einem ersten Ausführungsbeispiel als eine Ausführungsform der vorliegenden Erfindung beschrieben. Mit Bezug auf 1 wird zuerst als ein Schritt (S10) ein Halbleitersubstrat-Vorbereitungsschritt durchgeführt. In diesem Schritt (S10) erhält man mit Bezug auf 2 ein SiC Substrat 10 (Halbleitersubstrat) zum Beispiel durch Schneiden eines Rohblocks aus Siliziumkarbid (SiC) mit einem Polytyp von 4H (nicht dargestellt), um eine vorgegebene Dicke aufzuweisen. SiC Substrat 10 hat ein Hauptfläche 10a (die erste Hauptfläche), die eine (0001) Ebene (Siliziumebene) ist, und eine Hauptfläche 10b (die zweite Hauptfläche), die eine (000-1) Ebene (Karbonebene) gegenüber der Hauptfläche 10a ist.
  • Die Dicke vom SiC Substrat 10 ist kleiner oder gleich 550 μm, vorzugsweise kleine oder gleich 400 μm und besser kleiner oder gleich 300 μm. Der Durchmesser vom SiC Substrat 10 ist größer oder gleich 100 mm (größer oder gleich 4 Zoll) und vorzugsweise größer oder gleich 150 mm (größer oder gleich 6 Zoll).
  • SiC Substrat 10 hat eine Form, in der der Mittelteil davon vorstehend in der Dickenrichtung von der Hauptfläche 10a zur Hauptfläche 10b verworfen ist, wobei das Verwerfungsausmaß größer oder gleich der Dicke des Substrats ist. Es sollte angemerkt werden, dass das Verwerfungsausmaß vom SiC Substrat 10 durch eine Länge h1 zwischen dem höchsten Punkt und dem niedrigsten Punkt in der Dickenrichtung definiert wird.
  • Das in diesem Schritt (S10) vorbereitete Halbleitersubstrat ist nicht auf ein SiC Substrat 10 begrenzt, wobei ein anderes Halbleitersubstrat aus einem Wide Bandgap Halbleiter (Wide Bandgap – breite Bandlücke) (Halbleiter mit einer Bandlücke, größer als die von Silizium) vorbereitet werden kann. Beispiele des Wide Bandgap Halbleiters beinhalten Galliumnitrit (GaN), Diamant und dergleichen zusätzlich zum Siliziumkarbid.
  • Als nächstes wird als ein Schritt (S20) ein Halbleitersubstrat-Erwärmungsschritt durchgeführt. In diesem Schritt (S20) werden die unten beschriebenen Schritte (S21) bis (S23) in der Reihenfolge durchgeführt, wobei das SiC Substrat 10 auf der elektrostatischen Haltevorrichtung 20 fixiert und wärmebehandelt wird, bis seine Temperatur eine vorgegebene Behandlungstemperatur erreicht.
  • Als erstes wird als der Schritt (S21) ein Halbleitersubstrat-Platzierungsschritt durchgeführt. In diesem Schritt (S21) wird mit Bezug auf 3 das SiC Substrat 10 zum Beispiel in ein Ionenimplantationsgerät (nicht dargestellt) befördert und auf der Platzierungsfläche 23 der elektrostatischen Haltevorrichtung 20 platziert. Bei dieser Gelegenheit wird das SiC Substrat 10 auf der elektrostatischen Haltevorrichtung 20 in einem Status platziert, wo die Hauptfläche 10b der Anordnungsfläche 23 zugewandt ist. Dadurch wird das SiC Substrat 10 auf der Platzierungsfläche 23 in einem Status platziert, wo die innere Umfangsregion 11 mit der Platzierungsfläche 23 in Kontakt ist und die äußere Umfangsregion 12 von der Platzierungsfläche 23 entfernt ist.
  • Die elektrostatische Haltevorrichtung 20 wird zum Beispiel durch Anordnung einer Heizvorrichtung aus Karbon (nicht dargestellt) und elektrostatischer Anziehungselektroden (äußere Umfangsseiten-Anziehungselektrode 20A und innere Umfangsseiten-Anziehungselektrode 20B) innerhalb eines keramischen Basismaterials wie Bornitrit (p-BN) gebildet. Auf der Oberfläche des keramischen Basismaterials wird eine Beschichtung aus einem keramischen Material wie Bornitrit gebildet, wobei eine Glättungsbehandlung wie Polieren auf der Platzierungsfläche 23 durchgeführt wird, um die Adhäsion des Substrats zu verbessern. Die Heizvorrichtung und die elektrostatischen Anziehungselektroden sind mit einer Energiequelle (nicht dargestellt) verbunden. Dann kann durch Anlegen einer elektrischen Energie jeweils an die Heizvorrichtung und die elektrostatischen Anziehungselektroden das SiC Substrat 10 auf der Platzierungsfläche 23 durch eine elektrostatische Anziehungskraft fixiert werden und kann wärmebehandelt werden.
  • 4 bis 6 sind Draufsichten der elektrostatischen Haltevorrichtung 20 von über der Platzierungsfläche 23 aus gesehen. Mit Bezug auf 4 sind die innere Umfangsseiten-Anziehungselektrode 20B mit einer Kreisform und die äußere Umfangsseiten-Anziehungselektrode 20A mit einer Ringform und so angeordnet, dass sie die innere Umfangsseiten-Anziehungselektrode 20B umgibt, in der elektrostatischen Haltevorrichtung 20 angeordnet. Es können Spannungen mit der gleichen Polarität an die äußere Umfangsseiten-Anziehungselektrode 20A und die innere Umfangsseiten-Anziehungselektrode 20B anlegbar sein. Es sollte angemerkt werden, dass die Größen und die Positionen der inneren Umfangsseiten-Anziehungselektrode 20B und der äußeren Umfangsseiten-Anziehungselektrode 20A nicht auf jene in 4 veranschaulichten begrenzt sind. Zum Beispiel kann die innere Umfangsseiten-Anziehungselektrode 20B in einem Bereich der elektrostatischen Haltevorrichtung 20 angeordnet werden, der innerhalb eines Drittels des Radius der elektrostatischen Haltevorrichtung 20 von einem mittleren Teil aus davon liegt, wobei die äußere Umfangsseiten-Anziehungselektrode 20A in einem Bereich der elektrostatischen Haltevorrichtung 20 angeordnet sein kann, die sich radial außerhalb des Bereiches befindet, der innerhalb eines Drittels des Radius der elektrostatischen Haltevorrichtung von dem mittleren Teil aus davon liegt. Zusätzlich kann vom Standpunkt einer weiteren Verbesserung der Wirkung zum Anziehen vom SiC Substrat 10 durch die äußere Umfangsseiten-Anziehungselektrode 20A die innere Umfangsseiten-Anziehungselektrode 20B in einem Bereich der elektrostatischen Haltevorrichtung 20 angeordnet werden, der innerhalb von drei Vierteln des Radius der elektrostatischen Vorrichtung 20 von dem mittleren Teil aus davon liegt, wobei die äußere Umfangsseiten-Anziehungselektrode 20A in einem Bereich der elektrostatischen Haltevorrichtung 20 angeordnet sein kann, die sich radial außerhalb des Bereiches befindet, der innerhalb von drei Vierteln des Radius der elektrostatischen Haltevorrichtung 20 von einem mittleren Teil aus davon liegt.
  • Mit Bezug auf 5 kann die äußere Umfangsseiten-Anziehungselektrode 20A in eine Vielzahl von Elektroden (zum Beispiel vier Elektroden) in einer Umfangsrichtung unterteilt sein. In diesem Fall können Spannungen mit der gleichen Polarität auf benachbarte Elektroden anlegbar sein oder es können Spannungen mit unterschiedlichen Polaritäten auf die benachbarten Elektroden anlegbar sein. Zusätzlich können mit Bezug auf 6 jede der äußeren Umfangsseiten-Anziehungselektrode 20A und der inneren Umfangsseiten-Anziehungselektrode 20B in eine Vielzahl von Elektroden (zum Beispiel zwei Elektroden) in einer radialen Richtung unterteilt sein.
  • Als nächstes wird ein Aufspannschritt als die Schritte (S22) und (S23) durchgeführt. In diesem Schritt werden ein äußerer Umfangsseiten-Aufspannschritt (S22) und ein innerer Umfangsseiten-Aufspannschritt (S23) durchgeführt, wobei eine Zeitdifferenz dazwischen bereitgestellt wird, wie nachfolgend beschrieben wird. Als erstes wird in dem Schritt (S22) mit Bezug auf 7 eine vorgegebene Spannung an die äußere Umfangsseiten-Anziehungselektrode 20A angelegt, die an einem äußeren Umfangsteil 22 der elektrostatischen Haltevorrichtung 20 angeordnet ist. Dadurch wird, wie durch Pfeile in 7 angezeigt wird, eine elektrostatische Anziehungskraft zwischen der äußeren Umfangsregion 12 vom SiC Substrat 10 und dem äußeren Umfangsteil 22 der elektrostatischen Haltevorrichtung 20 erzeugt, wobei das SiC Substrat 10 fixiert wird.
  • Des Weiteren wird der Schritt (S23) zusammen mit dem oben beschriebenen Schritt (S22) durchgeführt. In diesem Schritt (S23) wird mit Bezug auf 8, nachdem der oben beschriebene äußere Umfangsseiten-Aufspannschritt (S22) begonnen wurde, eine vorgegebene Spannung an die innere Umfangsseiten-Anziehungselektrode 20B angelegt, die am inneren Umfangsteil 21 der elektrostatischen Haltevorrichtung 20 angeordnet ist. Dadurch wird, wie durch Pfeile in 8 angezeigt wird, eine elektrostatische Anziehungskraft zwischen der inneren Umfangsregion 11 vom SiC Substrat 10 und dem inneren Umfangsteil 21 der elektrostatischen Haltevorrichtung 20 zusätzlich zur elektrostatischen Anziehungskraft erzeugt, die durch die äußere Umfangsseiten-Anziehungselektrode 20A erzeugt wird, wobei das SiC Substrat 10 fixiert wird.
  • Hier wird der Zeitpunkt, an dem der innere Umfangsseiten-Aufspannschritt (S23) begonnen wird, nachdem der äußere Umfangsseiten-Aufspannschritt (S22) begonnen wird, mit Bezug auf 9 beschrieben. 9 ist eine Grafik, die zeitliche Änderungen einer Temperatur (A) der inneren Umfangsregion 11 und eine Temperatur (B) der äußeren Umfangsregion 12 vom SiC Substrat 10 in den Schritten (S22) und (S23) zeigt. In der Grafik von 9 stellt die Abszissenachse die Zeit dar, wobei die Ordinatenachse die Substrattemperatur darstellt. Zusätzlich stellt in der Grafik von 9 T0 einen Zeitpunkt dar, an dem das Anlegen der Spannung an die äußere Umfangsseiten-Anziehungselektrode 20A begonnen wird, wobei T1 einen Zeitpunkt darstellt, an dem das Anlegen der Spannung an die innere Umfangsseiten-Anziehungselektrode 20B begonnen wird.
  • Mit Bezug auf 9 wird das Anlegen einer Spannung an die innere Umfangsseiten-Anziehungselektrode 20B begonnen, nachdem die Temperatur vom SiC Substrat 10 an der äußeren Umfangsregion 12 die Temperatur T1 erreicht, die größer oder gleich 30% (vorzugsweise größer oder gleich 40%) der Wärmebehandlungstemperatur T0 im Halbleitersubstrat-Erwärmungsschritt (S20) ist. Hier betrifft die Temperatur der äußeren Umfangsregion 12 eine Temperatur einer Region, die sich radial innerhalb des äußeren Umfangs vom SiC Substrat 10 für einen Abstand befindet, der 20% des Radius vom SiC Substrat 10 beträgt. Diese Temperatur kann zum Beispiel mittels eines Kontakt-Temperatursensors mit einem Thermoelement oder eines Nichtkontakt-Temperatursensors mit einem Strahlungsthermometer gemessen werden. Des Weiteren kann die Temperatur der äußeren Umfangsregion 12 ein Wert sein, der an einem Messpunkt gemessen wird, oder kann ein Durchschnittswert von Werten sein, die an einer Vielzahl von Messpunkten gemessen werden. Darüber hinaus kann jede der Spannungen zur äußeren Umfangsseiten-Anziehungselektrode 20A und zur inneren Umfangsseiten-Anziehungselektrode 20B so angelegt werden, dass der Spannungswert allmählich ansteigt, oder kann so angelegt werden, dass der Spannungswert sofort auf einen Zielspannungswert ansteigt.
  • Mit Bezug auf 8 können in den Schritten (S22) und (S23) Spannungen mit unterschiedlichen Polaritäten an die äußere Umfangsseiten-Anziehungselektrode 20A und die innere Umfangsseiten-Anziehungselektrode 20B angelegt werden oder es können Spannungen mit der gleichen Polarität an die äußere Umfangsseiten-Anziehungselektrode 20A und die innere Umfangsseiten-Anziehungselektrode 20B angelegt werden. Des Weiteren können mit Bezug auf 5 in dem Fall, wo die äußere Umfangsseiten-Anziehungselektrode 20A in der Umfangsrichtung geteilt ist, Spannungen mit der gleichen Polarität an die jeweilige äußere Umfangsseiten-Anziehungselektrode 20A angelegt werden, oder es können Spannungen mit unterschiedlichen Polaritäten an benachbarte äußere Umfangsseiten-Anziehungselektroden 20A angelegt werden. Des Weiteren kann mit Bezug auf 6 in dem Fall, wo jede der äußeren Umfangsseiten-Anziehungselektrode 20A und der inneren Umfangsseiten-Anziehungselektrode 20B in eine Vielzahl von Elektroden in der radialen Richtung unterteilt ist, jeder des äußeren Umfangsseiten-Aufspannschrittes (S21) und des inneren Umfangsseiten-Aufspannschrittes (S22) in eine Vielzahl von Schritten weiter unterteilt und durchgeführt werden.
  • Durch Durchführen der oben beschriebenen Schritte (S21) bis (S23) wird das SiC Substrat 10 auf der Platzierungsfläche 23 der elektrostatischen Haltevorrichtung 20 fixiert. Dann wird das SiC Substrat 10 wärmebehandelt, bis seine Temperatur die vorgegebene Behandlungstemperatur erreicht.
  • Als nächstes wird als ein Schritt (S30) ein Ionenimplantationsschritt durchgeführt. In diesem Schritt (S30) wird mit Bezug auf 10 eine Ionenimplantation auf dem SiC Substrat 10 durchgeführt, der an der elektrostatischen Haltevorrichtung 20 fixiert ist, und wärmebehandelt, bis seine Temperatur die vorgegebene Behandlungstemperatur in dem oben beschriebenen Schritt (S20) erreicht. Spezieller wird zum Beispiel ein p-Fremdstoff wie Aluminium (Al) oder Bor (B) oder ein n-Fremdstoff wie Phosphor (P) in eine epiktaktische Wachstumsschicht (nicht dargestellt) vom SiC Substrat 10 (Pfeile in 10) implantiert. Dadurch wird eine p- oder n-Fremdstoffregion in der epiktaktischen Wachstumsschicht gebildet.
  • Als nächstes wird als ein Schritt (S40) ein Herausholschritt durchgeführt. In diesem Schritt (S40) werden zuerst die Polaritäten der an die äußere Umfangsseiten-Anziehungselektrode 20A und die innere Umfangsseiten-Anziehungselektrode 20B angelegten Spannungen umgekehrt, um die jeweiligen elektrostatischen Anziehungskräfte zu reduzieren. Dann wird, nachdem die Energieversorgung zu den Anziehungselektroden und zur Heizvorrichtung gestoppt wurde, das SiC Substrat 10 von der elektrostatischen Haltevorrichtung 20 herausgeholt.
  • Nachdem die oben beschriebenen Schritte (S10) bis (S40) beendet sind, werden ein Gate-Isolierfilm, eine Gate-Elektrode, ein Zwischenschicht-Isolierfilm, Source/Drain-Elektroden, Verdrahtung und dergleichen auf dem SiC Substrat 10 ausgebildet, wobei dadurch eine Halbleitervorrichtung wie ein MOSFET (Metal Oxide Semeconductor Field Effect Transistor – Metalloxid-Halbleiter-Feldeffekttransistor) fertiggestellt wird, wobei das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit dem vorliegenden Ausführungsbeispiel beendet ist. Es sollte angemerkt werden, dass das Verfahren zur Herstellung der oben beschriebenen Halbleitervorrichtung nicht auf den Prozess zur Herstellung eines MOSFET begrenzt ist, wobei es auch auf den Prozess zur Herstellung einer anderen Halbleitervorrichtung wie einer Diode oder einem IGBT (bipolarer Transistor mit isoliertem Gate – Insulated Gate Bipolar Transistor) zum Beispiel anwendbar ist.
  • (Zweites Ausführungsbeispiel)
  • Als nächstes wird ein Verfahren zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einem zweiten Ausführungsbeispiel als einer weiteren Ausführungsform der vorliegenden Erfindung beschrieben. Grundsätzlich wird das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit dem vorliegenden Ausführungsbeispiel durch die gleichen Schritte durchgeführt und weist den gleichen Effekt wie jene des oben beschriebenen Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit dem ersten Ausführungsbeispiel auf. Das Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit dem vorliegenden Ausführungsbeispiel unterscheidet sich jedoch von dem Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit dem ersten Ausführungsbeispiel in der Art zum Fixieren vom SiC Substrat 10 in einem Schritt (S20).
  • 11 zeigt eine planare Struktur der Unterdruck-Haltevorrichtung 30, die als ein Fixierelement im Schritt (S20) verwendet wird. Mit Bezug auf 11 hat die Unterdruck-Haltevorrichtung 30 eine Platzierungsfläche 30a zum Platzieren vom SiC Substrat 10 darauf, wobei die Platzierungsfläche 30a mit einer Vielzahl von Anziehungslöchern 30b bereitgestellt wird. Das SiC Substrat 10 wird auf der Platzierungsfläche 30a durch eine Unterdruck-Anziehungskraft durch die Anziehungslöcher 30b fixiert. Des Weiteren ist die Unterdruck-Haltevorrichtung 30 außerdem mit einer äußeren Umfangsseiten-Anziehungsregion 33 und einer inneren Umfangsseiten-Anziehungsregion 34 versehen. In diesen Regionen können Unterdruck-Anziehungskräfte zu Zeitpunkten erzeugt werden, die sich voneinander unterscheiden.
  • Mit Bezug auf 12 wird zuerst in einem Schritt (S21) das SiC Substrat 10 auf der Platzierungsfläche 30a der Unterdruck-Haltevorrichtung 30 platziert. Als Nächstes wird in einem Schritt (S22) mit Bezug auf 13 eine Unterdruck-Anziehungskraft zwischen der Unterdruck-Haltevorrichtung 30 und dem SiC Substrat 10 an der äußeren Umfangsseiten-Anziehungsregion 33 der Unterdruck-Haltevorrichtung 30 erzeugt. Dadurch wird, wie durch Pfeile in 13 angezeigt wird, eine Unterdruck-Anziehungskraft zwischen der äußeren Umfangsregion 12 vom SiC Substrat 10 und dem äußeren Umfangsteil 32 der Unterdruck-Haltevorrichtung 30 erzeugt, wobei das SiC Substrat 10 fixiert wird.
  • Des Weiteren wird ein Schritt (S23) zusammen mit dem oben beschriebenen Schritt (S22) durchgeführt. In diesem Schritt (S23) wird mit Bezug auf 14, nachdem der oben beschriebene Schritt (S22) begonnen wurde, eine Unterdruck-Anziehungskraft zwischen der Unterdruck-Haltevorrichtung 30 und dem SiC Substrat 10 an der inneren Umfangsseiten-Anziehungsregion 34 der Unterdruck-Haltevorrichtung 30 erzeugt. Dadurch wird; wie durch Pfeile in 14 angezeigt wird, eine Unterdruck-Anziehungskraft zwischen der inneren Umfangsregion 11 vom SiC Substrat 10 und einem inneren Umfangsteil 31 der Unterdruck-Haltevorrichtung 30 zusätzlich zur Unterdruck-Anziehungskraft an der äußeren Umfangsseiten-Anziehungsregion 33 erzeugt, wobei das SiC Substrat 10 fixiert wird. Damit wird in dem vorliegenden Ausführungsbeispiel das SiC Substrat 10 auf der Platzierungsfläche 30a der Unterdruck-Haltevorrichtung 30 durch die Unterdruck-Anziehungskräfte fixiert und wird wärmebehandelt, bis seine Temperatur eine vorgegebene Behandlungstemperatur erreicht.
  • Es sollte selbstverständlich sein, dass die hier offenbarten Ausführungsbeispiele nur veranschaulichend und in jeder Hinsicht nicht einschränkend sind. Der Umfang der vorliegenden Erfindung wird eher durch den Umfang der Ansprüche als die obige Beschreibung definiert und soll alle beliebigen Modifikationen innerhalb des Umfangs und der Bedeutung einschließen, die zum Umfang der Ansprüche äquivalent sind.
  • INDUSTRIELLE ANWENDBARKEIT
  • Das Verfahren zur Herstellung der Halbleitervorrichtung in einer Ausführungsform der vorliegenden Erfindung ist besonders vorteilhaft anwendbar auf ein Verfahren zur Herstellung einer Halbleitervorrichtung, für die es erforderlich ist, Zeit für die Wärmebehandlung eines Halbleitersubstrats weiter zu verkürzen.
  • BEZUGSZEICHENLISTE
    • 10: Siliziumkarbid (SiC) Substrat; 10a, 10b: Hauptfläche; 11: innere Umfangsregion; 12: äußere Umfangsregion; 20: elektrostatische Haltevorrichtung; 20A: äußere Umfangsseiten-Anziehungselektrode; 20B: innere Umfangsseiten-Anziehungselektrode; 23, 30a: Platzierungsfläche; 21, 31: innerer Umfangsteil; 22, 32: äußerer Umfangsteil; 30: Unterdruck-Haltevorrichtung; 30b: Anziehungslöcher; 33: äußere Umfangsseiten-Anziehungsregion; 34: innere Umfangsseiten Anziehungsregion; h1: Länge.

Claims (9)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das umfasst: einen Schritt zum Vorbereiten eines Halbleitersubstrats; einen Erwärmungsschritt zum Fixieren des Halbleitersubstrats auf einem Fixierelement und zur Wärmebehandlung des Halbleitersubstrats; und einen Schritt zum Behandeln des auf dem Fixierelement fixierten und wärmebehandelten Halbleitersubstrats, wobei der Erwärmungsschritt einen äußeren Umfangsseiten-Aufspannschritt, der eine Anziehungskraft zwischen der äußeren Umfangsregion des Halbleitersubstrats und einem äußeren Umfangsteil des Fixierelements erzeugt, wobei der äußere Umfangsteil der äußeren Umfangsregion zugewandt ist, und einen inneren Umfangsseiten-Aufspannschritt aufweist, der begonnen wird, nachdem der äußere Umfangsseiten-Aufspannschritt begonnen wird, und eine Anziehungskraft zwischen einer inneren Umfangsregion des Halbleitersubstrats und einem inneren Umfangsteil des Fixierelements erzeugt, wobei der innere Umfangsteil der inneren Umfangsregion zugewandt ist.
  2. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1, wobei der innere Umfangsseiten-Aufspannschritt begonnen wird, nachdem eine Temperatur des Halbleitersubstrats an der äußeren Umfangsregion eine Temperatur erreicht, die höher oder gleich 30% der Wärmebehandlungstemperatur im Erwärmungsschritt beträgt.
  3. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, wobei in dem Schritt zum Vorbereiten das Halbleitersubstrat, das aus Siliziumkarbid besteht und eine erste Hauptfläche mit einer (0001) Ebene und eine zweite Hauptfläche mit einer (000-1) Ebene hat, vorbereitet wird, und in dem Erwärmungsschritt das Halbleitersubstrat auf dem Fixierelement in einem Status fixiert wird, wo die zweite Hauptfläche dem Fixierelement zugewandt ist.
  4. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Fixierelement eine elektrostatische Haltevorrichtung aufweist, die eine elektrostatische Anziehungskraft zwischen der elektrostatischen Haltevorrichtung und dem Halbleitersubstrat erzeugt und das Halbleitersubstrat fixiert.
  5. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 4, wobei in dem äußeren Umfangsseiten-Aufspannschritt eine elektrostatische Anziehungskraft zwischen der äußeren Umfangsregion und dem äußeren Umfangsteil der elektrostatischen Haltevorrichtung erzeugt wird, indem eine Spannung an die äußere Umfangsseiten-Anziehungselektrode angelegt wird, die am äußeren Umfangsteil angeordnet ist, in dem inneren Umfangsseiten-Aufspannschritt eine elektrostatische Anziehungskraft zwischen der inneren Umfangsregion und dem inneren Umfangsteil der elektrostatischen Haltevorrichtung erzeugt wird, indem eine Spannung an einer inneren Umfangsseiten-Anziehungselektrode angelegt wird, die an dem inneren Umfangsteil angeordnet ist, und die Spannungen, die an die äußere Umfangsseiten-Anziehungselektrode und die innere Umfangsseiten-Anziehungselektrode angelegt werden, unterschiedliche Polaritäten haben.
  6. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Fixierelement eine Unterdruck-Haltevorrichtung aufweist, die eine Unterdruck-Anziehungskraft zwischen der Unterdruck-Haltevorrichtung und dem Halbleitersubstrat erzeugt und das Halbleitersubstrat fixiert.
  7. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei in dem Schritt zum Vorbereiten das Halbleitersubstrat mit einem Durchmesser größer oder gleich 100 mm vorbereitet wird.
  8. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei in dem Schritt zum Vorbereiten das Halbleitersubstrat mit einer Dicke von weniger oder gleich 550 μm vorbereitet wird.
  9. Verfahren zur Herstellung der Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei in dem Schritt zum Behandeln eine Ionenimplantation auf dem Halbleitersubstrat durchgeführt wird.
DE112015002243.0T 2014-05-13 2015-03-25 Verfahren zur Herstellung einer Halbleitervorrichtung Withdrawn DE112015002243T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-099562 2014-05-13
JP2014099562A JP6212434B2 (ja) 2014-05-13 2014-05-13 半導体装置の製造方法
PCT/JP2015/059080 WO2015174143A1 (ja) 2014-05-13 2015-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015002243T5 true DE112015002243T5 (de) 2017-02-23

Family

ID=54479688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002243.0T Withdrawn DE112015002243T5 (de) 2014-05-13 2015-03-25 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9831080B2 (de)
JP (1) JP6212434B2 (de)
CN (1) CN106415815B (de)
DE (1) DE112015002243T5 (de)
WO (1) WO2015174143A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716006B2 (en) * 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
JP6996251B2 (ja) * 2017-11-22 2022-01-17 大日本印刷株式会社 基板保持装置及びパターン形成装置
JP7101029B2 (ja) * 2018-04-12 2022-07-14 東京エレクトロン株式会社 静電チャック、基板処理装置、及び、基板保持方法
KR102639158B1 (ko) 2019-07-23 2024-02-22 삼성전자주식회사 웨이퍼 처리 장치 및 이를 이용한 웨이퍼 처리 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127935A (ja) * 1983-12-14 1985-07-08 Fujitsu Ltd ウエハ−チヤツク
JPH1086085A (ja) * 1996-09-19 1998-04-07 Dainippon Screen Mfg Co Ltd 基板吸着装置および基板吸着方法
JP4330737B2 (ja) 1999-11-24 2009-09-16 株式会社アルバック 真空処理方法
JP2006005095A (ja) * 2004-06-16 2006-01-05 Ngk Insulators Ltd 基板加熱装置とその製造方法
TW201005825A (en) * 2008-05-30 2010-02-01 Panasonic Corp Plasma processing apparatus and method
US8336188B2 (en) * 2008-07-17 2012-12-25 Formfactor, Inc. Thin wafer chuck
US7957118B2 (en) * 2009-04-30 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-zone electrostatic chuck and chucking method
JP5665679B2 (ja) * 2011-07-14 2015-02-04 住友重機械工業株式会社 不純物導入層形成装置及び静電チャック保護方法
CN103065997B (zh) * 2011-10-19 2015-08-05 中芯国际集成电路制造(上海)有限公司 晶圆承载设备及晶圆承载的方法
JP5382103B2 (ja) * 2011-12-19 2014-01-08 富士通セミコンダクター株式会社 基板検知方法
JP5868228B2 (ja) * 2012-03-12 2016-02-24 住友重機械工業株式会社 基板保持装置及び基板保持方法
KR20130136794A (ko) * 2012-06-05 2013-12-13 삼성전자주식회사 반도체 테스트 장비 및 이를 이용한 반도체 소자 테스트 방법

Also Published As

Publication number Publication date
JP2015216307A (ja) 2015-12-03
CN106415815B (zh) 2019-06-07
JP6212434B2 (ja) 2017-10-11
US9831080B2 (en) 2017-11-28
CN106415815A (zh) 2017-02-15
US20170076934A1 (en) 2017-03-16
WO2015174143A1 (ja) 2015-11-19

Similar Documents

Publication Publication Date Title
DE112013004533B4 (de) Siliziumkarbid-Halbleitereinrichtung mit Sperrschicht-Schottky-Diode
DE112013004981B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE112015002243T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102010016371B4 (de) Halbleitervorrichtung
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102006042026A1 (de) Vorrichtung zum Halten eines Substrats
DE112017002352T5 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102008017065A1 (de) SiC-Halbleitervorrichtung mit Außenumfangsstruktur
DE112013004019T5 (de) Siliciumcarbid-Halbleitervorrichtung
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102015115914A1 (de) Waferanordnung und Verfahren für die Bearbeitung eines Wafers
DE102011083441A1 (de) Halbleitervorrichtung mit Sperrschichtfeldeffekttransistor und Verfahren zum Herstellen derselben
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102008025733A1 (de) Verfahren zum Herstellen eines Halbleiterkörpers
DE112017002912T5 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit.
DE112015006023T5 (de) Siliziumkarbidsubstrat und Verfahren zur Herstellung eines Siliziumkarbidsubstrats
DE112016000831T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE112016004331T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee