CN105990440B - 半导体器件结构的结构和形成方法 - Google Patents

半导体器件结构的结构和形成方法 Download PDF

Info

Publication number
CN105990440B
CN105990440B CN201510782454.3A CN201510782454A CN105990440B CN 105990440 B CN105990440 B CN 105990440B CN 201510782454 A CN201510782454 A CN 201510782454A CN 105990440 B CN105990440 B CN 105990440B
Authority
CN
China
Prior art keywords
cladding element
source
semiconductor device
drain structures
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510782454.3A
Other languages
English (en)
Other versions
CN105990440A (zh
Inventor
巫幸晃
陈键贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105990440A publication Critical patent/CN105990440A/zh
Application granted granted Critical
Publication of CN105990440B publication Critical patent/CN105990440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件具有顶面和侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。

Description

半导体器件结构的结构和形成方法
技术领域
本发明涉及半导体器件结构的结构和形成方法。
背景技术
半导体集成电路(IC)工业经历了快速增长。IC材料和设计中的技术进步已经产生了几代IC。每代都比前一代具有更小且更为复杂的电路。然而，这些进步增加了加工和制造IC的复杂程度。
在IC的发展过程中，通常功能密度(即，每芯片面积的互连器件的数量)增加而几何尺寸(即，使用制造工艺可以产生的最小组件(或线))减小。通常，这种按比例缩小工艺通过增加生产效率和降低相关成本来提供益处。
然而，由于部件尺寸的持续减小，制造工艺将变得更加难以实施。因此，形成具有越来越小的尺寸的可靠半导体器件是一个挑战。
发明内容
为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种半导体器件结构，包括：栅极堆叠件，位于半导体衬底上方；源极/漏极结构，邻近所述栅极堆叠件；以及覆盖元件，位于所述源极/漏极结构上方，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从约0.125至约1的范围内。
根据本发明的另一些实施例，提供了一种半导体器件结构，包括：栅极堆叠件，位于半导体衬底上方；源极/漏极结构，邻近所述栅极堆叠件；以及覆盖元件，位于所述源极/漏极结构上方，其中：所述覆盖元件的第一厚度基本等于所述覆盖元件的顶面与所述源极/漏极结构的顶面之间的距离，所述覆盖元件的第二厚度基本等于所述覆盖元件的侧面与所述源极/漏极结构的侧面之间的距离，并且所述第一厚度与所述第二厚度的比率在从约0.8至约1.2的范围内。
根据本发明的又一些实施例，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成栅极堆叠件；邻近所述栅极堆叠件形成源极/漏极结构；以及在所述源极/漏极结构上方形成覆盖元件，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从约0.125至约1的范围内。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1A至图1E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。
图2A至图2E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。
图3是根据一些实施例的用于形成半导体器件结构的工艺室的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，本文可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括使用或操作中的器件的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间关系描述符可以同样地作出相应的解释。
描述了本发明的一些实施例。图1A至图1E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。图2A至图2E是根据一些实施例的用于形成半导体器件结构的工艺的各个阶段的截面图。在一些实施例中，图2A至图2E是沿着图1A中的线I-I截取的用于形成半导体器件结构的工艺的截面图。可以在图1A至图1E和/或图2A至图2E中描述的阶段之间、期间和/或后之后提供附加的操作。对于不同的实施例，可以替换或消除一些描述的阶段。额外的特征可以添加到半导体器件结构中。对于不同的实施例，可以替换或消除下文描述的一些特征。
如图1A和图2A所示，提供半导体衬底100。在一些实施例中，半导体衬底100是诸如半导体晶圆的块状半导体衬底。例如，半导体衬底100是硅晶圆。半导体衬底100可以包括硅或诸如锗的其他元素半导体材料。在一些其他的实施例中，半导体衬底100包括化合物半导体。化合物半导体可以包括砷化镓、碳化硅、砷化铟、磷化铟、另一合适的化合物半导体或它们的组合。
在一些实施例中，半导体衬底100包括绝缘体上半导体(SOI)衬底。可以使用注氧隔离(SIMOX)工艺、晶圆接合工艺、另一可适用的方法或它们的组合来制造SOI衬底。在一些实施例中，半导体衬底100包括鳍部结构。
如图1A和图2A所示，根据一些实施例，在半导体衬底100中形成隔离部件102。隔离部件102用于限定和/或电隔离在半导体衬底100中和/或上形成的各个器件元件。在一些实施例中，隔离部件102包括浅沟槽隔离(STI)部件、硅的局部氧化(LOCOS)部件、另一合适的隔离部件或它们的组合。在一些实施例中，隔离部件102可以由介电材料制成。介电材料可以包括氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃(FSG)、低K介电材料、另一合适的材料或它们的组合。
如图1A所示，根据一些实施例，在半导体衬底100上方形成包括栅极堆叠件108的栅极堆叠件。在一些实施例中，栅极堆叠件108包括栅极介电层104和栅电极106。在一些实施例中，栅极堆叠件108还包括位于栅电极106上的硬掩模(未示出)。硬掩模可以用作栅电极106的形成期间的蚀刻掩模。在一些实施例中，栅极堆叠件108是SRAM器件的部分。
在一些实施例中，栅极介电层104由以下材料制成：氧化硅、氮化硅、氮氧化硅、具有高介电常数(高K)的介电材料、另一合适的介电材料或它们的组合。高K介电材料的实例包括氧化铪、氧化锆、氧化铝、二氧化铪-氧化铝合金、氧化硅铪、氮氧化硅铪、氧化钽铪、氧化钛铪、氧化锆铪、另一合适的高K材料或它们的组合。在一些实施例中，栅极介电层104是在随后的栅极替换工艺中将被去除的伪栅极介电层。例如，伪栅极介电层是氧化硅层。
在一些实施例中，栅电极106包括多晶硅、金属材料、另一合适的导电材料或它们的组合。在一些实施例中，栅电极106是伪栅电极并且将被诸如金属材料的另一导电材料替换。例如，伪栅电极层由多晶硅制成。
在一些实施例中，在半导体衬底100上方沉积栅极介电材料层、栅电极层和硬掩模层。可以使用化学汽相沉积(CVD)工艺、原子层沉积(ALD)工艺、物理汽相沉积(PVD)工艺、另一可适用的工艺或它们的组合来沉积栅极介电材料层、栅电极层和硬掩模层中的每个。之后，实施光刻工艺和蚀刻工艺来图案化硬掩模层，以形成硬掩模。之后穿过通过由硬掩模限定的开口来蚀刻栅极介电材料层和栅电极层。结果，形成包括栅极堆叠件108的多个栅极堆叠件。
在一些实施例中，如图1A所示，在栅极堆叠件108的侧壁上方形成间隔件元件110。间隔件元件110可以由以下材料制成：氮化硅、氮氧化硅、碳化硅、碳氮化硅、另一合适的材料或它们的组合。在一些实施例中，在半导体衬底100和栅极堆叠件108上方沉积间隔件材料层。之后，实施各向异性蚀刻工艺，以部分地去除间隔件材料层。结果，间隔件材料层的剩余的部分形成间隔件元件110。
如图1B和图2B所示，根据一些实施例，在半导体衬底100中形成凹槽112。凹槽112用于包含随后将形成的源极/漏极结构。在一些实施例中，凹槽112位于半导体衬底100中并且邻近栅极堆叠件。如图1B所示，在一些实施例中，凹槽112中的每个在相应的栅极堆叠件(诸如栅极堆叠件108)的相应的沟道区域下横向延伸。
在一些实施例中，一次或多次蚀刻操作用于形成凹槽112。在凹槽112的形成期间，栅极堆叠件108和间隔件元件110可以用作蚀刻掩模。在一些实施例中，凹槽112的形成包括：实施各向异性蚀刻，以蚀刻至半导体衬底100内。之后，通过将半导体衬底100浸入蚀刻溶液内来实施湿蚀刻。结果，形成凹槽112。
如图1C和图2C所示，根据一些实施例，在凹槽112中形成包括源极/漏极结构116A和116B的源极/漏极结构。在一些实施例中，源极/漏极结构116B是另一晶体管的而不是图1C中示出的晶体管的源极/漏极区。源极/漏极结构116A和116B可以用作应力源以用于向沟道区域提供应力或应变，以提高载流子迁移率。
在一些实施例中，源极/漏极结构116A和116B是p型区域。例如，源极/漏极结构116A和116B可以包括外延生长的硅锗。在一些实施例中，通过使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD(UHV-CVD)工艺)、分子束外延工艺、另一合适的工艺或它们的组合来形成源极/漏极结构116A和116B。在一些实施例中，源极/漏极结构116A和116B掺杂有一种或多种合适的掺杂剂。例如，源极/漏极结构116A和116B是掺杂有硼(B)或另一合适的掺杂剂的SiGe源极/漏极部件。
在一些实施例中，在源极/漏极结构116A和116B的外延生长期间原位掺杂该源极/漏极结构。在一些其他的实施例中，在源极/漏极结构116A和116B的生长期间不掺杂源极/漏极结构116A和116B。而是，在源极/漏极结构116A和116B形成之后，在随后的工艺中掺杂源极/漏极结构116A和116B。在一些实施例中，通过使用离子注入工艺、等离子体浸没离子注入工艺、气体和/或固体源扩散工艺、另一可适用的工艺或它们的组合来实现掺杂。在一些实施例中，还将源极/漏极结构116A和116B暴露于一次或多次退火工艺，以激活掺杂剂。例如，使用快速热退火工艺。
在一些实施例中，如图1C和图2C所示，源极/漏极结构116A和116B中的每个都包括下部114A和上部114B。在一些实施例中，下部114A和上部114B的组分彼此不同。在一些实施例中，下部114A和上部114B都包括硅锗。然而，下部114A和上部114B的组分不完全相同。在一些实施例中，上部114B中的锗的原子浓度大于下部114A中的锗的原子浓度。
图3是根据一些实施例的用于形成半导体器件结构而使用的工艺室的截面图。在一些实施例中，在同一工艺室300中原位外延生长下部114A和上部114B。在一些实施例中，使用气体混合物形成源极/漏极结构116A和116B。在一些实施例中，使用含硅气体和含锗气体形成源极/漏极结构116A和116B。在一些实施例中，含硅气体包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、另一合适的气体或它们的组合。在一些实施例中，含锗气体包括锗烷(GeH4)或另一合适的气体。在一些实施例中，使用包括锗和DCS的气体混合物以用于生长下部114A。之后，增大锗的气流，以继续生长上部114B。
如图1D和图2D所示，根据一些实施例，在源极/漏极结构116A和116B上方分别形成包括覆盖元件118A和118B的覆盖元件。覆盖元件118A和118B可以用于保护该覆盖元件下的源极/漏极结构。覆盖元件118A和118B也可以用于形成金属硅化物部件，以增强源极/漏极结构与其他导电元件之间的电连接。在一些实施例中，源极/漏极结构116A和116B分别与覆盖元件118A和118B直接接触。
在一些实施例中，覆盖元件118A和118B包括硅、硅锗或它们的组合。在一些实施例中，下部114A中的锗的原子浓度大于覆盖元件118A或118B中的锗的原子浓度。在一些实施例中，覆盖元件118A和118B基本不包含锗。
在一些实施例中，使用选择性外延生长(SEG)工艺、CVD工艺(例如，汽相外延(VPE)工艺、低压化学汽相沉积(LPCVD)工艺和/或超高真空CVD(UHV-CVD)工艺)、分子束外延工艺、另一可适用的工艺或它们的组合来形成覆盖元件118A和118B。在一些实施例中，在生长源极/漏极结构116A和116B的同一工艺室300中原位形成覆盖元件118A和118B。
在一些实施例中，微调用于形成覆盖元件118A和118B的工艺条件，以确保覆盖元件118A和118B具有期望的轮廓。如图2D所示，覆盖元件118A和118B以距离d彼此分离。在一些实施例中，距离d是覆盖元件118A与118B之间的最短距离。在一些实施例中，距离d约大于24nm，以确保覆盖元件118A与118B以及该覆盖元件下的源极/漏极结构116A与116B之间不形成短路。
在一些实施例中，用于形成覆盖元件118A和118B的气体混合物包括沉积气体和蚀刻气体。在一些实施例中，沉积气体包括含锗气体和含硅气体。在一些实施例中，含锗气体包括锗烷(GeH4)。在一些实施例中，含硅气体包括二氯硅烷(DCS)、硅烷(SiH4)、甲基硅烷(SiCH6)、另一合适的气体或它们的组合。例如，沉积气体包括锗烷(GeH4)和二氯硅烷(DCS)。在一些其他的实施例中，不使用含锗气体。在这种情况下，覆盖元件118A和118B基本不包括锗。在一些实施例中，蚀刻气体包括含卤素气体。在一些实施例中，蚀刻气体包括HCl、HF、Cl2、另一合适的蚀刻气体或它们的组合。
在一些实施例中，微调蚀刻气体的量，以确保覆盖元件118A和118B具有期望的轮廓。在一些实施例中，将蚀刻气体与沉积气体的体积浓度比率设置在从约0.6至约1的范围内。在一些实施例中，蚀刻气体与沉积气体的流速比率设置在从约0.6至约1的范围内。在一些实施例中，用于形成覆盖元件118A和118B的气体混合物包括HCl气体和DCS气体。HCl气体与DCS气体的体积浓度比率(或流速比率)可以在从约0.6至约1的范围内。
在一些情况下，如果蚀刻气体与沉积气体的体积浓度比率(或流速比率)约大于1，则蚀刻速率可能太快，从而使得覆盖元件118A和118B可能不具有足够的厚度。结果，在随后的工艺期间，覆盖元件118A和118B可能不能够保护该覆盖元件下的源极/漏极结构116A和116B。在一些其他的情况下，如果蚀刻气体与沉积气体的体积浓度比率(或流速比率)约小于0.6，则蚀刻速率可能太慢。结果，覆盖元件118A和118B可能生长的太快以至于大于期望的宽度。因此覆盖元件118A与118B之间的距离d可能太小。可能在覆盖元件118A与118B以及该覆盖元件下的源极/漏极结构116A与116B之间形成短路。
如图2D所示，覆盖元件118A和118B的每个都具有顶面(或顶平面)119t。在一些实施例中，顶面119t基本平行于源极/漏极结构116A或116B的顶面117t。如图2D中所示，覆盖元件118A和118B的每个都具有侧面(或侧平面)119s。在一些实施例中，侧面119s基本平行于源极/漏极结构116A或116B的侧面117s。在一些实施例中，顶面119t的表面定向是{311}。在一些实施例中，覆盖元件的侧面的表面定向是{111}。通过增加用于形成覆盖元件118A和118B的气体混合物中的蚀刻气体的量，可以延迟晶面{111}的生长。因此，根据一些实施例，形成具有表面定向为{311}的较大的顶面。提供较大的接触件接合面积。即使获得较大的接触件接合面积，也不会减小隔离部件102之间的有源区域面积。改进了半导体器件结构的性能。
如图2D所示，顶面119t和侧面119s分别具有宽度W1和W2。如以上所述，可以通过增加蚀刻气体的量来延迟晶面{111}的生长。因此获得作为宽度的宽度W1。在一些实施例中，顶面119t与侧面119s的宽度比率(W1/W2)在从约0.125至约1的范围内。
在一些情况下，如果宽度比率(W1/W2)约小于0.125，则宽度W1可能太小。结果，接触件接合窗口是不足够的，这可能导致性能的退化。在宽度比率(W1/W2)约大于1的一些其他情况下，即使宽度W1很大，但是覆盖元件118A和118B的厚度可能是不足够的。在一些情况下，两个相邻的覆盖元件可以彼此接触，这可能导致短路问题。
在一些实施例中，覆盖元件118A与118B之间的最短距离d与覆盖元件118A或118B的顶面119t的宽度W1的比率(d/W1)在从约0.6至约0.8的范围内。在一些情况下，如果比率(d/W1)约小于0.6，则距离d可能太小。可能在覆盖元件118A与118B之间形成短路。在一些其他的情况下，如果比率(d/W1)约大于0.8，则宽度W1可能太小。接触件接合面积可能是不足够的。
如图2D所示，覆盖元件118A和118B的每个都具有第一厚度T1和第二厚度T2。如图2D所示，厚度T1基本等于顶面119t与117t之间的距离。如图2D所示，厚度T2基本等于侧面119s与117s之间的距离。在一些实施例中，第一厚度T1与第二厚度T2的比率(T1/T2)在从约0.8至约1.2的范围内。在一些实施例中，第一厚度T1和第二厚度T2基本相同。
在一些情况下，如果比率(T1/T2)约小于0.8，则厚度T1可能太小。覆盖元件118A和118B可能太薄。薄的覆盖元件118A和118B可能不能够在随后的工艺期间(诸如硅化工艺和/或接触件形成工艺)保护源极/漏极结构不被损坏。厚度T2可能太大，从而使得可能在覆盖元件118A与118B之间形成短路。在一些其他的情况下，如果比率(T1/T2)约大于1.2，则厚度T1可能太大，也会对随后的工艺产生负面影响。
之后，如图1E和2E所示，根据一些实施例，对覆盖元件118A和118B实施硅化(自对准硅化)工艺，以形成金属硅化物部件120A和120B。在一些实施例中，在硅化工艺之后，覆盖元件118A和118B的上部转变为金属硅化物部件。在一些其他的实施例中，覆盖元件118A和118B完全转变为金属硅化物部件。在这些情况下，金属硅化物部件用作源极/漏极结构116A和116B上的覆盖元件。在一些其他的实施例中，覆盖元件中的每个都包括由金属硅化物制成的上部和由硅或硅锗制成的下部。
在一些实施例中，在如图1D或图2D中示出的结构上沉积金属膜。金属膜与覆盖元件118A和118B直接接触。可以使用CVD工艺、PVD工艺、电镀工艺、化学镀工艺、另一可适用的工艺或它们的组合来沉积金属膜。然后进行热操作，以开始沉积的金属膜与覆盖元件118A和118B的暴露表面之间的反应。结果，形成金属硅化物部件120A和120B。然后，例如，通过使用蚀刻工艺来去除沉积的金属膜的未反应的部分。尤其是在较小的几何尺寸中，金属硅化物部件120A和120B具有比非硅化的区域低的电阻。
沉积的金属膜的材料可以包括镍。因此，可以形成包括Ni2Si、NiSi2、NiSi和/或它们的组合的硅化镍区域。其他合适的金属材料(诸如钴(Co)、镍(Ni)、铂(Pt)、钛(Ti)、镱(Yb)、钼(Mo)、饵(Er)和/或它们的组合)也可以用于形成金属硅化物区域。
之后，根据一些实施例，实施栅极替换工艺，以利用金属栅极堆叠件来替换包括栅极堆叠件108的栅极堆叠件。在一些实施例中，在图1E或图2E中示出的结构上方沉积介电层。介电层用作层间介电层。根据一些实施例，对介电层实施平坦化工艺，以减薄介电层直到暴露栅电极106。平坦化工艺可以包括化学机械抛光(CMP)工艺、研磨工艺、蚀刻工艺、另一可适用的工艺或它们的组合。
在一些实施例中，去除栅电极106和栅极介电层104，以形成凹槽。一次或多次蚀刻工艺可以用于形成凹槽。之后，根据一些实施例，在凹槽中形成金属栅极堆叠件。在一些实施例中，金属栅极堆叠件的每个都包括栅极介电层、功函层和栅电极层。
本发明的实施例在源极/漏极结构上方形成覆盖元件。微调工艺条件，以确保覆盖元件具有期望的轮廓。例如，更多的蚀刻气体用于控制覆盖元件的生长。覆盖元件中的每个都具有宽的顶面，以提供较大的接触件接合面积。增大了两个邻近的覆盖元件之间的横向距离。因此，阻止了在覆盖元件以及该覆盖元件下的源极/漏极结构之间的短路的发生。改进了半导体器件结构的性能和可靠性。
根据一些实施例，提供了一种半导体器件结构。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件具有顶面和与源极/漏极结构的侧面基本平行的侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。
根据一些实施例，提供一种半导体器件结构。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件的第一厚度基本等于覆盖元件的顶面与源极/漏极结构的顶面之间的距离。覆盖元件的第二厚度基本等于覆盖元件的侧面与源极/漏极结构的侧面之间的距离。第一厚度与第二厚度的比率在从约0.8至约1.2的范围内。
根据一些实施例，提供了一种用于形成半导体器件结构的方法。方法包括：在半导体衬底上方形成栅极堆叠件；以及邻近栅极堆叠件形成源极/漏极结构。方法还包括：在源极/漏极结构上方形成覆盖元件。覆盖元件具有顶面和侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。
上面概述了若干实施例的部件，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种半导体器件结构，包括：栅极堆叠件，位于半导体衬底上方；源极/漏极结构，邻近所述栅极堆叠件；以及覆盖元件，位于所述源极/漏极结构上方，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从约0.125至约1的范围内。
在上述半导体器件结构中，其中，所述覆盖元件的所述顶面基本平行于所述源极/漏极结构的顶面，以及所述覆盖元件的所述侧面基本平行于所述源极/漏极结构的侧面。
在上述半导体器件结构中，其中：所述覆盖元件的第一厚度基本等于所述覆盖元件的所述顶面与所述源极/漏极结构的顶面之间的距离，所述覆盖元件的第二厚度基本等于所述覆盖元件的所述侧面与所述源极/漏极结构的侧面之间的距离，以及所述第一厚度与所述第二厚度的比率在从约0.8至约1.2的范围内。
在上述半导体器件结构中，其中，所述覆盖元件包括硅、硅锗或它们的组合。
在上述半导体器件结构中，其中，所述覆盖元件的所述顶面的表面定向是{311}，并且所述覆盖元件的所述侧面的表面定向是{111}。
在上述半导体器件结构中，其中，所述源极/漏极结构与所述覆盖元件直接接触。
在上述半导体器件结构中，其中，所述源极/漏极结构包括下部和位于所述下部与所述覆盖元件之间的上部，并且所述下部和所述上部的组分不同。
在上述半导体器件结构中，其中，所述源极/漏极结构包括下部和位于所述下部与所述覆盖元件之间的上部，并且所述下部和所述上部的组分不同；其中，所述上部中的锗的原子浓度大于所述下部中的锗的原子浓度。
在上述半导体器件结构中，其中，所述源极/漏极结构包括下部和位于所述下部与所述覆盖元件之间的上部，并且所述下部和所述上部的组分不同；其中，所述上部中的锗的原子浓度大于所述下部中的锗的原子浓度；其中，所述下部中的锗的原子浓度大于所述覆盖元件中的锗的原子浓度。
在上述半导体器件结构中，还包括：第二源极/漏极结构，邻近所述源极/漏极结构；以及第二覆盖元件，位于所述第二源极/漏极结构上方，其中，所述覆盖元件和所述第二覆盖元件之间的最短距离与所述覆盖元件的所述顶面的宽度的比率在从约0.6至约0.8的范围内。
根据本发明的另一些实施例，提供了一种半导体器件结构，包括：栅极堆叠件，位于半导体衬底上方；源极/漏极结构，邻近所述栅极堆叠件；以及覆盖元件，位于所述源极/漏极结构上方，其中：所述覆盖元件的第一厚度基本等于所述覆盖元件的顶面与所述源极/漏极结构的顶面之间的距离，所述覆盖元件的第二厚度基本等于所述覆盖元件的侧面与所述源极/漏极结构的侧面之间的距离，并且所述第一厚度与所述第二厚度的比率在从约0.8至约1.2的范围内。
在上述半导体器件结构中，其中，所述源极/漏极结构与所述覆盖元件直接接触。
在上述半导体器件结构中，其中，所述覆盖元件包括硅、硅锗或它们的组合。
在上述半导体器件结构中，其中，所述覆盖元件的所述顶面的表面定向是{311}，以及所述覆盖元件的所述侧面的表面定向是{111}。
在上述半导体器件结构中，其中，所述源极/漏极结构包括硅锗。
根据本发明的又一些实施例，提供了一种用于形成半导体器件结构的方法，包括：在半导体衬底上方形成栅极堆叠件；邻近所述栅极堆叠件形成源极/漏极结构；以及在所述源极/漏极结构上方形成覆盖元件，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从约0.125至约1的范围内。
在上述用于形成半导体器件结构的方法中，其中，使用包括沉积气体和蚀刻气体的气体混合物来形成所述覆盖元件。
在上述用于形成半导体器件结构的方法中，其中，使用包括沉积气体和蚀刻气体的气体混合物来形成所述覆盖元件；其中，所述沉积气体包括含硅气体，并且所述蚀刻气体包括含卤素气体。
在上述用于形成半导体器件结构的方法中，其中，使用包括沉积气体和蚀刻气体的气体混合物来形成所述覆盖元件；其中，所述沉积气体包括含硅气体，并且所述蚀刻气体包括含卤素气体；其中，所述蚀刻气体与所述沉积气体的体积浓度的比率在从约0.6至约1的范围内。
在上述用于形成半导体器件结构的方法中，其中，在工艺室中原位形成所述源极/漏极结构和所述覆盖元件。

Claims (18)

1.一种半导体器件结构，包括：
栅极堆叠件，位于半导体衬底上方；
源极/漏极结构，邻近所述栅极堆叠件；以及
覆盖元件，位于所述源极/漏极结构上方，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从0.125至1的范围内，其中，所述覆盖元件的所述顶面的表面定向是{311}，并且所述覆盖元件的所述侧面的表面定向是{111}。
2.根据权利要求1所述的半导体器件结构，其中，所述覆盖元件的所述顶面平行于所述源极/漏极结构的顶面，以及所述覆盖元件的所述侧面平行于所述源极/漏极结构的侧面。
3.根据权利要求1所述的半导体器件结构，其中：
所述覆盖元件的第一厚度等于所述覆盖元件的所述顶面与所述源极/漏极结构的顶面之间的距离，
所述覆盖元件的第二厚度等于所述覆盖元件的所述侧面与所述源极/漏极结构的侧面之间的距离，以及
所述第一厚度与所述第二厚度的比率在从0.8至1.2的范围内。
4.根据权利要求1所述的半导体器件结构，其中，所述覆盖元件包括硅、硅锗或它们的组合。
5.根据权利要求1所述的半导体器件结构，其中，所述源极/漏极结构与所述覆盖元件直接接触。
6.根据权利要求1所述的半导体器件结构，其中，所述源极/漏极结构包括下部和位于所述下部与所述覆盖元件之间的上部，并且所述下部和所述上部的组分不同。
7.根据权利要求6所述的半导体器件结构，其中，所述上部中的锗的原子浓度大于所述下部中的锗的原子浓度。
8.根据权利要求7所述的半导体器件结构，其中，所述下部中的锗的原子浓度大于所述覆盖元件中的锗的原子浓度。
9.根据权利要求1所述的半导体器件结构，还包括：
第二源极/漏极结构，邻近所述源极/漏极结构；以及
第二覆盖元件，位于所述第二源极/漏极结构上方，其中，所述覆盖元件和所述第二覆盖元件之间的最短距离与所述覆盖元件的所述顶面的宽度的比率在从0.6至0.8的范围内。
10.一种半导体器件结构，包括：
栅极堆叠件，位于半导体衬底上方；
源极/漏极结构，邻近所述栅极堆叠件；以及
覆盖元件，位于所述源极/漏极结构上方，其中：
所述覆盖元件的第一厚度等于所述覆盖元件的顶面与所述源极/漏极结构的顶面之间的距离，
所述覆盖元件的第二厚度等于所述覆盖元件的侧面与所述源极/漏极结构的侧面之间的距离，并且
所述第一厚度与所述第二厚度的比率在从0.8至1.2的范围内；
其中，所述覆盖元件的所述顶面的表面定向是{311}，以及所述覆盖元件的所述侧面的表面定向是{111}。
11.根据权利要求10所述的半导体器件结构，其中，所述源极/漏极结构与所述覆盖元件直接接触。
12.根据权利要求10所述的半导体器件结构，其中，所述覆盖元件包括硅、硅锗或它们的组合。
13.根据权利要求10所述的半导体器件结构，其中，所述源极/漏极结构包括硅锗。
14.一种用于形成半导体器件结构的方法，包括：
在半导体衬底上方形成栅极堆叠件；
邻近所述栅极堆叠件形成源极/漏极结构；以及
在所述源极/漏极结构上方形成覆盖元件，其中，所述覆盖元件具有顶面和侧面，并且所述覆盖元件的所述顶面与所述侧面的宽度的比率在从0.125至1的范围内，所述覆盖元件的所述顶面的表面定向是{311}，以及所述覆盖元件的所述侧面的表面定向是{111}。
15.根据权利要求14所述的用于形成半导体器件结构的方法，其中，使用包括沉积气体和蚀刻气体的气体混合物来形成所述覆盖元件。
16.根据权利要求15所述的用于形成半导体器件结构的方法，其中，所述沉积气体包括含硅气体，并且所述蚀刻气体包括含卤素气体。
17.根据权利要求16所述的用于形成半导体器件结构的方法，其中，所述蚀刻气体与所述沉积气体的体积浓度的比率在从0.6至1的范围内。
18.根据权利要求14所述的用于形成半导体器件结构的方法，其中，在工艺室中原位形成所述源极/漏极结构和所述覆盖元件。
CN201510782454.3A 2015-03-16 2015-11-16 半导体器件结构的结构和形成方法 Active CN105990440B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/658,688 US9431536B1 (en) 2015-03-16 2015-03-16 Semiconductor device structure with raised source/drain having cap element
US14/658,688 2015-03-16

Publications (2)

Publication Number Publication Date
CN105990440A CN105990440A (zh) 2016-10-05
CN105990440B true CN105990440B (zh) 2019-02-12

Family

ID=56739511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510782454.3A Active CN105990440B (zh) 2015-03-16 2015-11-16 半导体器件结构的结构和形成方法

Country Status (4)

Country Link
US (5) US9431536B1 (zh)
KR (1) KR101729417B1 (zh)
CN (1) CN105990440B (zh)
TW (1) TWI594418B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326316B1 (ko) * 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
US11088033B2 (en) 2016-09-08 2021-08-10 International Business Machines Corporation Low resistance source-drain contacts using high temperature silicides
CN107845681B (zh) * 2016-09-21 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
CN108573872B (zh) * 2017-03-07 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109037313A (zh) * 2017-06-12 2018-12-18 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US10727131B2 (en) * 2017-06-16 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Source and drain epitaxy re-shaping
KR102492300B1 (ko) * 2017-12-07 2023-01-27 삼성전자주식회사 반도체 소자
KR102606237B1 (ko) 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
KR102456669B1 (ko) 2018-07-16 2022-10-20 삼성전자주식회사 반도체 소자
US11735630B2 (en) * 2019-01-03 2023-08-22 Intel Corporation Integrated circuit structures with source or drain dopant diffusion blocking layers
JP7266105B2 (ja) * 2019-02-08 2023-04-27 アプライド マテリアルズ インコーポレイテッド 半導体デバイス、半導体デバイスの製造方法、および処理システム
TW202146699A (zh) * 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534744A (zh) * 2003-03-27 2004-10-06 台湾积体电路制造股份有限公司 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232099A (ja) * 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法，半導体装置の製造装置，半導体レーザの製造方法，量子細線構造の製造方法，及び結晶成長方法
JP3762136B2 (ja) * 1998-04-24 2006-04-05 株式会社東芝 半導体装置
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
KR100618839B1 (ko) * 2004-06-28 2006-09-01 삼성전자주식회사 반도체 소자의 제조 방법
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
WO2007034534A1 (ja) * 2005-09-20 2007-03-29 Tadahiro Ohmi 半導体装置の製造方法及び半導体製造装置
JP2008159803A (ja) * 2006-12-22 2008-07-10 Toshiba Corp 半導体装置
WO2011076518A1 (en) 2009-12-26 2011-06-30 Evonik Degussa Gmbh Water containing powder composition
US9064688B2 (en) 2010-05-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Performing enhanced cleaning in the formation of MOS devices
US8796788B2 (en) 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
KR20130000212A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8647953B2 (en) * 2011-11-17 2014-02-11 United Microelectronics Corp. Method for fabricating first and second epitaxial cap layers
US9601619B2 (en) 2013-07-16 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with non-uniform P-type impurity profile
US9202916B2 (en) * 2013-12-27 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
US10008568B2 (en) 2015-03-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534744A (zh) * 2003-03-27 2004-10-06 台湾积体电路制造股份有限公司 具有应变硅锗层磊晶的场效应晶体管结构及其制造方法

Also Published As

Publication number Publication date
US20210043732A1 (en) 2021-02-11
US9431536B1 (en) 2016-08-30
US20160276481A1 (en) 2016-09-22
US20230275126A1 (en) 2023-08-31
KR20160111319A (ko) 2016-09-26
TW201635519A (zh) 2016-10-01
US20160372549A1 (en) 2016-12-22
US11688769B2 (en) 2023-06-27
TWI594418B (zh) 2017-08-01
CN105990440A (zh) 2016-10-05
KR101729417B1 (ko) 2017-04-21
US10818752B2 (en) 2020-10-27
US20190115429A1 (en) 2019-04-18
US10164013B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN105990440B (zh) 半导体器件结构的结构和形成方法
CN106206676B (zh) FinFET器件的结构和形成方法
US9653605B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
CN105280639B (zh) 鳍式场效应晶体管的结构和形成方法
KR101511413B1 (ko) 반도체 소자의 접점 구조물
US10943827B2 (en) Semiconductor device with fin structures
US20120326168A1 (en) Transistor with buried silicon germanium for improved proximity control and optimized recess shape
CN106024767B (zh) 半导体器件结构的结构和形成方法
KR20120047032A (ko) 반도체 소자 및 이의 제조 방법
TW201419539A (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
CN106340456B (zh) 半导体装置及其制造方法
CN104241250A (zh) 用于形成接触件的掺杂保护层
CN106531686A (zh) 互连结构和其制造方法及半导体器件
US20220376079A1 (en) Semiconductor device structure
CN106531805A (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
US20230155003A1 (en) Structure of isolation feature of semiconductor device structure
CN109216258A (zh) 半导体结构的制造方法
US20220336627A1 (en) Vertical transistor having an oxygen-blocking layer
KR101844712B1 (ko) 핀 전계 효과 트랜지스터 (ＦｉｎＦＥＴ) 디바이스 및 이의 형성 방법
US11646238B2 (en) Dual crystal orientation for semiconductor devices
US10269648B1 (en) Method of fabricating a semiconductor device structure
US20230307523A1 (en) Structure and formation method of semiconductor device with gate stack
TWI521709B (zh) 半導體結構及積體電路之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant