CN108573872B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN108573872B
CN108573872B CN201710131338.4A CN201710131338A CN108573872B CN 108573872 B CN108573872 B CN 108573872B CN 201710131338 A CN201710131338 A CN 201710131338A CN 108573872 B CN108573872 B CN 108573872B
Authority
CN
China
Prior art keywords
layer
forming
semiconductor structure
epitaxial
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710131338.4A
Other languages
English (en)
Other versions
CN108573872A (zh
Inventor
金兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710131338.4A priority Critical patent/CN108573872B/zh
Priority to US15/912,145 priority patent/US10446666B2/en
Publication of CN108573872A publication Critical patent/CN108573872A/zh
Application granted granted Critical
Publication of CN108573872B publication Critical patent/CN108573872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Abstract

本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底；在衬底中形成外延层，外延层包括第一区域和第二区域，第一区域的外延层具有第一晶面，第二区域外延层具有第二晶面，第一晶面与第二晶面的晶面指数不相同；在外延层的第一区域和第二区域上形成覆盖层结构，所述覆盖层结构包括单层覆盖层或多层覆盖层，形成所述覆盖层的步骤包括：在外延层第一区域和第二区域上形成初始覆盖层，第一区域的初始覆盖层与第二区域的初始覆盖层的厚度不相同；对所述初始覆盖层进行刻蚀，减小所述第一区域上的初始覆盖层与第二区域上的初始覆盖层的厚度差；形成与所述覆盖层结构电连接的电极。所述形成方法能够改善所形成半导体结构性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展。为了提高集成度，晶体管的密集程度不断提高，间距逐渐缩小。
半导体器件向高集成度发展的同时，也伴随着沟道载流子迁移速率降低的问题。为了提高晶体管沟道载流子迁移速率，现有工艺引入了应变硅技术。应变硅技术的原理为在晶体管的漏、源区外延生长一层晶格常数不同于硅衬底晶格常数的晶体。此外，为了实现漏源区与外部电路的连接，半导体结构形成方法需在所述晶体上形成金属硅化物。
金属硅化物是通过在所述晶体上形成覆盖层结构，并在覆盖层结构上形成金属层，使所述覆盖层结构中的金属离子扩散入覆盖层结构，形成所述金属硅化物。
然而，现有的半导体结构的形成方法中，所述覆盖层结构的厚度不均匀，容易导致半导体性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善所形成半导体结构性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底中形成外延层，所述外延层包括第一区域和第二区域，所述第一区域的外延层具有第一晶面，所述第二区域外延层具有第二晶面，所述第一晶面与第二晶面的晶面指数不相同；在所述外延层的第一区域和第二区域上形成覆盖层结构，所述覆盖层结构包括单层覆盖层或多层层叠设置的覆盖层，形成所述覆盖层的步骤包括：在所述外延层第一区域和第二区域上形成初始覆盖层，所述第一区域的初始覆盖层与第二区域的初始覆盖层的厚度不相同；对所述初始覆盖层进行刻蚀，减小所述第一区域上的初始覆盖层与第二区域上的初始覆盖层的厚度差；形成与所述覆盖层结构电连接的电极。
可选的，所述外延层的材料为硅锗、碳硅、锗或硅。
可选的，所述覆盖层的材料为单晶硅、单晶锗、硅磷或硅硼。
可选的，对所述初始覆盖层进行刻蚀的工艺包括干法刻蚀或湿法刻蚀。
可选的，通过干法刻蚀工艺对所述初始覆盖层进行刻蚀的刻蚀气体包括：HCl、Cl2、F2、HF中的一种或多种组合。
可选的，通过干法刻蚀工艺对所述初始覆盖层进行刻蚀的刻蚀气体还包括：锗烷和二氯甲硅烷中的一种或两种组合。
可选的，对所述初始覆盖层进行刻蚀的工艺参数包括：刻蚀温度为500℃～1000℃；气体压强为0T～600T。
可选的，所述覆盖层的厚度大于0nm且小于等于25nm。
可选的，形成所述初始覆盖层之前还包括：通过外延生长工艺在所述外延层表面形成种子层。
可选的，所述种子层的材料为单晶硅或单晶锗。
可选的，所述种子层的厚度为0nm～5nm。
可选的，形成所述初始覆盖层的工艺包括：外延生长工艺。
可选的，所述覆盖层结构包括多层所述覆盖层，所述覆盖层在沿垂直于所述衬底表面的方向上层叠设置；形成所述覆盖层结构的步骤包括：重复多次形成所述覆盖层的步骤。
可选的，所述外延层顶部表面高于所述衬底表面。
可选的，形成所述外延层的工艺包括：外延生长工艺。
可选的，还包括：在所述覆盖层结构表面形成金属层，所述金属层与所述覆盖层结构反应形成金属化物层。
可选的，形成所述电极的步骤包括：在所述衬底上形成介质层，所述介质层覆盖所述金属化物层；在所述介质层中形成接触孔，所述接触孔暴露出所述金属化物层；在所述接触孔中形成电极。
可选的，形成所述外延层之前，还包括：在所述衬底上形成栅极结构，所述栅极结构两侧的衬底中分别具有所述外延层。
可选的，形成所述电极之前，还包括：在所述覆盖层结构上形成反应层；在所述反应层上形成金属层，所述金属层与所述反应层发生反应形成金属化物层。
相应的，本发明还提供一种半导体结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，由于所述第一晶面与第二晶面的晶面指数不相同，则所述第一区域上的覆盖层的厚度与所述第二区域上的覆盖层的厚度不相同，通过对所述初始覆盖层进行刻蚀，减小所述第一区域上的覆盖层与第二区域上的覆盖层的厚度差，从而能够使所述初始覆盖层的厚度较均匀，进而使所述覆盖层结构厚度较均匀，能够使电极与所述外延层之间覆盖层结构的电阻较均匀，因此，所述形成方法能够改善所形成半导体结构性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图11是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有技术的半导体结构及其形成方法存在诸多问题，包括：所形成的半导体结构性能较差。
现结合一种半导体结构的形成方法，分析导致所形成半导体结构性能较差的原因。
图1至图3是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底100；在所述衬底100上形成栅极结构110；在所述栅极结构两侧的衬底100中形成外延层120。
请参考图2，通过外延生长工艺在所述外延层120上形成覆盖层结构130。
请参考图3，在所述覆盖层结构130(如图2所示)上形成金属层，所述金属层与所述覆盖层结构130反应形成金属化物131；形成覆盖所述金属化物层131和栅极结构110的介质层140；在所述介质层140中形成接触孔，所述接触孔暴露出所述外延层120；在所述接触孔中形成电极141。
其中，所述外延层120的材料为硅锗，所述衬底100暴露出所述外延层120的(100)晶面和(111)晶面。所述覆盖层结构130的材料为单晶硅，在形成所述覆盖层结构130的过程中，以所述外延层120为种子层生长所述覆盖层结构130。所述覆盖层结构130在垂直于(100)晶面方向上的生长速度大于在垂直于(111)晶面方向上的生长速度，从而使所述外延层120的(100)晶面上的覆盖层结构130厚度大于外延层120的(111)晶面上的覆盖层结构130厚度，导致覆盖层结构130厚度不均匀。如果覆盖层结构130厚度较小，所述外延层120的(111)晶面上的覆盖层结构130厚度过小，在形成接触孔的过程中容易出现孔洞；如果所述覆盖层结构130的厚度较大，会使所述(100)晶面上的覆盖层结构厚度过大，从而使电极141与外延层120之间的覆盖层结构130电阻过大，影响半导体结构的性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底中形成外延层，所述外延层包括第一区域和第二区域，所述第一区域的外延层具有第一晶面，所述第二区域外延层具有第二晶面，所述第一晶面与第二晶面的晶面指数不相同；在所述外延层的第一区域和第二区域上形成覆盖层结构，所述覆盖层结构包括单层覆盖层或多层层叠设置的覆盖层，形成所述覆盖层的步骤包括：在所述外延层第一区域和第二区域上形成初始覆盖层，所述第一区域的初始覆盖层与第二区域的初始覆盖层的厚度不相同；对所述初始覆盖层进行刻蚀，减小所述第一区域上的初始覆盖层与第二区域上的初始覆盖层的厚度差；形成与所述覆盖层结构电连接的电极。
其中，由于所述第一晶面与第二晶面的晶面指数不相同，则所述第一区域上的覆盖层的厚度与所述第二区域上的覆盖层的厚度不相同，通过对所述初始覆盖层进行刻蚀，减小所述第一区域上的覆盖层与第二区域上的覆盖层的厚度差，从而能够使所述初始覆盖层的厚度较均匀，进而使所述覆盖层结构厚度较均匀，能够使电极与所述外延层之间覆盖层结构的电阻较均匀，因此，所述形成方法能够改善所形成半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图11是本发明的半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图4，提供衬底200。
本实施例中，所述衬底200为平面衬底。具体的，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅、绝缘体上锗或绝缘体上硅锗等半导体衬底。所述衬底还可以包括：基底和位于所述基底上的鳍部。
本实施例中，所述衬底200用于形成PMOS晶体管。在其他实施例中，所述衬底还可以用于形成电阻、二极管、三极管或NMOS晶体管。
由于硅的(100)晶面的表面态密度较低，表面悬挂键较少，表面载流子的迁移率较高，从而有利于对所形成的晶体管开关状态的阈值电压进行控制，因此，本实施例中，所述衬底200表面的晶面指数为(100)。
本实施例中，所述形成方法还包括：在所述衬底200中形成隔离结构201。
所述隔离结构201用于实现不同半导体器件之间的隔离，所述隔离结构201还可以用作对所述衬底200进行刻蚀的掩膜。
本实施例中，所述隔离结构201的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮氧化硅。
本实施例中，所述形成方法还包括：在所述衬底200上形成栅极结构210。
本实施例中，所述栅极结构210包括：位于所述衬底200表面的栅介质层；位于所述栅介质层上的栅极；位于所述栅极上的掩膜层；位于所述栅介质层、所述栅极、所述掩膜层侧壁表面的侧壁。
本实施例中，所述栅介质层的材料为氧化硅。
本实施例中，所述栅极的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为多晶锗。
本实施例中，所述掩膜层的材料为氮化硅、氮氧化硅或氧化硅。
本实施例中，所述侧墙的材料为氮化硅或氮氧化硅。
请参考图5，在所述衬底200中形成外延层220，所述外延层200包括第一区域a和第二区域b，所述第一区域a的外延层220具有第一晶面，所述第二区域b的外延层220具有第二晶面，所述第一晶面与第二晶面的晶面指数不相同。
本实施例中，所述外延层220用于形成PMOS晶体管的源漏掺杂层。
本实施例中，形成所述外延层220的步骤包括：在所述栅极结构210两侧的衬底200中形成凹槽；在所述凹槽中形成外延层220。
本实施例中，形成所述凹槽的工艺包括干法、湿法刻蚀的共同作用。
本实施例中，所述外延层220的材料为硅锗。硅锗的晶格常数大于所述衬底200的晶格常数，能够为栅极结构210下方沟道提供压应力，从而能够增加所形成PMOS晶体管的沟道载流子的迁移速率。在其他实施例中，所述外延层用于形成NMOS晶体管，则所述外延层的材料为碳硅。
本实施例中，通过外延生长工艺形成所述外延层220，在形成所述外延层220的过程中对所述外延层220进行原位掺杂，在所述外延层220中掺入掺杂离子。
本实施例中，所述外延层220用于形成PMOS晶体管，则所述掺杂离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所述外延层用于形成NMOS晶体管，则所述掺杂离子为N型离子，例如磷离子或砷离子。
为了使外延层220能够为晶体管沟道提供足够的压应力，所述外延层220顶部表面高于所述衬底200表面。
需要说明的是，凸出于所述衬底200表面的外延层220侧壁表面为(111)晶面。在通过外延生长工艺形成所述外延层220的过程中，外延层220在垂直于(100)晶面的方向上的生长速率大于在垂直于(111)晶面方向上的生长速率。由于所述衬底200表面的晶面指数为(100)，所述外延层220平行于所述衬底200表面的面为(100)晶面。由于外延层220在垂直于(100)晶面的方向上的生长速度较快，在所述外延生长过程中，外延层220的(100)晶面逐渐减小，(111)晶面增大。
本实施例中，所述衬底200暴露出所述外延层220的(100)晶面和(111)晶面。所述外延层220的(100)晶面为第一晶面，所述衬底200暴露出所述第一晶面；所述外延层220的(111)晶面为第二晶面，所述衬底200暴露出所述第二晶面。
本实施例中，所述形成方法还包括：在所述凹槽底部和侧壁表面形成种子层(图中未示出)。
所述种子层用于作为后续形成覆盖层结构的籽晶。此外，所述种子层还可以在后续去除金属层的过程中保护所述外延层220。
本实施例中，形成所述种子层的工艺包括外延生长工艺。
本实施例中，所述种子层的材料为单晶硅。在其他实施例中，所述种子层的材料还可以为单晶锗。
本实施例中，在形成所述种子层的过程中，所述种子层在垂直于所述第一晶面方向上的生长速度大于在垂直于所述第二晶面方向上的生长速率，从而容易使所述第一晶面表面的种子层厚度大于所述第二晶面表面的种子层厚度。
本实施例中，由于所述种子层的厚度较小，从而使所述第一晶面表面的种子层厚度与所述第二晶面表面的种子层厚度之差较小。具体的，本实施例中，所述种子层的厚度为0nm～5nm。
在其他实施例中，所述种子层的厚度较大，形成所述种子层的步骤包括：在所述外延层表面形成初始种子层；对所述初始种子层进行刻蚀，减小所述第一晶面表面的初始种子层厚度与所述第二晶面表面的初始种子层厚度之差，形成种子层。
在其他实施例中，所述种子层还可以为多层，所述种子层沿垂直于所述衬底表面的方向层叠设置。
后续在所述外延层220上形成覆盖层结构，所述覆盖层结构包括单层或多层层叠设置的覆盖层。
本实施例中，形成所述覆盖层的步骤如图6和图7所示。
请参考图6，在所述外延层220上形成初始覆盖层230，所述第一区域a(如图5所示)上的初始覆盖层230的厚度与第二区域b(如图5所示)上的初始覆盖层230的厚度不相同。
本实施例中，所述初始覆盖层230用于后续形成覆盖层。
本实施例中，形成所述初始覆盖层230的工艺包括外延生长工艺。
本实施例中，所述初始覆盖层230的材料为单晶硅。在其他实施例中，所述初始覆盖层的材料还可以为单晶锗。
本实施例中，所述初始覆盖层230位于所述种子层表面。
请参考图7，对所述初始覆盖层230(如图6所示)进行刻蚀，减小所述第一区域a(如图5所示)上的初始覆盖层230与第二区域b(如图5所示)上的初始覆盖层230的厚度差，形成覆盖层231。
通过对所述初始覆盖层230进行刻蚀，能够减小所述第一区域a上的初始覆盖层230与第二区域b上的初始覆盖层230的厚度差，从而使所述覆盖层231的厚度较均匀，进而使后续形成的覆盖层结构厚度较均匀，能够使后续形成的电极与所述外延层220之间的覆盖层结构的电阻较均匀，进而能够改善所形成半导体结构性能。
本实施例中，所述覆盖层231构成所述覆盖层结构231。
本实施例中，所述覆盖层结构231包括单层所述覆盖层。在其他实施例中，所述覆盖层结构可以包括多层所述覆盖层。
本实施例中，所述初始覆盖层230的材料为硅，硅的(111)晶面原子密度比(100)晶面的原子密度大，从而使硅的(111)晶面的刻蚀较困难，硅的(111)晶面的刻蚀速率较低，也即所述第一区域a上的初始覆盖层230的刻蚀速率大于第二区域b上的初始覆盖层230的刻蚀速率。又由于所述第一区域a上的初始覆盖层230的厚度大于所述第二区域b上的初始覆盖层230的厚度，因此，可以通过对所述初始覆盖层230进行刻蚀增加所述覆盖层231厚度的均匀性，从而改善所形成半导体结构的性能。
本实施例中，对所述初始覆盖层230进行刻蚀的工艺包括干法刻蚀工艺。在其他实施例中，对所述初始覆盖层进行刻蚀的工艺还可以包括湿法刻蚀工艺。
本实施例中，对所述初始覆盖层230进行刻蚀的刻蚀气体包括：HCl、Cl2、F2和HF中的一种或多种组合。在其他实施例中，对所述初始覆盖层进行刻蚀的刻蚀气体还可以包括：锗烷和二氯甲硅烷中的一种或两种组合。
本实施例中，对所述初始覆盖层230进行刻蚀的工艺参数包括：刻蚀温度为500℃～1000℃；气体压强为0T～600T。
本实施例中，所述覆盖层231的厚度大于0nm且小于等于25nm。
本实施例中，所述覆盖层结构包括单层所述覆盖层231。
在其他实施例中，所述覆盖层结构还包括多层覆盖层，所述覆盖层在沿垂直于所述衬底表面的方向上层叠设置。形成所述覆盖层结构的步骤包括：重复多次形成所述覆盖层的步骤。
请参考图9，在所述覆盖层结构上形成金属层，所述金属层与所述覆盖层结构231反应形成金属化物层232。
所述金属化物层232用于降低后续形成的电极与所述外延层220之间的势垒，从而减小电极与所述外延层220之间的接触电阻。
本实施例中，形成所述金属化物层232的步骤包括：在所述隔离结构201表面、栅极结构210表面和所述覆盖层结构表面形成金属层，所述金属层与所述覆盖层结构反应形成金属化物232；所述金属层与所述覆盖层结构反应之后，去除所述隔离结构201和所述栅极结构210表面的金属层。
本实施例中，去除所述金属层的工艺包括湿法刻蚀工艺。
本实施例中，所述金属层的材料为镍。所述金属化物层232的材料为镍硅。
后续形成与所述覆盖层结构电连接的电极。
本实施例中，所述电极与所述金属化物层232接触。具体的，形成所述电极的步骤如图10和图11所示。
请参考图10，在所述衬底200上形成介质层240，所述介质层240覆盖所述金属化物层232。
所述介质层240用于实现后续形成的电极之间的隔离。
本实施例中，所述介质层240的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅或氮氧化硅。
本实施例中，形成所述介质层240的工艺包括化学气相沉积工艺。
请参考图11，在所述介质层240中形成接触孔，所述接触孔暴露出所述金属化物层232。
所述接触孔用于容纳电极。
需要说明的是，由于所述覆盖层结构231(如图8所示)的厚度较均匀，从而使所述金属化物层232的厚度较均匀，所述第一区域上的金属化物层232的厚度与所述第二区域上的金属化物层232的厚度相同。在保证所述第一区域上的金属化物层232电阻不至于过大的情况下，所述第二区域上的金属化物层232的厚度不会过小，从而在形成所述接触孔的过程中，所述金属化物层232不容易出现孔洞，从而能够增加所形成半导体结构的性能。同时，当保证所述第二晶面上的金属化物层232具有一定厚度的条件下，所述第一晶面上的金属化物层232的厚度不至于过大，从而使金属化物层232的电阻增加。
本实施例中，形成所述接触孔的工艺包括干法刻蚀工艺。
继续参考图11，在所述接触孔中形成电极250。
所述电极250用于实现所述外延层220与外部电路的电连接。
本实施例中，所述电极250的材料为钨。在其他实施例中，所述电极的材料还可以为铜。
本实施例中，形成所述电极250的工艺包括：化学气相沉积工艺。在其他实施例中，形成所述电极的工艺包括物理气相沉积工艺或电化学镀膜工艺。
需要说明的是，本实施例是以所述覆盖层结构231用于形成金属化物层232为例进行说明的。在其他实施例中，还可以用做金属化物层与外延层之间的种子层。具体的，形成所述电极之前，还包括：在所述覆盖层结构上形成反应层；在所述反应层上形成金属层，所述金属层与所述反应层反应形成金属化物层。
综上，本发明实施例提供的半导体结构的形成方法中，由于所述第一晶面与第二晶面的晶面指数不相同，则所述第一区域上的覆盖层的厚度与所述第二区域上的覆盖层的厚度不相同，通过对所述初始覆盖层进行刻蚀，减小所述第一区域上的覆盖层与第二区域上的覆盖层的厚度差，从而能够使所述初始覆盖层的厚度较均匀，进而使所述覆盖层结构厚度较均匀，能够使电极与所述外延层之间覆盖层结构的电阻较均匀，因此，所述形成方法能够改善所形成半导体结构性能。
本发明的实施例还提供一种由图4至图11所示的半导体结构的形成方法形成的半导体结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成外延层，每个所述外延层包括第一区域和第二区域，所述第一区域的外延层具有第一晶面，所述第二区域外延层具有第二晶面，所述第一晶面与第二晶面的晶面指数不相同；
在所述外延层的第一区域和第二区域上形成覆盖层结构，所述覆盖层结构包括单层覆盖层或多层层叠设置的覆盖层，形成所述覆盖层的步骤包括：
在所述外延层第一区域和第二区域上形成初始覆盖层，所述第一区域上的初始覆盖层与第二区域上的初始覆盖层的厚度不相同；对所述初始覆盖层进行刻蚀，减小所述第一区域上的初始覆盖层与第二区域上的初始覆盖层的厚度差；
形成与所述覆盖层结构电连接的电极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层的材料为硅锗、碳硅、锗或硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的材料为单晶硅、单晶锗、硅磷或硅硼。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述初始覆盖层进行刻蚀的工艺包括干法刻蚀或湿法刻蚀。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，通过干法刻蚀工艺对所述初始覆盖层进行刻蚀的刻蚀气体包括：HCl、Cl2、F2、HF中的一种或多种组合。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，通过干法刻蚀工艺对所述初始覆盖层进行刻蚀的刻蚀气体还包括：锗烷和二氯甲硅烷中的一种或两种组合。
7.如权利要求5或6所述的半导体结构的形成方法，其特征在于，对所述初始覆盖层进行刻蚀的工艺参数包括：刻蚀温度为500℃～1000℃；气体压强为0T～600T。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的厚度大于0nm且小于等于25nm。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述初始覆盖层之前还包括：通过外延生长工艺在所述外延层表面形成种子层。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述种子层的材料为单晶硅或单晶锗。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述种子层的厚度为0nm～5nm。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述初始覆盖层的工艺包括：外延生长工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层结构包括多层所述覆盖层，所述覆盖层在沿垂直于所述衬底表面的方向上层叠设置；形成所述覆盖层结构的步骤包括：重复多次形成所述覆盖层的步骤。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层顶部表面高于所述衬底表面。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述外延层的工艺包括：外延生长工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述覆盖层结构表面形成金属层，所述金属层与所述覆盖层结构反应形成金属化物层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，形成所述电极的步骤包括：在所述衬底上形成介质层，所述介质层覆盖所述金属化物层；在所述介质层中形成接触孔，所述接触孔暴露出所述金属化物层；在所述接触孔中形成电极。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述外延层之前，还包括：在所述衬底上形成栅极结构，所述栅极结构两侧的衬底中分别具有所述外延层。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述电极之前，还包括：在所述覆盖层结构上形成反应层；在所述反应层上形成金属层，所述金属层与所述反应层发生反应形成金属化物层。
20.一种由权利要求1至19任意一项所述的半导体结构的形成方法所形成的半导体结构。
CN201710131338.4A 2017-03-07 2017-03-07 半导体结构及其形成方法 Active CN108573872B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710131338.4A CN108573872B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法
US15/912,145 US10446666B2 (en) 2017-03-07 2018-03-05 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710131338.4A CN108573872B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN108573872A CN108573872A (zh) 2018-09-25
CN108573872B true CN108573872B (zh) 2021-05-04

Family

ID=63445029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710131338.4A Active CN108573872B (zh) 2017-03-07 2017-03-07 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US10446666B2 (zh)
CN (1) CN108573872B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013231A (zh) * 2021-02-24 2021-06-22 上海华力集成电路制造有限公司 一种通过选择性外延提升器件性能的方法
US20220406594A1 (en) * 2021-06-18 2022-12-22 Applied Materials, Inc. Processes for depositing sib films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN102709173A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种改善侧墙氮化硅不同区域的厚度均匀性的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4837902B2 (ja) * 2004-06-24 2011-12-14 富士通セミコンダクター株式会社 半導体装置
US7579617B2 (en) * 2005-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device and production method thereof
US9064688B2 (en) * 2010-05-20 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Performing enhanced cleaning in the formation of MOS devices
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20130000212A (ko) * 2011-06-22 2013-01-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8835267B2 (en) * 2011-09-29 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabrication method thereof
KR20140038826A (ko) * 2012-09-21 2014-03-31 삼성전자주식회사 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US20150170916A1 (en) * 2013-12-17 2015-06-18 United Microelectronics Corp. Semiconductor process for manufacturing epitaxial structures
US9202916B2 (en) * 2013-12-27 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
US9431536B1 (en) * 2015-03-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with raised source/drain having cap element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254866A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN105590846A (zh) * 2010-05-20 2016-05-18 台湾积体电路制造股份有限公司 半导体结构的形成方法
CN102709173A (zh) * 2012-05-22 2012-10-03 上海华力微电子有限公司 一种改善侧墙氮化硅不同区域的厚度均匀性的方法

Also Published As

Publication number Publication date
US10446666B2 (en) 2019-10-15
CN108573872A (zh) 2018-09-25
US20180261684A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
US8835936B2 (en) Source and drain doping using doped raised source and drain regions
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
US9659823B2 (en) Highly scaled tunnel FET with tight pitch and method to fabricate same
US20140264444A1 (en) Stress-enhancing selective epitaxial deposition of embedded source and drain regions
US20150091057A1 (en) Semiconductor structure and device and methods of forming same using selective epitaxial process
US9711416B2 (en) Fin field effect transistor including a strained epitaxial semiconductor shell
TWI545769B (zh) 半導體裝置結構與其形成方法
KR20120023968A (ko) 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법
JP2011003788A (ja) 半導体装置及びその製造方法
US10453921B2 (en) Semiconductor structure and fabrication method thereof
JP2007299951A (ja) 半導体装置およびその製造方法
CN113257921B (zh) 半导体结构
KR102155327B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
CN108573872B (zh) 半导体结构及其形成方法
CN106952909B (zh) 半导体结构及其形成方法
KR20090020847A (ko) 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터
KR20140121617A (ko) 반도체 장치 및 그 제조 방법
CN114256336A (zh) 一种半导体器件及其制造方法
CN109841524B (zh) 半导体结构及其形成方法
CN112951765A (zh) 半导体结构及其形成方法
JP2012230993A (ja) 半導体基板、半導体装置及びその製造方法
US11824099B2 (en) Source/drains in semiconductor devices and methods of forming thereof
CN113113485B (zh) 半导体器件及其形成方法
CN111463202B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant