CN105981274A - 电力用半导体模块 - Google Patents

电力用半导体模块 Download PDF

Info

Publication number
CN105981274A
CN105981274A CN201480075304.2A CN201480075304A CN105981274A CN 105981274 A CN105981274 A CN 105981274A CN 201480075304 A CN201480075304 A CN 201480075304A CN 105981274 A CN105981274 A CN 105981274A
Authority
CN
China
Prior art keywords
wiring pattern
electric power
electrode
semiconductor module
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480075304.2A
Other languages
English (en)
Other versions
CN105981274B (zh
Inventor
玉田美子
中嶋纯
中嶋纯一
中山靖
林田幸昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN105981274A publication Critical patent/CN105981274A/zh
Application granted granted Critical
Publication of CN105981274B publication Critical patent/CN105981274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

得到如下电力用半导体模块：使布线图案的电感的比例增大，降低搭载于绝缘基板的自灭弧式半导体元件的源极电位的偏差，从而能够抑制电流不平衡。电力用半导体模块的特征在于，具备：正负支路，串联连接自灭弧式半导体元件(6)而构成，所述正负支路具有自灭弧式半导体元件(6)的串联连接点；正极侧电极(10)、负极侧电极(11)以及交流电极(12)，连接于正负支路；以及基板(2)，形成有多个布线图案(3、4)，该多个布线图案(3、4)将正负支路的自灭弧式半导体元件(6)与正极侧电极(10)、负极侧电极(11)以及交流电极(12)连接，在邻接的布线图案(4)中流过的电流的方向相同，一个布线图案(4)相对另一个布线图案(4)被配置成镜像对称。

Description

电力用半导体模块
技术领域
本发明涉及在要求小型化的逆变器等电力变换装置中使用的电力用半导体模块的电流不平衡抑制技术。
背景技术
在逆变器等电力变换装置中使用的绝缘型的电力用半导体模块中，在作为散热板的金属板处隔着绝缘层而形成有布线图案，在其之上设置有进行开关动作的电力用半导体元件。该电力用半导体元件与外部端子连接，被树脂密封。
在以大电流、高电压进行开关动作的电力变换装置中，通过电力用半导体元件截止时的电流的时间变化率di/dt和包含于电力变换装置的布线电感L而产生浪涌电压(Surge voltage)(ΔV＝L·di/dt)，该浪涌电压被施加给电力用半导体元件。当布线电感L变大时，有时产生超过电力用半导体元件的耐压的浪涌电压，成为电力用半导体元件的损坏的原因。因此，作为电力变换装置而要求低电感化，对于电力用半导体模块也要求低电感化。
然而，作为电力用变换装置，为了满足所需的电流容量，选择与其相符的电力用半导体模块，或者如果没有相符的电力用半导体模块，则并联连接多个电力用半导体模块来进行使用。但是，在并联连接多个电力用半导体模块来进行使用的情况下，为了确保绝缘距离而需要隔开模块间隔，存在占据空间(footprint)增加这样的缺点。
为了解决该缺点，有在同一封装体内以多个并联方式配置电力用半导体元件的例子(例如，参照专利文献1)。如专利文献1那样，即使为了与外部电路连接而具备多个外部端子，当在同一封装体内以多个并联方式配置的多个电力用半导体元件的端子彼此在封装体内一并地连接于外部端子时，也没有什么电感的降低效果，随着电流容量的增加，截止时的di/dt增加，所以浪涌电压增大，存在电力用半导体元件损坏的可能性。
因此，发明者为了实施电力用半导体元件的低电感化而发明了如下电力用半导体模块：具备多个外部端子，在电力用半导体模块内部，多个电路被并联化(例如，参照专利文献2)。
专利文献1：日本专利公报第3519227号(第3页，第2、6图)
专利文献2：国际公开第2013/128787号(第5页，第1图)
发明内容
但是，在以往的电力用半导体模块中，当在与以往相比以多个并联方式构成电力用半导体元件的大电流·高电压用途中使用的情况下，如专利文献2那样具备多个外部端子，从而能够实现低电感化。另一方面，在确保电力用半导体模块的绝缘距离这样的方面，有时无法配置多个外部端子，而必须一个一个汇总外部端子。存在产生在这样的电力用半导体模块内部以多个并联方式连接的电力用半导体元件的电流不平衡这样的问题点，这一情况通过之后的发明者的研究而明确。
本发明是为了解决上述问题点而完成的，当在各电位处外部端子为一个的情况下，将搭载不同的布线图案的基板以成为镜像对称的方式邻接而配置，从而得到能够在原样地保持低电感化的状态下抑制电流不平衡的电力用半导体模块。
本发明涉及的电力用半导体模块具备：正负支路，串联连接自灭弧式半导体元件而构成，所述正负支路具有所述自灭弧式半导体元件的串联连接点；正极侧电极、负极侧电极以及交流电极，连接于所述正负支路；以及基板，形成有多个布线图案，该多个布线图案将所述正负支路的所述自灭弧式半导体元件与所述正极侧电极、所述负极侧电极以及所述交流电极连接，在邻接的所述布线图案中流过的电流的方向相同，一个所述布线图案相对另一个所述布线图案被配置成镜像对称。
根据本发明，将搭载不同的布线图案的基板以成为镜像对称的方式邻接而配置，在邻接的布线图案之间流过的电流被均匀化，能够抑制基板之间以及电力用半导体元件之间的电流不平衡。
附图说明
图1是本发明的实施方式1的电力用半导体模块的上表面示意图。
图2是本发明的实施方式1的电力用半导体模块的概略侧面图。
图3是本发明的实施方式1的电力用半导体模块的概略侧面图。
图4是本发明的实施方式1的电力用半导体模块的去掉主电极而得到的上表面示意图。
图5是本发明的实施方式1的电力用半导体模块的等效电路图。
图6是在本发明的实施方式1的电力用半导体模块的负极侧的绝缘基板的布线图案等中流过的换流时的电流路径图。
图7是在本发明的实施方式1的电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。
图8是在本发明的实施方式1的其它电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。
图9是本发明的实施方式2的电力用半导体模块的上表面示意图。
图10是本发明的实施方式2的电力用半导体模块的概略侧面图。
图11是本发明的实施方式2的电力用半导体模块的概略侧面图。
图12是本发明的实施方式2的电力用半导体模块的去掉主电极而得到的上表面示意图。
图13是本发明的实施方式2的电力用半导体模块的等效电路图。
图14是在本发明的实施方式2的电力用半导体模块的负极侧的绝缘基板的布线图案等中流过的换流时的电流路径图。
图15是在本发明的实施方式2的电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。
图16是在本发明的实施方式2的其它电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。
图17是本发明的实施方式3的电力用半导体模块的去掉主电极而得到的上表面示意图。
图18是以往例中的电力用半导体模块的去掉主电极而得到的上表面示意图。
图19是本发明的实施方式3的其它电力用半导体模块的去掉主电极而得到的上表面示意图。
符号说明
1：底板；2：绝缘基板；3：漏极(集电极)布线图案；4：源极(发射极)布线图案；5：陶瓷绝缘基板；6：自灭弧式半导体元件；7：回流二极管；8：栅极电阻；9：接合材料；10：正极电极；11：负极电极；12：交流电极；13G：正极侧栅极；13E：正极侧控制源极；14G：负极侧栅极；14E：负极侧控制源极；21、22：键合线；40：正极端子；41：负极端子；42：交流端子；50：密封材料；51：壳体；52：盖；53：螺母(nut)；100、110、200、210、300、310、320：电力用半导体模块；101、102、103、104：正极块；111、112、113、114：负极块。
具体实施方式
实施方式1.
图1是本发明的实施方式1的电力用半导体模块的上表面示意图。图2是本发明的实施方式1的电力用半导体模块的概略侧面图。图3是本发明的实施方式1的电力用半导体模块的概略侧面图。图2示出从图1中的X侧观察的情况下的概略侧面图，图3示出从图1中的Y侧观察的情况下的概略侧面图。图4是本发明的实施方式1的电力用半导体模块的去掉主电极(正极电极、负极电极以及交流电极)而得到的上表面示意图。在图4中，从图1去掉主电极而示出自灭弧式半导体元件6、回流二极管7等的芯片布局。图5是本发明的实施方式1的电力用半导体模块的等效电路图。此处，将从X侧观察的方向设为X方向，将从Y侧观察的方向设为Y方向。
在图1至图4中，本实施方式1的电力用半导体模块100具备底板1、作为基板的绝缘基板2、漏极(集电极)布线图案3、源极(发射极)布线图案4、陶瓷绝缘基板5、自灭弧式半导体元件6、回流二极管7、焊料9、作为正极侧电极的正极电极10、作为负极侧电极的负极电极11、交流电极12、为布线材料的键合线(Bonding wire)21、作为正极电极10的端子部的正极端子40、作为负极电极11的端子部的负极端子41、作为交流电极12的端子部的交流端子42、密封材料50、壳体51、盖52以及螺母53。
在本实施方式1的电力用半导体模块100中，在作为对构成电力用半导体模块100的自灭弧式半导体元件6和回流二极管7的发热进行散热的金属散热体的底板1的一个面，利用焊料9接合有通过钎焊等接合金属箔的绝缘材料即陶瓷绝缘基板5。另一方面，在陶瓷绝缘基板5的与和底板1接合的面对置的面，利用金属箔，通过钎焊等接合有布线图案3、4。由接合有金属箔的陶瓷绝缘基板5和布线图案3、4构成绝缘基板2。但是，作为绝缘基板的材料，并非限于陶瓷，也可以是使用树脂绝缘材料的金属基板。在使用树脂绝缘材料的金属基板的情况下，能够不使用与正负支路相当的量的多张绝缘基板，而使用例如1张金属基板，在该金属基板上以使得成为镜像对称的方式形成多个布线图案来进行使用。即使是使用这样的树脂绝缘材料的金属基板也能够得到同样的效果。另外，如图1或者图4所示，在从上表面观察的情况下以使得成为镜像对称的方式配置布线图案，该镜像对称的基准线设定在这些成为镜像对称的布线图案之间。
另外，在漏极(集电极)布线图案3和源极(发射极)布线图案4的与接合有陶瓷绝缘基板5的面对置的面，利用焊料9接合有自灭弧式半导体元件6和回流二极管7。进而，正极电极10、负极电极11以及交流电极12接合于漏极(集电极)布线图案3、源极(发射极)布线图案4。但是，虽然将焊料9用作接合材料，但并非限于焊料，也可以是其它接合方法所利用的材料。
在正极电极10、负极电极11以及交流电极12中，分别流过大电流，所以一般为了与外部电路连接而使用螺丝。但是，并非限于螺丝，如果能够使大电流流过，则也可以是其它接合方法。在本实施方式1中，正极电极10、负极电极11以及交流电极12分别具备用于在模块上表面与外部电路连接的、作为正极电极10的端子部的正极端子40、作为负极电极11的端子部的负极端子41以及作为交流电极12的端子部的交流端子42。另外，在这些正极端子40、负极端子41以及交流端子42处有螺丝插入用的孔，在这些端子之下，设置有被埋入螺母的壳体。另外，在电力用半导体模块100中，用壳体51包围周围，为了使壳体51内部绝缘而将密封材料50注入到壳体51内部。之后，将盖52嵌合于壳体51，用粘合剂等粘接。
自灭弧式半导体元件6和回流二极管7的未与源极(发射极)布线图案4焊料接合的面通过键合线21接合于布线图案等。但是，作为布线材料，虽然使用导线，但并非限于导线，也可以是其它接合方法所利用的材料。
在图1至图5中，在电力用半导体模块100内部，串联地连接2个被称为支路的并联电路，构成正支路、负支路、即与电力变换电路的1个相相当的量，所述并联电路以反并联方式连接自灭弧式半导体元件6和回流二极管7作为电力用半导体元件。
本实施方式的电力用半导体模块100是在同一壳体(同一封装体)内具备正支路和负支路的一般被称为“2合1(2in1)”的电力用半导体模块。壳体为电力用半导体模块的外形。另外，在本实施方式中，称为壳体，但在如通过树脂密封等形成电力用半导体模块的外形那样的情况下，树脂的外周部是壳体，发挥等同的功能。
如图5的等效电路图所示，在电力用半导体模块100中，构成正支路和负支路，以用虚线包围的方式分为正负的各支路各两个共计4个块。进而，如正极侧的块101和负极侧的块111所示，1个块是分别将多个并联连接的自灭弧式半导体元件6和多个并联连接的回流二极管7反并联地连接而成的。在图5中，正极侧的块102和负极侧的块112被简化记载，但是是与正极侧的块101和负极侧的块111同样的结构。
此处，在图5的等效电路图中，将自灭弧式半导体元件6记载为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)，但自灭弧式半导体元件6并非限于MOSFET，如果是IGBT(Insulated Gate Bipolar Transistor，绝缘栅极型双极晶体管)、双极型晶体管等其它自灭弧式半导体元件，则也可以是任意的。进而，在本实施方式中，作为回流二极管7，设为将肖特基势垒二极管等二极管元件相对自灭弧式半导体元件6外置地设置，但回流二极管7也可以是自灭弧式半导体元件6的寄生二极管。另外，在图5的等效电路中，记载自灭弧式半导体元件6的栅极控制电路，作为端子示出正极侧栅极13G、正极侧控制源极13E、负极侧栅极14G、负极侧控制源极14E，但在与模块内部构造相关的图1～4中，仅图示与主电路的电路相关的构造，关于与控制电路相关的构造，省略并简化地进行图示。实际上具备如下那样的机构：在绝缘基板2上构成自灭弧式半导体元件6的控制用的布线图案，自灭弧式半导体元件6上的栅极或者控制源极电极和用于与外部连接的栅极或者控制源极电极被电连接，并在电力用半导体模块的上表面等露出，能够与外部导体连接。它们在其它实施例中也是相同的，对本发明的效果不造成影响。但是，控制电路的布线图案容易受到由自灭弧式半导体元件6的主电路电流即在布线图案3、4中流过的电流产生的感应，所以为了抑制电流的不平衡，控制电路的布线图案的形状优选栅极与控制源极平行。进而，作为半导体元件的材料，不仅是Si(Silicon，硅)，在以SiC(Silicon Carbide，碳化硅)、GaN(Gallium Nitride，氮化镓)、金刚石为原料的半导体元件中也能够得到效果。特别在使用能够进行高速动作的SiC、GaN等的情况下，能够得到更显著的效果。
如图4所示，搭载有多个自灭弧式半导体元件6和多个回流二极管7的两种布线图案3、4的配置不同的绝缘基板2构成块101和块102，它们经由正极电极10和交流电极12的主电极而并联连接，构成正支路。关于负极侧也同样地，搭载有多个自灭弧式半导体元件6和多个回流二极管7的两种布线图案3、4的配置不同的绝缘基板2构成块111和块112，它们经由交流电极12和负极电极11的主电极而并联连接，构成负支路。在绝缘基板2中，具有搭载有自灭弧式半导体元件6和回流二极管7的布线图案3、通过键合线21连接于自灭弧式半导体元件6的源极(发射极)、回流二极管7的阳极的布线图案4这两种。这两个绝缘基板2的布线图案3、4构成为在块101和块102中或者在块111和块112中镜像对称这一情况是本发明的特征。
图6是在本发明的实施方式1的电力用半导体模块的负极侧的绝缘基板的布线图案等中流过的换流时的电流路径图。图6(a)示出横向排列布线图案为镜像对称配置的绝缘基板2(镜像对称绝缘基板)的情况下的负支路的部分，图6(b)示出横向排列布线图案为相同配置的绝缘基板2(相同绝缘基板)的情况下的负支路的部分，图6(c)示出将图6(a)所示的布线图案为镜像对称配置的绝缘基板2(镜像对称绝缘基板)左右调换而横向排列的情况下的负支路的部分。使用图6说明本发明的效果。此处，在图6中，用箭头示出自灭弧式半导体元件6导通时的电流路径上的di/dt的朝向。特别通过用极粗线箭头示出的di/dt而产生邻接的绝缘基板2的布线图案之间的相互作用。
在如图6(b)所示横向排列布线图案为相同配置的绝缘基板2的情况下，表示在邻接的布线图案之间流过的电流的di/dt的极粗线箭头的朝向为相反朝向，具有在如自灭弧式半导体元件6的导通截止时那样的di/dt大时将由向该相反方向流过的电流产生的磁通相互抵消的效果。另外，关于右侧的绝缘基板2的自灭弧式半导体元件6的示出细线箭头的源极布线图案4，该源极布线图案4未与相邻的绝缘基板2的源极布线图案4接近，在同一绝缘基板2内的邻接的布线图案中向相反方向流过的电流小，电流的导通距离也短，所以将产生的磁通相互抵消的效果小。即，如果在邻接的绝缘基板2之间进行比较，则左侧的绝缘基板2的自灭弧式半导体元件6的源极布线图案4的寄生电感比右侧的绝缘基板2的源极布线图案4小，所以在左右配置的绝缘基板2之间，产生寄生电感的不平衡。
另一方面，在如图6(a)的本实施方式那样横向排列布线图案为镜像对称配置的绝缘基板2的情况下，表示在邻接的布线图案之间流过的电流的di/dt的极粗线箭头的朝向是相同朝向，无法得到将在di/dt大时产生的磁通抵消的效果。因此可知，关于在示出极粗线箭头的电流路径中产生的寄生电感，横向排列布线图案为镜像对称配置的绝缘基板2的情况比横向排列布线图案为相同配置的绝缘基板2的情况大。另外，在邻接的绝缘基板2之间进行比较的情况下，通过将布线图案做成镜像对称的配置，从而左右的绝缘基板2之间的自灭弧式半导体元件6的源极布线图案4所受到的相互作用在左右的绝缘基板2之间相同，寄生电感相同。
流过自灭弧式半导体元件6的电流由栅极电压决定，所以在以多个并联方式配置自灭弧式半导体元件6那样的电力用半导体模块中，自灭弧式半导体元件6的栅极电压的偏差、即流过自灭弧式半导体元件6的电流的不平衡成为问题。该电流不平衡对动力循环等中的电力用半导体模块的寿命造成影响，所以需要进行降低。另外，作为该电流不平衡的原因的栅极电压的偏差多是由于自灭弧式半导体元件6的源极(发射极)电位偏差而引起的。
如上所述，在图6(a)和图6(b)中，邻接的绝缘基板2之间的自灭弧式半导体元件6的源极布线图案4的寄生电感的不平衡的程度不同，关于搭载于左右各个绝缘基板2的自灭弧式半导体元件6的栅极电压即电流，在图6(b)中产生不平衡，但在图6(a)中不易产生不平衡。即，能够通过镜像对称的布线图案而得到抑制在邻接的绝缘基板2之间的自灭弧式半导体元件6中流过的电流的不平衡的效果。
在图6(c)中，源极布线图案4未与相邻的绝缘基板2接近，在相同基板内的相邻的布线图案中向相反方向流过的电流小，电流的导通距离也短，所以将产生的磁通相互抵消的效果小。但是，由于布线图案为镜像对称，从而左右各个绝缘基板2的源极布线图案4所受到的相互作用是等同的，这些布线图案的寄生电感与图6(a)的情况同样地不易产生不平衡，所以能够抑制在自灭弧式半导体元件6中流过的电流的不平衡。这样，通过将布线图案配置为镜像对称，从而能够抑制绝缘基板2之间的电流不平衡。另外，作为布线图案的配置，并非限于图6(a)、图6(c)，只要是镜像对称的配置，则可以是任意的配置的布线图案。
之前说明了在多个绝缘基板2之间产生的电流的不平衡的抑制效果，但在本发明中，还能够得到抑制同一绝缘基板2内的多个自灭弧式半导体元件6之间的电流的不平衡的效果，所以以下说明这一情况。本实施方式中的同一绝缘基板2内的4个自灭弧式半导体元件6的源极电位的偏差由基于图6中的示出横方向(Y方向)所示的粗线箭头的电流路径而产生的寄生电感L和电流变化率di/dt产生。因此，如果与作为该偏差的原因的寄生电感L串联连接而构成的源极布线图案4、主电极的寄生电感大，则寄生电感L相对变小，源极电位的偏差也变小。其结果，能够抑制流过多个自灭弧式半导体元件6的电流的不平衡。此处，如先前用图6说明那样，横向排列本发明的镜像对称绝缘基板的情况与横向排列相同绝缘基板的情况相比，在邻接的布线图案中流过的di/dt的朝向一致，从而串联连接的示出极粗线箭头的电流路径的寄生电感变大，所以寄生电感L相对变小，能够减小源极电位的偏差。其结果，多个自灭弧式半导体元件6的栅极电压的偏差被抑制，能够得到抑制多个自灭弧式半导体元件6的电流的不平衡的效果。该自灭弧式半导体元件6中的电流的不平衡效果能够在图6(a)、图6(c)所示的布线图案为镜像对称配置的情况下得到。
另外，在图6(a)中，在图1所示的Y方向上，相同支路的绝缘基板2并联地排列，自灭弧式半导体元件6、回流二极管7也在绝缘基板2上在Y方向上排列成线，所以先前所述的粗线箭头的di/dt朝向Y方向，极粗线箭头的di/dt朝向X方向。因此，示出粗线箭头的电流路径的电感不受基于绝缘基板2的镜像对称的配置的相互作用抑制的影响。即，如本构造那样，在与自灭弧式半导体元件6的排列成线的方向相同的方向上流通的电流路径与其前端的电流路径交叉为直角，从而能够增大X方向的寄生电感，相对减小Y方向的寄生电感，所以能够得到抑制电流不平衡的效果。此处，关于图6(c)也同样地，虽然X方向的寄生电感不如图6(a)那样大，但如果与图6(b)相比，则X方向的寄生电感大，能够相对减小Y方向的寄生电感，所以能够得到抑制电流的不平衡的效果。
进而，在本实施方式中，构成正支路和负支路的绝缘基板2在X方向上对置而配置。构成各支路的绝缘基板2能够按照相同的镜像对称的两种构成。此处，在使用镜像对称的两种绝缘基板2的情况下，正支路和负支路的构成方法能够有两种。其中，在本实施方式中，如图4所示，正极块101和负极块111使用作为相同布线图案的绝缘基板2，正极块102和负极块112使用作为相同布线图案的绝缘基板2，以使得旋转180°并在X方向上对置的方式配置。
图7是在本发明的实施方式1的电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。在图7中，用箭头示出本实施方式的电力用半导体模块100的正支路、负支路的电流路径(除去主电极)中的di/dt的朝向。图8是在本发明的实施方式1的其它电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。在图8中，用箭头示出本实施方式的电力用半导体模块110的正支路、负支路的电流路径(除去主电极)中的di/dt的朝向。图8示出正支路的排列相对图7所示的结构例不同的其它结构例。在图8中，正极块101和负极块112、正极块102和负极块111分别是使用由相同布线图案构成的绝缘基板2的结构。即，在图8的结构中，正支路和负支路的邻接的绝缘基板2也是镜像对称。图7、图8所示的电流路径示出产生负支路的自灭弧式半导体元件6导通的情况下的换流时的大的di/dt的情况下的电流路径上的di/dt。相反地，图7与图8不同的点在于，关于正支路的自灭弧式半导体元件6导通的情况下的换流时的电流路径，正极侧为通过自灭弧式半导体元件6的路径，负极侧为通过回流二极管7的路径，但在绝缘基板2的布线图案中流过的电流路径大致相同。
在图7中，相对图中所示的di/dt的朝向，上述源极布线图案4的极粗线箭头的di/dt的朝向在正支路中的邻接的绝缘基板2之间与不邻接的图6(c)所示的结构相同。源极布线图案4未与邻接的绝缘基板2接近，在同一绝缘基板2内的邻接的布线图案中向相反方向流过的电流小，电流的导通距离也短，所以将产生的磁通相互抵消的效果小。但是，由于是镜像对称配置，从而配置于左右的绝缘基板2的源极布线图案4所受到的相互作用是等同的，与图6(c)的情况同样地能够得到电流的不平衡抑制效果。另外，负支路与图6(a)所示的结构相同，源极布线图案4邻接，从而di/dt的朝向相同，示出极粗线箭头的电流路径的寄生电感增加，能够得到与图6(a)所示的负极侧的电流的不平衡抑制效果同样的效果。另一方面，示出粗线箭头的电流路径在正支路和负支路的邻接的绝缘基板处邻接(镜像对称)，流过的电流的di/dt的朝向为相反朝向，所以在示出粗线箭头的电流路径中产生的寄生电感变小。因此，正支路、负支路都降低示出粗线箭头的电流路径的寄生电感，从而示出粗线箭头的电流路径的寄生电感与示出极粗线箭头的电流路径的寄生电感相比，电感相对小，能够降低源极电位的偏差，所以能够抑制流过自灭弧式半导体元件6的电流的不平衡。
在图8中，正支路和负支路的布线图案以成为镜像对称的方式配置，所以正支路、负支路都能够进行与图6(a)所示的负极侧相同的动作。因此，自灭弧式半导体元件6、回流二极管7的源极布线4的示出极粗线箭头的电流路径没有将在邻接的绝缘基板2之间通过di/dt产生的磁通抵消的效果，极粗线箭头部的寄生电感大。因此，在正支路、负支路中示出极粗线箭头的电流路径的寄生电感都增加，从而示出粗线箭头的电流路径的寄生电感的电感相对变小，能够降低源极电位的偏差，所以在正极侧也能够得到与流过自灭弧式半导体元件6的电流的不平衡抑制效果同样的效果。另外，正支路、负支路都是相同布线图案配置，所以粗线箭头的朝向相同，该部分处的寄生电感增加。但是，粗线部分的寄生电感的增加量比极粗线箭头部分的寄生电感的增加量少，不对源极电位的偏差造成影响。进而，模块内的对置的所有布线图案相同，所以电力用半导体模块内部的动作平衡均匀，作为电力用半导体模块，能够进行稳定的动作。这样，在图7、图8中的任意的结构中，都能够得到针对电流的不平衡的抑制效果。另外，在图7中，做成正支路与负支路不同的结构，但即使是负支路与正支路相同、即图8的左右相反的(使用图7的负支路)结构也能够同样地得到针对电流的不平衡的抑制效果。
另外，如图1所示，将主电极的形状以分别层叠正极电极10、负极电极11以及交流电极12的形式配置，从而即使电力用半导体模块的端子各为一个，也能够从绝缘基板层叠正极电极10和交流电极12或者交流电极12和负极电极11，进而在电力用半导体模块的上部层叠正极电极10和负极电极111，降低作为电力用半导体模块的寄生电感。
在如以上那样构成的电力用半导体模块中，将搭载不同的布线图案的基板以成为镜像对称的方式邻接而配置，所以能够使邻接的布线图案之间的流过的电流均匀化。其结果，能够抑制基板之间以及电力用半导体元件之间的电流不平衡，能够提高电力用半导体模块的可靠性。
另外，使用形成有不同的布线图案的两种基板而做成镜像对称配置，所以能够削减构成电力用半导体模块的基板数量，能够在保持抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。
进而，在使用树脂绝缘材料的金属基板的情况下，在1张基板上，将不同的布线图案以成为镜像对称的方式邻接而配置多个，所以能够削减基板数量，能够在保持抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。
实施方式2.
在本实施方式2中，不同的点在于配置多对在实施方式1中使用的1对镜像对称的正负支路。通过这样配置多对镜像对称的正负支路，从而能够在各个镜像对称部分处，抑制流过自灭弧式半导体元件的电流的不平衡。
图9是本发明的实施方式2的电力用半导体模块的上表面示意图。图10是本发明的实施方式2的电力用半导体模块的概略侧面图。图11是本发明的实施方式2的电力用半导体模块的概略侧面图。图10示出从图9中的X侧观察的情况下的概略侧面图，图11示出从图9中的Y侧观察的情况下的概略侧面图。图12是本发明的实施方式2的电力用半导体模块的去掉主电极(正极电极、负极电极以及交流电极)而得到的上表面示意图。在图12中，从图9去掉主电极而示出自灭弧式半导体元件6、回流二极管7等的芯片布局。图13是本发明的实施方式1的电力用半导体模块的等效电路图。此处，将从X侧观察的方向设为X方向，将从Y侧观察的方向设为Y方向。
在图9至图12中，本实施方式2的电力用半导体模块200具备底板1、作为基板的绝缘基板2、漏极(集电极)布线图案3、源极(发射极)布线图案4、陶瓷绝缘基板5、自灭弧式半导体元件6、回流二极管7、焊料9、作为正极侧电极的正极电极10、作为负极侧电极的负极电极11、交流电极12、为布线材料的键合线21、作为正极电极10的端子部的正极端子40、作为负极电极11的端子部的负极端子41、作为交流电极12的端子部的交流端子42、密封材料50、壳体51、盖52以及螺母53。
在本实施方式2的电力用半导体模块200中，在作为对构成电力用半导体模块200的自灭弧式半导体元件6和回流二极管7的发热进行散热的金属散热体的底板1的一个面，利用焊料9接合有通过钎焊等接合金属箔的绝缘材料即陶瓷绝缘基板5。另一方面，在陶瓷绝缘基板5的与和底板1接合的面对置的面，利用金属箔，通过钎焊等接合有布线图案3、4。由接合有金属箔的陶瓷绝缘基板5和布线图案3、4构成绝缘基板2。但是，作为绝缘基板的材料，并非限于陶瓷，也可以是使用树脂绝缘材料的金属基板。在使用树脂绝缘材料的金属基板的情况下，能够不使用与正负支路相当的量的多张绝缘基板，而使用例如1张金属基板，在该金属基板上以使得成为镜像对称的方式形成多个布线图案来进行使用。即使是使用这样的树脂绝缘材料的金属基板也能够得到同样的效果。
另外，在漏极(集电极)布线图案3和源极(发射极)布线图案4的与接合有陶瓷绝缘基板5的面对置的面，利用焊料9接合有自灭弧式半导体元件6和回流二极管7。进而，正极电极10、负极电极11以及交流电极12接合于漏极(集电极)布线图案3、源极(发射极)布线图案4。但是，虽然将焊料9用作接合材料，但并非限于焊料，也可以是其它接合方法所利用的材料。
在正极电极10、负极电极11以及交流电极12中分别流过大电流，所以一般为了与外部电路连接而使用螺丝。但是，并非限于螺丝，如果能够使大电流流过，则也可以是其它接合方法。在本实施方式1中，正极电极10、负极电极11以及交流电极12分别具备用于在模块上表面与外部电路连接的、作为正极电极10的端子部的正极端子40、作为负极电极11的端子部的负极端子41以及作为交流电极12的端子部的交流端子42。另外，在这些正极端子40、负极端子41以及交流端子42处具有螺丝插入用的孔，在这些端子之下设置有被埋入螺母的壳体。另外，在电力用半导体模块200中，用壳体51包围周围，为了使壳体51内部绝缘而将密封材料50注入到壳体51内部。之后，将盖52嵌合于壳体51，利用粘合剂等进行粘接。
自灭弧式半导体元件6和回流二极管7的未与源极(发射极)布线图案4焊料接合的面通过键合线21接合于布线图案等。但是，作为布线材料，虽然使用导线，但并非限于导线，也可以是其它接合方法所利用的材料。
在图9至图13中，在电力用半导体模块200内部，串联地连接2个被称为支路的并联电路，构成正负支路、即与电力变换电路的1个相相当的量，所述并联电路以反并联方式连接自灭弧式半导体元件6和回流二极管7作为电力用半导体。
本实施方式的电力用半导体模块200是在同一壳体(同一封装体)内具备正支路和负支路的一般被称为“2合1”的电力用半导体模块。壳体为电力用半导体模块的外形。另外，在本实施方式中，称为壳体，但在利用树脂密封等形成电力用半导体模块的外形那样的情况下，树脂的外周部是壳体，发挥等同的功能。
如图13的等效电路图所示，在电力用半导体模块200中，构成正支路和负支路，以用虚线包围的方式分为正负的各支路各4个共计8个块。进而，如正极侧的块101和负极侧的块111所示，1个块是分别将多个并联连接的自灭弧式半导体元件6和多个并联连接的回流二极管7反并联地连接而成的。在图13中，正极侧的块102～104和负极侧的块112～114被简化记载，但是是与正极侧的块101和负极侧的块111同样的结构。
此处，在图13的等效电路图中，将自灭弧式半导体元件6记载为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)，但自灭弧式半导体元件6并非限于MOSFET，如果是IGBT(Insulated Gate Bipolar Transistor，绝缘栅极型双极晶体管)、双极型晶体管等其它自灭弧式半导体元件，则也可以是任意的。进而，在本实施方式中，作为回流二极管7，设为将肖特基势垒二极管等二极管元件相对自灭弧式半导体元件6而外置地设置，但回流二极管7也可以是自灭弧式半导体元件6的寄生二极管。另外，在图13的等效电路中，记载自灭弧式半导体元件6的栅极控制电路，作为端子而示出正极侧栅极13G、正极侧控制源极13E、负极侧栅极14G、负极侧控制源极14E，但在与模块内部构造相关的图9～12中，仅图示与主电路的电路相关的构造，而关于与控制电路相关的构造，省略并简化地进行图示。实际上具备如下机构：在绝缘基板2上构成自灭弧式半导体元件6的控制用的布线图案，自灭弧式半导体元件6的栅极或者控制源极电极和用于与外部连接的栅极或者控制源极电极被电连接，并在电力用半导体模块的上表面等露出，能够与外部导体连接。它们在其它实施例中也是相同的，对本发明的效果不造成影响。但是，控制电路的布线图案容易受到由自灭弧式半导体元件6的主电路电流即在布线图案3、4中流过的电流产生的感应，所以为了抑制电流的不平衡，控制电路的布线图案的形状优选栅极与控制源极平行。进而，作为半导体元件的材料，不仅是Si(Silicon，硅)，在以SiC(Silicon Carbide，碳化硅)、GaN(GalliumNitride，氮化镓)、金刚石为原料的半导体元件中也能够得到效果。特别在使用能够进行高速动作的SiC、GaN等的情况下，能够得到更显著的效果。
如图13的等效电路图所示，在电力用半导体模块200中，构成正支路和负支路，以用虚线包围的方式分为正负的各支路各4个共计8个块。即块的数量与实施方式1不同。
如图12所示，搭载有多个自灭弧式半导体元件6和多个回流二极管7的两种布线图案3、4的配置不同的绝缘基板2构成块101～104，它们经由正极电极10和交流电极12的主电极而并联连接，构成正支路。关于负极侧也同样地，搭载有多个自灭弧式半导体元件6和多个回流二极管7的两种布线图案3、4的配置不同的绝缘基板2构成块111～114，它们经由交流电极12和负极电极11的主电极而并联连接，构成负支路。在绝缘基板2上，具有搭载有自灭弧式半导体元件6和回流二极管7的布线图案3、通过键合线21连接于自灭弧式半导体元件6的源极(发射极)、回流二极管7的阳极的布线图案4这两种。这两个绝缘基板2的布线图案3、4构成为在构成各正负支路的邻接的绝缘基板中镜像对称这一情况是本发明的特征。
图14是在本发明的实施方式2的电力用半导体模块的负极侧的绝缘基板的布线图案等中流过的换流时的电流路径图。图14(a)示出横向排列布线图案为镜像对称配置的绝缘基板2(镜像对称绝缘基板)的情况下的负支路的部分，图14(b)示出横向排列布线图案为相同配置的绝缘基板2(相同绝缘基板)的情况下的负支路的部分。与实施方式1同样地，使用图14说明本发明的效果。此处，用箭头示出自灭弧式半导体元件6导通时的电流路径上的di/dt的朝向。特别通过用极粗线箭头示出的di/dt而产生邻接的绝缘基板2的布线图案之间的相互作用。
在如图14(b)所示横向排列布线图案为相同配置的绝缘基板2的情况下，表示在邻接的布线图案之间流过的电流的di/dt的极粗线箭头的朝向为相反朝向，具有在如自灭弧式半导体元件6的导通截止时那样的di/dt大时将由向该相反方向流过的电流产生的磁通相互抵消的效果。另外，关于左端的绝缘基板2的自灭弧式半导体元件6的示出细线箭头的源极布线图案4，该源极布线图案4未与邻接的绝缘基板2的源极布线图案4接近，在同一绝缘基板2内的邻接的布线图案中向相反方向流过的电流小，电流的导通距离也短，所以将产生的磁通相互抵消的效果小。即，如果在绝缘基板2之间进行比较，则左端的绝缘基板2的自灭弧式半导体元件6的源极布线图案4的寄生电感比其它右侧的绝缘基板2的源极布线图案4大，所以在配置于同一底板1的绝缘基板2之间产生电流的不平衡。
另一方面，在如图14(a)的本实施方式那样横向排列布线图案为镜像对称配置的基板的情况下，表示在邻接的布线图案之间流过的电流的di/dt的极粗线箭头的朝向为相同朝向，无法得到将在di/dt大时产生的磁通抵消的效果。因此可知，关于在示出极粗线箭头的电流路径中产生的寄生电感，横向排列布线图案为镜像对称配置的绝缘基板2的情况比横向排列布线图案为相同配置的绝缘基板2的情况大。另外，在将邻接的两张绝缘基板2设为1对，在左右的绝缘基板2的对之间进行比较的情况下，通过将布线图案进行镜像对称的配置，从而绝缘基板2的自灭弧式半导体元件6的源极布线图案4所受到的相互作用在左右的绝缘基板2的对之间相同，寄生电感相同。其结果，在左右的绝缘基板2的对之间不易产生电流的不平衡。进而，在图14(a)中，源极布线图案4邻接的部位为1个部位，但即使采用将源极布线图案4邻接的部位设为两个部位那样的绝缘基板2的配置，也能够得到同样的电流的不平衡抑制效果。
如上所述，在图14(a)和图14(b)中，邻接的绝缘基板2之间的自灭弧式半导体元件6的源极布线图案4的寄生电感的不平衡的程度不同。关于搭载于配置在底板1上的绝缘基板2之间的自灭弧式半导体元件6的栅极电压即电流，在图14(b)中，未以镜像对称配置布线图案，所以产生电流的不平衡，但在图14(a)中，以镜像对称配置布线图案，从而不易产生电流的不平衡。即，能够通过镜像对称的布线图案而得到抑制在邻接的绝缘基板2之间的自灭弧式半导体元件6中流过的电流的不平衡的效果。
另一方面，如在实施方式1中所述那样，自灭弧式半导体元件6的电流由栅极电压决定，所以在如以多个并联方式配置自灭弧式半导体元件那样的电力用半导体模块中，自灭弧式半导体元件6的栅极电压的偏差、即流过自灭弧式半导体元件6的电流的不平衡成为问题。该电流不平衡对动力循环等中的电力用半导体模块的寿命造成影响，所以需要进行降低。另外，作为该电流不平衡的原因的栅极电压偏差多是由于自灭弧式半导体元件6的源极(发射极)电位偏差而引起的。
之前说明了在多个绝缘基板2之间产生的电流的不平衡的抑制效果，但在本发明中，还能够得到抑制同一绝缘基板2内的多个自灭弧式半导体元件6之间的电流的不平衡的效果，所以以下说明这一情况。本实施方式中的同一绝缘基板2内的4个自灭弧式半导体元件6的源极电位(发射极)偏差通过基于图14所示的示出粗线箭头的电流路径而产生的寄生电感L和电流变化率di/dt产生。因此，如果与作为该偏差的原因的寄生电感串联连接而构成的源极布线图案4、主电极的寄生电感大，则寄生电感L相对变小，源极电位的偏差也变小。其结果，能够抑制流过自灭弧式半导体元件6的电流的不平衡。此处，如先前用图14说明那样，排列本发明的镜像对称绝缘基板的情况与横向排列相同绝缘基板的情况相比，在邻接的布线图案中流过的电流的朝向一致，从而串联连接的示出极粗线箭头的电流路径的寄生电感变大，所以寄生电感L相对变小，能够减小源极电位的偏差。其结果，自灭弧式半导体元件6的栅极电压的偏差被抑制，能够得到抑制自灭弧式半导体元件6的电流不平衡的效果。
另外，在本实施方式中也与实施方式1同样地，在图14(a)中，在图9所示的Y方向上相同支路的绝缘基板2并联地排列，自灭弧式半导体元件6、回流二极管7也在绝缘基板2上在Y方向上排列，所以先前所述的示出粗线箭头的电流路径朝向Y方向，示出极粗线箭头的电流路径朝向X方向。因此，示出粗线箭头的电流路径的电感不受基于镜像对称的配置的相互作用抑制的影响。即，如本构造那样，在与自灭弧式半导体元件6的排列方向相同的方向上流过的电流路径与其前端的电流路径交叉为直角，从而能够增大X方向的寄生电感，相对减小Y方向的寄生电感，所以能够得到抑制电流不平衡的效果。
进而，在本实施方式中，构成正支路和负支路的绝缘基板2在X方向上对置而配置。构成各支路的绝缘基板2能够按照相同的镜像对称的两种构成。此处，在使用镜像对称的两种的情况下，正支路和负支路的构成方法能够有两种。其中，在本实施方式中，如图12所示，构成正支路和负支路的邻接的绝缘基板(例如101和111)使用相同的绝缘基板2，以使得旋转180°并在X方向上对置的方式配置。
图15是在本发明的实施方式2的电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。在图15中，用箭头示出本实施方式2的电力用半导体模块200的正支路、负支路的电流路径(除去主电极)。图16是在本发明的实施方式2的其它电力用半导体模块的绝缘基板的布线图案等中流过的换流时的电流路径图。在图16中，用箭头示出本实施方式2的电力用半导体模块210的正支路、负支路的电流路径(除去主电极)。图16示出负支路的排列相对图15所示的结构例不同的其它结构例。在图16中，正极块101、103和负极块112、114、正极块102、104和负极块111、113分别是使用由相同布线图案构成的绝缘基板2的结构。即，在图16的结构中，正支路和负支路的邻接的绝缘基板2也是镜像对称。图15、图16所示的电流路径表示产生负支路的自灭弧式半导体元件6导通的情况下的换流时的大的di/dt的情况下的电流路径。相反地，图15与图16不同的点在于，关于正支路的自灭弧式半导体元件6导通的情况下的换流时的电流路径，正极侧为通过自灭弧式半导体元件6的路径，负极侧为通过回流二极管7的路径，但在绝缘基板2的布线图案中流过的电流路径大致相同。
在图15中，相对图中所示的di/dt的朝向，上述源极布线图案4的极粗线箭头的di/dt的朝向在正支路以及负支路中，存在源极布线图案4邻接的部位。该部分处的电流的流动的朝向相同，示出极粗线箭头的电流路径的寄生电感增加，能够得到与图14(a)所示的负极侧的电流的不平衡抑制效果同样的效果。另一方面，示出粗线箭头的电流路径在正支路和负支路的邻接的绝缘基板2处邻接(镜像对称)，流过的电流的朝向为相反朝向，所以在示出粗线箭头的电流路径中产生的寄生电感变小。因此，正支路、负支路都降低示出粗线箭头的电流路径的寄生电感，从而示出粗线箭头的电流路径的寄生电感与示出极粗线箭头的电流路径的寄生电感相比，电感相对小，能够降低源极电位的偏差，所以能够抑制流过自灭弧式半导体元件6的电流的不平衡。
在图16中，正支路和负支路的布线图案以成为镜像对称的方式配置，所以能够进行与图14(a)所示的负极侧相同的动作。因此，自灭弧式半导体元件6、回流二极管7的源极布线4的示出极粗线箭头的电流路径没有将在邻接的绝缘基板2之间通过di/dt产生的磁通抵消的效果，极粗线箭头部的寄生电感大。因此，正支路、负支路的示出极粗线箭头的电流路径的寄生电感都增加，从而示出粗线箭头的电流路径的寄生电感的电感相对变小，能够降低源极电位的偏差，所以在正极侧也能够得到与流过自灭弧式半导体元件6的电流的不平衡抑制效果同样的效果。另外，正支路、负支路都是相同布线图案配置，所以粗线箭头的朝向相同，该部分处的寄生电感增加。但是，粗线箭头部分的寄生电感的增加量比极粗线箭头部分的寄生电感的增加量少，不对源极电位的偏差造成影响。进而，模块内的对置的所有布线图案相同，所以电力用半导体模块内部的动作平衡均匀，作为电力用半导体模块，能够进行稳定的动作。这样，在图15、图16中的任意的结构中，都能够得到针对电流不平衡的抑制效果。另外，在图16中，相对正支路而变更了负支路的绝缘基板2的组合，但如果是这样的作为镜像对称的绝缘基板的配置，则在调换任意正支路、负支路的组合中都能够得到同样的效果。
此处，在本实施方式中，将搭载于绝缘基板2的自灭弧式半导体元件6图示为4并联，但并联元件数量只要是2个以上，就能够得到本发明的效果，并非限于4并联。另外，绝缘基板2的张数也图示为4并联，但并联的绝缘基板2的张数只要是2张以上，则能够得到本发明的效果，并非限于4并联。
另外，如图9所示，将主电极的形状以分别层叠正极电极、负极电极以及交流电极的形式配置，从而即使模块的端子各为一个，也能够从绝缘基板层叠正极电极和交流电极或者交流电极和负极电极，进而在模块的上部层叠正极电极和负极电极，降低电感。
在如以上那样构成的电力用半导体模块中，将搭载不同的布线图案的绝缘基板2以成为镜像对称的方式邻接而配置，所以能够使邻接的布线图案之间的流过的电流均匀化。其结果，能够抑制绝缘基板2之间以及自灭弧式半导体元件6之间的电流不平衡，能够提高电力用半导体模块的可靠性。
另外，关于绝缘基板2的张数，以布线图案4邻接的方式配置为镜像对称即可，不论配置的张数如何，都能够使邻接的布线图案之间的流过的电流均匀化。其结果，能够抑制绝缘基板2之间以及自灭弧式半导体元件6之间的电流不平衡，能够提高电力用半导体模块的可靠性。进而，使用形成有不同的布线图案的两种基板来做成镜像对称配置，所以能够削减构成电力用半导体模块的基板数量，能够在保持抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。
另外，在使用树脂绝缘材料的金属基板的情况下，在1张基板上将不同的布线图案以成为镜像对称的方式邻接而配置多个，所以能够削减基板数量，能够在原样地抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。
实施方式3.
在本实施方式3中，将包括在实施方式1、2中使用的邻接的绝缘基板的作为镜像对称的部分的源极布线图案用键合线连接的点是不同的。通过将包括这样邻接的绝缘基板的作为镜像对称的部分的源极布线图案用键合线连接并使得导通，从而能够通过在各个镜像对称部分在保持抑制流过自灭弧式半导体元件的电流的不平衡的状态下使导通部位增加来降低电感。
图17是本发明的实施方式3的电力用半导体模块的去掉主电极(正极电极、负极电极以及交流电极)而得到的上表面示意图。在图17中，去掉主电极而示出自灭弧式半导体元件6、回流二极管7等的芯片布局。未图示的主电极采用与实施方式2相同的形状，所以省略。图18是以往例中的电力用半导体模块的去掉主电极而得到的上表面示意图。在图18中，去掉主电极而示出自灭弧式半导体元件6、回流二极管7等的芯片布局。在图18中，绝缘基板未配置为镜像对称。图19是本发明的实施方式3的其它电力用半导体模块的去掉主电极(正极电极、负极电极以及交流电极)而得到的上表面示意图。在图19中，去掉主电极而示出自灭弧式半导体元件6、回流二极管7等的芯片布局。未图示的主电极采用与实施方式2相同的形状，所以省略。
在图17中，本实施方式3的电力用半导体模块300具备底板1、作为基板的绝缘基板2、漏极(集电极)布线图案3、源极(发射极)布线图案4、陶瓷绝缘基板5、自灭弧式半导体元件6、回流二极管7、键合线22以及壳体51。
在本实施方式3的电力用半导体模块300中，在作为对构成电力用半导体模块300的自灭弧式半导体元件6和回流二极管7的发热进行散热的金属散热体的底板1的一个面，利用焊料9接合有通过钎焊等接合金属箔的绝缘材料即陶瓷绝缘基板5。另一方面，在陶瓷绝缘基板5的与和底板1接合的面对置的面，利用金属箔，通过钎焊等接合有布线图案3、4。由接合有金属箔的陶瓷绝缘基板5和布线图案3、4构成绝缘基板2。但是，作为绝缘基板的材料，并非限于陶瓷，也可以是使用树脂绝缘材料的金属基板。在使用树脂绝缘材料的金属基板的情况下，能够不使用与正负支路相当的量的多张绝缘基板，而使用例如1张金属基板，在该金属基板上以使得成为镜像对称的方式形成多个布线图案来进行使用。即使是使用这样的树脂绝缘材料的金属基板也能够得到同样的效果。
另外，在漏极(集电极)布线图案3和源极(发射极)布线图案4的与接合有陶瓷绝缘基板5的面对置的面，利用焊料9接合有自灭弧式半导体元件6和回流二极管7。进而，在邻接的绝缘基板2的源极(发射极)布线图案4之间用键合线22连接并使得导通。但是，为布线材料，虽然使用导线，但并非限于导线，也可以是其它接合方法所利用的材料。
在图18中，以往例中的电力用半导体模块310具备底板1、作为基板的绝缘基板2、漏极(集电极)布线图案3、源极(发射极)布线图案4、陶瓷绝缘基板5、自灭弧式半导体元件6、回流二极管7、作为布线材料的键合线22以及壳体51。与本实施方式3的电力用半导体模块300不同的点在于布线图案不是镜像对称配置。
在实施方式2中的电力用半导体模块200中，构成绝缘基板2的主电路的布线图案仅用主电极连接，并进行并联连接，但为了降低布线电感，有效的是增加电流路径。因此，在本实施方式3中，为了增加电流路径而用键合线22连接并联的源极(发射极)图案4之间。在这样的情况下，在本实施方式3中，邻接的绝缘基板2的布线图案为镜像对称，从而绝缘基板2之间的键合线22的两端的电位一致，能够防止大的电流向键合线22流通。在假设如图18那样将绝缘基板2设为1种而邻接的绝缘基板2相同的情况下，键合线22的两端的电位发生偏差，向键合线22流通大的电流。其结果，产生该键合线22的发热以及动力循环寿命变短等问题。因此，在本实施方式3中，键合线22的两端为相同电位，从而在键合线22中在DC(DirectCurrent，直流)流通时，几乎不流过电流。其结果，键合线22的动力循环寿命不下降，而能够在对布线电感造成影响那样的开关时的di/dt大的时间范围，通过键合线22进行部位导通，从而能够实现电感降低。
进而，该键合线22也可以是多根，使用多个键合线22连接源极布线图案4之间，从而能够进一步降低图案之间的阻抗。图19示出该例子。
在图19中，本实施方式3的电力用半导体模块300具备底板1、作为基板的绝缘基板2、漏极(集电极)布线图案3、源极(发射极)布线图案4、陶瓷绝缘基板5、自灭弧式半导体元件6、回流二极管7、键合线22以及壳体51。
通过以低阻抗连接相邻的绝缘基板的源极布线图案4之间，从而不易产生由于在各绝缘基板的源极布线图案4中流过电流而产生的电位差，能够抑制绝缘基板之间的电流不平衡。在图19中，图示在正极侧·负极侧各搭载4张绝缘基板的情况，但即使在2张、3张等的情况、5张以上的情况下，也能够得到同样的效果。另外，关于正极侧·负极侧的绝缘基板的图案的组合也是，即使是所图示的情况以外的组合，只要是镜像对称的布线图案，则能够得到同样的效果。
在如以上那样构成的电力用半导体模块中，将搭载不同的布线图案的绝缘基板2以成为镜像对称的方式邻接而配置，所以能够使邻接的布线图案之间的流过的电流均匀化。其结果，能够抑制绝缘基板2之间以及自灭弧式半导体元件6之间的电流不平衡，能够提高电力用半导体模块的可靠性。
另外，利用键合线22连接邻接的源极布线图案4之间并使得导通，从而能够使电力用半导体模块300内的电流路径增加，能够实现电感的降低。
进而，使用形成有不同的布线图案的两种基板来做成镜像对称配置，所以能够削减构成电力用半导体模块的基板数量，能够在原样地抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。
另外，在使用树脂绝缘材料的金属基板的情况下，在1张基板上将不同的布线图案以成为镜像对称的方式邻接而配置多个，所以能够削减基板数量，能够在保持抑制基板之间以及电力用半导体元件之间的电流不平衡的状态下，实现电力用半导体模块的成本降低。

Claims (12)

1.一种电力用半导体模块，其特征在于，具备：
正负支路，串联连接自灭弧式半导体元件而构成，所述正负支路具有所述自灭弧式半导体元件的串联连接点；
正极侧电极、负极侧电极以及交流电极，连接于所述正负支路；以及
基板，形成有多个布线图案，该多个布线图案将所述正负支路的所述自灭弧式半导体元件与所述正极侧电极、所述负极侧电极以及所述交流电极连接，
在邻接的所述布线图案中流过的电流的方向相同，一个所述布线图案相对另一个所述布线图案被配置成镜像对称。
2.根据权利要求1所述的电力用半导体模块，其特征在于，
所述布线图案具有平行部，在该平行部中流过经由所述自灭弧式半导体元件的电流，所述平行部被配置成相对所述镜像对称的基准线邻接并平行。
3.根据权利要求1或者2所述的电力用半导体模块，其特征在于，
所述布线图案具有垂直部，该垂直部经由布线材料而与在所述布线图案上相对所述镜像对称的基准线在垂直方向上配置成一列的所述自灭弧式半导体元件连接，所述垂直部相对所述镜像对称的基准线在垂直方向上配置，以使流过所述垂直部的电流的方向成为相反方向的方式使所述正负支路的所述垂直部邻接并对置地配置。
4.根据权利要求1或者2所述的电力用半导体模块，其特征在于，
所述布线图案具有垂直部，该垂直部经由布线材料而与在所述布线图案上相对所述镜像对称的基准线在垂直方向上配置成一列的所述自灭弧式半导体元件连接，所述垂直部相对所述镜像对称的基准线在垂直方向上配置，以使流过所述垂直部的电流的方向成为相同方向的方式使所述正负支路的所述垂直部邻接并对置地配置。
5.根据权利要求1～4中的任一项所述的电力用半导体模块，其特征在于，
所述正负支路中的任意支路的所述布线图案中的邻接的所述垂直部彼此用所述布线材料电连接。
6.根据权利要求5所述的电力用半导体模块，其特征在于，
在电连接所述布线图案的所述布线材料中使用多根键合线。
7.根据权利要求1～6中的任一项所述的电力用半导体模块，其特征在于，
所述基板具有两种，以使形成于各个所述基板的所述布线图案成为镜像对称的方式配置两种所述基板。
8.根据权利要求1～7中的任一项所述的电力用半导体模块，其特征在于，
所述电力用半导体模块具有相对所述自灭弧式半导体元件反并联地连接并与所述布线图案接合的二极管，所述正负支路串联连接所述自灭弧式半导体元件与所述二极管的并联电路而构成。
9.根据权利要求1～8中的任一项所述的电力用半导体模块，其特征在于，
所述基板具有多张，以使形成在邻接的所述基板上的所述布线图案成为镜像对称的方式配置有多个所述基板。
10.根据权利要求8所述的电力用半导体模块，其特征在于，
所述二极管由带隙比硅宽的宽带隙半导体构成。
11.根据权利要求1～10中的任一项所述的电力用半导体模块，其特征在于，
所述自灭弧式半导体元件由带隙比硅宽的宽带隙半导体构成。
12.根据权利要求10或者11所述的电力用半导体模块，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓材料以及金刚石中的任意一个。
CN201480075304.2A 2014-02-11 2014-06-30 电力用半导体模块 Active CN105981274B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014023922 2014-02-11
JP2014-023922 2014-02-11
PCT/JP2014/003464 WO2015121899A1 (ja) 2014-02-11 2014-06-30 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
CN105981274A true CN105981274A (zh) 2016-09-28
CN105981274B CN105981274B (zh) 2018-11-06

Family

ID=53799671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480075304.2A Active CN105981274B (zh) 2014-02-11 2014-06-30 电力用半导体模块

Country Status (5)

Country Link
US (1) US9899328B2 (zh)
JP (1) JP6366612B2 (zh)
CN (1) CN105981274B (zh)
DE (1) DE112014006352T5 (zh)
WO (1) WO2015121899A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859055A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN111106098A (zh) * 2019-12-13 2020-05-05 扬州国扬电子有限公司 一种低寄生电感布局的功率模块
CN111386604A (zh) * 2018-06-01 2020-07-07 富士电机株式会社 半导体装置
CN112750800A (zh) * 2019-10-29 2021-05-04 三菱电机株式会社 半导体功率模块
CN113316846A (zh) * 2019-02-01 2021-08-27 三菱电机株式会社 半导体装置以及电力变换装置
CN113366634A (zh) * 2019-08-13 2021-09-07 富士电机株式会社 半导体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6245365B2 (ja) 2014-07-03 2017-12-13 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
JP6594000B2 (ja) 2015-02-26 2019-10-23 ローム株式会社 半導体装置
US10250115B2 (en) 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
JP7008912B2 (ja) * 2017-02-01 2022-01-25 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 能動的な短絡故障モードを有するパワー半導体装置
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
EP3396839B1 (en) * 2017-04-28 2021-12-15 Infineon Technologies AG Semiconductor arrangement with controllable semiconductor elements
JP2018200953A (ja) * 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 電子装置
DE112019000660T5 (de) 2018-09-14 2020-10-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
DE102018217763A1 (de) * 2018-10-17 2020-04-23 Mahle International Gmbh Wechselrichtereinrichtung mit Halbbrückenmodul
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
EP4029139A4 (en) 2019-09-13 2023-09-27 Milwaukee Electric Tool Corporation CURRENT TRANSFORMER WITH WIDE BANDGAP SEMICONDUCTORS
JP7240541B2 (ja) * 2019-09-24 2023-03-15 ローム株式会社 半導体装置
JP7050732B2 (ja) * 2019-09-24 2022-04-08 ローム株式会社 半導体装置
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
JP6896831B2 (ja) * 2019-12-05 2021-06-30 三菱電機株式会社 半導体モジュールおよび電力変換装置
EP3876409A1 (en) * 2020-03-05 2021-09-08 ABB Schweiz AG Flying capacitor switching cell-system
DE102021117924A1 (de) * 2021-07-12 2023-01-12 Danfoss Silicon Power Gmbh Leistungsmodul

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131759A (ja) * 1982-01-30 1983-08-05 Matsushita Electric Works Ltd 電力用トランジスタの並列接続構造
JP3268690B2 (ja) 1993-07-01 2002-03-25 株式会社日立製作所 半導体集積回路装置
JP3519227B2 (ja) 1996-04-08 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JP3521651B2 (ja) 1996-10-18 2004-04-19 株式会社日立製作所 パワー半導体装置
JP4292652B2 (ja) * 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP4567570B2 (ja) * 2005-10-17 2010-10-20 三菱電機株式会社 電力変換装置
JP4771972B2 (ja) * 2007-02-13 2011-09-14 トヨタ自動車株式会社 電力変換装置
JP5235331B2 (ja) 2007-05-18 2013-07-10 三菱電機株式会社 半導体集積回路
JP5080321B2 (ja) * 2008-03-11 2012-11-21 日本インター株式会社 パワーモジュール
JP2010016122A (ja) 2008-07-02 2010-01-21 Mitsubishi Electric Corp 半導体集積回路
DE112009001638B4 (de) * 2008-07-10 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitermodul
JP5171520B2 (ja) 2008-09-30 2013-03-27 日立オートモティブシステムズ株式会社 電力変換装置
CN109166833B (zh) * 2010-01-15 2022-04-08 三菱电机株式会社 电力用半导体模块
MX2012008026A (es) * 2010-01-18 2012-08-01 Mitsubishi Electric Corp Modulo de semiconductor de potencia, aparato convertidor de potencia y vagon de ferrocarril.
CN202334359U (zh) * 2010-10-29 2012-07-11 松下电器产业株式会社 变换器
WO2013128787A1 (ja) * 2012-03-01 2013-09-06 三菱電機株式会社 電力用半導体モジュール及び電力変換装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111386604A (zh) * 2018-06-01 2020-07-07 富士电机株式会社 半导体装置
CN111386604B (zh) * 2018-06-01 2023-12-19 富士电机株式会社 半导体装置
CN110859055A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
CN113316846A (zh) * 2019-02-01 2021-08-27 三菱电机株式会社 半导体装置以及电力变换装置
CN113366634A (zh) * 2019-08-13 2021-09-07 富士电机株式会社 半导体装置
CN112750800A (zh) * 2019-10-29 2021-05-04 三菱电机株式会社 半导体功率模块
CN111106098A (zh) * 2019-12-13 2020-05-05 扬州国扬电子有限公司 一种低寄生电感布局的功率模块
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块

Also Published As

Publication number Publication date
CN105981274B (zh) 2018-11-06
WO2015121899A1 (ja) 2015-08-20
DE112014006352T5 (de) 2016-10-27
US9899328B2 (en) 2018-02-20
JPWO2015121899A1 (ja) 2017-03-30
US20160351505A1 (en) 2016-12-01
JP6366612B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
CN105981274A (zh) 电力用半导体模块
CN104205330B (zh) 电力用半导体模块以及电力变换装置
CN106026692B (zh) 半导体模块、电力变换装置以及半导体模块的制造方法
CN104521127B (zh) 双元件功率模块及使用该双元件功率模块的三电平功率转换装置
JP2022079670A (ja) 半導体パワーモジュール
CN105612690B (zh) 半导体装置
CN103426852B (zh) 配线构件和具有其的半导体模块
US10002858B2 (en) Power transistor module
CN109314102A (zh) 半导体电源模块
CN106030796A (zh) 功率用半导体模块
CN109417066A (zh) 半导体装置
JP2017123358A (ja) パワーモジュール
CN105027276A (zh) 半导体装置
CN109429530A (zh) 半导体装置
CN107492531B (zh) 半导体装置
CN106449608A (zh) 半导体模块
US20200402896A1 (en) Isolated component design
CN107785354A (zh) 一种基于3d封装的片内并联半桥模块
CN105489578A (zh) 叠层芯片封装结构
CN207425848U (zh) 半导体封装结构
US10546806B2 (en) Semiconductor apparatus
CN104103680B (zh) 芯片和芯片装置
US20130285197A1 (en) Semiconductor Devices and Methods of Manufacturing and Using Thereof
US11764141B2 (en) Semiconductor device
CN104254203B (zh) 电路布置以及用于制造所述电路布置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant