CN109314102A - 半导体电源模块 - Google Patents

半导体电源模块 Download PDF

Info

Publication number
CN109314102A
CN109314102A CN201780032726.5A CN201780032726A CN109314102A CN 109314102 A CN109314102 A CN 109314102A CN 201780032726 A CN201780032726 A CN 201780032726A CN 109314102 A CN109314102 A CN 109314102A
Authority
CN
China
Prior art keywords
bus
power module
semiconductor device
lug
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780032726.5A
Other languages
English (en)
Other versions
CN109314102B (zh
Inventor
B·L·劳登
L·D·斯特瓦诺维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN109314102A publication Critical patent/CN109314102A/zh
Application granted granted Critical
Publication of CN109314102B publication Critical patent/CN109314102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

一种电源模块包括：具有第一多个凸片的第一母线，其中所述第一多个凸片中的每一个电气联接到被设置在第一侧面上的多个导电迹线中相应的导电迹线；具有第二多个凸片的第二母线，其中所述第二多个凸片中的每一个电气联接到被设置在第二侧面上的多个导电迹线中相应的导电迹线；和具有第三多个凸片的第三母线，其中所述第三多个凸片中的至少一个凸片电气联接到被设置在第一侧面上的多个导电迹线中相应的导电迹线并且第三多个凸片中的至少一个凸片电气联接到被设置在第二侧面上的多个导电迹线中相应的导电迹线。

Description

半导体电源模块
背景技术
本申请要求2016年5月27日提交的名称为“电源模块”的美国临时申请序列号62/342,860的优先权和权益，所述美国临时申请出于所有目的以引用的方式整体并入本文。
本申请的领域大体上涉及功率模块组件，并且更具体地涉及电源模块的内部总线结构。
传统的半导体电源模块通常通过由陶瓷基片上的直接键合或活性金属钎焊铜或铝形成的迹线来进路信号。在这种构型中，迹线是单层并且需要在平面表面(例如，陶瓷基片的表面)上彼此相邻。跨过模块布置的多个半导体装置被引线键合到金属迹线和母线，以将半导体装置电气耦合到模块的主功率端子。
这种传统的电源模块试图通过基片上或封装侧壁内进路的内部布局的多种构型来减小电源回路换向电感。典型的方法是优化金属迹线的长度和宽度以及半导体装置的取向。此外，具有多个平面(平坦)母线的母线结构已经被用于提供相对较低的电感，所述母线主要以平行于基片并且紧邻基片的方向而布置。然而，由于母线紧邻基片，母线占据基片区域的大部分(该部分原本能够被分配给额外的半导体装置)，由此造成模块较低的电流额定值。因此，这种母线构型造成模块对于例如较高的功率密度和/或较高的电流应用是低效和/或不适合的。此外，这种母线构型的典型布局和组装顺序为模块的单个部件(例如，半导体装置、作为模块的子组件在基片上装配的多个装置等)提供了有限的测试机会。
因此，本申请提供一种改进的电源模块。
发明内容
本文中提供一种电源模块。在一些实施例中，一种电源模块包括：设置在表面的第一侧面和该表面的第二侧面上的多个导电迹线，其中第一侧面与第二侧面相对；以及母线结构。所述母线结构包括：第一母线，该第一母线具有远离第一母线延伸的第一多个凸片，其中第一多个凸片中的每一个凸片电气联接到被设置在表面的第一侧面上的多个导电迹线中相应的导电迹线；第二母线，该第二母线具有远离第二母线延伸的第二多个凸片，其中第二多个凸片中的每一个凸片都电气联接到被设置在表面的第二侧面上的多个导电迹线中相应的导电迹线；和第三母线，该第三母线具有远离第三母线延伸的第三多个凸片，其中第三多个凸片中的至少一个凸片电气联接到被设置在表面的第一侧面上的多个导电迹线中相应的导电迹线并且第三多个凸片中的至少一个凸片电气联接到被设置在表面的第二侧面上的多个导电迹线中相应的导电迹线。
在一些实施例中，一种用于电源模块的母线结构包括：第一母线，该第一母线具有远离第一母线延伸的第一多个凸片；第二母线，该第二母线具有远离第二母线延伸的第二多个凸片；和第三母线，该第三母线具有远离第三母线延伸的第三多个凸片。其中所述第一多个凸片、所述第二多个凸片和所述第三多个凸片被设置成使得所述第一多个凸片的凸片和所述第二多个凸片的凸片沿所述母线结构的第一侧面交替并且所述第二多个凸片的凸片和所述第三多个凸片的凸片沿所述母线结构的第二侧面交替。
在一些实施例中，一种用于电源模块的母线结构包括：第一母线，该第一母线具有远离第一母线延伸的第一多个凸片；第二母线，该第二母线具有远离第二母线延伸的第二多个凸片；和第三母线，该第三母线具有远离第三母线延伸的第三多个凸片。其中所述第一多个凸片、所述第二多个凸片和所述第三多个凸片被设置成使得所述第一多个凸片的凸片和所述第二多个凸片的凸片沿所述母线结构的第一侧面交替并且所述第二多个凸片的凸片和所述第三多个凸片的凸片沿所述母线结构的第二侧面交替。
在一些实施例中，一种电源模块包括：被设置在电源模块的第一区域中的第一多个半导体装置；被设置在电源模块的第二区域中的第二多个半导体装置，其中非导电间隙被设置在所述第一区域和所述第二区域之间；母线结构。该母线结构包括：第一母线、第二母线和第三母线，其中第三母线被构造成提供跨过非导电间隙的导电路径，并且其中所述第一多个半导体装置、所述第二多个半导体装置、所述第一母线、所述第二母线和所述第三母线被设置成使得形成连续电气路径。该连续电气路径包括电源模块的输入、所述第一母线、第一多个半导体装置的半导体装置的输入、第一多个半导体装置的半导体装置的输出、所述第三母线、第二多个半导体装置的半导体装置的输入、第二多个半导体装置的半导体装置的输出、所述第二母线、电源模块的输出。
附图说明
当参考附图阅读以下详细描述时，本公开的这些和其它特征、方面和优点将变得更好理解，在所有附图中相同的标号表示相同的零件，在附图中：
图1示出了根据本申请的一些实施例的创新型电源模块；
图2示出了图1中所示的电源模块的一部分；
图3示出了如本文中所描述的创新型电源模块的换向切换期间的电流流动路径；
图4示出了与图1中所示的电源模块的实施例的物理结构相对应的电流流动路径的局部电气示意图；
图5示出了现有技术的电源模块；
图6示出了根据本申请的一些实施例的创新型电源模块的实施例；
图7A-D示出了图6所示的电源模块处于装配的渐进阶段；
图8示出了根据本申请的一些实施例的创新型电源的实施例；
图9示出了图8所示的电源模块，其中壳体的至少一部分适于与模块一起使用；
图10示出了图8所示的电源模块，其中壳体的至少一部分适于与模块一起使用；
图11示出了根据本发明的一些实施例的创新型电源模块的实施例；
图12示出了图11所示的电源模块，其中壳体的至少一部分适于与模块一起使用；
图13A-13D示出了图11所示的电源模块处于装配的渐进阶段；
图14示出了根据本发明的一些实施例的创新型电源模块的实施例；
图15示出了根据本发明的一些实施例的创新型电源模块的实施例；
图16A-16D示出了图15所示的电源模块处于装配的渐进阶段；
图17示出了根据本发明的一些实施例的创新型电源模块的实施例；
图18是图17所示的电源模块的一部分；
图19示出了根据本发明的一些实施例的创新型电源模块的实施例；
图20示出了根据本发明的一些实施例的创新型电源模块的实施例；
图21A-21D示出了图20所示的电源模块处于装配的渐进阶段；
图22示出了根据本发明的一些实施例的创新型电源模块的实施例；
图23A-23D示出了图22所示的电源模块处于装配的渐进阶段。
除非另外指明，否则本文所提供的附图意在说明本申请的实施例的特征。这些特征被认为适用于包括本公开的一个或多个实施例的各式各样的系统。由此，附图并非意在包括所属领域的技术人员已知的实践本文中所公开的实施例所需的所有常规特征。此外，参照特定实施例或附图所示或所述的特征可以与参照本文中所示或所述的任何其它实施例所示或所述的特征相结合和/或互换。
具体实施方式
在以下说明书和权利要求书中，将引用若干术语，所述术语应定义为具有以下含义。
除非上下文另外明确规定，否则单数形式“一”以及“所述”包括复数参考物。
“任选”或“视需要”意味着随后描述的事件或情形可能发生或可能不发生，且所述描述包括事件发生的情况和事件不发生的情况。
如本文中在整个说明书以及权利要求书中所使用的近似语言可以应用于修饰可以许可的方式变化而不会导致其相关的基本功能改变的任何定量表示。因此，由例如“约”、“大约”和“大体上”等词语修饰的值并不限于所指定的确切值。在至少一些情况下，近似语言可对应于用于测量所述值的仪器的精度。此处以及在整个说明书以及权利要求书中，范围限制可以组合和/或互换；除非内容或语言另外指示，否则此类范围得以识别且包括其中所包括的所有子范围。
本文中提供了电源模块的实施例。本文中提供的电源模块(双电源模块)描述了低电感包装解决方案，以使得能够快速开关和充分利用宽带隙半导体装置技术。在至少一些实施例中，本发明的电源模块可以有利地包括低电感母线结构，相比传统的电源模块，该低电感母线结构提供较低的电感。此外，在至少一些实施例中，低电感母线结构可以通过柔性制造技术和电源模块的一部分的稳健性测试来允许易于可制造性，由此允许对模块的单个部分选择性分类和/或移除，从而提供高产制造过程。此外，在至少一些实施例中，低电感母线结构可以有利地提供减少的DC换向回路和/或与AC端子交错的DC换向回路，以提供电磁干扰(EMI)/电磁兼容(EMC)返回路径，而不冲击电源模块构型，由此使得开关速度能够更高。
参照图1，在一些实施例中，双电源模块(电源模块)100可以大体上包括一个或多个基板(示出了两个基板126、128)，所述一个或多个基板具有形成在其上的导电迹线130和电气联接到导电迹线130的母线结构102。一个或多个基板126、128可以由基部124支承。
基板126、128可以是适用于如本文中描述的电源模块的任何类型的基板。例如，在一些实施例中，基板126、128可以包括具有至少一个金属化表面的陶瓷主体(例如，氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等)。多个导电迹线130可以例如通过陶瓷主体上直接键合或活性金属钎焊铜或铝来形成在陶瓷主体的顶部上，其中导电迹线130通过设置在导电迹线130之间的陶瓷主体的部分彼此电气隔离。导电迹线130可以以适于在如本文所描述的母线与半导体装置之间提供导电性的任何方式设置在电源模块100的周围。例如，在一些实施例中，多个导电迹线130可以被设置在电源模块100的表面152的第一侧面142(例如，基板126、128中的一个或多个的表面)上并且多个导电迹线130可以被设置在表面152的第二侧面140上，第二侧面140与第一侧面142相对。
尽管图1中仅示出两个，但是可以利用任何数量的基板126、128，例如四个或更多个。发明人已观察到，利用多个基板126、128可以使得基板的机械故障更少，原因在于与跨过整个电源模块100的单个基板相比，机械应力减小。此外，在发现电源模块100的部件(例如，半导体装置、引线键合等)具有缺陷或故障的情况下，基板126、128中的一个或多个可以被选择性地丢弃和更换，与更换容纳所有部件的单个基板相反，由此提供高产制造过程。
基板126、128还可以包括直接或者通过引线键合而联接到一个或多个导电迹线130的多个半导体装置、以及用于多个半导体装置的多个相应的门连接部(图1中的视图未显示，半导体装置202、208、门连接部206、210以及引线键合部204、212示于图2中)。适用于期望应用的任何数量的半导体装置202、208可以存在于模块100中。例如，在一些实施例中，模块100可以包括大约24个半导体装置。其它的实施例可以包括更多(例如，诸如图14-23中所示的48个半导体装置)或更少(例如，诸如图8-13中所示的16个半导体装置)。半导体装置202、208可以以适用于期望应用的任何方式围绕基板126、128布置并且这种配置可以取决于期望的电源模块操作参数、空间限制、母线放置等。例如，在一些实施例中，半导体装置202、208可以围绕一组或多组(例如，图示的第一组214或统称上开关220以及第二组216或统称下部开关222)中的基板126、128中的每一个对称分布。在一些实施例中，第一组214(上开关220)和第二组216(下部开关222)可以布置在轴线、例如从模块100的第一端226延伸到第二端228的轴线224(例如，“纵向轴线”)的相对侧面上，例如图2所示。
尽管未示出，也可以存在适于相对于半导体装置202、208的栅极连接、或者其它电子部件(例如电气联接件或连接器、栅极电阻等)的操作的本领域内已知的其它部件。
半导体装置可以是适用于期望应用的任何类型的半导体装置，例如金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、结栅场效应晶体管(JFET)或者双极性结型晶体管(BJT)等。模块还可以包括PiN二极管、肖特基势垒二极管、合并PiN-肖特基(MPS)二极管、结型势垒肖特基(JBS)二极管等。此外，半导体装置可以是宽带隙半导体装置，例如至少部分地由碳化硅(SiC)、氮化铝(AlN)、氮化镓(GaN)等制成的那些。尽管在图2中图示为布置在半导体装置202、208的内侧，但是栅极连接206、210可以在围绕基板126、128的任何位置(例如接近基板126、128的外围218)中围绕基板126、128布置。下文参照图17-18描述了栅极连接器的备选放置的一个实施例。
再次参照图1所示的电源模块100，在一些实施例中，母线结构102是层压的母线结构。在这种实施例中，母线结构102可以具有多个母线(例如，图1中所示的第一母线104、第二母线106和第三母线122)。当存在时，母线结构102的多个母线中的每一个都可以被构造成使得相应的母线提供期望的电气功能性。例如，在双电源模块(例如，电源模块100)中，第一母线104可以被构造成接收第一极性的电流(例如，负或DC-电流)，第二母线106可以被构造成接收第二极性的电流(例如，正或DC+电流)，并且第三母线122被构造成输出功率(例如，AC输出)。
多个母线中的每一个都可以通过适于促进本文中所述的期望的电气联接件同时提供减小的电感的方式成形和确定尺寸，并且这种构型可以取决于模块的尺寸、模块的期望应用等。例如，在一些实施例中，多个母线中的每一个都可以分别包括母线104、106、122的平面或平坦部件(平面部件)136、138、156。当存在时，平面部件的尺寸可以使得平面部件或平坦部件的宽度比平面部件的厚度大、或者在一些实施例中大得多，例如图1中所示。发明人已观察到，平面部件以这种方式具有尺寸使得母线的总体表面积最大，从而有利于电感的减小，同时允许形成层压的母线结构所需的母线之间的适当粘合。
母线104、106、122可以以适于提供如本文中所描述的模块100的功能的方式来布置。例如，在一些实施例中，母线104、106、122中的每一个的平面部件136、138、156可以与其它母线104、106、122的平面部件136、138、156至少部分地重叠。此外，在一些实施例中，母线104、106、122中的每一个的平面部件136、138、156可以被设置在其它母线104、106、122的平面部件136、138、156上方或下方。在这种实施例中，平面部件136、138、156中的每一个可以被设置成与平面部件136、138、156中的至少另一个平行和/或与基部124平行。
图1示意了上述母线104、106、122布置的示例性构型。在图示的实施例中，第一母线104的平面部件136、第二母线106的平面部件138和第三母线122的平面部件156彼此重叠。此外，如图所示，平面部件136、138、156中的每一个都彼此基本平行或平行和/或与基部124基本平行或平行。
尽管在图1中以特定顺序示出，第一母线104、第二母线106和第三母线122可以通过任何合适的方式设置并且这种设置可以取决于模块的尺寸、模块的期望应用等。例如，在一些实施例中，第三母线122(例如，AC母线)可以被设置在第一母线104(例如，DC-母线)和第二母线106(例如，DC+母线)的上方或下方，或者被设置在第一母线104与第二母线106之间。
在一些实施例中，绝缘层(未示出)可以定位在一个或多个表面上(例如，一个或多个表面顶部、围绕或位于边缘上、密封边缘、位于母线104、106、122之间等)。此外，在一些实施例中，母线结构102可以是标准铜构型，该构型被设计成通过多种技术(其中包括，完全层压的总线结构、如通常通过双列直插式封装(DIP)等风格的设计实现的完全模制、介电单个带线构型中非绝缘浸没等)来绝缘。当存在时，绝缘层起到减小母线104、106、122之间的距离的作用，由此减小电感。绝缘层可以是任何类型的合适的绝缘层，例如聚合物基绝缘层，并且可以在聚酰亚胺膜、柔性陶瓷、混合聚合物陶瓷、和粘合剂(例如但不限于含氟聚合物粘合剂和硅兼容粘合剂(例如但不限于))中实施。
母线104、106、122中的每一个都可以包括多个凸片(脚部)(例如，分别示出了母线104、106、122的凸片111、108、110)，该多个凸片被构造成将母线104、106、122电气联接到导电迹线130。当联接到导电迹线130时，凸片111、108、110可以通过任何合适的机构，例如锡焊、超声焊接、钎焊等而联接。
凸片111、108、110可以通过任何合适的方式被构造成提供本文中所描述的电气联接件，并且这种构型可以取决于模块的尺寸、模块的期望应用等。例如，在一些实施例中，凸片111、108、110可以是具有足以将母线104、106、122联接到期望的导电迹线130的长度的从相应母线的平面部件向外延伸的突出部或延伸部。备选地，在一些实施例中，凸片111、108、110中的每一个都可以包括两个或多个部分，该两个或多个部分被构造成允许母线104、106、122在离开基板126、128的期望距离处定位在基板126、128上方，同时将母线104、106、122联接到期望的导电迹线130。例如，每个凸片111、108、110都可以包括第一部分146、第二部分148和第三部分150，例如图1所示。在这种实施例中，第一部分146可以沿第一方向延伸离开相应的母线104、106、122，第二部分148可以联接到第一部分146并且沿第二方向(与第一方向不同)延伸离开第一部分146，并且第三部分150可以联接到第二部分并且沿第三方向(与第二不同)延伸离开第一部分146。在一些实施例中，第三部分150可以定向成在母线104、106、122联接到基板126、128时使得第三部分150与相应的母线或基板126、128的平面部件基本平行。
凸片111、108、110可以通过适于实现电源模块的期望性能的任何构型布置并且这种布置可以受到尺寸限制、存在的半导体装置数量等的影响。例如，在一些实施例中，第一母线104和第二母线106中的每一个都可以沿相应母线的单侧包括凸片，其中第一母线104的凸片沿与第二母线106的凸片相反的方向从母线结构102突出(例如，凸片111图示为被设置在第一母线104的侧面118上并且凸片108图示为被设置在第二母线106的侧面132上)。在这种实施例中，第三母线122可以包括被设置在第三母线122的第一侧面120和第三母线122的第二侧面154二者上的凸片110，第二侧面154与第一侧面120相对。构造凸片111、108、110和母线104、106、122允许母线中的每一个遍及电源模块100选择性地联接到期望的导电迹线130。例如，在上述构型中，第一母线104可以通过第一母线104的凸片111联接到电源模块100的第二侧面140上设置的导电迹线，第二母线106通过第二母线106的凸片108联接到电源模块100的第一侧面142上设置的导电迹线并且第三母线122通过第三母线122的凸片110联接到功率模块100的第一侧面142和第二侧面140上设置的导电迹线。
此外，在一些实施例中，凸片111、108、110可以被设置成使得来自第一母线104、第二母线106和第三母线122中的每一个的凸片沿电源模块100交替。例如，如图1中所示，来自第一母线104的凸片111和来自第三母线122的凸片110沿电源模块100的第二侧面140交替并且来自第三母线122的凸片110和来自第二母线106的凸片108沿电源模块100的第一侧面142交替。发明人已观察到，以这种交替的方式布置凸片使得抵消了大部分磁场并且减少了存储在磁场中的能量。这形成电流流动路径(换向回路)的较低f1电感，例如如下文所述。尽管图示为沿图1的均匀平面布置，凸片111、108、110可以相对于母线结构102以不同距离突出。此外，在一些实施例中，凸片111、108、110中的一个或多个可以与凸片111、108、110中的另一个至少部分地重叠，例如虚线134所示。在这种实施例中，绝缘层(例如，上述绝缘层)可以布置在凸片111、108、110之间。发明人已观察到，减小凸片111、108、110中的每一个之间的距离将使得更好地抵消磁场并且减小电感。
发明人已观察到，利用凸片111、108、110来将母线104、106、122联接到导电迹线130允许部件的稳健联接同时避免传统使用的引线键合联接机构通常发生的工艺难点，例如引线键合粘结不良、由于促进键合所需的能量数量或者在键合失败的情况下反复尝试而造成的底层部件损坏等。此外，凸片111、108、110允许母线104、106、122基本或直接定位在彼此的顶部上同时使锯齿化最少以留下促进直接引线键合到母线本应需要的暴露区域，由此使母线104、106、122中的每一个的宽度最大化。这种母线宽度的最大化有利于减小电感、提高制造能力、并且减小总线结构的总电阻，从而提高电流处理能力或者降低母线中的总体温度上升。此外，发明人还观察到，凸片111、108、110允许母线结构102至少部分地围绕模块的部件(例如，半导体装置等)形成外壳，使得母线结构102可以起到法拉第屏蔽的作用，由此消除潜在的EMI/EMC问题。此外，发明人已观察到，利用如上所述的凸片111、108、110可以允许母线结构102在制造模块的大部分之后联接到电源模块100(例如，与需要作为制造过程中的中间步骤联接母线的引线键合母线结构相反)。这种制造过程灵活性允许完全独立测试模块的部件并且在将母线结构102联接到电源模块100之前。例如，在将母线结构102联接到迹线130之前，可以在较高功率下完全测试(例如，静态和/或动态测试、开关测试等)基板126、128(其中包括半导体装置202、208)。这种测试可以有利地允许识别和选择性移除缺陷或低于标准的半导体装置和/或基板(例如，在模块包括诸如上文所述之类的多个基片的情况下)，从而允许更换这种缺陷或低于标准的基板，而无需丢弃电源模块100中的剩余的良好基板。在传统引线键合母线组件的情况下，无法在模块装配完成之前实现上述测试，从而造成无法全面测试并且选择性地移除缺陷或低于标准的基板。因此，单个缺陷部件(例如，芯片)将导致整个模块故障。
如上所述，发明人已观察到，相比通常需要半导体装置之间的电流流动来通过多个迹线和引线键合横跨模块的传统的模块构型，母线104、106、122的凸片111、108、110的存在和布置可能使得磁场抵消更好并且换向回路电感更低。
例如，图3示出了如本文中所述的本发明的电源模块的实施例的换向切换期间，示例性电流流动路径302的简化局部电气示意图。附图图示了用于通过使导电路径之间的物理间距最小化来减小模块电感的方法。如图所示，电流流动路径302通过路径306(例如，通过上文所述的第二母线106)接近第一半导体装置(半导体装置202)。流动路径离开第一半导体装置202并且通过路径308(例如，通过上文所述的第三母线122跨过功率模块100)被引向第二半导体装置208。流动路径离开第二半导体装置208并且通过路径310(例如，通过上文所述的第一母线104)被引导离开第二半导体装置208且被引向例如输出。如图所示，312处显示的阴影区域表示储存磁能。发明人已观察到，使导电路径之间的物理间距最小化(例如本文中所描述的)可以使这种储存磁能最小化，由此减小电源模块100的电感。
图4示出了本文所述的本发明的电源模块(例如，电源模块100)的实施例的示例性电流流动路径(导电路径)。图4提供了示例性机构，本发明的电源模块100可以通过该示例性机构实现低换向回路电感，并且因此，通过上文在图3中描述的方法实现模块电感的减小。
如图所示，电流通过第二母线106(例如，DC+母线)的平面部件138的一部分从输入流动(电流流动路径示于402处)到第二母线106的凸片108。电流随后通过一个或多个半导体装置(例如，半导体装置202)从凸片108并且沿基板(例如，基板126)的一个或多个迹线(例如，图1中所示的迹线130)流动。电流从一个或多个半导体装置流向第三母线122(例如，AC母线)的凸片110并且转向，向上行进到凸片110并且跨过第三母线122的一部分到达第三母线122的相对凸片110。电流随后流下相对凸片110并且沿基板的一个或多个迹线流动，以首先向内转弯并且随后转向第二一个或多个半导体装置(例如，半导体装置208)。电流从第二半导体装置流向第一母线104(例如，DC-母线)的凸片111并且向上转向凸片111并且通过第一母线104的一部分到达输出。尽管图示为沿特定方向行进，应当理解，电流流动402可以被布置成沿与附图所示的类似但相反的方向，并且该方向可以取决于电源模块100的构型或应用。
发明人已观察到，通过如上所述地并且如通过本文中所描述地母线结构促进的，可以实现由纵向和横向包绕的相对紧密的回路。并不旨在受到理论的约束，发明人认为，第三母线(例如，AC母线)相对于电源模块内的其它母线的存在和构型在实现本文中所描述的相对非常低的换向回路电感方面起到重要作用。为此目的，第三母线的构型有利于沿第三母线从模块的一侧到另一侧的换向电流流动并且回路电感由于紧密靠近母线(例如，上述的第一母线104、第二母线106和第三母线122或者DC+、DC-和AC母线)而最小化。
图5示出了现有技术的模块500，该模块具有与本文中所描述的本发明的模块的母线结构相比不同的母线结构510。应当注意到，现有技术的模块500与本文中所描述的本发明的模块之间的至少一个显著区别在于图5中的母线包括相对较大的体积502，电磁能储存在该体积中，导致相对较高的模块电感，相比本文中所描述的本发明的电源模块可以提供较小的电磁能存储区域和较低的模块电感，。
如图5中所示，现有技术的母线结构510包括沿基板的相对侧面联接到基板的多个DC母线504、508以及沿基板的大约中间(例如，位于上和下开关之间或者位于装置的上部组和下部组之间)联接到基板的AC母线506。发明人已观察到，在这种现有技术的模块中，存储电磁能的体积502与母线结构510下方的空间的体积512相对应。存储电磁能的体积大使得模块电感增大，由此增加总体换向回路电感。因此，由于现有技术的模块500的电磁能存储的体积较大，现有技术的模块500不能实现由本文中所描述的本发明的电源模块所实现的低换向回路电感。
尽管在上图中以特定构型示出，上开关220(例如，第一组214半导体装置)和下开关222(例如，第二组216半导体装置)202、208可以通过适于期望应用的任何方式围绕基板126、128设置并且这种设置可以取决于期望的电源模块操作参数、空间限制、母线放置等。例如，如上文所讨论的，图1-2示出了被设置在纵向轴线224的相对侧面上的上开关220和下开关222。备选地，在一些实施例中，上开关220和下开关222可以被设置在轴线606(例如，“横向轴线”)的相对侧面上，该轴线从电源模块100的第一侧面142延伸到第二侧面140，例如图6所示。在这种实施例中，母线结构102的母线104、106、122联接到相应组的半导体装置，例如上文所述。例如，第一母线104的凸片111通过迹线130电气联接到下开关222的半导体装置，第二母线106的凸片108通过迹线130联接到上开关220的半导体装置并且第三母线122的凸片110通过迹线130电气联接到上开关220和下开关222二者的半导体装置，例如图6中所示。如图所示，当上开关220和下开关222可以被设置到轴线606的相对侧面上时，母线104、106、122中的每一个都可以包括位于电源模块100的第一侧面142和第二侧面140上的凸片。此外，在这种构型中，母线104、106、122中的一个或多个可以包括跨过电源模块100的一部分的相应的凸片。例如，在一些实施例中，第一母线104可以包括位于轴线606的第一侧面602上的凸片111，第二母线106可以包括位于轴线606的第二侧面604上的凸片108并且第三母线122可以包括位于轴线606的第一侧面602和第二侧面604二者上的凸片110，例如图6所不。
图7A-7D图示了图6所示的电源模块处于渐进制造阶段并且提供附图以说明基部124、上开关220、下开关222、第一母线104、第二母线106和第三母线122中的每一个相对于彼此的相对位置。此外，图7A-7D图示了用于至少部分地装配模块100/母线结构102的顺序的实施例。例如，如图7A-7D中所示，第三母线122可以首先定位在基部124的顶部上(图7B)，第二母线106可以随后定位在第三母线122的上方(图7C)并且第一母线104可以随后定位在第二母线106的上方(图7D)。相应的母线104、106、122中的每一个的凸片可以在装配模块100期间的任何时间联接到迹线(例如，每一个母线可以在放置母线之后联接到相应的迹线或者在母线中的两个或多个定位之后联接到迹线)。相应的母线104、106、122中的每一个的凸片可以通过任何合适的工艺，例如锡焊、焊接、钎焊等联接到迹线。
图8图示了根据本发明的一些实施例的电源模块的备选实施例。在图8中所示的实施例中，上开关220和下开关222的定位以及相应的母线构型与图1-2的类似(例如，位于纵向轴线224的相对侧面上)。
尽管上文图示为具有上述实施例的特定构型，母线结构102可以通过适用于期望应用的任何方式来构造。例如，在一些实施例中，母线104、106、122中的每一个可以具有彼此联接的多个部分并且被构造成适应期望的设计需求，例如图8所示。
例如，在一些实施例中，第一母线104可以包括第一部分802和联接到第一部分802的第二部分804，该第一部分被设置成与基部124类似的取向或方向、或者在一些实施例中与该基部基本平行或平行，其中第二部分804被设置成与第一部分802远离的取向或方向、或者在一些实施例中与第一部分基本垂直或垂直。第一母线104还可以包括凸片806，该凸片806被构造成例如联接到输入或输出，该输入或输出被布置成与第一部分802类似的取向。在一些实施例中，第二母线106可以包括第一部分808和联接到第一部分808的第二部分810，该第一部分被布置成与基部124类似的取向或方向、或者在一些实施例中与该基部基本平行或平行，其中第二部分810被设置成远离第一部分808的取向或方向、或者在一些实施例中与第一部分基本垂直或垂直。第二母线106还可以包括凸片812，该凸片812被构造成例如联接到输入或输出，该输入或输出被布置成与第一部分808类似的取向。在一些实施例中，第三母线122可以包括第一部分816和联接到第一部分816的第二部分814，该第一部分被布置成与基部124类似的取向或方向、或者在一些实施例中与该基部基本平行或平行，其中第二部分814被布置成远离第一部分816的取向或方向、或者在一些实施例中与第一部分基本垂直或垂直。第三母线122还可以包括凸片818，该凸片818被构造成例如联接到输入或输出，该输入或输出被布置成与第一部分816类似的取向。上述部分(例如，部分802-818)中的任何一个都可以通过适用于特定应用的任何方式而成形。例如，在一些实施例中，该部分中的至少一些是基本平坦或平面的。
在以上实施例中的任何实施例中，每一个母线的至少一部分可以与另一个母线的至少一部分重叠。例如，在图示实施例中，第一母线104的第一部分802和第二母线的第一部分808与第三母线122的第一部分816至少部分地重叠，并且第一母线104的第二部分804与第二母线106的第二部分810至少部分地重叠。
上文所述的不同构造可以允许电源模块100用于多种壳体、外壳、封装或形式等内(例如，分别示于图9和图10中的外壳902、1002)，同时保持如本文中所描述的本申请的电源模块100的优点。
图11图示了根据本申请的一些实施例的电源模块的备选实施例。在图11中所示的实施例中，上开关220和下开关222的定位以及相应的母线凸片构型与图6和图7类似(例如，位于横向轴线606的相对侧面上)。
在图示的实施例中，第一母线104和第二母线106均可以包括第一部分1102、1108和联接到第一部分1102、1108的第二部分1104、1110，该第一部分被设置成与基部124类似的取向或方向、或者在一些实施例中与该基部基本平行或平行，其中第二部分1104、1110被设置成远离第一部分1102、1108的取向或方向、或者在一些实施例中与第一部分基本垂直或垂直。第一母线104和第二母线106均可以还包括凸片1106、1112，该凸片被构造成例如联接到输入或输出，该输入或输出被设置成与第一部分1102、1108类似的取向。
在一些实施例中，第三母线122可以包括第一部分1118和联接到第一部分1118的第二部分1114，该第一部分被设置成与基部124类似的取向或方向、或者在一些实施例中与该基部基本平行或平行，其中第二部分1114被布置成远离第一部分1118的取向或方向、或者在一些实施例中与第一部分基本垂直或垂直。第三母线122还可以包括凸片1116，该凸片被构造成例如联接到输入或输出，该输入或输出被布置成与第一部分1118类似的取向。
尽管以特定构型示出，上述部分(例如，部分1102-1118)中的任何部分都可以通过适用于特定应用的任何方式而成形。例如，在一些实施例中，该部分中的至少一些是基本平坦或平面的。此外，应当注意到，尽管图示为具有跨过相应母线的特定放置，部分1102-1116中的每一个可以通过适用于期望应用的任何方式相对于彼此定位或布置。
图11中所示的多种构型可以允许电源模块100用于多种壳体、外壳、封装或形式等内(例如，封装1202)，同时保持如本文中所描述的本申请的电源模块100的优点。
图13A-13D图示了图11所示的电源模块处于渐进制造阶段并且提供附图以说明基部124、上开关220、下开关222、第一母线104、第二母线106和第三母线122中的每一个相对于彼此的相对位置。此外，图13A-13D图示了用于至少部分地装配模块100/母线结构102的顺序的实施例。例如，如图13A-13D中所示，第三母线122可以被首先放置在基部124的顶部上(图13B)、第二母线106随后可以定位在第三母线122上方(图13C)并且第一母线104也可以定位在第三母线122的上方并且邻近第二母线106(图13D)。相应的母线104、106、122中的每一个的凸片可以在装配模块100期间的任何时间联接到迹线(例如，每一个母线可以在放置母线之后联接到相应的迹线或者在母线中的两个或多个定位之后联接到迹线)。相应的母线104、106、122中的每一个的凸片可以通过任何合适的工艺，例如锡焊、焊接、钎焊等联接到迹线。
尽管图1-13中图示为具有单个母线结构和相应的基板、导电迹线以及联接到其上的半导体装置，电源模块可以具有适用于期望应用的任何数量的母线结构以及相关联的部件。例如，图14图示了电源模块1400的实施例，该电源模块1400包括由共用基部1402支承的图1-13中所示的电源率模块1400的多个部件。在这种实施例中，电源模块1400可以包括多个上开关和下开关(被设置在图示相应的纵向轴线224相对侧面上的两个上开关220和两个下开关222)、多个母线结构(图示的第一母线结构1404和第二母线结构1406)以及其上形成有导电迹线1418、1420、1422、1424的多个基板(图示的四个基板1408、1410、1412和1414)，其中母线结构1404、1406联接到相应的多个基板1408、1410、1412和1414的导电迹线1418、1420、1422、1424。在这种实施例中，多个基板1408、1410、1412、1414可以由单个基板1402支承。基板1408、1410、1412和1414还可以包括直接或通过引线键合联接到一个或多个导电迹线130的多个半导体装置、以及用于多个半导体装置的多个相应的栅极连接器(尽管在图14的视图中不可见，半导体装置栅极连接器、和引线键合可以与图2中所示的类似)。尽管未示出，还可以存在适于相对于半导体装置操作栅极连接器的本领域内相已知的其它部件，例如电气联接件或连接器、栅极电阻等。
发明人已观察到，如本文中所提供的母线构型提供了相比传统的母线构型更紧凑的母线结构，由此允许电源模块中包括上述额外的母线结构、基板和半导体装置，这是原本由于空间限制而无法实现的。在一个示例性实施例中，可以通过乘以二来增加部件的数量，例如从1个母线结构和24个半导体装置(例如，如图1中所示)增加到两个母线结构和48个半导体装置(例如，如图14中所示)。额外的母线结构、基板和半导体装置允许增强能力和性能，而不增加电源模块的总体尺寸或占用空间。
图14中所示的电源模块1400的部件(例如，母线结构1404、1406、基板1408、1410、1412和1414、导电迹线1418、1420、1422、1424、半导体装置1426、1428、1430、1432等)中的每一个都可以包括上文参照图1-13描述的相应的部件的实施例中的任何一个。在操作中，母线结构1404、1406中的每一个结合相应的导电迹线1418、1420、1422、1424、多个基板1408、1410、1412和1414以及半导体装置1426、1428、1430、1432可以独立形成与上文参照图3-4所述的电流流动路径类似的电流流动路径。
如上所述，在本文中所描述的实施例中的任何一个中，上开关220和下开关222可以通过适用于期望应用的任何方式围绕基板126、128布置并且这种配置可以取决于期望的电源模块操作参数、空间限制、母线放置等。例如，图15图示了电源模块1400的实施例，该电源模块具有与图14中所示的电源模块1400类似的构型。然而，在图15中所示的实施例中，上开关220和下开关222被构造成与上文参照图6和7所述的实施例类似(例如，上开关220和下开关222可以被设置在横向轴线606的相对侧面上)。
图16A-16D图示了图15所示的电源模块处于渐进制造阶段中并且提供附图以说明基部802、上开关220、下开关222、第一母线104、第二母线106和第三母线122中的每一个相对于彼此的相对位置。此外，图16A-16D图示了用于至少部分地装配模块100/母线结构102的顺序的实施例。例如，如图16A-16D中所示，第三母线122可以首先定位在基部124的顶部上(图16B)，第二母线106可以随后定位在第三母线122的上方(图16C)并且第一母线104可以随后定位在第二母线106的上方(图16D)。相应的母线104、106、122中的每一个的凸片可以在装配模块100期间的任何时间联接到迹线(例如，每一个母线可以在放置母线之后联接到相应的迹线或者在母线中的两个或多个定位之后联接到迹线)。相应的母线104、106、122中的每一个的凸片可以通过任何合适的工艺，例如锡焊、焊接、钎焊等联接到迹线。
尽管图1-16中将电源模块图示为具有联接到相应组的上半导体装置和下半导体装置(例如，上开关220和下开关222)的一个母线结构，在一些实施例中，电源模块可以包括被构造成联接到多组半导体装置的单个母线结构。例如，参照图17，在一些实施例中，电源模块1700可以包括通过多个导电迹线联接到多个基板的单个母线结构1702，其中多个基板中的每一个包括多组半导体装置(下文参照图18描述)。
为了清楚起见，图18图示了图17的电源模块1700，但是移除了母线结构1702使得下方部件可见。如图18中所示，多个基板(图示了四个基板1712、1714、1716、1718)均包括多个导电迹线1820、1822、1824、1826。在一些实施例中，基板1712、1714、1716、1718中的每一个还可以包括联接到一个或多个导电迹线1820、1822、1824、1826的第一组半导体装置1832、1834、1836、1838和第二组半导体装置1840、1842、1848、1850。
第一组半导体装置1832、1834、1836、1838和第二组半导体装置1840、1842、1848、1850可以通过适于提供电源模块1700的期望性能的任何方式设置。例如，在一些实施例中，第一组半导体装置1832、1834、1836、1838可以被设置在基板1712、1714、1716、1718中的每一个的第一侧面1860上并且第二组半导体装置1844、1846、1848、1850被设置在基板1712、1714、1716、1718中的每一个的相对第二侧面1862上。在这种实施例中，第一组半导体装置1832、1834、1836、1838和第二组半导体装置1840、1842、1848、1850可以围绕基板1712、1714、1716、1718相对于彼此对称设置。
在单个母线结构被构造成联接到多组半导体装置的构型中(例如图18中所示)，多组半导体装置可以共同形成上开关和下开关中的每一个。例如，在一些实施例中，被设置在横向轴线224的第一侧面1866上的第一组半导体装置和第二组半导体装置(例如，半导体装置1836、1838、1848、1850)可以形成上开关220并且被设置在横向轴线224的第二侧面1868上的第一组和第二组半导体装置(例如，半导体装置1832、1834、1840、1842)可以形成下开关222。
母线结构1702可以通过适于提供电源模块1700的期望性能的任何方式布置。在一些实施例中，母线结构1702可以定位成使得DC母线(例如，上述第一母线104(DC-母线)和第二母线106(DC+母线))的凸片联接到直接布置在相应的单个或成对的来自第一组半导体装置1832、1834、1836、1838的半导体装置和第二组半导体装置1840、1842、1848、1850的半导体装置之间的导电迹线1820、1822、1824、1826的一部分(DC母线凸片的放置以虚线示于1864处)。类似地，AC母线的凸片与其上联接有DC母线凸片的导电迹线1820、1822、1824、1826相邻并且交替地联接到导电迹线1820、1822、1824、1826(AC母线凸片的放置以虚线示于1848处)。在这种实施例中，栅极连接器1852、1854、1856、1858和相关部件(未示出)可以被布置在每个基板1812、1814、1816、1818上的半导体装置外部(例如，与诸如图1-16中所示的之类的内部相反)。
图17-18中所示的电源模块1700的部件(例如，母线结构1702、基板1712、1714、1716和1718、导电迹线1820、1822、1824、1826、栅极连接器1852、1854、1856、1858、半导体装置等)中的每一个都可以包括上文参照图1-16所述的相应部件的实施例中的任何一个。
尽管在上文实施例中描述为具有一个或两个输入/输出凸片(端子)，母线结构的每个母线可以具有适应用于期望应用的操作参数(例如，电流)所需的任何数量的凸片。例如，图19图示了与图17中所示的母线结构1700类似的母线结构，但是，母线结构1700的每个母线104、106、122具有三个输入/输出凸片(凸片示于1902、1904、1906)。图20图示了电源模块2000的实施例，该电源模块具有与图17中所示的电源模块1700类似的构型。然而，在图示实施例中，上开关220和下开关222被构造成与上文参照图6和7所述的实施例类似(例如，上开关220和下开关222可以被设置在横向轴线606的相对侧面上)。
图21A-21D图示了图20所示的电源模块处于渐进制造阶段并且提供附图以说明基部1710、上开关220、下开关222、第一母线104、第二母线106和第三母线122中的每一个相对于彼此的相对位置。此外，图21A-21D图示了用于至少部分地装配模块100/母线结构102的顺序的实施例。例如，如图21A-21D中所示，第三母线122可以首先定位在基部1710的顶部上(图21B)，第二母线106可以随后定位在第三母线122的上方(图21C)并且第一母线104可以随后定位在第二母线106的上方(图21D)。相应的母线104、106、122中的每一个的凸片可以在装配模块100期间的任何时间联接到迹线(例如，每一个母线可以在放置母线之后联接到相应的迹线或者在母线中的两个或多个定位之后联接到迹线)。相应的母线104、106、122中的每一个的凸片可以通过任何合适的工艺，例如锡焊、焊接、钎焊等联接到迹线。
图22和23A-23C图示了电源模块2200的实施例和相关分解图，该电源模块具有与图20中所示的电源模块2000类似的构型。然而，在图22和23A-23C中所示的实施例中，第一母线104、第二母线106和第三母线122中的每一个包括三个输入/输出凸片(示于2202、2204、2206)，与图20中所示的两个输入/输出凸片相反。
图23A-23D图示了图22所示的电源模块处于渐进制造阶段并且提供附图以说明基部1710、上开关220、下开关222、第一母线104、第二母线106和第三母线122中的每一个相对于彼此的相对位置。此外，图23A-23D图示了用于至少部分地装配模块100/母线结构102的顺序的实施例。例如，如图23A-23D中所示，第三母线122可以首先定位在基部1710的顶部上(图23B)，第二母线106可以随后定位在第三母线122的上方(图23C)并且第一母线104可以随后定位在第二母线106的上方(图23D)。相应的母线104、106、122中的每一个的凸片可以在装配模块100期间的任何时间联接到迹线(例如，每一个母线可以在放置母线之后联接到相应的迹线或者在母线中的两个或多个定位之后联接到迹线)。相应的母线104、106、122中的每一个的凸片可以通过任何合适的工艺，例如锡焊、焊接、钎焊等联接到迹线。
因此，本文中已提供了电源模块。上述电源模块提供了低电感母线结构和提供高度可制造、完全可扩展并且可构造的模块的基板构型。此外，本发明的模块提供了基板上原本需要的引线键合总体数量的减少，同时提供了用于每对互连的低换向回路电感。此外，减少和/或消除引线键合相对于每个端子构型提供了灵活性，由此允许DC端子配合最低总体电感，并且相对于DC端子布置AC端子，以提供EMI屏蔽和返回路径，和/或调节总体堆栈构型以用于不同电压等级或附加绝缘。此外，这种可扩展性和可构造性允许模块易于应用于其它模块占用空间，包括工业标准模块，例如62mm模块壳体、100mm模块壳体(又名nHPD2、LinPak、XHM......)PrimePACKTM、PrimePACKTM-风格、EconoDUALTM、EconoPACKTM、Econo-风格、其变型和/或衍生设计等。
本书面描述使用示例来公开包括最佳模式的实施例，并且还使所属领域的技术人员能够实践所述实施例，包括制造和使用任何装置或系统以及执行任何所并入的方法。本公开的可获专利的范围由权利要求书限定，并且可以包括本领域的技术人员想到的其它示例。如果此类其他示例具有与权利要求书的字面语言相同的结构元件，或者如果它们包括与权利要求书的字面语言无实质差别的等效结构元件，那么此类其他示例希望在权利要求书的范围内。在书面描述内并且贯穿说明书和权利要求书，参照特定实施例或附图图示或描述的特征可以与参照本文图示或描述的任何其它实施例图示或描述的特征组合和/或互换。

Claims (34)

1.一种电源模块，其包括：
多个导电迹线，其设置在表面的第一侧面和所述表面的第二侧面上，其中所述第一侧面与所述第二侧面相对；以及
母线结构，其包括：
第一母线，所述第一母线具有远离所述第一母线延伸的第一多个凸片，其中所述第一多个凸片中的每个凸片电气联接到被设置在所述表面的第一侧面上的多个导电迹线中相应的导电迹线；
第二母线，所述第二母线具有远离所述第二母线延伸的第二多个凸片，其中所述第二多个凸片中的每个凸片电气联接到被设置在所述表面的第二侧面上的多个导电迹线中相应的导电迹线；和
第三母线，所述第三母线具有远离所述第三母线延伸的第三多个凸片，其中所述第三多个凸片中的至少一个凸片电气联接到被设置在所述表面的第一侧面上的多个导电迹线中相应的导电迹线并且所述第三多个凸片中的至少一个凸片电气联接到被设置在所述表面的第二侧面上的多个导电迹线中相应的导电迹线。
2.根据权利要求1所述的电源模块，其中所述第一母线、所述第二母线和所述第三母线中的每一个都包括平面部件，其中所述第一多个凸片、所述第二多个凸片和所述第三多个凸片从相应的第一母线的平面部件、第二母线的平面部件和第三母线的平面部件延伸。
3.根据权利要求2所述的电源模块，其中所述平面部件中的每一个都被至少部分地设置在至少一个其它平面部件的上方或者被至少部分地设置在至少一个其它平面部件的下方。
4.根据权利要求1所述的电源模块，其还包括电气联接到所述多个导电迹线的多个半导体装置。
5.根据权利要求4所述的电源模块，其中所述多个半导体装置包括金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、结栅场效应晶体管(JFET)或双极性结型晶体管(BJT)中的至少一种。
6.根据权利要求4所述的电源模块，其中所述多个半导体装置是宽带隙半导体装置。
7.根据权利要求4所述的电源模块，其中所述多个半导体装置包括碳化硅。
8.根据权利要求4所述的电源模块，其中所述多个半导体装置中的至少一个被设置在所述第一母线、所述第二母线和所述第三母线的下方。
9.根据权利要求4所述的电源模块，其中所述多个半导体装置成组布置以形成上开关和下开关，其中所述上开关被设置在所述电源模块的轴线的第一侧面上并且所述下开关被设置在所述电源模块的第二侧面上。
10.根据权利要求9所述的电源模块，其中所述轴线是所述电源模块的横向轴线或纵向轴线。
11.根据权利要求4所述的电源模块，其中所述第一母线、所述第二母线、所述第三母线、所述导电迹线以及所述多个半导体装置被设置成使得形成连续电气路径，所述电气路径包括所述第二母线、沿所述电源模块的第二侧面设置的所述多个导电迹线的第一组导电迹线、所述多个半导体装置的第一半导体装置、沿所述电源模块的第二侧面设置的所述多个导电迹线的第二组导电迹线、所述第三母线、沿所述电源模块的第一侧面布置的所述多个导电迹线的第一组导电迹线、所述多个半导体装置的第二半导体装置、沿所述电源模块的第一侧面设置的所述多个导电迹线的第二组导电迹线和所述第一母线。
12.根据权利要求1所述的电源模块，其中所述第一母线被构造成接收第一极性的电流，所述第二母线被构造成接收第二极性的电流并且所述第三母线被构造成输出信号。
13.根据权利要求1所述的电源模块，其还包括被设置在所述第一母线和所述第二母线之间以及在所述第二母线和所述第三母线之间的电气绝缘材料。
14.根据权利要求1所述的电源模块，其中所述第一母线、所述第二母线和所述第三母线形成层压的母线结构。
15.根据权利要求1所述的电源模块，其中所述第三母线形成从被设置在所述电源模块的第一侧面上的导电迹线到被设置在所述电源模块的第二侧面上的导电迹线的导电路径。
16.根据权利要求1所述的电源模块，其中所述表面是绝缘基片的表面。
17.根据权利要求16所述的电源模块，其中所述绝缘基片包括被设置成彼此相邻的多个绝缘基板。
18.一种用于电源模块的母线结构，其包括：
第一母线，其具有远离所述第一母线延伸的第一多个凸片；
第二母线，其具有远离所述第二母线延伸的第二多个凸片；和
第三母线，其具有远离所述第三母线延伸的第三多个凸片，其中所述第一多个凸片、所述第二多个凸片和所述第三多个凸片被设置成使得所述第一多个凸片中的凸片和所述第二多个凸片中的凸片沿所述母线结构的第一侧面交替并且所述第二多个凸片中的凸片和所述第三多个凸片中的凸片沿所述母线结构的第二侧面交替。
19.根据权利要求18所述的母线结构，其中所述第一母线、所述第二母线和所述第三母线中的每一个都包括平面部件，其中所述第一多个凸片、第二多个凸片和第三多个凸片从相应的第一母线的平面部件、第二母线的平面部件和第三母线的平面部件延伸。
20.根据权利要求18所述的母线结构，其中所述第一母线、所述第二母线和所述第三母线中的每一个的平面部件还包括各自的端子，所述端子被构造成联接到电气输入或电气输出。
21.根据权利要求18所述的母线结构，其中所述平面部件中的每一个被至少部分地设置在至少一个其它平面部件的上方或者被至少部分地设置在至少一个其它平面部件的下方。
22.根据权利要求18所述的母线结构，其中所述第一母线、所述第二母线和所述第三母线形成层压的母线结构。
23.根据权利要求18所述的母线结构，其中所述第一母线、所述第二母线和所述第三母线彼此电气隔离。
24.一种电源模块，其包括：
第一多个半导体装置，其被设置在所述电源模块的第一区域中；
第二多个半导体装置，其被设置在所述电源模块的第二区域中，其中非导电间隙被设置在第一区域和第二区域之间；
母线结构，所述母线结构包括第一母线、第二母线和第三母线，其中所述第三母线被构造成提供跨过所述非导电间隙的导电路径，并且其中，所述第一多个半导体装置、所述第二多个半导体装置、所述第一母线、所述第二母线和所述第三母线被设置成使得形成连续电气路径，所述连续电气路径包括所述电源模块的输入、所述第一母线、所述第一多个半导体装置的半导体装置的输入、所述第一多个半导体装置的半导体装置的输出、所述第三母线、所述第二多个半导体装置的输入半导体装置、所述第二多个半导体装置的半导体装置的输出、所述第二母线、所述电源模块的输出。
25.根据权利要求24所述的电源模块，其中所述第一多个半导体装置被设置在形成于所述第一区域内的表面上的导电迹线上，并且其中所述第二多个半导体装置被设置在所述第二区域内的表面上，其中所述第一区域与所述第二区域相对。
26.根据权利要求24所述的电源模块，其中所述表面是绝缘基板的表面。
27.根据权利要求26所述的电源模块，其中所述绝缘基板包括被设置成彼此相邻的多个绝缘基板。
28.根据权利要求24所述的电源模块，其中所述第一母线、所述第二母线和所述第三母线形成层压的母线结构。
29.根据权利要求24所述的电源模块，其中所述第一母线、所述第二母线和所述第三母线彼此电气隔离。
30.根据权利要求24所述的电源模块，其中所述第一多个半导体装置和所述第二多个半导体装置包括金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、结栅场效应晶体管(JFET)或双极性结型晶体管(BJT)中的至少一种。
31.根据权利要求24所述的电源模块，其中所述多个半导体装置是宽带隙半导体装置。
32.根据权利要求24所述的电源模块，其中所述第一多个半导体装置和所述第二多个半导体装置中的至少一个被设置在所述第一母线、所述第二母线和所述第三母线的下方。
33.根据权利要求24所述的电源模块，其中所述多个半导体装置成组设置以形成上开关和下开关，其中所述上开关被设置在所述电源模块的轴线的第一侧面上并且所述下开关被设置在所述电源模块的轴线的第二侧面上。
34.根据权利要求33所述的电源模块，其中所述轴线是所述电源模块的横向轴线或纵向轴线。
CN201780032726.5A 2016-05-27 2017-05-26 半导体电源模块 Active CN109314102B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662342860P 2016-05-27 2016-05-27
US62/342,860 2016-05-27
US15/605,686 2017-05-25
US15/605,686 US10347608B2 (en) 2016-05-27 2017-05-25 Power module
PCT/US2017/034660 WO2017205730A1 (en) 2016-05-27 2017-05-26 Semiconductor power module

Publications (2)

Publication Number Publication Date
CN109314102A true CN109314102A (zh) 2019-02-05
CN109314102B CN109314102B (zh) 2022-07-08

Family

ID=59021606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032726.5A Active CN109314102B (zh) 2016-05-27 2017-05-26 半导体电源模块

Country Status (5)

Country Link
US (2) US10347608B2 (zh)
EP (1) EP3465750A1 (zh)
JP (1) JP2019517733A (zh)
CN (1) CN109314102B (zh)
WO (1) WO2017205730A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993695A (zh) * 2019-12-12 2021-06-18 李尔公司 交通工具交错汇流条

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
US10680430B2 (en) * 2016-06-14 2020-06-09 Tikla Com Inc. Fault recovery systems and methods for electrical power distribution networks
US11616010B2 (en) * 2017-06-30 2023-03-28 Hamilton Sundstrand Corporation Transistor assemblies
DE102018205985A1 (de) * 2018-04-19 2019-10-24 Audi Ag Elektrisches Energiesystem mit Brennstoffzellen
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
USD908632S1 (en) * 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
JP6980625B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 端子板及び半導体装置
JP7243582B2 (ja) * 2019-11-08 2023-03-22 株式会社デンソー 電力変換装置
WO2021186538A1 (ja) * 2020-03-17 2021-09-23 東芝三菱電機産業システム株式会社 ラミネートブスバー、電力変換器、電力変換装置および無停電電源装置
FR3119927B1 (fr) * 2021-02-17 2023-07-28 Alstom Transp Tech Connecteur électrique, système électrique comprenant un tel connecteur et véhicule ferroviaire comprenant un tel système
DE102021117924A1 (de) * 2021-07-12 2023-01-12 Danfoss Silicon Power Gmbh Leistungsmodul
DE102021125216A1 (de) 2021-09-29 2023-03-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Gleichspannungsanschlusseinrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114584A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd インバータ装置
CN101385136A (zh) * 2006-02-15 2009-03-11 Nxp股份有限公司 用于模制盖的衬底表面的非导电平坦化
CN102456635A (zh) * 2010-11-04 2012-05-16 赛米控电子股份有限公司 具有带多个同样构造导体迹线组的基底的功率半导体模块
CN102983766A (zh) * 2011-09-02 2013-03-20 株式会社电装 装备有半导体模块的功率转换器
CN103107721A (zh) * 2011-11-11 2013-05-15 株式会社电装 具有排列成多个连续层的多个半导体模块的电力转换器
CN104603948A (zh) * 2012-09-05 2015-05-06 德克萨斯仪器股份有限公司 垂直堆叠的功率fet和具有低导通电阻的同步降压转换器
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
US5422440A (en) 1993-06-08 1995-06-06 Rem Technologies, Inc. Low inductance bus bar arrangement for high power inverters
JP3724345B2 (ja) * 2000-07-13 2005-12-07 日産自動車株式会社 配線の接続部構造
US20020034088A1 (en) 2000-09-20 2002-03-21 Scott Parkhill Leadframe-based module DC bus design to reduce module inductance
US7049691B2 (en) 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
JP2007209184A (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corp 電力変換装置
EP2028692A4 (en) 2006-06-09 2009-12-23 Honda Motor Co Ltd SEMICONDUCTOR COMPONENT
JP4780806B2 (ja) * 2006-08-29 2011-09-28 パイオニア株式会社 情報再生装置及び方法、並びにコンピュータプログラム
US8076696B2 (en) 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
US8466541B2 (en) 2011-10-31 2013-06-18 Infineon Technologies Ag Low inductance power module
DE102012201889A1 (de) 2012-02-09 2012-10-04 Conti Temic Microelectronic Gmbh Elektrisches Leistungsmodul und Verfahren und Vorrichtung zum Herstellen eines elektrischen Leistungsmoduls
JP5821822B2 (ja) 2012-10-31 2015-11-24 株式会社デンソー バスバーアセンブリの製造方法
US9407251B1 (en) 2012-12-07 2016-08-02 Cree Fayetteville, Inc. Method for reworkable packaging of high speed, low electrical parasitic power electronics modules through gate drive integration
KR102034717B1 (ko) 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
JP6056971B2 (ja) 2013-06-24 2017-01-11 日産自動車株式会社 電力変換装置
WO2015132847A1 (ja) 2014-03-03 2015-09-11 株式会社日立製作所 Ｉｇｂｔ，パワーモジュール，パワーモジュールの製造方法，および電力変換装置
US9589868B2 (en) 2015-03-11 2017-03-07 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
US9893646B2 (en) 2015-09-30 2018-02-13 General Electric Company System for a low profile, low inductance power switching module
CN105514072A (zh) 2016-01-29 2016-04-20 南京银茂微电子制造有限公司 功率模块低电感引线端子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114584A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd インバータ装置
CN101385136A (zh) * 2006-02-15 2009-03-11 Nxp股份有限公司 用于模制盖的衬底表面的非导电平坦化
CN102456635A (zh) * 2010-11-04 2012-05-16 赛米控电子股份有限公司 具有带多个同样构造导体迹线组的基底的功率半导体模块
CN102983766A (zh) * 2011-09-02 2013-03-20 株式会社电装 装备有半导体模块的功率转换器
CN103107721A (zh) * 2011-11-11 2013-05-15 株式会社电装 具有排列成多个连续层的多个半导体模块的电力转换器
CN104603948A (zh) * 2012-09-05 2015-05-06 德克萨斯仪器股份有限公司 垂直堆叠的功率fet和具有低导通电阻的同步降压转换器
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993695A (zh) * 2019-12-12 2021-06-18 李尔公司 交通工具交错汇流条
CN112993695B (zh) * 2019-12-12 2023-02-28 李尔公司 交通工具交错汇流条

Also Published As

Publication number Publication date
JP2019517733A (ja) 2019-06-24
EP3465750A1 (en) 2019-04-10
US20190237440A1 (en) 2019-08-01
US20170345799A1 (en) 2017-11-30
US10559553B2 (en) 2020-02-11
WO2017205730A1 (en) 2017-11-30
US10347608B2 (en) 2019-07-09
CN109314102B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN109314102A (zh) 半导体电源模块
CN105981274B (zh) 电力用半导体模块
CN104040715B (zh) 半导体器件
CN104205330B (zh) 电力用半导体模块以及电力变换装置
CN104521127B (zh) 双元件功率模块及使用该双元件功率模块的三电平功率转换装置
CN104303297B (zh) 电力用半导体模块
CN105612690B (zh) 半导体装置
CN105390484B (zh) 具有负载电流汇流导轨的低电感的电路装置
CN105932887B (zh) 功率转换器
CN103426873B (zh) 多芯片封装及其制造方法
JP2017208547A (ja) ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置
CN105023920B (zh) 包括多个半导体芯片和多个载体的器件
CN104160501B (zh) 开关元件单元
CN104332463B (zh) 多芯片器件
CN108370220A (zh) 高压功率模块
US9202757B2 (en) Semiconductor module and method for manufacturing same
CN109417051A (zh) 具有鲁棒性的低电感功率模块封装
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
CN103779339A (zh) 功率半导体模块
CN106972762A (zh) 电源模块
CN109997223A (zh) 功率半导体模块
CN107275316A (zh) 具有源极在下配置的晶体管管芯和漏极在下配置的晶体管管芯的半导体封装
CN109698178A (zh) 半导体装置设备及其形成方法
CN110120377A (zh) 半导体装置
JP2015225918A (ja) 半導体モジュールおよび半導体スイッチ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant