JP2019517733A - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP2019517733A
JP2019517733A JP2018561596A JP2018561596A JP2019517733A JP 2019517733 A JP2019517733 A JP 2019517733A JP 2018561596 A JP2018561596 A JP 2018561596A JP 2018561596 A JP2018561596 A JP 2018561596A JP 2019517733 A JP2019517733 A JP 2019517733A
Authority
JP
Japan
Prior art keywords
bus bar
power module
tabs
semiconductor devices
conductive traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018561596A
Other languages
English (en)
Inventor
ローデン，ブライアン・リン
ステファノビッチ，リュビサ・ドラゴリュブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2019517733A publication Critical patent/JP2019517733A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

パワーモジュールは、第１の複数のタブを有する第１のバスバーであって、第１の複数のタブのそれぞれが、第１の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第１のバスバーと、第２の複数のタブを有する第２のバスバーであって、第２の複数のタブのそれぞれが、第２の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第２のバスバーと、第３の複数のタブを有する第３のバスバーであって、第３の複数のタブのうちの少なくとも１つのタブが、第１の側に設けられる複数の導電トレースの各導電トレースに電気的に結合され、第３の複数のタブのうちの少なくとも１つのタブが、第２の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第３のバスバーを含んでもよい。【選択図】図１

Description

本出願は、あらゆる目的のために参照により本明細書に全体として援用される、「ＰＯＷＥＲ ＭＯＤＵＬＥ」と題され、２０１６年５月２７日に出願された、米国仮特許出願第６２／３４２，８６０号の優先権および利益を主張する。
本開示の分野は、一般にパワーモジュールアセンブリに関し、より詳細には、パワーモジュールの内部バス構造体に関する。
従来の半導体パワーモジュールは、通常、セラミック基板上の、直接接合または活性金属ろう付けされた銅またはアルミニウムから形成されるトレースを介して信号を送る。このような構成では、トレースは単一の層であり、平坦面（たとえばセラミック基板の表面）上で互いに隣り合うことを必要とされる。モジュールの全体にわたって設けられる複数の半導体デバイスは、モジュールの主電源端子に半導体デバイスを電気的に結合するために、金属トレースに、またバスバーにワイヤボンディングされる。
このような従来のパワーモジュールは、基板上、またはパッケージの側壁内で経路設定される内部レイアウトの種々の構成により、電力ループの転流インダクタンスを低減することを試みてきた。典型的な手法は、金属トレースの長さおよび幅、ならびに半導体デバイスの向きの最適化である。さらに、比較的低いインダクタンスを実現するために、主に基板に対して平行な向きで、かつ基板にごく近接して設けられる複数の平面状の（平坦な）バスバーを有するバスバー構造体が利用されてきた。しかし、バスバーが基板にごく近接しているので、バスバーは、そのように近接していなければ追加的な半導体デバイスに割り当てることができる基板区域のかなりの部分を占めており、その結果、モジュールの定格電流が小さくなる。したがって、このようなバスバー構成により、モジュールは、たとえば電力密度がより高い、かつ／または電流がより大きい用途において不十分である、かつ／または適さないものになる。さらに、このようなバスバー構成の通常のレイアウトおよび組立て順序では、モジュールの個々の構成要素（たとえば半導体デバイス、モジュールの部分組立品として基板に組み付けられる複数のデバイスなど）を試験する機会が限定的にしか与えられない。
したがって、本発明者らは、改良型のパワーモジュールを開発してきた。
米国特許第２０１０／１４８２９８号
本明細書ではパワーモジュールが提供されている。いくつかの実施形態では、パワーモジュールは、表面の第１の側および表面の第２の側に設けられる複数の導電トレースであって、第１の側が、第２の側に対向する、複数の導電トレース、ならびにバスバー構造体であって、第１の複数のタブを有する第１のバスバーであって、第１の複数のタブは、第１のバスバーから遠ざかるように延在し、第１の複数のタブの各タブが、表面の第１の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第１のバスバーと、第２の複数のタブを有する第２のバスバーであって、第２の複数のタブは、第２のバスバーから遠ざかるように延在し、第２の複数のタブの各タブが、表面の第２の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第２のバスバーと、第３の複数のタブを有する第３のバスバーであって、第３の複数のタブは、第３のバスバーから遠ざかるように延在し、第３の複数のタブのうちの少なくとも１つのタブが、表面の第１の側に設けられる複数の導電トレースの各導電トレースに電気的に結合され、第３の複数のタブのうちの少なくとも１つのタブが、表面の第２の側に設けられる複数の導電トレースの各導電トレースに電気的に結合される、第３のバスバーとを備える、バスバー構造体を含んでもよい。
いくつかの実施形態では、パワーモジュール用のバスバー構造体は、第１の複数のタブを有する第１のバスバーであって、第１の複数のタブは、第１のバスバーから遠ざかるように延在する、第１のバスバーと、第２の複数のタブを有する第２のバスバーであって、第２の複数のタブは、第２のバスバーから遠ざかるように延在する、第２のバスバーと、第３の複数のタブを有する第３のバスバーであって、第３の複数のタブは、第３のバスバーから遠ざかるように延在する、第３のバスバーとを含んでもよく、第１の複数のタブ、第２の複数のタブおよび第３の複数のタブは、第１の複数のタブのタブと第２の複数のタブのタブが、バスバー構造体の第１の側に沿って交互になり、第２の複数のタブのタブと第３の複数のタブのタブが、バスバー構造体の第２の側に沿って交互になるように配置される。
いくつかの実施形態では、パワーモジュール用のバスバー構造体は、第１の複数のタブを有する第１のバスバーであって、第１の複数のタブは、第１のバスバーから遠ざかるように延在する、第１のバスバーと、第２の複数のタブを有する第２のバスバーであって、第２の複数のタブは、第２のバスバーから遠ざかるように延在する、第２のバスバーと、第３の複数のタブを有する第３のバスバーであって、第３の複数のタブは、第３のバスバーから遠ざかるように延在する、第３のバスバーとを含んでもよく、第１の複数のタブ、第２の複数のタブおよび第３の複数のタブは、第１の複数のタブのタブと第２の複数のタブのタブが、バスバー構造体の第１の側に沿って交互になり、第２の複数のタブのタブと第３の複数のタブのタブが、バスバー構造体の第２の側に沿って交互になるように配置される。
いくつかの実施形態では、パワーモジュールは、パワーモジュールの第１の領域に設けられる第１の複数の半導体デバイスと、パワーモジュールの第２の領域に設けられる第２の複数の半導体デバイスであって、非導電性の間隙が、第１の領域と第２の領域との間に設けられる、第２の複数の半導体デバイスと、第１のバスバー、第２のバスバーおよび第３のバスバーを備えるバスバー構造体とを含んでもよく、第３のバスバーは、非導電性の間隙を横切って伝導経路を提供するように構成され、第１の複数の半導体デバイス、第２の複数の半導体デバイス、第１のバスバー、第２のバスバーおよび第３のバスバーは、連続的な電気的経路が形成されるように配置され、連続的な電気的経路は、パワーモジュールの入力部、第１のバスバー、第１の複数の半導体デバイスの半導体デバイスの入力部、第１の複数の半導体デバイスの半導体デバイスの出力部、第３のバスバー、第２の複数の半導体デバイスの半導体デバイスの入力部、第２の複数の半導体デバイスの半導体デバイスの出力部、第２のバスバー、パワーモジュールの出力部を備える。
本開示の上記およびその他の特徴、態様、および利点は、以下の詳細な説明が、図面の全体を通して同様の符号が同様のパーツを表す添付図面を参照して読まれるとき、よりよく理解されよう。
本発明のいくつかの実施形態による、本発明のパワーモジュールを示す図である。 図１に示されるパワーモジュールの一部を示す図である。 本明細書に記載される本発明のパワーモジュールの転流スイッチング中の電流流路を示す図である。 図１に示されるパワーモジュールの実施形態の物理的構造に対応する電流流路の、部分的な電気回路図である。 従来技術のパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 組立ての順を追った段階での、図６に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図６に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図６に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図６に示されるパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 モジュールと共に使用するのに適したハウジングの少なくとも一部を伴う、図８に示されるパワーモジュールを示す図である。 モジュールと共に使用するのに適したハウジングの少なくとも一部を伴う、図８に示されるパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 モジュールと共に使用するのに適したハウジングの少なくとも一部を伴う、図１１に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１１に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１１に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１１に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１１に示されるパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 組立ての順を追った段階での、図１５に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１５に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１５に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図１５に示されるパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 図１７に示されるパワーモジュールの一部を示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 組立ての順を追った段階での、図２０に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２０に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２０に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２０に示されるパワーモジュールを示す図である。 本発明のいくつかの実施形態による、本発明のパワーモジュールの一実施形態を示す図である。 組立ての順を追った段階での、図２２に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２２に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２２に示されるパワーモジュールを示す図である。 組立ての順を追った段階での、図２２に示されるパワーモジュールを示す図である。
別段の指示がない限り、本明細書において提供される図面は、本開示の実施形態の特徴を示すように意図されている。これらの特徴は、本開示の１つまたは複数の実施形態を含めた多種多様なシステムに適用可能であると考えられる。したがって、図面は、本明細書に開示される実施形態を実施するために必要とされる、当業者によって知られているあらゆる従来型の特徴を含むように意図されるものではない。さらに、特定の実施形態または図に関して示され、または説明される特徴は、本明細書に示され、または説明される任意の他の実施形態に関して示され、または説明される特徴と組み合わせられても、かつ／または置換されてもよい。
以下の明細書本文および特許請求の範囲では、多数の用語が言及されるが、それらは以下の意味をもつと定義されるものとする。
内容から明らかにそうでないことが示されていなければ、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、複数形を含む。
「任意選択の」または「任意選択で」は、その後に述べられる事象または状況が発生してもしなくてもよく、本明細書は、その事象が発生した場合およびその事象が発生しない場合を含むことを意味する。
本明細書本文および特許請求の範囲の全体を通して本明細書において使用される近似を表す用語（ａｐｐｒｏｘｉｍａｔｉｎｇ ｌａｎｇｕａｇｅ）は、それが関連する基本的機能の変更をもたらさない限り許容範囲内で変化し得る、任意の量的な表現を修正するために適用されてもよい。したがって、「約」、「おおよそ」および「実質的に」などの１つまたは複数の用語によって修正された値は、指定された厳密な値に限定されるべきではない。少なくともいくつかの例では、近似を表す用語は、値を測定する機器の精度に対応してもよい。ここでは、また本明細書本文および特許請求の範囲の全体を通して、範囲限定は、組み合わせられても、かつ／または置換されてもよく、文脈または用語からそうでないことが示されていなければ、このような範囲は、特定され、またその中に含まれるすべての部分範囲を含む。
本明細書では、パワーモジュールの実施形態が提供されている。本明細書において提供されるパワーモジュール（デュアルパワーモジュール）では、高速スイッチングを可能にし、ワイドバンドギャップ半導体デバイス技術を最大限に利用することを可能にする、低インダクタンスのパッケージングの解決策が説明される。少なくともいくつかの実施形態において、本発明のパワーモジュールは、有利には、従来のパワーモジュールと比べて低いインダクタンスを提供する、低インダクタンスバスバー構造体を含んでもよい。さらに、少なくともいくつかの実施形態において、低インダクタンスバスバー構造体では、フレキシブルな製作技法による容易な製造、およびパワーモジュールの一部のロバスト試験が可能になり、それによってモジュールの個々の部分を選択的に選別しかつ／または除去することが可能になり、それによって歩留まりの高い製造プロセスを実現することができる。さらに、少なくともいくつかの実施形態では、低インダクタンスバスバー構造体は、有利には、小さくされたＤＣ転流ループおよび／またはＡＣ端子に介挿されるＤＣ転流ループを提供して、パワーモジュール構成に影響を及ぼすことなしに、電磁気妨害（ＥＭＩ）／電磁両立性（ＥＭＣ）リターンパスを提供することができ、これにより、より高速のスイッチング速度が可能になる。
図１を参照すると、いくつかの実施形態では、デュアルパワーモジュール（パワーモジュール）１００は、概して、その上に形成される導電トレース１３０を有する１つまたは複数の基板（示されている２つの基板１２６、１２８）と、導電トレース１３０に電気的に結合されるバスバー構造体１０２とを備えてもよい。１つまたは複数の基板１２６、１２８は、基部１２４によって支持されてもよい。
基板１２６、１２８は、本明細書に記載されるパワーモジュールにおいて使用するのに適した任意のタイプの基板でもよい。たとえば、いくつかの実施形態では、基板１２６、１２８は、少なくとも１つの金属被膜表面を有するセラミック本体（たとえばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）など）を含んでもよい。複数の導電トレース１３０が、たとえばセラミック本体上の直接接合または活性金属ろう付けされた銅またはアルミニウムによってセラミック本体の上に形成されてもよく、導電トレース１３０は、導電トレース１３０同士の間に設けられるセラミック本体の一部によって互いから電気的に絶縁される。導電トレース１３０は、本明細書に記載されるバスバーと半導体デバイスとの間に導電性をもたらすのに適した任意の方式で、パワーモジュール１００の周辺に設けられてもよい。たとえば、いくつかの実施形態では、複数の導電トレース１３０が、パワーモジュール１００の表面１５２（たとえば基板１２６、１２８のうちの１つまたは複数の表面）の第１の側１４２に設けられてもよく、複数の導電トレース１３０が、第１の側１４２の反対側において、表面１５２の第２の側１４０に設けられてもよい。
図１には２つのみが示されているが、任意の数の基板１２６、１２８、たとえば４つまたはそれ以上の基板が利用されてもよい。本発明者らは、複数の基板１２６、１２８を利用すると、パワーモジュール１００全体にまたがる単一の基板と比較して機械的応力が小さくなることによって、基板の機械的破損が少なくなり得ることを確認している。さらに、パワーモジュール１００の構成要素（たとえば半導体デバイス、ワイヤボンディングなど）に欠陥があるかまたは不良があると判明した場合、構成要素のすべてを含む１つだけの基板を交換するのとは対照的に、基板１２６、１２８のうち１つまたは複数が選択的に廃棄および交換され得、これにより、歩留まりの高い製造プロセスが実現される。
基板１２６、１２８は、直接的にまたはワイヤボンドを介して１つまたは複数の導電トレース１３０に結合される複数の半導体デバイスと、複数の半導体デバイスのための、複数の各ゲート接続部とをさらに含んでもよい（図１での視野からは不明瞭であるが、半導体デバイス２０２、２０８、ゲート接続部２０６、２１０、およびワイヤボンド２０４、２１２が図２に示されている）。所望の用途に適した任意の数の半導体デバイス２０２、２０８が、モジュール１００に存在してもよい。たとえば、いくつかの実施形態では、モジュール１００は、約２４個の半導体デバイスを備えてもよい。他の実施形態は、それより多い（たとえば図１４〜図２３に示されるような４８個の半導体デバイス）、またはそれより少ない（たとえば図８〜図１３に示されるような１６個の半導体デバイス）を含んでもよい。半導体デバイス２０２、２０８は、所望の用途に適した任意の方式で、基板１２６、１２８の全体にわたって設けられてもよく、こうした配置は、所望のパワーモジュール動作パラメータ、空間的制約、バスバーの配置などに依存し得る。たとえば、いくつかの実施形態では、半導体デバイス２０２、２０８は、１つまたは複数の群（たとえば、示されている第１の群２１４または集合的に上部スイッチ２２０と、第２の群２１６または集合的に下部スイッチ２２２と）になって、基板１２６、１２８のそれぞれの全体にわたって対称に分散されてもよい。いくつかの実施形態では、第１の群２１４（上部スイッチ２２０）と第２の群２１６（下部スイッチ２２２）とは、たとえば、図２に示されるような、モジュール１００の第１の端部２２６から第２の端部２２８へと延在する軸２２４（たとえば「長手方向軸」）などの、軸の両側に設けられてもよい。
図示されていないが、たとえば電気結合部または電気コネクタ、ゲート抵抗器など、半導体デバイス２０２、２０８に対してゲート接続部または他の電子的構成要素を動作させるのに適した、当技術分野で知られている追加的な構成要素も存在してもよい。
半導体デバイスは、たとえば金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、またはバイポーラジャンクショントランジスタ（ＢＪＴ）など、所望の用途に適した任意のタイプの半導体デバイスでもよい。モジュールも、ＰｉＮダイオード、ショットキーバリアダイオード、マージドＰｉＮショットキー（ｍｅｒｇｅｄ ＰｉＮ−Ｓｃｈｏｔｔｋｙ）（ＭＰＳ）ダイオード、ジャンクションバリアショットキー（ＪＢＳ）ダイオードなどを含んでもよい。さらに、半導体デバイスは、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）などから少なくとも部分的に製作されるような、ワイドバンドギャップ半導体デバイスでもよい。図２では半導体デバイス２０２、２０８の内方に設けられるように示されているが、ゲート接続部２０６、２１０は、たとえば基板１２６、１２８の外側周辺部２１８の近くなど、基板１２６、１２８の全体にわたる任意の場所において、基板１２６、１２８の全体にわたって設けられてもよい。ゲートコネクタの代替的配置のこのような一例は、図１７〜図１８に関して以下に述べられる。
戻って図１に示されるパワーモジュール１００を参照すると、いくつかの実施形態において、バスバー構造体１０２は、積層されたバスバー構造体である。このような実施形態では、バスバー構造体１０２は、複数のバスバー（たとえば図１に示される第１のバスバー１０４、第２のバスバー１０６、および第３のバスバー１２２）を有してもよい。存在するとき、バスバー構造体１０２の複数のバスバーのそれぞれは、各バスバーが所望の電気的機能性を実現するように構成され得る。たとえば、デュアルパワーモジュール（たとえばパワーモジュール１００）では、第１のバスバー１０４は、第１の極性の電流（たとえば負の電流またはＤＣ−電流）を受けるように構成されてもよく、第２のバスバー１０６は、第２の極性の電流（たとえば正の電流またはＤＣ＋電流）を受けるように構成されてもよく、第３のバスバー１２２は、電力（たとえばＡＣ出力）を出力するように構成されてもよい。
複数のバスバーのそれぞれは、インダクタンスの低減を実現しながら本明細書に記載される所望の電気的結合部を可能にするのに適した任意の方式の形状およびサイズにされてもよく、このような構成は、モジュールの寸法、モジュールの所期の用途などに依存し得る。たとえば、いくつかの実施形態では、複数のバスバーのそれぞれは、バスバー１０４、１０６、１２２の、それぞれの平面状かまたは平坦な構成要素（平面状構成要素）１３６、１３８、１５６を備えてもよい。存在するとき、平面状構成要素は、平面状または平坦な構成要素の幅が、たとえば図１に示されるような平面状構成要素の厚みよりも大きくなるように、またはいくつかの実施形態では実質的に大きくなるように寸法決定されてもよい。本発明者らは、このような方式で平面状構成要素を寸法決定することにより、バスバーの全体的な表面積が最大化され、これにより、積層されたバスバー構造体を形成するために必要なバスバー間の適した接着を可能にしながら、インダクタンスの低減が促進されることを確認している。
バスバー１０４、１０６、１２２は、本明細書に記載されるモジュール１００の機能性を実現するのに適した任意の方式で配置されてもよい。たとえば、いくつかの実施形態では、各バスバー１０４、１０６、１２２の平面状構成要素１３６、１３８、１５６は、その他のバスバー１０４、１０６、１２２の平面状構成要素１３６、１３８、１５６に少なくとも部分的に重なってもよい。さらに、いくつかの実施形態では、各バスバー１０４、１０６、１２２の平面状構成要素１３６、１３８、１５６は、その他のバスバー１０４、１０６、１２２の平面状構成要素１３６、１３８、１５６の上または下に設けられてもよい。このような実施形態では、それぞれの平面状構成要素１３６、１３８、１５６は、別の平面状構成要素１３６、１３８、１５６のうちの少なくとも１つに対して平行に設けられてもよく、かつ／または基部１２４に対して平行に設けられてもよい。
上に述べたバスバー１０４、１０６、１２２の配置の例示的な一構成が、図１に示されている。示されている実施形態では、第１のバスバー１０４の平面状構成要素１３６、第２のバスバー１０６の平面状構成要素１３８、および第３のバスバー１２２の平面状構成要素１５６のそれぞれは、互いに重なっている。さらに、示されるように、平面状構成要素１３６、１３８、１５６のそれぞれは、互いに対して実質的に平行かまたは平行であり、かつ／または基部１２４に対して実質的に平行かまたは平行である。
図１では特定の順番で示されているが、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２は、適した任意の方式で配置されてもよく、こうした配置は、モジュールの寸法、モジュールの所期の用途などに依存し得る。たとえば、いくつかの実施形態では、第３のバスバー１２２（たとえばＡＣバスバー）は、第１のバスバー１０４（たとえばＤＣ−バスバー）および第２のバスバー１０６（たとえばＤＣ＋バスバー）の上または下に設けられてもよく、第１のバスバー１０４と第２のバスバー１０６との間に設けられてもよい。
いくつかの実施形態では、絶縁層（図示せず）が、１つまたは複数の表面（たとえば１つまたは複数の表面の上、縁部のあたりかまたは縁部上、縁部を封止するように、バスバー１０４、１０６、１２２同士の間など）に位置決めされてもよい。さらに、いくつかの実施形態では、バスバー構造体１０２は、完全にラミネートされたバス構造、通常はデュアルインラインピンパッケージ（ＤＩＰ）などのスタイルの設計向けになされる完全にモールディングされた構造、非絶縁で誘電体に埋め込まれる構造、個々のストリップライン構成などを含む複数の技法によって絶縁されるように設計される、標準的な銅の構成でもよい。存在するとき、絶縁層は、バスバー１０４、１０６、１２２間の距離を短くする働きをし、それによってインダクタンスを低減させる。絶縁層は、任意のタイプの適した絶縁層、たとえば、ポリマーをベースとした絶縁層でもよく、ポリイミドフィルム、フレキシブルセラミックス、ハイブリッドポリマーセラミック、およびフッ素樹脂接着剤や（Ｋａｐｔｏｎ（登録商標）などであるがこれに限定はされない）シリコーン適合性接着剤などであるがこれらに限定はされない接着剤で具体化されてもよい。
バスバー１０４、１０６、１２２のそれぞれは、導電トレース１３０にバスバー１０４、１０６、１２２を電気的に結合するように構成される複数のタブ（足部）（たとえばバスバー１０４、１０６、１２２のそれぞれに関して示されるタブ１１１、１０８、１１０）を含んでもよい。導電トレース１３０に結合されるとき、タブ１１１、１０８、１１０は、たとえばはんだ付け、超音波溶接、ろう付けなどの任意の適した機構を介して結合されてもよい。
タブ１１１、１０８、１１０は、本明細書に記載される電気的結合部を提供するのに適した任意の方式で構成されてもよく、こうした構成は、モジュールの寸法、モジュールの所期の用途などに依存し得る。たとえば、いくつかの実施形態では、タブ１１１、１０８、１１０は、各バスバーの平面状構成要素から遠ざかるように延在し所望の導電トレース１３０にバスバー１０４、１０６、１２２を結合するのに十分な長さをもつ突出部または延出部でもよい。別法として、いくつかの実施形態では、タブ１１１、１０８、１１０のそれぞれは、所望の導電トレース１３０にバスバー１０４、１０６、１２２を結合するのを助けながら、バスバー１０４、１０６、１２２が基板１２６、１２８から所望の距離のところで基板１２６、１２８の上に位置決めされることを可能にするように構成される、２つ以上の部分を備えてもよい。たとえば、それぞれのタブ１１１、１０８、１１０は、図１に示されるような第１の部分１４６、第２の部分１４８、および第３の部分１５０を備えてもよい。このような実施形態では、第１の部分１４６は、各バスバー１０４、１０６、１２２の側部から遠ざかるように第１の方向に延在してもよく、第２の部分１４８は、第１の部分１４６に連結され、第１の部分１４６から遠ざかるように、第１の方向とは異なる第２の方向に延在してもよく、第３の部分１５０は、第２の部分に連結され、第１の部分１４６から離れるように、第２の方向とは異なる第３の方向に延在してもよい。いくつかの実施形態では、第３の部分１５０は、バスバー１０４、１０６、１２２が基板１２６、１２８に結合されたとき、第３の部分１５０が各バスバーの平面状構成要素または基板１２６、１２８に実質的に平行であるように向けられてもよい。
タブ１１１、１０８、１１０は、パワーモジュールの所望の性能を実現するのに適した任意の構成で配置されてもよく、このような配置は、サイズの制約、存在する半導体デバイスの数などによって規定される場合がある。たとえば、いくつかの実施形態では、第１のバスバー１０４および第２のバスバー１０６のそれぞれは、各バスバーの単一の側部に沿ってタブを含んでもよく、第１のバスバー１０４のタブは、第２のバスバー１０６のタブに対向する方向に、バスバー構造体１０２から突出する（たとえば、第１のバスバー１０４の側部１１８に設けられるタブ１１１が示されており、第２のバスバー１０６の側部１３２に設けられるタブ１０８が示されている）。このような実施形態では、第３のバスバー１２２は、第３のバスバー１２２の第１の側１２０と第３のバスバー１２２の第２の側１５４の両方に設けられるタブ１１０を含んでもよく、第２の側１５４は、第１の側１２０に対向する。タブ１１１、１０８、１１０およびバスバー１０４、１０６、１２２を構成することにより、パワーモジュール１００の全体を通して、バスバーのそれぞれが所望の導電トレース１３０に選択的に結合されることが可能になる。たとえば、上述の構成では、第１のバスバー１０４は、第１のバスバー１０４のタブ１１１を介して、パワーモジュール１００の第２の側１４０に設けられる導電トレースに結合されてもよく、第２のバスバー１０６は、第２のバスバー１０６のタブ１０８を介して、パワーモジュール１００の第１の側１４２に設けられる導電トレースに結合されてもよく、第３のバスバー１２２は、第３のバスバー１２２のタブ１１０を介して、パワーモジュール１００の第１の側１４２および第２の側１４０に設けられる導電トレースに結合されてもよい。
さらに、いくつかの実施形態では、タブ１１１、１０８、１１０は、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれからのタブが、パワーモジュール１００に沿って交互になるように配置されてもよい。たとえば、図１に示されるように、第１のバスバー１０４からのタブ１１１と第３のバスバー１２２からのタブ１１０とは、パワーモジュール１００の第２の側１４０に沿って交互になり、第３のバスバー１２２からのタブ１１０と第２のバスバー１０６からのタブ１０８とは、パワーモジュール１００の第１の側１４２に沿って交互になる。本発明者らは、このように交互になるようにタブを配置すると、磁界の大部分が打ち消され、磁界に蓄えられるエネルギーが低減されることを確認している。これにより、たとえば、以下に述べられるように、電流流路（転流ループ）のインダクタンスがより低くなる。図１では均一な平面に沿うように配置されているように示されているが、タブ１１１、１０８、１１０は、様々な距離でバスバー構造体１０２から突出してもよい。さらに、いくつかの実施形態では、タブ１１１、１０８、１１０のうちの１つまたは複数は、たとえば、１３４において想像線で示されるように、タブ１１１、１０８、１１０のうちの別のものに少なくとも部分的に重なってもよい。このような実施形態では、絶縁材の層（たとえば上述の絶縁層など）が、タブ１１１、１０８、１１０同士の間に設けられてもよい。本発明者らは、タブ１１１、１０８、１１０のそれぞれの間の間隔を小さくすると、磁界がよりよく打ち消され、インダクタンスが低減されることになるのを確認している。
本発明者らは、タブ１１１、１０８、１１０を利用して導電トレース１３０にバスバー１０４、１０６、１２２を結合することにより、たとえばワイヤボンドの不十分な接着、ボンディングを可能にするために必要とされるエネルギーの量またはボンディングが失敗した場合の試行の繰返しなどによって生じる下にある構成要素の損傷など、従来から利用されているワイヤボンディング結合機構において通常見出されるプロセスの難点を避けながら、構成要素の頑強な結合部が可能になることを確認している。さらに、タブ１１１、１０８、１１０により、普通ならバスバーへの直接的なワイヤボンディングを可能にするために必要とされるはずの露出区域を残すための階段部（ｓｔａｉｒｃａｓｉｎｇ）を最小化しながら、バスバー１０４、１０６、１２２が、実質的にまたは直接的に互いの上に位置決めされることが可能になり、それにより、バスバー１０４、１０６、１２２のそれぞれの幅が最大化される。こうしたバスバー幅の最大化により、インダクタンスの低減が促進され、製造能力が上がり、バス構造体の全体的な抵抗が小さくなり、したがって電流処理能力が向上するかまたはバスバーでの全体的な温度上昇が小さくなる。さらに、本発明者らは、タブ１１１、１０８、１１０により、バスバー構造体１０２がモジュールの構成要素（たとえば半導体デバイスなど）の周辺に少なくとも部分的なエンクロージャを形成することが可能になり、その結果、バスバー構造体１０２はファラデーシールドとして働くことができ、それにより、起こり得るＥＭＩ／ＥＭＣ問題が緩和されることもさらに確認している。さらに、本発明者らは、上述のようにタブ１１１、１０８、１１０を利用することにより、（たとえば、製作プロセスの中間のステップとしてバスバーを結合することを必要とする、ワイヤボンドされたバスバー構造体とは対照的に、）モジュールのかなりの部分を製作した後で、パワーモジュール１００にバスバー構造体１０２を結合するのが可能になることを確認している。このような製作プロセスの柔軟性により、モジュールの構成要素が、単独で、またパワーモジュール１００にバスバー構造体１０２を結合するのに先立って、十分に試験されることが可能になる。たとえば、トレース１３０にバスバー構造体１０２を結合する前に、（半導体デバイス２０２、２０８を含む）基板１２６、１２８は、より大きい電力で十分に試験され得る（たとえば、静的試験および／または動的試験、スイッチング試験など）。このような試験により、有利には、（たとえばモジュールが上述のような複数の基板を備える場合、）欠陥があるかまたは水準以下の半導体デバイスおよび／または基板の識別および選択的除去が可能になり、それによってパワーモジュール１００の中の残りの良品の基板を廃棄する必要なしに、こうした欠陥があるかまたは水準以下の基板を交換することが可能になる場合がある。従来のワイヤボンドされたバスバーアセンブリの場合、上に述べた試験は、モジュールアセンブリの完成に先立って実現することができないはずであり、十分に試験し、欠陥があるかまたは水準以下の基板を選択的に取り除くことを不可能にする。その結果、欠陥がある単一の構成要素（たとえばチップ）が、モジュール全体を不完全なものにすることになる。
上に述べられたように、本発明者らは、バスバー１０４、１０６、１２２のタブ１１１、１０８、１１０が存在し配置されると、半導体デバイス間の電流の流れが通常複数のトレースおよびワイヤボンドを通ってモジュールを横切る必要がある従来のモジュール構成と比較して、磁界がよりよく打ち消され、転流ループのインダクタンスがより低くなる場合があることを確認している。
たとえば、図３は、本明細書に記載される本発明のパワーモジュールの実施形態の転流スイッチング中の、例示的な電流流路３０２の簡略化された部分的な電気回路図を示す。図は、伝導経路間の物理的間隔を最小化することによってモジュールのインダクタンスを低減させる手法を示す。示されているように、電流流路３０２は、（たとえば上述の第２のバスバー１０６を介してなど）経路３０６を介して第１の半導体デバイス（半導体デバイス２０２）に近づく。流路は、第１の半導体デバイス２０２から出て、（たとえば、上述の第３のバスバー１２２を介してパワーモジュール１００を横切ってなど、）経路３０８を介して第２の半導体デバイス２０８のほうに導かれる。流路は、第２の半導体デバイス２０８から出て、第２の半導体デバイス２０８から離れるように導かれ、（たとえば上述の第１のバスバー１０４を介してなど、）たとえば経路３１０を介して出力部のほうに導かれる。図に示されるように、３１２で示される斜線領域は、蓄えられた磁気エネルギーを表す。本発明者らは、このような蓄えられた磁気エネルギーは、（たとえば本明細書に記載されるような）伝導経路間の物理的間隔を最小化することによって最小化され、それによってパワーモジュール１００のインダクタンスが低減され得ることを確認している。
図４は、本明細書に記載される本発明のパワーモジュール（たとえばパワーモジュール１００）の実施形態の例示的な電流流路（伝導経路）を示す。図４は、図３において上に述べられた手法を通じて本発明のパワーモジュール１００が低転流ループインダクタンスを実現することができ、したがってモジュールインダクタンスの低減を実現することができる、例示的な機構を示す。
示されているように、電流は、第２のバスバー１０６の平面状構成要素１３８の一部を通って、入力部から第２のバスバー１０６（たとえばＤＣ＋バスバー）のタブ１０８へと流れる（４０２で示される電流流路）。電流は、次いで、タブ１０８から基板（たとえば基板１２６）の１つまたは複数のトレース（たとえば図１に示されるトレース１３０）を辿り、１つまたは複数の半導体デバイス（たとえば半導体デバイス２０２）を通って流れる。電流は、１つまたは複数の半導体デバイスから第３のバスバー１２２（たとえばＡＣバスバー）のタブ１１０に向かって流れ、向きを変えて、タブ１１０の上へ、かつ第３のバスバー１２２の一部を横切って進み、第３のバスバー１２２の対向するタブ１１０へと進む。電流は、次いで、対向するタブ１１０の下へ、基板の１つまたは複数のトレースを辿って流れてまず内方に向きを変え、次いで、第２の１つまたは複数の半導体デバイス（たとえば半導体デバイス２０８）へと流れる。電流は、第２の半導体デバイスから第１のバスバー１０４（たとえばＤＣ−バスバー）のタブ１１１に向かって流れ、タブ１１１を折り返して、第１のバスバー１０４の一部を通って出力部へと流れる。特定の方向に進むように示されているが、電流の流れ４０２は、図に示されているのと同様であるが反対の方向で構成されてもよく、このような方向は、パワーモジュール１００の構成または用途に依存し得ることを理解されたい。
本発明者らは、上述のように電流を送ることにより、また本明細書に記載されるバスバー構造体によって助けられるので、長手方向と横方向の両方で取り囲まれる比較的密なループが実現され得ることを確認している。理論に拘束されることを望むものではないが、本発明者らは、パワーモジュール内のその他のバスバーに対する第３のバスバー（たとえばＡＣバスバー）の存在および構成が、本明細書に記載される、比較的非常に低い転流ループインダクタンスを実現するのに重要な役割を果たすと考えている。この目的のために、バスバー（たとえば上述の第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２、またはＤＣ＋バスバー、ＤＣ−バスバーおよびＡＣバスバー）がごく近接しているので、第３のバスバーの構成により、モジュールの一方の側から他方の側への、第３のバスバーに沿った転流電流の流れが促進され、ループインダクタンスが最小化される。
図５は、本明細書に記載される本発明のモジュールのバスバー構造体とはかなり異なるバスバー構造体５１０を有する従来技術のモジュール５００を示す。とりわけ、従来技術のモジュール５００と本明細書に記載される本発明のモジュールとの間の少なくとも１つの重要な違いは、図５のバスバーは、中に電磁エネルギーが蓄えられる比較的大きい容積５０２を取り囲んでいるので、本明細書に記載される本発明のパワーモジュールによってもたらされる、より小さい電磁エネルギー貯蔵区域およびより低いモジュールインダクタンスと比べて、モジュールのインダクタンスが比較的高くなるということである。
図５に示されるように、従来技術のバスバー構造体５１０は、基板の両側に沿って基板に結合される複数のＤＣバスバー５０４、５０８と、（たとえば上部スイッチと下部スイッチとの間、またはデバイスの上部群と下部群との間で）基板の中央近くに沿って基板に結合されるＡＣバスバー５０６とを含む。本発明者らは、このような従来技術のモジュールでは、電磁エネルギーが蓄えられる容積５０２は、バスバー構造体５１０の下の空間の容積５１２に対応することを確認している。電磁エネルギーが蓄えられる容積が大きいので、モジュールのインダクタンスが増加し、それによって全体的な転流ループのインダクタンスが増加する。したがって、従来技術のモジュール５００が電磁エネルギーを貯蔵する容積がより大きいので、従来技術のモジュール５００は、本明細書に記載される本発明のパワーモジュールによって実現される低転流ループインダクタンスを実現し得ない。
上記の図では特定の構成で示されているが、上部スイッチ２２０（たとえば半導体デバイスの第１の群２１４）および下部スイッチ２２２（たとえば半導体デバイス２０２、２０８の第２の群２１６）は、所望の用途に適した任意の方式で基板１２６、１２８の全体にわたって設けられてもよく、こうした配置は、所望のパワーモジュール動作パラメータ、空間的制約、バスバーの配置などに依存し得る。たとえば、上に述べられたように、図１〜図２は、長手方向軸２２４の両側に設けられる上部スイッチ２２０および下部スイッチ２２２を示す。別法として、いくつかの実施形態では、上部スイッチ２２０および下部スイッチ２２２は、図６に示されるような、パワーモジュール１００の第１の側１４２から第２の側１４０へと延在する軸６０６（たとえば「横方向軸」）の両側に設けられてもよい。このような実施形態では、バスバー構造体１０２のバスバー１０４、１０６、１２２は、上述のような半導体デバイスのそれぞれの群に結合される。たとえば、図６に示されるように、第１のバスバー１０４のタブ１１１は、トレース１３０を介して下部スイッチ２２２の半導体デバイスに電気的に結合され、第２のバスバー１０６のタブ１０８は、トレース１３０を介して上部スイッチ２２０の半導体デバイスに結合され、第３のバスバー１２２のタブ１１０は、トレース１３０を介して上部スイッチ２２０と下部スイッチ２２２の両方の半導体デバイスに電気的に結合される。図に示されるように、上部スイッチ２２０と下部スイッチ２２２とが軸６０６の両側に設けられ得るとき、バスバー１０４、１０６、１２２のそれぞれは、パワーモジュール１００の第１の側１４２と第２の側１４０の両方にタブを含んでもよい。さらに、このような構成では、バスバー１０４、１０６、１２２のうちの１つまたは複数は、パワーモジュール１００の一部にまたがって各タブを含んでもよい。たとえば、いくつかの実施形態では、図６に示されるように、第１のバスバー１０４は軸６０６の第１の側６０２にタブ１１１を含んでもよく、第２のバスバー１０６は軸６０６の第２の側６０４にタブ１０８を含んでもよく、第３のバスバー１２２は軸６０６の第１の側６０２と第２の側６０４の両方にタブ１１０を含んでもよい。
図７Ａ〜図７Ｄは、順を追った製作段階での図６に示されるパワーモジュールを示し、図７Ａ〜図７Ｄは、基部１２４、上部スイッチ２２０、下部スイッチ２２２、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれの、互いに対する相対的配置を示すために提供される。さらに、図７Ａ〜図７Ｄは、モジュール１００／バスバー構造体１０２を少なくとも部分的に組み立てるための順序の一実施形態を示す。たとえば、図７Ａ〜図７Ｄに示されるように、第３のバスバー１２２が、基部１２４の上に最初に位置決めされてもよく（図７Ｂ）、次いで、第２のバスバー１０６が、第３のバスバー１２２の上に位置決めされてもよく（図７Ｃ）、次いで、第１のバスバー１０４が、第２のバスバー１０６の上に位置決めされてもよい（図７Ｄ）。各バスバー１０４、１０６、１２２のそれぞれのタブは、モジュール１００の組立て中のどの時点で、トレースに結合されてもよい（たとえば、それぞれのバスバーは、そのバスバーを配置した後に各トレースに結合されてもよく、またはバスバーのうちの２つ以上が位置決めされた後でトレースに結合されてもよい）。各バスバー１０４、１０６、１２２のそれぞれのタブは、たとえばはんだ付け、溶接、ろう付けなどの任意の適したプロセスによって、トレースに結合されてもよい。
図８は、本発明のいくつかの実施形態によるパワーモジュールの一代替実施形態を示す。図８に示される実施形態では、上部スイッチ２２０および下部スイッチ２２２ならびに各バスバータブ構成の位置決めは、図１〜図２での位置決め（たとえば長手方向軸２２４の両側）に類似している。
上記の実施形態では特定の構成を有するように上に示されているが、バスバー構造体１０２は、所望の用途に適した任意の方式で構成されてもよい。たとえば、いくつかの実施形態では、バスバー１０４、１０６、１２２のそれぞれは、互いに結合され図８に示されるような所望の設計要件に対応するように構成される複数の部分を有してもよい。
たとえば、いくつかの実施形態では、第１のバスバー１０４は、基部１２４と同様の向きまたは方向で、あるいはいくつかの実施形態では基部１２４に実質的に平行かまたは平行な向きまたは方向で設けられる第１の部分８０２と、第１の部分８０２に連結される第２の部分８０４とを備えてもよく、第２の部分８０４は、第１の部分８０２から離れる向きまたは方向で、あるいはいくつかの実施形態では第１の部分８０２に対して実質的に垂直かまたは垂直な向きまたは方向で設けられる。第１のバスバー１０４は、たとえば入力部または出力部に結合されるように構成される、第１の部分８０２と同様の向きで設けられるタブ８０６をさらに含んでもよい。いくつかの実施形態では、第２のバスバー１０６は、基部１２４と同様の向きまたは方向で、あるいはいくつかの実施形態では基部１２４に実質的に平行かまたは平行な向きまたは方向で設けられる第１の部分８０８と、第１の部分８０８に連結される第２の部分８１０とを備えてもよく、第２の部分８１０は、第１の部分８０８から離れる向きまたは方向で、あるいはいくつかの実施形態では第１の部分８０８に対して実質的に垂直かまたは垂直な向きまたは方向で設けられる。第２のバスバー１０６は、たとえば入力部または出力部に結合されるように構成される、第１の部分８０８と同様の向きで設けられるタブ８１２をさらに含んでもよい。いくつかの実施形態では、第３のバスバー１２２は、基部１２４と同様の向きまたは方向で、あるいはいくつかの実施形態では基部１２４に実質的に平行かまたは平行な向きまたは方向で設けられる第１の部分８１６と、第１の部分８１６に連結される第２の部分８１４とを備えてもよく、第２の部分８１４は、第１の部分８１６から離れる向きまたは方向で、あるいはいくつかの実施形態では第１の部分８１６に対して実質的に垂直かまたは垂直な向きまたは方向で設けられる。第３のバスバー１２２は、たとえば入力部または出力部に結合されるように構成され、第１の部分８１６と同様の向きで設けられるタブ８１８をさらに含んでもよい。上述の部分（たとえば部分８０２〜８１８）のいずれも、特定の用途に適した任意の方式で形作られてもよい。たとえば、いくつかの実施形態では、これらの部分のうちの少なくともいくつかは、実質的に平坦であるかまたは平面状である。
上記の実施形態のいずれにおいても、それぞれのバスバーの少なくとも１つの部分は、別のバスバーの少なくとも１つの部分に重なってもよい。たとえば、示されている実施形態では、第１のバスバー１０４の第１の部分８０２と第２のバスバーの第１の部分８０８はどちらも、第３のバスバー１２２の第１の部分８１６に少なくとも部分的に重なり、第１のバスバー１０４の第２の部分８０４は、第２のバスバー１０６の第２の部分８１０に少なくとも部分的に重なる。
上述の種々の構成では、本明細書に記載される本発明のパワーモジュール１００の利点を保持しながら、パワーモジュール１００が（たとえば図９に示されるエンクロージャ９０２、および図１０に示されるエンクロージャ１００２などの）種々のハウジング、エンクロージャ、パッケージまたは型などの中で利用されるのを可能にすることができる。
図１１は、本発明のいくつかの実施形態によるパワーモジュールの一代替実施形態を示す。図１１に示される実施形態では、上部スイッチ２２０および下部スイッチ２２２、ならびに各バスバータブ構成の位置決めは、図６および図７での位置決め（たとえば横方向軸６０６の両側）に類似している。
示されている実施形態では、第１のバスバー１０４および第２のバスバー１０６は、それぞれ、基部１２４と同様の向きまたは方向で、あるいはいくつかの実施形態では基部１２４に実質的に平行かまたは平行な向きまたは方向で設けられる第１の部分１１０２、１１０８と、第１の部分１１０２、１１０８に連結される第２の部分１１０４、１１１０とを含んでもよく、第２の部分１１０４、１１１０は、第１の部分１１０２、１１０８から離れる向きまたは方向で、あるいはいくつかの実施形態では第１の部分１１０２、１１０８に対して実質的に垂直かまたは垂直な向きまたは方向で設けられる。第１のバスバー１０４および第２のバスバー１０６は、それぞれ、たとえば入力部または出力部に結合されるように構成される、第１の部分１１０２、１１０８と同様の向きで設けられるタブ１１０６、１１１２をさらに含んでもよい。
いくつかの実施形態では、第３のバスバー１２２は、基部１２４と同様の向きまたは方向で、あるいはいくつかの実施形態では基部１２４に実質的に平行かまたは平行な向きまたは方向で設けられる第１の部分１１１８と、第１の部分１１１８に連結される第２の部分１１１４とを備えてもよく、第２の部分１１１４は、第１の部分１１１８から離れる向きまたは方向で、あるいはいくつかの実施形態では第１の部分１１１８に対して実質的に垂直かまたは垂直な向きまたは方向で設けられる。第３のバスバー１２２は、たとえば入力部または出力部に結合されるように構成される、第１の部分１１１８と同様の向きで設けられるタブ１１１６をさらに含んでもよい。
特定の構成で示されているが、上述の部分（たとえば部分１１０２〜１１１８）のいずれも、特定の用途に適した任意の方式で形作られてもよい。たとえば、いくつかの実施形態では、これらの部分のうちの少なくともいくつかは、実質的に平坦であるかまたは平面状である。さらに、各バスバーにまたがる特定の配置を有するように示されているが、部分１１０２〜１１１６のそれぞれは、所望の用途に適した任意の方式で、互いに対して位置決めされるかまたは設けられてもよいことに留意されたい。
図１１に示される種々の構成では、本明細書に記載される本発明のパワーモジュール１００の利点を保持しながら、パワーモジュール１００が（たとえばエンクロージャ１２０２などの）種々のハウジング、エンクロージャ、パッケージまたは型などの中で利用されるのを可能にすることができる。
図１３Ａ〜図１３Ｄは、順を追った製作段階での、図１１に示されるパワーモジュールを示し、図１３Ａ〜図１３Ｄは、基部１２４、上部スイッチ２２０、下部スイッチ２２２、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれの、互いに対する相対的配置を示すために提供される。さらに、図１３Ａ〜図１３Ｄは、モジュール１００／バスバー構造体１０２を少なくとも部分的に組み立てるための順序の一実施形態を示す。たとえば、図１３Ａ〜図１３Ｄに示されるように、第３のバスバー１２２が、基部１２４の上に最初に位置決めされてもよく（図１３Ｂ）、次いで、第２のバスバー１０６が、第３のバスバー１２２の上に位置決めされてもよく（図１３Ｃ）、第１のバスバー１０４も、第３のバスバー１２２の上に、第２のバスバー１０６に隣り合って位置決めされてもよい（図１３Ｄ）。各バスバー１０４、１０６、１２２のそれぞれのタブは、モジュール１００の組立て中のどの時点で、トレースに結合されてもよい（たとえば、それぞれのバスバーは、そのバスバーを配置した後に各トレースに結合されてもよく、またはバスバーのうちの２つ以上が位置決めされた後でトレースに結合されてもよい）。各バスバー１０４、１０６、１２２のそれぞれのタブは、たとえばはんだ付け、溶接、ろう付けなどの任意の適したプロセスによって、トレースに結合されてもよい。
図１〜図１３では、単一のバスバー構造体、ならびにそこに結合される各基板、導電トレースおよび半導体デバイスを有するように示されているが、パワーモジュールは、任意の数のバスバー構造体と、所望の用途に適した、関連付けられた構成要素とを有してもよい。たとえば、図１４は、共通の基部１４０２によって支持される、図１〜図１３に示されるパワーモジュール１４００の複数の構成要素を備えるパワーモジュール１４００の一実施形態を示す。このような実施形態では、パワーモジュール１４００は、複数の上部スイッチおよび下部スイッチ（示されている各長手方向軸２２４の両側に設けられる２つの上部スイッチ２２０および２つの下部スイッチ２２２）と、複数のバスバー構造体（示されている第１のバスバー構造体１４０４および第２のバスバー構造体１４０６）と、その上に形成される導電トレース１４１８、１４２０、１４２２、１４２４を有する複数の基板（示されている４つの基板１４０８、１４１０、１４１２および１４１４）とを含んでもよく、バスバー構造体１４０４、１４０６は、それぞれの複数の基板１４０８、１４１０、１４１２および１４１４の導電トレース１４１８、１４２０、１４２２、１４２４に結合される。このような実施形態では、複数の基板１４０８、１４１０、１４１２、１４１４は、単一の基部１４０２によって支持されてもよい。基板１４０８、１４１０、１４１２および１４１４は、直接的にまたはワイヤボンドを介して１つまたは複数の導電トレース１３０に結合される複数の半導体デバイスと、複数の半導体デバイスのための、複数の各ゲートコネクタとをさらに含んでもよい（図１４での視野からは不明瞭であるが、半導体デバイス、ゲートコネクタおよびワイヤボンドは、図２に示されるものと類似していてもよい）。図示されていないが、たとえば電気結合部または電気コネクタ、ゲート抵抗器など、半導体デバイスに対してゲートコネクタを動作させるのに適した、当技術分野において知られている追加的な構成要素も存在してもよい。
本明細書に提供されるバスバー構成では、従来のバスバー構成と比べてより小型のバスバー構造体が実現されるので、パワーモジュールの中に上述の追加的なバスバー構造体、基板、および半導体デバイスを含むことが可能であることを本発明者らは確認しており、これは、普通なら空間的制約により不可能なはずである。例示的な一実施形態では、構成要素の数は、たとえば、（たとえば図１に示されるように）１つのバスバー構造体および２４個の半導体デバイスから（たとえば図１４に示されるように）２つのバスバー構造体および４８個の半導体デバイスへと２倍に増やされてもよい。バスバー構造体、基板および半導体デバイスを追加することにより、パワーモジュールの全体的な寸法またはフットプリントを増加させることなしに、能力および性能を向上させることが可能になる。
図１４に示されるパワーモジュール１４００の構成要素（たとえばバスバー構造体１４０４、１４０６、基板１４０８、１４１０、１４１２および１４１４、導電トレース１４１８、１４２０、１４２２、１４２４、半導体デバイス１４２６、１４２８、１４３０、１４３２など）のそれぞれは、図１〜図１３に関して上に述べられた対応する構成要素の実施形態のいずれかを含んでもよい。動作にあたっては、各導電トレース１４１８、１４２０、１４２２、１４２４、複数の基板１４０８、１４１０、１４１２および１４１４、ならびに半導体デバイス１４２６、１４２８、１４３０、１４３２と組み合わせられたバスバー構造体１４０４、１４０６のそれぞれは、図３〜図４に関して上に述べられた電流流路に類似した電流流路を単独で形成してもよい。
上に述べたように、本明細書に記載される実施形態のいずれにおいても、上部スイッチ２２０および下部スイッチ２２２は、所望の用途に適した任意の方式で基板１２６、１２８の全体にわたって設けられてもよく、こうした配置は、所望のパワーモジュール動作パラメータ、空間的制約、バスバーの配置などに依存し得る。たとえば、図１５は、図１４に示されるパワーモジュール１４００の構成に類似した構成をもつパワーモジュール１４００の一実施形態を示す。しかし、図１５に示される実施形態では、上部スイッチ２２０および下部スイッチ２２２は、図６および図７に関して上に述べられた実施形態と同様に構成される（たとえば上部スイッチ２２０および下部スイッチ２２２は、横方向軸６０６の両側に設けられ得る）。
図１６Ａ〜図１６Ｄは、順を追った製作段階での、図１５に示されるパワーモジュールを示し、図１６Ａ〜図１６Ｄは、基部１４０２、上部スイッチ２２０、下部スイッチ２２２、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれの、互いに対する相対的配置を示すために提供される。さらに、図１６Ａ〜図１６Ｄは、モジュール１００／バスバー構造体１０２を少なくとも部分的に組み立てるための順序の一実施形態を示す。たとえば、図１６Ａ〜図１６Ｄに示されるように、第３のバスバー１２２が、基部１４０２の上に最初に位置決めされてもよく（図１６Ｂ）、次いで、第２のバスバー１０６が、第３のバスバー１２２の上に位置決めされてもよく（図１６Ｃ）、次いで、第１のバスバー１０４が、第２のバスバー１０６の上に位置決めされてもよい（図１６Ｄ）。各バスバー１０４、１０６、１２２のそれぞれのタブは、モジュール１００の組立て中のどの時点で、トレースに結合されてもよい（たとえば、それぞれのバスバーは、そのバスバーを配置した後に各トレースに結合されてもよく、またはバスバーのうちの２つ以上が位置決めされた後でトレースに結合されてもよい）。各バスバー１０４、１０６、１２２のそれぞれのタブは、たとえばはんだ付け、溶接、ろう付けなどの任意の適したプロセスによって、トレースに結合されてもよい。
図１〜図１６では、各組の上部半導体デバイスおよび下部半導体デバイス（たとえば上部スイッチ２２０および下部スイッチ２２２）に結合された１つのバスバー構造体を有するパワーモジュールが示されているが、いくつかの実施形態では、パワーモジュールは、複数の群の半導体デバイスに結合されるように構成される、単一のバスバー構造体を備えてもよい。たとえば、図１７を参照すると、いくつかの実施形態では、パワーモジュール１７００は、複数の導電トレースによって複数の基板に結合される単一のバスバー構造体１７０２を備えてもよく、複数の基板のそれぞれは、（図１８に関して以下に述べられる）複数の群の半導体デバイスを備える。
説明を明瞭にするために、図１８は、図１７のパワーモジュール１７００を示しているが、下にある構成要素が見えるように、バスバー構造体１７０２は取り外されている。図１８に示されるように、複数の基板（示されている４つの基板１７１２、１７１４、１７１６、１７１８）は、それぞれ複数の導電トレース１８２０、１８２２、１８２４、１８２６を備える。いくつかの実施形態では、基板１７１２、１７１４、１７１６、１７１８のそれぞれは、１つまたは複数の導電トレース１８２０、１８２２、１８２４、１８２６に結合される、半導体デバイスの第１の群１８３２、１８３４、１８３６、１８３８と半導体デバイスの第２の群１８４０、１８４２、１８４８、１８５０とをさらに含んでもよい。
半導体デバイスの第１の群１８３２、１８３４、１８３６、１８３８および半導体デバイスの第２の群１８４０、１８４２、１８４８、１８５０は、パワーモジュール１７００の所望の性能を実現するのに適した任意の方式で配置されてもよい。たとえば、いくつかの実施形態では、半導体デバイスの第１の群１８３２、１８３４、１８３６、１８３８は、基板１７１２、１７１４、１７１６、１７１８のそれぞれの第１の側１８６０に設けられてもよく、半導体デバイスの第２の群１８４４、１８４６、１８４８、１８５０は、基板１７１２、１７１４、１７１６、１７１８のそれぞれの、反対の第２の側１８６２に設けられてもよい。このような実施形態では、半導体デバイスの第１の群１８３２、１８３４、１８３６、１８３８および半導体デバイスの第２の群１８４０、１８４２、１８４８、１８５０は、基板１７１２、１７１４、１７１６、１７１８の全体にわたり、互いに対して対称に設けられ得る。
図１８に示されるような、単一のバスバー構造体が複数の群の半導体デバイスに結合されるように構成される構成では、複数の群の半導体デバイスは、上部スイッチおよび下部スイッチのそれぞれを集合的に形成してもよい。たとえば、いくつかの実施形態では、横方向軸２２４の第１の側１８６６に設けられる、半導体デバイスの第１の群および第２の群の半導体デバイス（たとえば半導体デバイス１８３６、１８３８、１８４８、１８５０）は、上部スイッチ２２０を形成してもよく、横方向軸２２４の第２の側１８６８に設けられる第１の群および第２の群の半導体デバイス（たとえば半導体デバイス１８３２、１８３４、１８４０、１８４２）は、下部スイッチ２２２を形成してもよい。
バスバー構造体１７０２は、パワーモジュール１７００の所望の性能を実現するのに適した任意の方式で設けられてもよい。いくつかの実施形態では、バスバー構造体１７０２は、ＤＣバスバー（たとえば上述の第１のバスバー１０４（ＤＣ−バスバー）および第２のバスバー１０６（ＤＣ＋バスバー））のタブが、半導体デバイスの第１の群１８３２、１８３４、１８３６、１８３８の半導体デバイスおよび半導体デバイスの第２の群１８４０、１８４２、１８４８、１８５０の半導体デバイスのそれぞれ、またはそれらのペアの間に直接的に設けられる導電トレース１８２０、１８２２、１８２４、１８２６の一部に結合されるように位置決めされてもよい（ＤＣバスバータブの配置が１８６４において想像線で示される）。同様に、ＡＣバスバーのタブは、そこに結合されるＤＣバスバータブを有する導電トレース１８２０、１８２２、１８２４、１８２６に隣り合い、それらと交互になる導電トレース１８２０、１８２２、１８２４、１８２６に結合される（ＡＣバスバータブの配置が１８６４において想像線で示される）。このような実施形態では、（たとえば、図１〜図１６に示されるような内方とは対照的に）ゲートコネクタ１８５２、１８５４、１８５６、１８５８および関連する構成要素（図示せず）は、各基板１８１２、１８１４、１８１６、１８１８上で半導体デバイスの外方に設けられてもよい。
図１７〜図１８に示されるパワーモジュール１７００の構成要素（たとえばバスバー構造体１７０２、基板１７１２、１７１４、１７１６および１７１８、導電トレース１８２０、１８２２、１８２４、１８２６、ゲートコネクタ１８５２、１８５４、１８５６、１８５８、半導体デバイスなど）のそれぞれは、図１〜図１６に関して上に述べられた対応する構成要素の実施形態のいずれかを含んでもよい。
上記の実施形態では、１つまたは２つの入力／出力タブ（端子）を有するように上に述べられているが、バスバー構造体の各バスバーは、所望の用途のための動作パラメータ（たとえば電流）に対応する必要に応じて、任意の数のタブを有してもよい。たとえば、図１９は、図１７に示されるバー構造体１７００に類似したバスバー構造体を示しているが、バスバー構造体１７００の各バスバー１０４、１０６、１２２は、３つの入力／出力タブ（１９０２、１９０４、１９０６で示されるタブ）を有する。図２０は、図１７に示されるパワーモジュール１７００の構成に類似した構成をもつパワーモジュール２０００の一実施形態を示す。しかし、示されている実施形態では、上部スイッチ２２０および下部スイッチ２２２は、図６および図７に関して上に述べられた実施形態に類似するように構成される（たとえば、上部スイッチ２２０および下部スイッチ２２２は、横方向軸６０６の両側に設けられてもよい）。
図２１Ａ〜図２１Ｄは、順を追った製作段階での、図２０に示されるパワーモジュールを示し、図２１Ａ〜図２１Ｄは、基部１７１０、上部スイッチ２２０、下部スイッチ２２２、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれの、互いに対する相対的配置を示すために提供される。さらに、図２１Ａ〜図２１Ｄは、モジュール１００／バスバー構造体１０２を少なくとも部分的に組み立てるための順序の一実施形態を示す。たとえば、図２１Ａ〜図２１Ｄに示されるように、第３のバスバー１２２が、基部１７１０の上に最初に位置決めされてもよく（図２１Ｂ）、次いで、第２のバスバー１０６が、第３のバスバー１２２の上に位置決めされてもよく（図２１Ｃ）、次いで、第１のバスバー１０４が、第２のバスバー１０６の上に位置決めされてもよい（図２１Ｄ）。各バスバー１０４、１０６、１２２のそれぞれのタブは、モジュール１００の組立て中のどの時点で、トレースに結合されてもよい（たとえば、それぞれのバスバーは、そのバスバーを配置した後に各トレースに結合されてもよく、またはバスバーのうちの２つ以上が位置決めされた後でトレースに結合されてもよい）。各バスバー１０４、１０６、１２２のそれぞれのタブは、たとえばはんだ付け、溶接、ろう付けなどの任意の適したプロセスによって、トレースに結合されてもよい。
図２２および図２３Ａ〜図２３Ｄは、図２０に示されるパワーモジュール２０００の構成に類似した構成をもつパワーモジュール２２００の一実施形態および関連する分解図を示す。しかし、図２２および図２３Ａ〜図２３Ｄに示される実施形態では、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれは、図２０に示される２つの入力／出力タブとは対照的に、（２２０２、２２０４、２２０６で示される）３つの入力／出力タブを備える。
図２３Ａ〜図２３Ｄは、順を追った製作段階での、図２２に示されるパワーモジュールを示し、図２３Ａ〜図２３Ｄは、基部１７１０、上部スイッチ２２０、下部スイッチ２２２、第１のバスバー１０４、第２のバスバー１０６および第３のバスバー１２２のそれぞれの、互いに対する相対的配置を示すために提供される。さらに、図２３Ａ〜図２３Ｄは、モジュール１００／バスバー構造体１０２を少なくとも部分的に組み立てるための順序の一実施形態を示す。たとえば、図２３Ａ〜図２３Ｄに示されるように、第３のバスバー１２２が、基部１７１０の上に最初に位置決めされてもよく（図２３Ｂ）、次いで、第２のバスバー１０６が、第３のバスバー１２２の上に位置決めされてもよく（図２３Ｃ）、次いで、第１のバスバー１０４が、第２のバスバー１０６の上に位置決めされてもよい（図２３Ｄ）。各バスバー１０４、１０６、１２２のそれぞれのタブは、モジュール１００の組立て中のどの時点で、トレースに結合されてもよい（たとえば、それぞれのバスバーは、そのバスバーを配置した後に各トレースに結合されてもよく、またはバスバーのうちの２つ以上が位置決めされた後でトレースに結合されてもよい）。各バスバー１０４、１０６、１２２のそれぞれのタブは、たとえばはんだ付け、溶接、ろう付けなどの任意の適したプロセスによって、トレースに結合されてもよい。
このように、パワーモジュールが本明細書において提供されてきた。上述のパワーモジュールは、低インダクタンスのバスバー構造体と、製造性が高く、十分にスケーラブルかつ構成可能なモジュールを実現する基板構成とを提供する。さらに、本発明のモジュールは、相互接続部のペアごとに低転流ループインダクタンスを実現しながら、普通なら基板上に必要とされるはずのワイヤボンドの全体的な数を減らすことを可能にする。さらに、ワイヤボンドを低減し、かつ／またはなくすことにより、各端子構成の配置に関して柔軟性が提供され、これにより、全体的なインダクタンスが最低になるようにＤＣ端子を接続し、ＤＣ端子に対してＡＣ端子を設けてＥＭＩ遮蔽物およびリターンパスを提供し、かつ／または様々な電圧クラスまたは追加的な絶縁材に対して全体的なスタック構成（ｓｔａｃｋ ｃｏｎｆｉｇｕｒａｔｉｏｎ）を調節することが可能になる。さらに、このようなスケーラビリティおよび適合可能性により、モジュールが、６２ｍｍモジュールハウジング、（ｎＨＰＤ２、ＬｉｎＰａｋ、ＸＨＭ、…の名で知られている）１００ｍｍモジュールハウジング、ＰｒｉｍｅＰＡＣＫ（商標）、ＰｒｉｍｅＰＡＣＫ（商標）−ｓｔｙｌｅ、ＥｃｏｎｏＤＵＡＬ（商標）、ＥｃｏｎｏＰＡＣＫ（商標）、Ｅｃｏｎｏ−ｓｔｙｌｅ、これらの変形形態および／または派生的な設計物などの業界標準のモジュールを含めた、他のモジュールフットプリントに容易に適合されることが可能になる。
書面による本明細書は、例を用いて、最良の形態を含む実施形態を開示し、かつ任意のデバイスまたはシステムを作り、使用し、組み込まれる任意の方法を実施することを含め当業者が実施形態を実施することも可能にする。本開示の特許性のある範囲には、特許請求の範囲によって定義され、また当業者が思い当たる他の例が含まれ得る。こうした他の例は、それらが、特許請求の範囲に記載の文言上の用語と異ならない構造的要素を有する場合、または特許請求の範囲に記載の文言上の用語との差がわずかである均等な構造的要素を含む場合、特許請求の範囲に記載の範囲に含まれることが意図されている。書面による本明細書の範囲内において、また明細書本文および特許請求の範囲の全体を通して、特定の実施形態または図に関して示され、または説明される特徴は、本明細書に示され、または説明される任意の他の実施形態に関して示され、または説明される特徴と組み合わせられても、かつ／または置換されてもよい。
１００ パワーモジュール
１０２ バスバー構造体
１０４ 第１のバスバー
１０６ 第２のバスバー
１０８ タブ
１１０ タブ
１１１ タブ
１１８ 側部
１２０ 第１の側
１２２ 第３のバスバー
１２４ 基部
１２６ 基板
１２８ 基板
１３０ 導電トレース
１３２ 側部
１３４ 想像線
１３６ 平面状構成要素
１３８ 平面状構成要素
１４０ 第２の側
１４２ 第１の側
１４６ 第１の部分
１４８ 第２の部分
１５０ 第３の部分
１５２ 表面
１５４ 第２の側
１５６ 平面状構成要素
２０２ 半導体デバイス
２０４ ワイヤボンド
２０６ ゲート接続部
２０８ 半導体デバイス
２１０ ゲート接続部
２１２ ワイヤボンド
２１４ 第１の群
２１６ 第２の群
２１８ 外側周辺部
２２０ 上部スイッチ
２２２ 下部スイッチ
２２４ 軸
２２６ 第１の端部
２２８ 第２の端部
３０２ 電流流路
３０６ 経路
３０８ 経路
３１０ 経路
３１２ 斜線領域
４０２ 電流流路
５００ 従来技術のモジュール
５０２ 容積
５０４ ＤＣバスバー
５０６ ＡＣバスバー
５０８ ＤＣバスバー
５１０ 従来技術のバスバー構造体
５１２ 容積
６０２ 第１の側
６０４ 第２の側
６０６ 軸
８０２ 第１の部分
８０４ 第２の部分
８０６ タブ
８０８ 第１の部分
８１０ 第２の部分
８１２ タブ
８１４ 第２の部分
８１６ 第１の部分
８１８ タブ
９０２ エンクロージャ
１００２ エンクロージャ
１１０２ 第１の部分
１１０４ 第２の部分
１１０６ タブ
１１０８ 第１の部分
１１１０ 第２の部分
１１１２ タブ
１１１４ 第２の部分
１１１６ タブ
１１１８ 第１の部分
１２０２ エンクロージャ
１４００ パワーモジュール
１４０２ 基部
１４０４ バスバー構造体
１４０６ バスバー構造体
１４０８ 基板
１４１０ 基板
１４１２ 基板
１４１４ 基板
１４１８ 導電トレース
１４２０ 導電トレース
１４２２ 導電トレース
１４２４ 導電トレース
１４２６ 半導体デバイス
１４２８ 半導体デバイス
１４３０ 半導体デバイス
１４３２ 半導体デバイス
１７００ パワーモジュール
１７０２ バスバー構造体
１７１０ 基部
１７１２ 基板
１７１４ 基板
１７１６ 基板
１７１８ 基板
１８２０ 導電トレース
１８２２ 導電トレース
１８２４ 導電トレース
１８２６ 導電トレース
１８３２ 半導体デバイスの第１の群
１８３４ 半導体デバイスの第１の群
１８３６ 半導体デバイスの第１の群
１８３８ 半導体デバイスの第１の群
１８４０ 半導体デバイスの第２の群
１８４２ 半導体デバイスの第２の群
１８４８ 半導体デバイスの第２の群
１８５０ 半導体デバイスの第２の群
１８５２ ゲートコネクタ
１８５４ ゲートコネクタ
１８５６ ゲートコネクタ
１８５８ ゲートコネクタ
１８６０ 第１の側
１８６２ 第２の側
１８６４ 想像線
１８６６ 第１の側
１８６８ 第２の側
１９０２ 入力／出力タブ
１９０４ 入力／出力タブ
１９０６ 入力／出力タブ
２０００ パワーモジュール
２２００ パワーモジュール
２２０２ 入力／出力タブ
２２０４ 入力／出力タブ
２２０６ 入力／出力タブ

Claims (34)

  1. 表面（１５２）の第１の側および前記表面（１５２）の第２の側に設けられる複数の導電トレース（１３０）であって、前記第１の側が、前記第２の側に対向する、複数の導電トレース（１３０）、ならびに
    バスバー構造体（１０２）であって、
    第１の複数のタブを有する第１のバスバー（１０４）であって、前記第１の複数のタブは、前記第１のバスバー（１０４）から遠ざかるように延在し、前記第１の複数のタブの各タブが、前記表面（１５２）の前記第１の側に設けられる前記複数の導電トレース（１３０）の各導電トレースに電気的に結合される、第１のバスバー（１０４）と、
    第２の複数のタブを有する第２のバスバー（１０６）であって、前記第２の複数のタブは、前記第２のバスバー（１０６）から遠ざかるように延在し、前記第２の複数のタブの各タブが、前記表面（１５２）の前記第２の側に設けられる前記複数の導電トレース（１３０）の各導電トレースに電気的に結合される、第２のバスバー（１０６）と、
    第３の複数のタブを有する第３のバスバー（１２２）であって、前記第３の複数のタブは、前記第３のバスバー（１２２）から遠ざかるように延在し、前記第３の複数のタブのうちの少なくとも１つのタブが、前記表面（１５２）の前記第１の側に設けられる前記複数の導電トレース（１３０）の各導電トレースに電気的に結合され、前記第３の複数のタブのうちの少なくとも１つのタブが、前記表面（１５２）の前記第２の側に設けられる前記複数の導電トレース（１３０）の各導電トレースに電気的に結合される、第３のバスバー（１２２）とを備える、バスバー構造体（１０２）を備える、
    パワーモジュール。
  2. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）のそれぞれが、平面状構成要素を備え、前記第１の複数のタブ、前記第２の複数のタブおよび前記第３の複数のタブが、各前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）の前記平面状構成要素から延在する、請求項１記載のパワーモジュール。
  3. 前記平面状構成要素のそれぞれが、少なくとも１つの他の平面状構成要素の少なくとも部分的に上かまたは少なくとも部分的に下に設けられる、請求項２記載のパワーモジュール。
  4. 前記複数の導電トレース（１３０）に電気的に結合される複数の半導体デバイスをさらに備える、請求項１記載のパワーモジュール。
  5. 前記複数の半導体デバイスが、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）、またはバイポーラジャンクショントランジスタ（ＢＪＴ）のうちの少なくとも１つを備える、請求項４記載のパワーモジュール。
  6. 前記複数の半導体デバイスが、ワイドバンドギャップ半導体デバイスである、請求項４記載のパワーモジュール。
  7. 前記複数の半導体デバイスが、炭化ケイ素を含む、請求項４記載のパワーモジュール。
  8. 前記複数の半導体デバイスのうちの少なくとも１つが、前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）の下に設けられる、請求項４記載のパワーモジュール。
  9. 前記複数の半導体デバイスが、群になって配置されて、上部スイッチ（２２０）と下部スイッチ（２２２）とを形成し、前記上部スイッチ（２２０）が、前記パワーモジュールの軸の第１の側に設けられ、前記下部スイッチ（２２２）が、前記パワーモジュールの第２の側に設けられる、請求項４記載のパワーモジュール。
  10. 前記軸が、前記パワーモジュールの横方向軸または長手方向軸である、請求項９記載のパワーモジュール。
  11. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、前記第３のバスバー（１２２）、導電トレース（１３０）および複数の半導体デバイスが、連続的な電気的経路が形成されるように配置され、前記電気的経路が、前記第２のバスバー（１０６）と、前記パワーモジュールの前記第２の側に沿って設けられる、前記複数の導電トレース（１３０）のうちの第１の組の導電トレースと、前記複数の半導体デバイスのうちの第１の半導体デバイスと、前記パワーモジュールの前記第２の側に沿って設けられる、前記複数の導電トレース（１３０）のうちの第２の組の導電トレースと、前記第３のバスバー（１２２）と、前記パワーモジュールの前記第１の側に沿って設けられる、前記複数の導電トレース（１３０）のうちの第１の組の導電トレースと、前記複数の半導体デバイスのうちの第２の半導体デバイスと、前記パワーモジュールの前記第１の側に沿って設けられる、前記複数の導電トレース（１３０）のうちの第２の組の導電トレースと、前記第１のバスバー（１０４）とを備える、請求項４記載のパワーモジュール。
  12. 前記第１のバスバー（１０４）が、第１の極性の電流を受けるように構成され、前記第２のバスバー（１０６）が、第２の極性の電流を受けるように構成され、前記第３のバスバー（１２２）が、信号を出力するように構成される、請求項１記載のパワーモジュール。
  13. 前記第１のバスバー（１０４）と第２のバスバー（１０６）との間、かつ前記第２のバスバー（１０６）と前記第３のバスバー（１２２）との間に設けられる電気的絶縁材料をさらに備える、請求項１記載のパワーモジュール。
  14. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）が、積層されたバスバー構造体（１０２）を形成する、請求項１記載のパワーモジュール。
  15. 前記第３のバスバー（１２２）が、前記パワーモジュールの前記第１の側に設けられる前記導電トレース（１３０）から前記パワーモジュールの前記第２の側に設けられる前記導電トレース（１３０）への伝導経路を形成する、請求項１記載のパワーモジュール。
  16. 前記表面（１５２）が、絶縁基板の表面である、請求項１記載のパワーモジュール。
  17. 前記絶縁基板が、互いに隣り合って設けられる複数の絶縁基板を備える、請求項１６記載のパワーモジュール。
  18. パワーモジュール用のバスバー構造体（１０２）であって、
    第１の複数のタブを有する第１のバスバー（１０４）であって、前記第１の複数のタブは、前記第１のバスバー（１０４）から遠ざかるように延在する、第１のバスバー（１０４）と、
    第２の複数のタブを有する第２のバスバー（１０６）であって、前記第２の複数のタブは、前記第２のバスバー（１０６）から遠ざかるように延在する、第２のバスバー（１０６）と、
    第３の複数のタブを有する第３のバスバー（１２２）であって、前記第３の複数のタブは、前記第３のバスバー（１２２）から遠ざかるように延在する、第３のバスバー（１２２）とを備え、前記第１の複数のタブ、前記第２の複数のタブおよび前記第３の複数のタブが、前記第１の複数のタブのタブと前記第２の複数のタブのタブは前記バスバー構造体（１０２）の第１の側に沿って交互になり、第２の複数のタブのタブと前記第３の複数のタブのタブは前記バスバー構造体（１０２）の第２の側に沿って交互になるように配置される、バスバー構造体（１０２）。
  19. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）のそれぞれが、平面状構成要素を備え、前記第１の複数のタブ、前記第２の複数のタブ、および前記第３の複数のタブが、各前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）の前記平面状構成要素から延在する、請求項１８記載のバスバー構造体（１０２）。
  20. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）のそれぞれの前記平面状構成要素が、電気的入力部または出力部に結合されるように構成される各端子をさらに備える、請求項１８記載のバスバー構造体（１０２）。
  21. 前記平面状構成要素のそれぞれが、少なくとも１つの他の平面状構成要素の少なくとも部分的に上かまたは少なくとも部分的に下に設けられる、請求項１８記載のバスバー構造体（１０２）。
  22. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）が、積層されたバスバー構造体（１０２）を形成する、請求項１８記載のバスバー構造体（１０２）。
  23. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）、および前記第３のバスバー（１２２）が、互いから電気的に絶縁される、請求項１８記載のバスバー構造体（１０２）。
  24. パワーモジュールであって、
    前記パワーモジュールの第１の領域に設けられる第１の複数の半導体デバイスと、
    前記パワーモジュールの第２の領域に設けられる第２の複数の半導体デバイスであって、非導電性の間隙が、前記第１の領域と第２の領域との間に設けられる、第２の複数の半導体デバイスと、
    第１のバスバー（１０４）、第２のバスバー（１０６）、および第３のバスバー（１２２）を備えるバスバー構造体（１０２）とを備え、前記第３のバスバー（１２２）が、前記非導電性の間隙を横切って伝導経路を提供するように構成され、前記第１の複数の半導体デバイス、前記第２の複数の半導体デバイス、前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）が、連続的な電気的経路が形成されるように配置され、前記連続的な電気的経路が、前記パワーモジュールの入力部、前記第１のバスバー（１０４）、前記第１の複数の半導体デバイスの半導体デバイスの入力部、前記第１の複数の半導体デバイスの前記半導体デバイスの出力部、前記第３のバスバー（１２２）、前記第２の複数の半導体デバイスの半導体デバイスの入力部、前記第２の複数の半導体デバイスの前記半導体デバイスの出力部、前記第２のバスバー（１０６）、前記パワーモジュールの出力部を備える、パワーモジュール。
  25. 前記第１の複数の半導体デバイスが、前記第１の領域内の表面に形成される導電トレース上に設けられ、前記第２の複数の半導体デバイスが、前記第２の領域内の前記表面上に設けられ、前記第１の領域が、前記第２の領域に対向する、請求項２４記載のパワーモジュール。
  26. 前記表面が、絶縁基板の表面である、請求項２４記載のパワーモジュール。
  27. 前記絶縁基板が、互いに隣り合って設けられる複数の絶縁基板を備える、請求項２６記載のパワーモジュール。
  28. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）が、積層されたバスバー構造体（１０２）を形成する、請求項２４記載のパワーモジュール。
  29. 前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）が、互いから電気的に絶縁される、請求項２４記載のパワーモジュール。
  30. 前記第１の複数の半導体デバイスおよび第２の複数の半導体デバイスが、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、接合型電界効果トランジスタ（ＪＦＥＴ）またはバイポーラジャンクショントランジスタ（ＢＪＴ）のうちの少なくとも１つを備える、請求項２４記載のパワーモジュール。
  31. 前記複数の半導体デバイスが、ワイドバンドギャップ半導体デバイスである、請求項２４記載のパワーモジュール。
  32. 前記第１の複数の半導体デバイスおよび第２の複数の半導体デバイスのうちの少なくとも１つが、前記第１のバスバー（１０４）、前記第２のバスバー（１０６）および前記第３のバスバー（１２２）の下に設けられる、請求項２４記載のパワーモジュール。
  33. 前記複数の半導体デバイスが、群になって配置されて、上部スイッチ（２２０）と下部スイッチ（２２２）とを形成し、前記上部スイッチ（２２０）が、前記パワーモジュールの軸の第１の側に設けられ、前記下部スイッチ（２２２）が、前記パワーモジュールの前記軸の第２の側に設けられる、請求項２４記載のパワーモジュール。
  34. 前記軸が、前記パワーモジュールの横方向軸または長手方向軸である、請求項３３記載のパワーモジュール。
JP2018561596A 2016-05-27 2017-05-26 半導体パワーモジュール Pending JP2019517733A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662342860P 2016-05-27 2016-05-27
US62/342,860 2016-05-27
US15/605,686 2017-05-25
US15/605,686 US10347608B2 (en) 2016-05-27 2017-05-25 Power module
PCT/US2017/034660 WO2017205730A1 (en) 2016-05-27 2017-05-26 Semiconductor power module

Publications (1)

Publication Number Publication Date
JP2019517733A true JP2019517733A (ja) 2019-06-24

Family

ID=59021606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018561596A Pending JP2019517733A (ja) 2016-05-27 2017-05-26 半導体パワーモジュール

Country Status (5)

Country Link
US (2) US10347608B2 (ja)
EP (1) EP3465750A1 (ja)
JP (1) JP2019517733A (ja)
CN (1) CN109314102B (ja)
WO (1) WO2017205730A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186538A1 (ja) * 2020-03-17 2021-09-23 東芝三菱電機産業システム株式会社 ラミネートブスバー、電力変換器、電力変換装置および無停電電源装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
US10680430B2 (en) * 2016-06-14 2020-06-09 Tikla Com Inc. Fault recovery systems and methods for electrical power distribution networks
US11616010B2 (en) * 2017-06-30 2023-03-28 Hamilton Sundstrand Corporation Transistor assemblies
DE102018205985A1 (de) * 2018-04-19 2019-10-24 Audi Ag Elektrisches Energiesystem mit Brennstoffzellen
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
USD908632S1 (en) * 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
JP6980625B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 端子板及び半導体装置
JP7243582B2 (ja) * 2019-11-08 2023-03-22 株式会社デンソー 電力変換装置
US11056871B1 (en) * 2019-12-12 2021-07-06 Lear Corporation Vehicle interleaved busbars
FR3119927B1 (fr) * 2021-02-17 2023-07-28 Alstom Transp Tech Connecteur électrique, système électrique comprenant un tel connecteur et véhicule ferroviaire comprenant un tel système
DE102021117924B4 (de) 2021-07-12 2024-05-29 Danfoss Silicon Power Gmbh Leistungsmodul
DE102021125216B4 (de) 2021-09-29 2024-10-24 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Gleichspannungsanschlusseinrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114584A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd インバータ装置
WO2014208450A1 (ja) * 2013-06-24 2014-12-31 日産自動車株式会社 電力変換装置
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
US5422440A (en) 1993-06-08 1995-06-06 Rem Technologies, Inc. Low inductance bus bar arrangement for high power inverters
JP3724345B2 (ja) * 2000-07-13 2005-12-07 日産自動車株式会社 配線の接続部構造
US20020034088A1 (en) 2000-09-20 2002-03-21 Scott Parkhill Leadframe-based module DC bus design to reduce module inductance
KR20050074961A (ko) 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP2007209184A (ja) * 2006-02-06 2007-08-16 Mitsubishi Electric Corp 電力変換装置
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
WO2007142038A1 (ja) 2006-06-09 2007-12-13 Honda Motor Co., Ltd. 半導体装置
WO2008026251A1 (fr) * 2006-08-29 2008-03-06 Pioneer Corporation Appareil et procede de reproduction d'informations et programme informatique associe
US8076696B2 (en) 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
DE102010043362A1 (de) * 2010-11-04 2012-05-10 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einem Substrat mit einer Mehrzahl gleichartig ausgebildeter Leiterbahngruppen
JP5344012B2 (ja) * 2011-09-02 2013-11-20 株式会社デンソー 電力変換装置
US8466541B2 (en) 2011-10-31 2013-06-18 Infineon Technologies Ag Low inductance power module
JP5505398B2 (ja) * 2011-11-11 2014-05-28 株式会社デンソー 電力変換装置
DE102012201889A1 (de) 2012-02-09 2012-10-04 Conti Temic Microelectronic Gmbh Elektrisches Leistungsmodul und Verfahren und Vorrichtung zum Herstellen eines elektrischen Leistungsmoduls
US20140063744A1 (en) * 2012-09-05 2014-03-06 Texas Instruments Incorporated Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
JP5821822B2 (ja) 2012-10-31 2015-11-24 株式会社デンソー バスバーアセンブリの製造方法
US9407251B1 (en) 2012-12-07 2016-08-02 Cree Fayetteville, Inc. Method for reworkable packaging of high speed, low electrical parasitic power electronics modules through gate drive integration
KR102034717B1 (ko) 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
WO2015132847A1 (ja) 2014-03-03 2015-09-11 株式会社日立製作所 Ｉｇｂｔ，パワーモジュール，パワーモジュールの製造方法，および電力変換装置
US9589869B2 (en) 2015-03-11 2017-03-07 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
US9893646B2 (en) 2015-09-30 2018-02-13 General Electric Company System for a low profile, low inductance power switching module
CN105514072A (zh) 2016-01-29 2016-04-20 南京银茂微电子制造有限公司 功率模块低电感引线端子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114584A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd インバータ装置
WO2014208450A1 (ja) * 2013-06-24 2014-12-31 日産自動車株式会社 電力変換装置
WO2015121900A1 (ja) * 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021186538A1 (ja) * 2020-03-17 2021-09-23 東芝三菱電機産業システム株式会社 ラミネートブスバー、電力変換器、電力変換装置および無停電電源装置
JP6955636B1 (ja) * 2020-03-17 2021-10-27 東芝三菱電機産業システム株式会社 ラミネートブスバー、電力変換器、電力変換装置および無停電電源装置

Also Published As

Publication number Publication date
US10559553B2 (en) 2020-02-11
US20190237440A1 (en) 2019-08-01
US20170345799A1 (en) 2017-11-30
EP3465750A1 (en) 2019-04-10
WO2017205730A1 (en) 2017-11-30
CN109314102B (zh) 2022-07-08
CN109314102A (zh) 2019-02-05
US10347608B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US10559553B2 (en) Power module
US9795049B2 (en) Semiconductor device
JP5259016B2 (ja) パワー半導体モジュール
CN109417051B (zh) 具有鲁棒性的低电感功率模块封装
JP2017208547A (ja) ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置
JP2020515034A (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP7519356B2 (ja) 半導体装置
JP5293473B2 (ja) 半導体パワーモジュール
CN112352314B (zh) 半导体模块
US20230056722A1 (en) Power module with improved electrical and thermal characteristics
US11538725B2 (en) Semiconductor module arrangement
CN107039408B (zh) 半导体装置及半导体装置的制造方法
CN112750800B (zh) 半导体功率模块
WO2021200166A1 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
US10199365B2 (en) Semiconductor module
JP2013179362A (ja) 半導体パワーモジュール
JP2013062551A (ja) 半導体装置
JP2011249394A (ja) 半導体装置
US20180233464A1 (en) Semiconductor module
US10103096B2 (en) Semiconductor device
WO2022074971A1 (ja) 半導体装置
WO2021014875A1 (ja) 半導体装置
CN116529871A (zh) 半导体模块及其制造方法
JP2015156443A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220316

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220323

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220330

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220603

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220608

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220907

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20221005

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20221102

C609 Written withdrawal of request for trial/appeal

Free format text: JAPANESE INTERMEDIATE CODE: C609

Effective date: 20230206