JPWO2015121899A1 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JPWO2015121899A1
JPWO2015121899A1 JP2015562568A JP2015562568A JPWO2015121899A1 JP WO2015121899 A1 JPWO2015121899 A1 JP WO2015121899A1 JP 2015562568 A JP2015562568 A JP 2015562568A JP 2015562568 A JP2015562568 A JP 2015562568A JP WO2015121899 A1 JPWO2015121899 A1 JP WO2015121899A1
Authority
JP
Japan
Prior art keywords
self
power semiconductor
wiring pattern
semiconductor module
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015562568A
Other languages
English (en)
Other versions
JP6366612B2 (ja
Inventor
美子 玉田
美子 玉田
純一 中嶋
純一 中嶋
中山　靖
靖 中山
林田　幸昌
幸昌 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015121899A1 publication Critical patent/JPWO2015121899A1/ja
Application granted granted Critical
Publication of JP6366612B2 publication Critical patent/JP6366612B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

配線パターンのインダクタンスの割合を増大させ、絶縁基板に搭載された自己消弧型半導体素子のソース電位のばらつきを低減することで、電流アンバランスが抑制可能な電力用半導体モジュールを得る。自己消弧型半導体素子（６）を直列接続して構成され、自己消弧型半導体素子（６）の直列接続点を有する正負アームと、正負アームに接続される正極側電極（１０）、負極側電極（１１）、および交流電極（１２）と、正負アームの自己消弧型半導体素子（６）と正極側電極（１０）、負極側電極（１１）、および交流電極（１２）とを接続する複数の配線パターン（３，４）が形成された基板（２）とを備え、隣接する配線パターン（４）に流れる電流の方向が同じで、一方の配線パターン（４）が他方の配線パターン（４）に対して鏡面対称に配置されたことを特徴とする電力用半導体モジュール。

Description

この発明は、小型化が求められるインバータなど電力変換装置に使用される電力用半導体モジュールの電流アンバランス抑制技術に関するものである。
インバータなどの電力変換装置に使用される絶縁型の電力用半導体モジュールは、放熱板となる金属板に絶縁層を介して配線パターンが形成され、その上にスイッチング動作する電力用半導体素子が設けられている。この電力用半導体素子は、外部端子と接続され、樹脂にて封止されている。
大電流、高電圧でスイッチング動作する電力変換装置では、電力用半導体素子がオフする際の電流の時間変化率ｄｉ／ｄｔと電力変換装置に含まれる配線インダクタンスＬとにより、サージ電圧（ΔＶ＝Ｌ・ｄｉ／ｄｔ）が発生し、このサージ電圧が電力用半導体素子に印加される。配線インダクタンスＬが大きくなると、電力用半導体素子の耐圧を超えるサージ電圧が発生し、電力用半導体素子の破壊の原因となることがある。このため、電力変換装置として低インダクタンス化が求められ、電力用半導体モジュールにも低インダクタンス化が求められている。
ところで、電力用変換装置としては、必要な電流容量を満たすため、それに見合う電力用半導体モジュールを選定するか、あるいは、見合うものがなければ、複数の電力用半導体モジュールを並列接続して使用されてきた。しかしながら、複数の電力用半導体モジュールを並列接続して使用する場合、絶縁距離を確保するためにモジュール間隔を離す必要があり、フットプリントが増加するという欠点がある。
この欠点を解決するために、同一パッケージ内に電力用半導体素子が多並列で配置されたものがある（例えば、特許文献１参照）。特許文献１のように、外部回路と接続するために複数の外部端子を備えていても、同一パッケージ内で多並列に配置された複数の電力用半導体素子の端子同士がパッケージ内で外部端子に一括して接続されていると、インダクタンスの低減効果はあまりなく、電流容量の増加とともにオフ時のｄｉ／ｄｔが増加するため、サージ電圧が増大し、電力用半導体素子が破壊する可能性がある。
そこで、発明者は電力用半導体素子の低インダクタンス化を実施するべく、複数の外部端子を備え、電力用半導体モジュール内部で回路が複数並列化された電力用半導体モジュールを発明した（例えば、特許文献２参照）。
特許公報第３５１９２２７号（第３頁、第２，６図） 国際公開第２０１３/１２８７８７号（第５頁、第１図）
しかしながら、従来の電力用半導体モジュールにおいては、従来よりも電力用半導体素子が多並列で構成される大電流・高電圧用途で用いる場合、特許文献２のように外部端子を複数具備することで、低インダクタンス化は可能である。一方、電力用半導体モジュールの絶縁距離を確保する上で、外部端子を複数配置することができずに、外部端子を一つずつにまとめざるを得ない場合がある。このような電力用半導体モジュール内部で多並列に接続された電力用半導体素子の電流アンバランスが発生するという問題点があるということが、その後の発明者の研究によって判明した。
本発明は、上記の問題点を解決するためになされたもので、各電位において外部端子が一つである場合に、異なる配線パターンを搭載する基板を鏡面対称となるように隣接して配置することで、低インダクタンス化を保持したまま電流アンバランス抑制が可能な電力用半導体モジュールを得るものである。
この発明に係る電力用半導体モジュールは、自己消弧型半導体素子を直列接続して構成され、前記自己消弧型半導体素子の直列接続点を有する正負アームと、前記正負アームに接続される正極側電極、負極側電極、および交流電極と、前記正負アームの前記自己消弧型半導体素子と前記正極側電極、前記負極側電極、および前記交流電極とを接続する複数の配線パターンが形成された基板とを備え、隣接する前記配線パターンに流れる電流の方向が同じで、一方の前記配線パターンが他方の前記配線パターンに対して鏡面対称に配置されたことを備える。
この発明によれば、異なる配線パターンを搭載する基板を鏡面対称となるように隣接して配置したので、隣接する配線パターン間での流れる電流が均一化され、基板間および電力用半導体素子間の電流アンバランスを抑制することができる。
この発明の実施の形態１の電力用半導体モジュールの上面模式図である。 この発明の実施の形態１の電力用半導体モジュールの概略側面図である。 この発明の実施の形態１の電力用半導体モジュールの概略側面図である。 この発明の実施の形態１の電力用半導体モジュールの主電極を取り除いた上面模式図である。 この発明の実施の形態１の電力用半導体モジュールの等価回路図である。 この発明の実施の形態１の電力用半導体モジュールの負極側の絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態１の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態１の他の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態２の電力用半導体モジュールの上面模式図である。 この発明の実施の形態２の電力用半導体モジュールの概略側面図である。 この発明の実施の形態２の電力用半導体モジュールの概略側面図である。 この発明の実施の形態２の電力用半導体モジュールの主電極を取り除いた上面模式図である。 この発明の実施の形態２の電力用半導体モジュールの等価回路図である。 この発明の実施の形態２の電力用半導体モジュールの負極側の絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態２の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態２の他の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。 この発明の実施の形態３の電力用半導体モジュールの主電極を取り除いた上面模式図である。 従来例における電力用半導体モジュールの主電極を取り除いた上面模式図である。 この発明の実施の形態３の他の電力用半導体モジュールの主電極を取り除いた上面模式図である。
実施の形態１．
図１は、この発明の実施の形態１の電力用半導体モジュールの上面模式図である。図２は、この発明の実施の形態１の電力用半導体モジュールの概略側面図である。図３は、この発明の実施の形態１の電力用半導体モジュールの概略側面図である。図２には、図１におけるＸ側から見た場合の、図３には、図１におけるＹ側から見た場合の概略側面図を示す。図４は、この発明の実施の形態１の電力用半導体モジュールの主電極（正極電極、負極電極、および交流電極）を取り除いた上面模式図である。図４には、図１から主電極を取り除き、自己消弧型半導体素子６や還流ダイオード７などのチップレイアウトを示す。図５は、この発明の実施の形態１の電力用半導体モジュールの等価回路図である。ここで、Ｘ側から見た方向をＸ方向、Ｙ側から見た方向をＹ方向とする。
図１から図４において、本実施の形態１の電力用半導体モジュール１００は、ベース板１、基板である絶縁基板２、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、はんだ９、正極側電極である正極電極１０、負極側電極である負極電極１１、交流電極１２、配線材であるボンディングワイヤ２１、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、交流電極１２の端子部である交流端子４２、封止材５０、ケース５１、蓋５２、ナット５３を備える。
本実施の形態１の電力用半導体モジュール１００は、電力用半導体モジュール１００を構成する自己消弧型半導体素子６と還流ダイオード７との発熱を放熱する金属放熱体であるベース板１の一方の面に、金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板５が、はんだ９により接合されている。一方、セラミクス絶縁基板５のベース板１と接合された面と対向する面には、金属箔により配線パターン３，４がロウ付けなどにより接合されている。金属箔が接合されたセラミクス絶縁基板５と配線パターン３，４とにより絶縁基板２が構成されている。ただし、絶縁基板の材料としては、セラミクスに限定されるものではなく、樹脂絶縁材を用いた金属基板であっても良い。樹脂絶縁材を用いた金属基板の場合は、正負アーム分の複数枚の絶縁基板を用いるのではなく、例えば１枚の金属基板を用い、この金属基板上に鏡面対称となるように配線パターンを複数個形成して用いることができる。このような樹脂絶縁材料を用いた金属基板であっても同様の効果を得ることができる。また、図１または図４に示すように、上面から見た場合において鏡面対称となるように配線パターンが配置され、この鏡面対称の基準線はこれら鏡面対称となる配線パターン間に設定される。
また、ドレイン（コレクタ）配線パターン３とソース（エミッタ）配線パターン４とのセラミクス絶縁基板５が接合された面と対向する面には、自己消弧型半導体素子６と還流ダイオード７がはんだ９により接合されている。さらに、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４に正極電極１０、負極電極１１、および交流電極１２が接合されている。ただし、はんだ９を接合材として用いているが、はんだに限定されるものではなく、その他の接合方法によるものでも良い。
正極電極１０、負極電極１１、および交流電極１２には、それぞれに大電流が流れるため、外部回路と接続するためにネジを使用するのが一般的である。しかし、ネジに限定されるものではなく、大電流を流すことが可能であればその他の接合方法であっても良い。本実施の形態１では、正極電極１０、負極電極１１、および交流電極１２は、それぞれモジュール上面に外部回路と接続するための、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、および交流電極１２の端子部である交流端子４２を備えている。そして、これら正極端子４０、負極端子４１、および交流端子４２にはネジ挿入用の穴があり、これらの端子の下にはナットの埋め込まれたケースが設置されている。また、電力用半導体モジュール１００は、ケース５１で周囲を囲われており、ケース５１内部を絶縁するためにケース５１内部に封止材５０が注入される。その後、ケース５１に蓋５２を嵌合し、接着剤などで接着させる。
自己消弧型半導体素子６と還流ダイオード７のソース（エミッタ）配線パターン４と、はんだ接合されていない面は、ボンディングワイヤ２１により配線パターン等に接合される。ただし、配線材としては、ワイヤを用いているが、ワイヤに限定されるものではなく、その他の接合方法によるものでも良い。
図１から図５において、電力用半導体モジュール１００内部には、電力用半導体素子として自己消弧型半導体素子６と還流ダイオード７とが逆並列で接続されたアームと呼ばれる並列回路が２直列に接続され、正アーム、負アーム、つまり電力変換回路の１相分を構成している。
本実施の形態の電力用半導体モジュール１００は、正アームと負アームとを同一ケース（同一パッケージ）内に備えた「２ｉｎ１」と一般的に呼ばれる電力用半導体モジュールである。ケースは電力用半導体モジュールの外形となるものである。なお、本実施の形態では、ケースと称しているが、電力用半導体モジュールを樹脂封止などで外形を形成するような場合には、樹脂の外周部がケースとなり、同等の機能を果たす。
図５の等価回路図に示すように、電力用半導体モジュール１００は、正アームと負アームとが構成され、点線で囲んだように正負の各アームの２つずつの計４ブロックに分けられる。さらに、正極側のブロック１０１と負極側のブロック１１１に示すように、１つのブロックは各々複数の並列接続された自己消弧型半導体素子６と複数個の並列接続された還流ダイオード７が逆並列に接続されたものである。図５中においては、正極側のブロック１０２と負極側のブロック１１２は簡略化して記載しているが、正極側のブロック１０１と負極側のブロック１１１と同様な構成である。
ここで、図５の等価回路図中には、自己消弧型半導体素子６をＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として表記したが、自己消弧型半導体素子６はＭＯＳＦＥＴに限定するものではなくＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタなどのその他の自己消弧型半導体素子であれば、どのようなものであってもよい。さらに、本実施の形態では還流ダイオード７としてショットキーバリアダイオードなどのダイオード素子を自己消弧型半導体素子６に対して外付けに設けるものとしているが、還流ダイオード７が自己消弧型半導体素子６の寄生ダイオードであってもよい。また、図５の等価回路中には自己消弧型半導体素子６のゲート制御回路を記載し、端子として正極側ゲート１３Ｇ、正極側制御ソース１３Ｅ、負極側ゲート１４Ｇ、負極側制御ソース１４Ｅを示したが、モジュール内部構造に関する図１〜４においては、主回路の回路に関する構造のみ図示し制御回路に関する構造は省略し簡素化して図示している。実際には絶縁基板２上に自己消弧型半導体素子６の制御用の配線パターンが構成され、自己消弧型半導体素子６上のゲートまたは制御ソース電極と、外部との接続のためのゲートまたは制御ソース電極とが電気的に接続され、電力用半導体モジュールの上面などに露出し、外部導体と接続できるような機構を備える。これらは、その他の実施例においても同じであり、本発明の効果には影響を及ぼさない。ただし、制御回路の配線パターンは自己消弧型半導体素子６の主回路電流つまり配線パターン３，４に流れる電流による誘導を受けやすいので、電流のアンバランスを抑制するには、制御回路の配線パターンの形状はゲートと制御ソースとが平行であることが望ましい。さらに、半導体素子の材料として、Ｓｉ（Ｓｉｌｉｃｏｎ）だけでなく、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）やＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）やダイヤモンドが原料となる半導体素子でも効果は得られる。特に、高速動作が可能なＳｉＣやＧａＮなどを用いた場合は、より顕著な効果を得ることが可能である。
図４に示すように、複数個の自己消弧型半導体素子６と複数個の還流ダイオード７とが搭載された２種類の配線パターン３，４の配置の異なる絶縁基板２がブロック１０１とブロック１０２とを構成し、それらが正極電極１０と交流電極１２との主電極を介して並列接続されて正アームを構成する。負極側に関しても同様に、複数個の自己消弧型半導体素子６と複数個の還流ダイオード７が搭載された２種類の配線パターン３，４の配置の異なる絶縁基板２がブロック１１１とブロック１１２とを構成し、それらが交流電極１２と負極電極１１との主電極を介して並列接続されて負アームを構成する。絶縁基板２には、自己消弧型半導体素子６と還流ダイオード７とが搭載される配線パターン３と、ボンディングワイヤ２１によって自己消弧型半導体素子６のソース（エミッタ）や還流ダイオード７のアノードに接続される配線パターン４の２種類がある。これら２つの絶縁基板２の配線パターン３，４がブロック１０１とブロック１０２と、あるいはブロック１１１とブロック１１２とにおいて、鏡面対称となるように構成したことが本発明の特徴である。
図６は、この発明の実施の形態１の電力用半導体モジュールの負極側の絶縁基板の配線パターン等に流れる転流時の電流経路図である。図６（ａ）には、配線パターンが鏡面対称配置である絶縁基板２（鏡面対称絶縁基板）を横に並べた場合の負アームの部分を、図６（ｂ）には、配線パターンが同一配置である絶縁基板２（同一絶縁基板）を横に並べた場合の負アームの部分を、図６（ｃ）には、図６（ａ）で示した配線パターンが鏡面対称配置である絶縁基板２（鏡面対称絶縁基板）を左右入れ替えて横に並べた場合の負アームの部分を示した。本発明の効果について図６を用いて説明する。ここで、図６には、自己消弧型半導体素子６がオンしたときの電流経路上のｄｉ／ｄｔの向きを矢印で示した。特に、極太線矢印で示したｄｉ／ｄｔによって、隣接する絶縁基板２の配線パターン間の相互作用が発生する。
図６（ｂ）に示すように配線パターンが同一配置である絶縁基板２を横に並べた場合では、隣接する配線パターン間に流れる電流のｄｉ／ｄｔを示す極太線矢印の向きは反対向きであり、自己消弧型半導体素子６のオンオフ時のようなｄｉ／ｄｔが大きいときには、この逆方向に流れる電流により発生する磁束を互いに打ち消す効果がある。また、右側の絶縁基板２の自己消弧型半導体素子６の細線矢印を示したソース配線パターン４については、このソース配線パターン４が隣の絶縁基板２のソース配線パターン４と近接していないことや、同一絶縁基板２内の隣接する配線パターンに逆方向に流れる電流が小さく、電流の導通距離も短いため発生する磁束を互いに打ち消す効果は小さい。つまり、隣接する絶縁基板２間で比較すると左側の絶縁基板２の自己消弧型半導体素子６のソース配線パターン４のほうが右側の絶縁基板２のソース配線パターン４に比べて寄生インダクタンスが小さくなるため、左右に配置された絶縁基板２間において寄生インダクタンスのアンバランスが発生する。
一方、図６（ａ）の本実施の形態のように配線パターンが鏡面対称配置である絶縁基板２を横に並べた場合では、隣接する配線パターン間に流れる電流のｄｉ／ｄｔを示す極太線矢印の向きは同じ向きであり、ｄｉ／ｄｔが大きいときに発生する磁束を打ち消す効果は得られない。したがって、極太線矢印を示した電流経路に発生する寄生インダクタンスは、配線パターンが鏡面対称配置である絶縁基板２を横に並べた場合のほうが、配線パターンが同一配置である絶縁基板２を横に並べた場合よりも大きくなることがわかる。また、隣接する絶縁基板２間で比較した場合、配線パターンが鏡面対称の配置をしていることで、左右の絶縁基板２間の自己消弧型半導体素子６のソース配線パターン４が受ける相互作用は左右の絶縁基板２間で同じとなり、寄生インダクタンスは同じとなる。
自己消弧型半導体素子６を流れる電流はゲート電圧によって決まるため、自己消弧型半導体素子６を多並列で配置するような電力用半導体モジュールにおいては、自己消弧型半導体素子６のゲート電圧のばらつき、つまり自己消弧型半導体素子６を流れる電流のアンバランスが問題となる。この電流アンバランスは、パワーサイクルなどにおける電力用半導体モジュールの寿命に影響を及ぼすため低減することが必要である。そして、この電流アンバランスの原因であるゲート電圧のばらつきは、自己消弧型半導体素子６のソース（エミッタ）電位ばらつきに起因することが多い。
上述したように、図６（ａ）と図６（ｂ）において、隣接する絶縁基板２間の自己消弧型半導体素子６のソース配線パターン４の寄生インダクタンスのアンバランスの程度が異なり、左右それぞれの絶縁基板２に搭載される自己消弧型半導体素子６のゲート電圧すなわち電流に関して、図６（ｂ）ではアンバランスが発生するが、図６（ａ）ではアンバランスは発生しにくい。つまり、鏡面対称の配線パターンによって、隣接する絶縁基板２間の自己消弧型半導体素子６に流れる電流のアンバランスを抑制する効果が得られる。
図６（ｃ）において、ソース配線パターン４は隣の絶縁基板２と近接していないことや、同基板内の隣の配線パターンに逆方向に流れる電流が小さく、電流の導通距離も短いため発生する磁束を互いに打ち消す効果は小さい。しかしながら、配線パターンが鏡面対称であることにより、左右それぞれの絶縁基板２のソース配線パターン４が受ける相互作用は同等となり、それらの配線パターンの寄生インダクタンスは図６（ａ）の場合と同様にアンバランスが発生しにくいため、自己消弧型半導体素子６に流れる電流のアンバランスを抑制することが可能である。このように、配線パターンを鏡面対称に配置したことにより、絶縁基板２間の電流アンバランスを抑制することができる。そして、配線パターンの配置としては、図６（ａ）や図６（ｃ）に限定されるものではなく、鏡面対称の配置であればどのような配置の配線パターンであってもよい。
これまで、複数の絶縁基板２間で発生する電流のアンバランスの抑制効果について説明してきたが、本発明においては、同一絶縁基板２内における複数の自己消弧型半導体素子６間の電流のアンバランスを抑制する効果も得られるので、それについて以下で説明する。本実施の形態における同一絶縁基板２内における４つの自己消弧型半導体素子６のソース電位のばらつきは、図６中の横方向（Ｙ方向）に示す太線矢印を示した電流経路による寄生インダクタンスＬと電流変化率ｄｉ／ｄｔとによって発生する。したがって、このばらつきの原因となる寄生インダクタンスＬに直列接続で構成されるソース配線パターン４や主電極の寄生インダクタンスが大きければ、相対的に寄生インダクタンスＬが小さくなり、ソース電位のばらつきも小さくなる。その結果、複数の自己消弧型半導体素子６を流れる電流のアンバランスを抑制することができる。ここで、図６で先に説明したように、本発明の鏡面対称絶縁基板を横に並べた場合のほうが、同一絶縁基板を横に並べた場合よりも、隣接する配線パターンに流れるｄｉ／ｄｔの向きが統一されていることで、直列接続される極太線矢印を示した電流経路の寄生インダクタンスが大きくなるので、相対的に寄生インダクタンスＬが小さくなり、ソース電位のばらつきを小さくできる。その結果、複数の自己消弧型半導体素子６のゲート電圧のばらつきが抑制され、複数の自己消弧型半導体素子６の電流のアンバランスを抑制する効果が得られる。この自己消弧型半導体素子６における電流のアンバランス効果は、図６（ａ）や図６（ｃ）に示すような配線パターンが鏡面対称配置である場合に得られる。
また、図６（ａ）において、図１で示したＹ方向に同アームの絶縁基板２は並列に並んでおり、自己消弧型半導体素子６や還流ダイオード７も絶縁基板２上でＹ方向に整列しているため、先に述べた太線矢印のｄｉ／ｄｔはＹ方向に、極太線矢印のｄｉ／ｄｔはＸ方向に向いている。したがって、太線矢印を示した電流経路のインダクタンスは絶縁基板２の鏡面対称の配置による相互作用抑制の影響は受けない。つまり、本構造のように、自己消弧型半導体素子６の整列方向と同方向に流れる電流経路と、その先の電流経路が直角に交差していることにより、Ｘ方向の寄生インダクタンスを大きくし、相対的にＹ方向の寄生インダクタンスを小さくできるので、電流アンバランスを抑制する効果が得られる。ここで、図６（ｃ）についても、同様で、図６（ａ）ほどはＸ方向の寄生インダクタンスは大きくならないものの、図６（ｂ）に比べるとＸ方向の寄生インダクタンスが大きく、相対的にＹ方向の寄生インダクタンスを小さくできるので、電流のアンバランスを抑制する効果が得られる。
さらに、本実施の形態では、正アームと負アームとを構成する絶縁基板２が、Ｘ方向に対向して配置される。各アームを構成する絶縁基板２は同じ鏡面対称の２種類で構成できる。ここで、鏡面対称になる２種類の絶縁基板２を用いた場合、正アームと負アームとの構成方法は２通りできる。そのうち、本実施の形態では、図４に示すように、正極ブロック１０１と負極ブロック１１１とは、同じ配線パターンである絶縁基板２、正極ブロック１０２と負極ブロック１１２とは、同じ配線パターンである絶縁基板２を使用して１８０°回転させてＸ方向に対向するように配置している。
図７は、この発明の実施の形態１の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。図７には、本実施の形態の電力用半導体モジュール１００の正アーム、負アームの電流経路（主電極を除く）におけるｄｉ／ｄｔの向きを矢印で示した。図８は、この発明の実施の形態１の他の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。図８には、本実施の形態の電力用半導体モジュール１１０の正アーム、負アームの電流経路（主電極を除く）におけるｄｉ／ｄｔの向きを矢印で示した。図８は、図７に示した構成例に対して正アームの並びの異なる別の構成例を示す。図８において、正極ブロック１０１と負極ブロック１１２と、正極ブロック１０２と負極ブロック１１１とが、それぞれ同じ配線パターンで構成された絶縁基板２を用いた構成である。つまり、図８の構成では、正アームと負アームとの隣接する絶縁基板２も鏡面対称である。図７や図８で示す電流経路は負アームの自己消弧型半導体素子６がオンした場合の転流時の大きなｄｉ／ｄｔが発生する場合の電流経路上のｄｉ／ｄｔを示すものである。逆に、正アームの自己消弧型半導体素子６がオンした場合の転流時の電流経路は、正極側が自己消弧型半導体素子６、負極側が還流ダイオード７を通る経路となるところが、図７と図８とは異なる点であるが、絶縁基板２の配線パターンに流れる電流経路はほぼ同じである。
図７において、図中で示すｄｉ／ｄｔの向きに対して、前述したソース配線パターン４の極太線矢印のｄｉ／ｄｔの向きは、正アームにおける隣接する絶縁基板２間では、隣接しない図６（ｃ）で示した構成と同じである。ソース配線パターン４は、隣接する絶縁基板２と近接していないことや、同一絶縁基板２内の隣接する配線パターンに逆方向に流れる電流が小さく、電流の導通距離も短いため発生する磁束を互いに打ち消す効果は小さい。しかしながら、鏡面対称配置であることにより、左右の絶縁基板２に配置されたソース配線パターン４の受ける相互作用は同等となり、図６（ｃ）の場合と同様に電流のアンバランス抑制効果が得られる。また、負アームは、図６（ａ）で示した構成と同じであり、ソース配線パターン４が隣接することで、ｄｉ／ｄｔの向きが同一となり、極太線矢印を示した電流経路の寄生インダクタンスが増加し、図６（ａ）に示した負極側の電流のアンバランス抑制効果と同様の効果が得ることができる。一方で、太線矢印を示した電流経路は、正アームと負アームとの隣接する絶縁基板で隣接（鏡面対称）し、流れる電流のｄｉ／ｄｔの向きが逆向きとなることから太線矢印を示した電流経路に発生する寄生インダクタンスが小さくなる。したがって、正アーム、負アームともに、太線矢印を示した電流経路の寄生インダクタンスを低減することにより、太線矢印を示した電流経路の寄生インダクタンスは、極太線矢印を示した電流経路の寄生インダクタンスと比べて相対的にインダクタンスが小さくなり、ソース電位のばらつきを低減できるので、自己消弧型半導体素子６を流れる電流のアンバランスを抑制することが可能である。
図８において、正アームと負アームとの配線パターンは鏡面対称となるように配置されているので、正アーム、負アームともに図６（ａ）に示した負極側と同じ動作が可能である。そのため、自己消弧型半導体素子６や還流ダイオード７のソース配線４の極太線矢印を示した電流経路は、隣接する絶縁基板２間でｄｉ／ｄｔによって発生する磁束を打ち消す効果はなく、極太線矢印部の寄生インダクタンスは大きい。したがって、正アーム、負アームともに、極太線矢印を示した電流経路の寄生インダクタンスが増加することにより、太線矢印を示した電流経路の寄生インダクタンスは、相対的にインダクタンスが小さくなり、ソース電位のばらつきを低減できるので、自己消弧型半導体素子６を流れる電流のアンバランス抑制効果と同様の効果を正極側でも得ることができる。また、正アーム、負アームともに同じ配線パターン配置であることから、太線矢印の向きが同じとなり、この部分での寄生インダクタンスが増加する。しかしながら、太線部分の寄生インダクタンスの増加量は極太線矢印部分の寄生インダクタンスの増加量に比べ少なく、ソース電位のばらつきに対して影響を与えない。さらに、モジュール内の対向するすべての配線パターンが同一であるので、電力用半導体モジュール内部での動作バランスが均一となり、電力用半導体モジュールとして安定した動作が可能となる。このように、図７、図８のいずれの構成においても、電流のアンバランスに対する抑制効果を得ることができる。また、図７においては正アームと負アームで別の構成にしたが、負アームも正アームと同じ、すなわち図８の左右逆の（図７の負アームを用いた）構成であっても同様に電流のアンバランスに対する抑制効果を得ることができる。
また、図１に示すように主電極の形状を正極電極１０、負極電極１１、及び交流電極１２をそれぞれが積層する形で配置することで、電力用半導体モジュールの端子が各一つであったとしても絶縁基板から正極電極１０と交流電極１２もしくは交流電極１２と負極電極１１とが積層し、さらに電力用半導体モジュールの上部では正極電極１０と負極電極１１１とが積層され、電力用半導体モジュールとしての寄生インダクタンスを低減することが可能である。
以上のように構成された電力用半導体モジュールにおいては、異なる配線パターンを搭載する基板を鏡面対称となるように隣接して配置したので、隣接する配線パターン間での流れる電流が均一化することができる。その結果、基板間および電力用半導体素子間の電流アンバランスを抑制することができ、電力用半導体モジュールの信頼性を向上することが可能となる。
また、異なる配線パターンが形成された２種類の基板を用いて鏡面対称配置としたので、電力用半導体モジュールを構成する基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
さらに、樹脂絶縁材を用いた金属基板の場合は、１枚の基板上に異なる配線パターンを鏡面対称となるように隣接して複数個配置したので、基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた１対の鏡面対称である正負アームを複数対配置した点が異なる。このように鏡面対称である正負アームを複数対配置することで、それぞれの鏡面対称部分において、自己消弧型半導体素子を流れる電流のアンバランスを抑制することができる。
図９は、この発明の実施の形態２の電力用半導体モジュールの上面模式図である。図１０は、この発明の実施の形態２の電力用半導体モジュールの概略側面図である。図１１は、この発明の実施の形態２の電力用半導体モジュールの概略側面図である。図１０には、図９におけるＸ側から見た場合の、図１１には、図９におけるＹ側から見た場合の概略側面図を示す。図１２は、この発明の実施の形態２の電力用半導体モジュールの主電極（正極電極、負極電極、および交流電極）を取り除いた上面模式図である。図１２には、図９から主電極を取り除き、自己消弧型半導体素子６や還流ダイオード７などのチップレイアウトを示す。図１３は、この発明の実施の形態１の電力用半導体モジュールの等価回路図である。ここで、Ｘ側から見た方向をＸ方向、Ｙ側から見た方向をＹ方向とする。
図９から図１２において、本実施の形態２の電力用半導体モジュール２００は、ベース板１、基板である絶縁基板２、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、はんだ９、正極側電極である正極電極１０、負極側電極である負極電極１１、交流電極１２、配線材であるボンディングワイヤ２１、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、交流電極１２の端子部である交流端子４２、封止材５０、ケース５１、蓋５２、ナット５３を備える。
本実施の形態２の電力用半導体モジュール２００は、電力用半導体モジュール２００を構成する自己消弧型半導体素子６と還流ダイオード７との発熱を放熱する金属放熱体であるベース板１の一方の面に、金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板５が、はんだ９により接合されている。一方、セラミクス絶縁基板５のベース板１と接合された面と対向する面には、金属箔により配線パターン３，４がロウ付けなどにより接合されている。金属箔が接合されたセラミクス絶縁基板５と配線パターン３，４とにより絶縁基板２が構成されている。ただし、絶縁基板の材料としては、セラミクスに限定されるものではなく、樹脂絶縁材を用いた金属基板であっても良い。樹脂絶縁材を用いた金属基板の場合は、正負アーム分の複数枚の絶縁基板を用いるのではなく、例えば１枚の金属基板を用い、この金属基板上に鏡面対称となるように配線パターンを複数個形成して用いることができる。このような樹脂絶縁材料を用いた金属基板であっても同様の効果を得ることができる。
また、ドレイン（コレクタ）配線パターン３とソース（エミッタ）配線パターン４とのセラミクス絶縁基板５が接合された面と対向する面には、自己消弧型半導体素子６と還流ダイオード７がはんだ９により接合されている。さらに、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４に正極電極１０、負極電極１１、および交流電極１２が接合されている。ただし、はんだ９を接合材として用いているが、はんだに限定されるものではなく、その他の接合方法によるものでも良い。
正極電極１０、負極電極１１、および交流電極１２には、それぞれに大電流が流れるため、外部回路と接続するためにネジを使用するのが一般的である。しかし、ネジに限定されるものではなく、大電流を流すことが可能であればその他の接合方法であっても良い。本実施の形態１では、正極電極１０、負極電極１１、および交流電極１２は、それぞれモジュール上面に外部回路と接続するための、正極電極１０の端子部である正極端子４０、負極電極１１の端子部である負極端子４１、および交流電極１２の端子部である交流端子４２を備えている。そして、これら正極端子４０、負極端子４１、および交流端子４２にはネジ挿入用の穴があり、これらの端子の下にはナットの埋め込まれたケースが設置されている。また、電力用半導体モジュール２００は、ケース５１で周囲を囲われており、ケース５１内部を絶縁するためにケース５１内部に封止材５０が注入される。その後、ケース５１に蓋５２を嵌合し、接着剤などで接着させる。
自己消弧型半導体素子６と還流ダイオード７のソース（エミッタ）配線パターン４と、はんだ接合されていない面は、ボンディングワイヤ２１により配線パターン等に接合される。ただし、配線材としては、ワイヤを用いているが、ワイヤに限定されるものではなく、その他の接合方法によるものでも良い。
図９から図１３において、電力用半導体モジュール２００内部には、電力用半導体として自己消弧型半導体素子６と還流ダイオード７とが逆並列で接続されたアームと呼ばれる並列回路が２直列に接続され、正負アーム、つまり電力変換回路の１相分を構成している。
本実施の形態の電力用半導体モジュール２００は、正アームと負アームとを同一ケース（同一パッケージ）内に備えた「２ｉｎ１」と一般的に呼ばれる電力用半導体モジュールである。ケースは電力用半導体モジュールの外形となるものである。なお、本実施の形態では、ケースと称しているが、電力用半導体モジュールを樹脂封止などで外形を形成するような場合には、樹脂の外周部がケースとなり、同等の機能を果たす。
図１３の等価回路図に示すように、電力用半導体モジュール２００は、正アームと負アームとが構成され、点線で囲んだように正負の各アームの４つずつの計８ブロックに分けられる。さらに、正極側のブロック１０１と負極側のブロック１１１に示すように、１つのブロックは各々複数の並列接続された自己消弧型半導体素子６と複数個の並列接続された還流ダイオード７が逆並列に接続されたものである。図１３中においては、正極側のブロック１０２〜１０４と負極側のブロック１１２〜１１４は簡略化して記載しているが、正極側のブロック１０１と負極側のブロック１１１と同様な構成である。
ここで、図１３の等価回路図中には、自己消弧型半導体素子６をＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として表記したが、自己消弧型半導体素子６はＭＯＳＦＥＴに限定するものではなくＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やバイポーラトランジスタなどのその他の自己消弧型半導体素子であれば、どのようなものであってもよい。さらに、本実施の形態では還流ダイオード７としてショットキーバリアダイオードなどのダイオード素子を自己消弧型半導体素子６に対して外付けに設けるものとしているが、還流ダイオード７が自己消弧型半導体素子６の寄生ダイオードであってもよい。また、図１３の等価回路中には自己消弧型半導体素子６のゲート制御回路を記載し、端子として正極側ゲート１３Ｇ、正極側制御ソース１３Ｅ、負極側ゲート１４Ｇ、負極側制御ソース１４Ｅを示したが、モジュール内部構造に関する図９〜１２においては、主回路の回路に関する構造のみ図示し制御回路に関する構造は省略し簡素化して図示している。実際には絶縁基板２上に自己消弧型半導体素子６の制御用の配線パターンが構成され、自己消弧型半導体素子６のゲートまたは制御ソース電極と、外部との接続のためのゲートまたは制御ソース電極とが電気的に接続され、電力用半導体モジュールの上面などに露出し、外部導体と接続できるような機構を備える。これらは、その他の実施例においても同じであり、本発明の効果には影響を及ぼさない。ただし、制御回路の配線パターンは自己消弧型半導体素子６の主回路電流つまり配線パターン３，４に流れる電流による誘導を受けやすいので、電流のアンバランスを抑制するには、制御回路の配線パターンの形状はゲートと制御ソースとが平行であることが望ましい。さらに、半導体素子の材料として、Ｓｉ（Ｓｉｌｉｃｏｎ）だけでなく、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）やＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）やダイヤモンドが原料となる半導体素子でも効果は得られる。特に、高速動作が可能なＳｉＣやＧａＮなどを用いた場合は、より顕著な効果を得ることが可能である。
図１３の等価回路図に示すように、電力用半導体モジュール２００は、正アームと負アームとが構成され、点線で囲んだように正負の各アームの４つずつの計８ブロックに分けられる。つまり実施の形態１とはブロックの数が異なる。
図１２に示すように、複数個の自己消弧型半導体素子６と複数個の還流ダイオード７が搭載された２種類の配線パターン３，４の配置の異なる絶縁基板２がブロック１０１〜１０４を構成し、それらが正極電極１０と交流電極１２との主電極を介して並列接続されて正アームを構成する。負極側に関しても同様に、複数個の自己消弧型半導体素子６と複数個の還流ダイオード７が搭載された２種類の配線パターン３，４の配置の異なる絶縁基板２がブロック１１１〜１１４を構成し、それらが交流電極１２と負極電極１１との主電極を介して並列接続されて負アームを構成する。絶縁基板２には、自己消弧型半導体素子６と還流ダイオード７が搭載される配線パターン３とボンディングワイヤ２１とによって自己消弧型半導体素子６のソース（エミッタ）や還流ダイオード７のアノードに接続される配線パターン４の２種類がある。それら２つの絶縁基板２の配線パターン３、４が、各正負アームを構成する隣接する絶縁基板において、鏡面対称となるように構成したことが本発明の特徴である。
図１４は、この発明の実施の形態２の電力用半導体モジュールの負極側の絶縁基板の配線パターン等に流れる転流時の電流経路図である。図１４（ａ）には、配線パターンが鏡面対称配置である絶縁基板２（鏡面対称絶縁基板）を横に並べた場合の負アームの部分を、図１４（ｂ）には、配線パターンが同一配置である絶縁基板２（同一絶縁基板）を横に並べた場合の負アームの部分を示した。実施の形態１と同様に、本発明の効果について図１４を用いて説明する。ここで、自己消弧型半導体素子６がオンしたときの電流経路上のｄｉ／ｄｔの向きを矢印で示した。特に、極太線矢印で示したｄｉ／ｄｔによって、隣接する絶縁基板２の配線パターン間の相互作用が発生する。
図１４（ｂ）に示すように、配線パターンが同一配置である絶縁基板２を横に並べた場合では、隣接する配線パターン間に流れる電流のｄｉ／ｄｔを示す極太線矢印の向きは反対向きであり、自己消弧型半導体素子６のオンオフ時のようなｄｉ／ｄｔが大きいときには、この逆方向に流れる電流により発生する磁束を互いに打ち消す効果がある。また、左端の絶縁基板２の自己消弧型半導体素子６の細線矢印を示したソース配線パターン４については、このソース配線パターン４が隣接する絶縁基板２のソース配線パターン４と近接していないことや、同一絶縁基板２内の隣接する配線パターンに逆方向に流れる電流が小さく、電流の導通距離も短いため発生する磁束を互いに打ち消す効果は小さい。つまり、絶縁基板２間で比較すると左端の絶縁基板２の自己消弧型半導体素子６のソース配線パターン４のほうが、その他の右側の絶縁基板２のソース配線パターン４に比べて寄生インダクタンスが大きくなるため、同一ベース板１に配置された絶縁基板２間において電流のアンバランスが発生する。
一方、図１４（ａ）の本実施の形態のように配線パターンが鏡面対称配置である基板を横に並べた場合では、隣接する配線パターン間に流れる電流のｄｉ／ｄｔを示す極太線矢印の向きは同じ向きであり、ｄｉ／ｄｔが大きいときに発生する磁束を打ち消す効果は得られない。したがって、極太線矢印を示した電流経路に発生する寄生インダクタンスは、配線パターンが鏡面対称配置である絶縁基板２を横に並べた場合のほうが、配線パターンが同一配置である絶縁基板２を横に並べた場合よりも大きくなることがわかる。また、隣接する２枚の絶縁基板２を１対として、左右の絶縁基板２の対間で比較した場合、配線パターンが鏡面対称の配置をしていることで、絶縁基板２の自己消弧型半導体素子６のソース配線パターン４が受ける相互作用は左右の絶縁基板２の対間で同じとなり、寄生インダクタンスは同じとなる。その結果、左右の絶縁基板２の対間で電流のアンバランスは発生しにくい。さらに、図１４（ａ）において、ソース配線パターン４が隣接する箇所は１箇所であるが、ソース配線パターン４が隣接する箇所を２箇所となるような絶縁基板２の配置としても、同様な電流のアンバランス抑制効果が得られる。
上述したように、図１４（ａ）と図１４（ｂ）において、隣接する絶縁基板２間の自己消弧型半導体素子６のソース配線パターン４の寄生インダクタンスのアンバランスの程度が異なる。ベース板１上に配置された絶縁基板２間に搭載される自己消弧型半導体素子６のゲート電圧すなわち電流に関して、図１４（ｂ）では配線パターンが鏡面対称に配置されていないため電流のアンバランスが発生するが、図１４（ａ）では配線パターンが鏡面対称に配置されていることで、電流のアンバランスは発生しにくい。つまり、鏡面対称の配線パターンによって、隣接する絶縁基板２間の自己消弧型半導体素子６に流れる電流のアンバランスを抑制する効果が得られる。
一方で、実施の形態１で述べたように、自己消弧型半導体素子６の電流はゲート電圧によって決まるため、自己消弧型半導体素子を多並列で配置するような電力用半導体モジュールにおいては、自己消弧型半導体素子６のゲート電圧のばらつき、つまり自己消弧型半導体素子６を流れる電流のアンバランスが問題となる。この電流アンバランスは、パワーサイクルなどにおける電力用半導体モジュールの寿命に影響を及ぼすため低減することが必要である。そして、この電流アンバランスの原因であるゲート電圧ばらつきは、自己消弧型半導体素子６のソース（エミッタ）電位ばらつきに起因することが多い。
これまで、複数の絶縁基板２間で発生する電流のアンバランスの抑制効果について説明してきたが、本発明においては、同一絶縁基板２内における複数の自己消弧型半導体素子６間の電流のアンバランスを抑制する効果も得られるので、それについて以下で説明する。本実施の形態における同一絶縁基板２内における４つのそして、この自己消弧型半導体素子６のソース電位（エミッタ）ばらつきは、図１４に示した太線矢印を示した電流経路による寄生インダクタンスＬと電流変化率ｄｉ／ｄｔによって発生する。したがって、このばらつきの原因となる寄生インダクタンスに直列接続で構成されるソース配線パターン４や主電極の寄生インダクタンスが大きければ、相対的に寄生インダクタンスＬが小さくなり、ソース電位のばらつきも小さくなる。その結果、自己消弧型半導体素子６を流れる電流のアンバランスを抑制することができる。ここで、図１４で先に説明したように、本発明の鏡面対称絶縁基板を並べた場合のほうが同一絶縁基板を横に並べた場合よりも、隣接する配線パターンに流れる電流の向きが統一されていることで、直列接続される極太線矢印を示した電流経路の寄生インダクタンスが大きくなるので、相対的に寄生インダクタンスＬが小さくなり、ソース電位のばらつきを小さくできる。その結果、自己消弧型半導体素子６のゲート電圧のばらつきが抑制され、自己消弧型半導体素子６の電流アンバランスを抑制する効果が得られる。
また、本実施の形態においても実施の形態１と同様に、図１４（ａ）において、図９で示したＹ方向に同アームの絶縁基板２は並列に並んでおり、自己消弧型半導体素子６や還流ダイオード７も絶縁基板２上にＹ方向に整列しているため、先に述べた太線矢印を示した電流経路はＹ方向に、極太線矢印を示した電流経路はＸ方向に向いている。したがって、太線矢印を示した電流経路のインダクタンスは鏡面対称の配置による相互作用抑制の影響は受けない。つまり、本構造のように、自己消弧型半導体素子６の整列方向と同方向に流れる電流経路と、その先の電流経路が直角に交差していることにより、Ｘ方向の寄生インダクタンスを大きくし、相対的にＹ方向の寄生インダクタンスを小さくできるので、電流アンバランスを抑制する効果が得られる。
さらに、本実施の形態では、正アームと負アームとを構成する絶縁基板２がＸ方向に対向して配置される。各アームを構成する絶縁基板２は同じ鏡面対称の２種類で構成できる。ここで、鏡面対称の２種類を用いた場合、正アームと負アームとの構成方法は２通りできる。そのうち、本実施に形態では、図１２に示すように、正アームと負アームとを構成する隣接する絶縁基板（例えば１０１と１１１）は同じ絶縁基板２を使用して１８０°回転させてＸ方向に対向するように配置している。
図１５は、この発明の実施の形態２の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。図１５には、本実施の形態２の電力用半導体モジュール２００の正アーム、負アームの電流経路（主電極を除く）を矢印で示した。図１６は、この発明の実施の形態２の他の電力用半導体モジュールの絶縁基板の配線パターン等に流れる転流時の電流経路図である。図１６には、本実施の形態２の電力用半導体モジュール２１０の正アーム、負アームの電流経路（主電極を除く）を矢印で示した。図１６は、図１５に示した構成例に対して負アームの並びの異なる別の構成例を示す。図１６において、正極ブロック１０１，１０３と負極ブロック１１２，１１４と、正極ブロック１０２，１０４と負極ブロック１１１，１１３とが、それぞれ同じ配線パターンで構成された絶縁基板２を用いた構成である。つまり、図１６の構成では、正アームと負アームとの隣接する絶縁基板２も鏡面対称である。図１５や図１６で示す電流経路は負アームの自己消弧型半導体素子６がオンした場合の転流時の大きなｄｉ／ｄｔが発生する場合の電流経路を示すものである。逆に、正アームの自己消弧型半導体素子６がオンした場合の転流時の電流経路は、正極側が自己消弧型半導体素子６、負極側が還流ダイオード７を通る経路となるところが、図１５と図１６とは異なる点であるが、絶縁基板２の配線パターンに流れる電流経路はほぼ同じである。
図１５において、図中で示すｄｉ／ｄｔの向きに対して、前述したソース配線パターン４の極太線矢印のｄｉ／ｄｔの向きは、正アームおよび負アームにおいては、ソース配線パターン４が隣接する箇所が存在する。この部分における電流の流れる向きが同一となり、極太線矢印を示した電流経路の寄生インダクタンスが増加し、図１４（ａ）に示した負極側の電流のアンバランス抑制効果と同様の効果が得ることができる。一方で、太線矢印を示した電流経路は、正アームと負アームとの隣接する絶縁基板２で隣接（鏡面対称）し、流れる電流の向きが逆向きとなることから太線矢印を示した電流経路に発生する寄生インダクタンスが小さくなる。したがって、正アーム、負アームともに、太線矢印を示した電流経路の寄生インダクタンスを低減することにより、太線矢印を示した電流経路の寄生インダクタンスは、極太線矢印を示した電流経路の寄生インダクタンスと比べて相対的にインダクタンスが小さくなり、ソース電位のばらつきを低減できるので、自己消弧型半導体素子６を流れる電流のアンバランスを抑制することが可能である。
図１６において、正アームと負アームとの配線パターンは鏡面対称となるように配置されているので、図１４（ａ）に示した負極側と同じ動作が可能である。そのため、自己消弧型半導体素子６や還流ダイオード７のソース配線４の極太線矢印を示した電流経路は、隣接する絶縁基板２間でｄｉ／ｄｔによって発生する磁束を打ち消す効果はなく、極太線矢印部の寄生インダクタンスは大きい。したがって、正アーム、負アームともに、極太線矢印を示した電流経路の寄生インダクタンスが増加することにより、太線矢印を示した電流経路の寄生インダクタンスは、相対的にインダクタンスが小さくなり、ソース電位のばらつきを低減できるので、自己消弧型半導体素子６を流れる電流のアンバランス抑制効果と同様の効果を正極側でも得ることができる。また、正アーム、負アームともに同じ配線パターン配置であることから、太線矢印の向きが同じとなり、この部分での寄生インダクタンスが増加する。しかしながら、太線矢印部分の寄生インダクタンスの増加量は極太線矢印部分の寄生インダクタンスの増加量に比べ少なく、ソース電位のばらつきに対して影響を与えない。さらに、モジュール内の対向するすべての配線パターンが同一であるので、電力用半導体モジュール内部での動作バランスが均一となり、電力用半導体モジュールとして安定した動作が可能となる。このように、図１５、図１６のいずれの構成においても、電流アンバランスに対する抑制効果を得ることができる。また、図１６においては、正アームに対して負アームの絶縁基板２の組み合わせを変更したが、このように、鏡面対称となる絶縁基板の配置であれば、正アーム、負アームいずれを入れ替えた組み合わせでも同様の効果を得ることができる。
ここで、本実施の形態においては、絶縁基板２に搭載された自己消弧型半導体素子６を４並列として図示したが、並列素子数は２個以上であれば、本発明の効果は得られるものであり、４並列に限定するものではない。また、絶縁基板２の枚数も４並列として図示したが、並列する絶縁基板２の枚数は２枚以上であれば、本発明の効果は得られるものであり、４並列に限定するものではない。
また、図９に示すように主電極の形状を正極電極、負極電極、および交流電極をそれぞれが積層する形で配置することで、モジュールの端子が各一つであったとしても絶縁基板から正極電極と交流電極もしくは交流電極と負極電極が積層し、さらにモジュールの上部では正極電極と負極電極が積層され、インダクタンスを低減することが可能である。
以上のように構成された電力用半導体モジュールにおいては、異なる配線パターンを搭載する絶縁基板２を鏡面対称となるように隣接して配置したので、隣接する配線パターン間での流れる電流が均一化することができる。その結果、絶縁基板２間および自己消弧型半導体素子６間の電流アンバランスを抑制することができ、電力用半導体モジュールの信頼性を向上することが可能となる。
また、絶縁基板２の枚数は、配線パターン４が隣接するように鏡面対称に配置されれば良く、配置する枚数によらず、隣接する配線パターン間での流れる電流が均一化することができる。その結果、絶縁基板２間および自己消弧型半導体素子６間の電流アンバランスを抑制することができ、電力用半導体モジュールの信頼性を向上することが可能となる。 さらに、異なる配線パターンが形成された２種類の基板を用いて鏡面対称配置としたので、電力用半導体モジュールを構成する基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
また、樹脂絶縁材を用いた金属基板の場合は、１枚の基板上に異なる配線パターンを鏡面対称となるように隣接して複数個配置したので、基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
実施の形態３．
本実施の形態３においては、実施の形態１，２で用いた隣接する絶縁基板の鏡面対称である部分を含むソース配線パターンをボンディングワイヤで接続した点が異なる。このように隣接する絶縁基板の鏡面対称である部分を含むソース配線パターンをボンディングワイヤで接続し導通させることで、それぞれの鏡面対称部分において、自己消弧型半導体素子を流れる電流のアンバランスを抑制したまま、導通箇所を増加させることでインダクタンスを低減することができる。
図１７は、この発明の実施の形態３の電力用半導体モジュールの主電極（正極電極、負極電極、および交流電極）を取り除いた上面模式図である。図１７には、主電極を取り除き、自己消弧型半導体素子６や還流ダイオード７などのチップレイアウトを示す。図示していない主電極は実施の形態２と同様の形状をしているため省略した。図１８は、従来例における電力用半導体モジュールの主電極を取り除いた上面模式図である。図１８には、主電極を取り除き、自己消弧型半導体素子６や還流ダイオード７などのチップレイアウトを示す。図１８においては、絶縁基板は鏡面対称に配置されていない。図１９は、この発明の実施の形態３の他の電力用半導体モジュールの主電極（正極電極、負極電極、および交流電極）を取り除いた上面模式図である。図１９には、主電極を取り除き、自己消弧型半導体素子６や還流ダイオード７などのチップレイアウトを示す。図示していない主電極は実施の形態２と同様の形状をしているため省略した。
図１７において、本実施の形態３の電力用半導体モジュール３００は、ベース板１、基板である絶縁基板２、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、ボンディングワイヤ２２、ケース５１を備える。
本実施の形態３の電力用半導体モジュール３００は、電力用半導体モジュール３００を構成する自己消弧型半導体素子６と還流ダイオード７との発熱を放熱する金属放熱体であるベース板１の一方の面に、金属箔がロウ付けなどで接合された絶縁材であるセラミクス絶縁基板５が、はんだ９により接合されている。一方、セラミクス絶縁基板５のベース板１と接合された面と対向する面には、金属箔により配線パターン３，４がロウ付けなどにより接合されている。金属箔が接合されたセラミクス絶縁基板５と配線パターン３，４とにより絶縁基板２が構成されている。ただし、絶縁基板の材料としては、セラミクスに限定されるものではなく、樹脂絶縁材を用いた金属基板であっても良い。樹脂絶縁材を用いた金属基板の場合は、正負アーム分の複数枚の絶縁基板を用いるのではなく、例えば１枚の金属基板を用い、この金属基板上に鏡面対称となるように配線パターンを複数個形成して用いることができる。このような樹脂絶縁材料を用いた金属基板であっても同様の効果を得ることができる。
また、ドレイン（コレクタ）配線パターン３とソース（エミッタ）配線パターン４とのセラミクス絶縁基板５が接合された面と対向する面には、自己消弧型半導体素子６と還流ダイオード７がはんだ９により接合されている。さらに、隣接する絶縁基板２のソース（エミッタ）配線パターン４間は、ボンディングワイヤ２２で接続し導通させている。ただし、配線材としては、ワイヤを用いているが、ワイヤに限定されるものではなく、その他の接合方法によるものでも良い。
図１８において、従来例における電力用半導体モジュール３１０は、ベース板１、基板である絶縁基板２、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、配線材であるボンディングワイヤ２２、ケース５１を備える。本実施の形態３の電力用半導体モジュール３００とは、配線パターンが鏡面対称配置となっていない点が異なる。
実施の形態２での電力用半導体モジュール２００では、絶縁基板２の主回路を構成する配線パターンは主電極のみで接続され、並列接続されていたが、配線インダクタンスを低減するには、電流経路を増やすことが効果的である。そのため、本実施の形態３においては、電流経路を増やすために並列のソース（エミッタ）パターン４間をボンディングワイヤ２２で接続している。このような場合において、本実施の形態３では、隣接する絶縁基板２の配線パターンが鏡面対称であることにより、絶縁基板２間のボンディングワイヤ２２の両端の電位が一致し、ボンディングワイヤ２２への大きな電流が通流すること防ぐことが可能である。仮に、図１８のように絶縁基板２を１種類として隣接する絶縁基板２が同じものであった場合、ボンディングワイヤ２２の両端の電位はばらつき、ボンディングワイヤ２２へ大きな電流が通流する。その結果、このボンディングワイヤ２２の発熱およびパワーサイクル寿命が短くなるなどの問題が発生する。したがって、本実施の形態３においては、ボンディングワイヤ２２の両端が同電位となることで、ボンディングワイヤ２２にはＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）通流時に電流がほとんど流れることがない。その結果、ボンディングワイヤ２２のパワーサイクル寿命が低下することなく、配線インダクタンスに影響するようなスイッチング時のｄｉ／ｄｔの大きな時間範囲においては、ボンディングワイヤ２２によって導通箇所ができることによってインダクタンス低減が可能となる。
さらに、このボンディングワイヤ２２は複数本であっても良く、ソース配線パターン４間を複数のボンディングワイヤ２２を用いて接続することで、よりパターン間のインピーダンスを低減することができる。図１９にその例を示す。
図１９において、本実施の形態３の電力用半導体モジュール３００は、ベース板１、基板である絶縁基板２、ドレイン（コレクタ）配線パターン３、ソース（エミッタ）配線パターン４、セラミクス絶縁基板５、自己消弧型半導体素子６、還流ダイオード７、ボンディングワイヤ２２、ケース５１を備える。
各絶縁基板のソース配線パターン４に電流が流れることによって生じる電位差は、隣り合う絶縁基板のソース配線パターン４間を低インピーダンスで接続することにより発生しにくくなり、絶縁基板間での電流アンバランスの抑制が可能となる。図１９では、絶縁基板が正極側・負極側に各４枚搭載される場合を図示したが、２枚や３枚などでも、５枚以上の場合でも、同様の効果は得られる。また、正極側・負極側の絶縁基板のパターンの組み合わせも図示したもの以外の組み合わせであっても鏡面対称の配線パターンであれば、同様の効果は得られる。
以上のように構成された電力用半導体モジュールにおいては、異なる配線パターンを搭載する絶縁基板２を鏡面対称となるように隣接して配置したので、隣接する配線パターン間での流れる電流が均一化することができる。その結果、絶縁基板２間および自己消弧型半導体素子６間の電流アンバランスを抑制することができ、電力用半導体モジュールの信頼性を向上することが可能となる。
また、隣接するソース配線パターン４間をボンディングワイヤ２２によって接続し導通させることで、電力用半導体モジュール３００内の電流経路を増加させることができ、インダクタンスの低減することが可能となる。
さらに、異なる配線パターンが形成された２種類の基板を用いて鏡面対称配置としたので、電力用半導体モジュールを構成する基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
また、樹脂絶縁材を用いた金属基板の場合は、１枚の基板上に異なる配線パターンを鏡面対称となるように隣接して複数個配置したので、基板数を削減することがき、基板間および電力用半導体素子間の電流アンバランスを抑制したまま、電力用半導体モジュールのコスト低減が可能となる。
１ ベース板、２ 絶縁基板、３ ドレイン（コレクタ）配線パターン、４ ソース（エミッタ）配線パターン、５ セラミクス絶縁基板、６ 自己消弧型半導体素子、７ 還流ダイオード、８ ゲート抵抗、９ 接合材、１０ 正極電極、１１ 負極電極、１２ 交流電極、１３Ｇ 正極側ゲート、１３Ｅ 正極側制御ソース、１４Ｇ 負極側ゲート、１４Ｅ 負極側制御ソース、２１，２２ ボンディングワイヤ、４０ 正極端子、４１ 負極端子、４２ 交流端子、５０ 封止材、５１ ケース、５２ 蓋、５３ ナット、１００，１１０，２００，２１０，３００，３１０，３２０ 電力用半導体モジュール、１０１，１０２，１０３，１０４ 正極ブロック、１１１，１１２，１１３，１１４ 負極ブロック。
この発明に係る電力用半導体モジュールは、自己消弧型半導体素子を直列接続して構成され、自己消弧型半導体素子の直列接続点を有する複数の正アームおよび複数の負アームとしての複数の正負アームと、複数の正負アームに接続される正極側電極、負極側電極、および交流電極と、複数の正負アームの自己消弧型半導体素子と正極側電極、負極側電極、および交流電極とを接続する複数の配線パターンが形成された基板とを備え、複数の正アームのうち隣接する１対の正アームまたは複数の負アームのうち隣接する１対の負アームのそれぞれに含まれ、隣接する１対の配線パターンに流れる電流の方向が同じで、１対の配線パターンのうち一方の配線パターンが１対の配線パターンのうち他方の配線パターンに対して、基準線に関して鏡面対称に配置されたことを備える。

Claims (12)

  1. 自己消弧型半導体素子を直列接続して構成され、前記自己消弧型半導体素子の直列接続点を有する正負アームと、
    前記正負アームに接続される正極側電極、負極側電極、および交流電極と、
    前記正負アームの前記自己消弧型半導体素子と前記正極側電極、前記負極側電極、および前記交流電極とを接続する複数の配線パターンが形成された基板とを備え、
    隣接する前記配線パターンに流れる電流の方向が同じで、一方の前記配線パターンが他方の前記配線パターンに対して鏡面対称に配置されたことを特徴とする電力用半導体モジュール。
  2. 前記配線パターンは、前記自己消弧型半導体素子を介した電流が流れ、前記鏡面対称の基準線に対して隣接して平行に配置された平行部を有することを特徴とする請求項１に記載の電力用半導体モジュール。
  3. 前記配線パターンは、前記配線パターン上に前記鏡面対称の基準線に対して垂直方向に一列に配置された前記自己消弧型半導体素子と配線材を介して接続され、前記鏡面対称の基準線に対して垂直方向に配置された垂直部を有し、前記垂直部を流れる電流の方向が逆方向となるように前記正負アームの前記垂直部を隣接して対向して配置されたことを特徴とする請求項１または請求項２に記載の電力用半導体モジュール。
  4. 前記配線パターンは、前記配線パターン上に前記鏡面対称の基準線に対して垂直方向に一列に配置された前記自己消弧型半導体素子と配線材を介して接続され、前記鏡面対称の基準線に対して垂直方向に配置された垂直部を有し、前記垂直部を流れる電流の方向が同方向となるように前記正負アームの前記垂直部を隣接して対向して配置されたことを特徴とする請求項１または請求項２に記載の電力用半導体モジュール。
  5. 前記正負アームいずれかの前記配線パターンのうち、隣接する前記垂直部同士が前記配線材で電気的に接続されたことを特徴とする請求項１〜請求項４のいずれか１項に記載の電力用半導体モジュール。
  6. 前記配線パターンを電気的に接続する前記配線材は、複数本のボンディングワイヤを用いたことを特徴とする請求項５に記載の電力用半導体モジュール。
  7. 前記基板は、２種類あり、それぞれの前記基板に形成された前記配線パターンが鏡面対称になるように前記２種類の基板が配置されたことを特徴とする請求項１〜請求項６のいずれか１項に記載の電力用半導体モジュール。
  8. 前記自己消弧型半導体素子に対して逆並列に接続され、前記配線パターンに接合されるダイオードを有し、前記正負アームは、前記自己消弧型半導体素子と前記ダイオードとの並列回路を直列接続して構成されることを特徴とする請求項１〜請求項７のいずれか１項に記載の電力用半導体モジュール。
  9. 前記基板は、複数枚あり、隣接する前記基板上に形成された前記配線パターンが鏡面対称になるように前記複数の基板が配置されたことを特徴とする請求項１〜請求項８のいずれか１項に記載の電力用半導体モジュール。
  10. 前記ダイオードが珪素よりバンドギャップが広いワイドギャップ半導体で形成されることを特徴とする請求項８に記載の電力用半導体モジュール。
  11. 前記自己消弧型半導体素子が珪素よりバンドギャップの広いワイドギャップ半導体で形成されることを特徴とする請求項１〜１０のいずれか１項に記載の電力用半導体モジュール。
  12. 前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム材料、およびダイヤモンドのうちのいずれか１つであることを特徴とする請求項１０または１１に記載の電力用半導体モジュール。
JP2015562568A 2014-02-11 2014-06-30 電力用半導体モジュール Active JP6366612B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014023922 2014-02-11
JP2014023922 2014-02-11
PCT/JP2014/003464 WO2015121899A1 (ja) 2014-02-11 2014-06-30 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2015121899A1 true JPWO2015121899A1 (ja) 2017-03-30
JP6366612B2 JP6366612B2 (ja) 2018-08-01

Family

ID=53799671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015562568A Active JP6366612B2 (ja) 2014-02-11 2014-06-30 電力用半導体モジュール

Country Status (5)

Country Link
US (1) US9899328B2 (ja)
JP (1) JP6366612B2 (ja)
CN (1) CN105981274B (ja)
DE (1) DE112014006352T5 (ja)
WO (1) WO2015121899A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002385A1 (ja) 2014-07-03 2016-01-07 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
CN107155372B (zh) * 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
JP6594000B2 (ja) * 2015-02-26 2019-10-23 ローム株式会社 半導体装置
US10250115B2 (en) 2016-11-02 2019-04-02 Ford Global Technologies, Llc Inverter switching devices with common source inductance layout to avoid shoot-through
CN110050339B (zh) * 2016-12-16 2023-12-22 日立能源有限公司 具有低栅极通路电感的功率半导体模块
WO2018141811A1 (en) * 2017-02-01 2018-08-09 Abb Schweiz Ag Power semiconductor device with active short circuit failure mode
JP6786416B2 (ja) 2017-02-20 2020-11-18 株式会社東芝 半導体装置
EP3396839B1 (en) * 2017-04-28 2021-12-15 Infineon Technologies AG Semiconductor arrangement with controllable semiconductor elements
JP2018200953A (ja) * 2017-05-26 2018-12-20 ルネサスエレクトロニクス株式会社 電子装置
DE112019000178T5 (de) * 2018-06-01 2020-09-03 Fuji Electric Co., Ltd. Halbleitervorrichtung
JPWO2019234912A1 (ja) * 2018-06-08 2020-08-27 新電元工業株式会社 半導体モジュール
WO2020054806A1 (ja) * 2018-09-14 2020-03-19 富士電機株式会社 半導体装置
CN111886695A (zh) * 2018-10-05 2020-11-03 富士电机株式会社 半导体装置、半导体模块及车辆
DE102018217763A1 (de) * 2018-10-17 2020-04-23 Mahle International Gmbh Wechselrichtereinrichtung mit Halbbrückenmodul
JP7069358B2 (ja) * 2019-02-01 2022-05-17 三菱電機株式会社 半導体装置および電力変換装置
JP7170272B2 (ja) * 2019-03-27 2022-11-14 ネクスファイ・テクノロジー株式会社 パワー基板とそれを備えた高電圧モジュール
WO2021029150A1 (ja) * 2019-08-13 2021-02-18 富士電機株式会社 半導体装置
WO2021050912A1 (en) 2019-09-13 2021-03-18 Milwaukee Electric Tool Corporation Power converters with wide bandgap semiconductors
JP7240541B2 (ja) * 2019-09-24 2023-03-15 ローム株式会社 半導体装置
JP7050732B2 (ja) * 2019-09-24 2022-04-08 ローム株式会社 半導体装置
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
JP6896831B2 (ja) * 2019-12-05 2021-06-30 三菱電機株式会社 半導体モジュールおよび電力変換装置
CN111106098B (zh) * 2019-12-13 2021-10-22 扬州国扬电子有限公司 一种低寄生电感布局的功率模块
EP3876409A1 (en) * 2020-03-05 2021-09-08 ABB Schweiz AG Flying capacitor switching cell-system
JP7019746B2 (ja) 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール
CN114093856B (zh) * 2020-08-25 2024-09-06 华中科技大学 一种多芯片并联的半桥型mosfet模块
DE102021117924B4 (de) * 2021-07-12 2024-05-29 Danfoss Silicon Power Gmbh Leistungsmodul

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722510A (ja) * 1993-07-01 1995-01-24 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2008288445A (ja) * 2007-05-18 2008-11-27 Mitsubishi Electric Corp 半導体集積回路
JP2009219273A (ja) * 2008-03-11 2009-09-24 Nippon Inter Electronics Corp パワーモジュール
WO2010004802A1 (ja) * 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
JP2010016122A (ja) * 2008-07-02 2010-01-21 Mitsubishi Electric Corp 半導体集積回路
WO2010038541A1 (ja) * 2008-09-30 2010-04-08 日立オートモティブシステムズ株式会社 電力変換装置
WO2013128787A1 (ja) * 2012-03-01 2013-09-06 三菱電機株式会社 電力用半導体モジュール及び電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131759A (ja) * 1982-01-30 1983-08-05 Matsushita Electric Works Ltd 電力用トランジスタの並列接続構造
JP3519227B2 (ja) 1996-04-08 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JP3521651B2 (ja) 1996-10-18 2004-04-19 株式会社日立製作所 パワー半導体装置
JP4292652B2 (ja) * 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP4567570B2 (ja) * 2005-10-17 2010-10-20 三菱電機株式会社 電力変換装置
JP4771972B2 (ja) * 2007-02-13 2011-09-14 トヨタ自動車株式会社 電力変換装置
JP5147996B2 (ja) * 2010-01-15 2013-02-20 三菱電機株式会社 電力用半導体モジュール
KR101387515B1 (ko) * 2010-01-18 2014-04-21 미쓰비시덴키 가부시키가이샤 파워 반도체 모듈, 전력 변환 장치, 및 철도 차량
CN103222178A (zh) * 2010-10-29 2013-07-24 松下电器产业株式会社 逆变器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722510A (ja) * 1993-07-01 1995-01-24 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2008288445A (ja) * 2007-05-18 2008-11-27 Mitsubishi Electric Corp 半導体集積回路
JP2009219273A (ja) * 2008-03-11 2009-09-24 Nippon Inter Electronics Corp パワーモジュール
JP2010016122A (ja) * 2008-07-02 2010-01-21 Mitsubishi Electric Corp 半導体集積回路
WO2010004802A1 (ja) * 2008-07-10 2010-01-14 三菱電機株式会社 電力用半導体モジュール
WO2010038541A1 (ja) * 2008-09-30 2010-04-08 日立オートモティブシステムズ株式会社 電力変換装置
WO2013128787A1 (ja) * 2012-03-01 2013-09-06 三菱電機株式会社 電力用半導体モジュール及び電力変換装置

Also Published As

Publication number Publication date
US9899328B2 (en) 2018-02-20
CN105981274B (zh) 2018-11-06
CN105981274A (zh) 2016-09-28
DE112014006352T5 (de) 2016-10-27
US20160351505A1 (en) 2016-12-01
WO2015121899A1 (ja) 2015-08-20
JP6366612B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6366612B2 (ja) 電力用半導体モジュール
JP6188902B2 (ja) 電力用半導体モジュール及び電力変換装置
JP7304998B2 (ja) 半導体パワーモジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP6202195B2 (ja) 半導体装置
JP6320433B2 (ja) 電力用半導体モジュール
JP5763026B2 (ja) 半導体装置
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US11605613B2 (en) Semiconductor device
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
JP2022050887A (ja) 半導体装置
JP2005236108A (ja) 半導体装置
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
JP7542511B2 (ja) 半導体装置
WO2023199639A1 (ja) 半導体装置
JP2019201076A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250