CN105654905B - 移位寄存器及其驱动方法、驱动电路和显示装置 - Google Patents
移位寄存器及其驱动方法、驱动电路和显示装置 Download PDFInfo
- Publication number
- CN105654905B CN105654905B CN201610191328.5A CN201610191328A CN105654905B CN 105654905 B CN105654905 B CN 105654905B CN 201610191328 A CN201610191328 A CN 201610191328A CN 105654905 B CN105654905 B CN 105654905B
- Authority
- CN
- China
- Prior art keywords
- pull
- input
- node
- high level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Abstract
本发明公开了一种移位寄存器及其驱动方法、驱动电路和显示装置,所述移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本发明提供的移位寄存器根据所述第一输入端、所述第二输入端、第一电压端、第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。
背景技术
随着有源矩阵有机发光二极体(Active-Matrix Organic Light EmittingDiode,AMOLED)技术的不断发展,通过控制发光占空比的方式调制有源矩阵有机发光二极体亮度的技术日趋成熟。现有技术将发光控制移位寄存器整合至扫描控制移位寄存器的结构之中,导致时钟信号的数量增加,从而降低了驱动效率,提高了产品成本。
发明内容
为解决上述问题,本发明提供一种移位寄存器及其驱动方法、驱动电路和显示装置,用于解决现有技术将发光控制移位寄存器整合至扫描控制移位寄存器的结构之中,导致时钟信号的数量增加的问题。
为此,本发明提供一种移位寄存器,包括:
上拉单元,分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,用于根据所述第一输入端、所述第一电压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位;
下拉单元,分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,用于根据所述第二输入端、所述第二电压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述下拉节点的电位;
输出单元,分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接,用于根据所述第一电压端、第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。
可选的,所述输出单元包括:
第一输出模块,分别与第一电压端、输出端以及下拉节点连接,用于根据所述第一电压端的输入信号和所述下拉节点的电位控制所述输出端的输出信号;
第二输出模块,分别与第二信号端、输出端以及上拉节点连接,用于根据所述第二信号端的输入信号和所述上拉节点的电位控制所述输出端的输出信号。
可选的,所述上拉模块包括第一晶体管和第六晶体管;
所述第一晶体管的栅极与所述上拉节点连接,所述第一晶体管的第一极与所述下拉节点连接,所述第一晶体管的第二极与所述第一电压端连接;
所述第六晶体管的栅极与所述第一信号端连接,所述第六晶体管的第一极与所述第一输入端连接,所述第六晶体管的第二极与所述上拉节点连接。
可选的,所述下拉模块包括第二晶体管和第五晶体管;
所述第二晶体管的栅极与所述下拉节点连接,所述第二晶体管的第一极与所述第一电压端连接,所述第二晶体管的第二极与所述上拉节点连接;
所述第五晶体管的栅极与所述第二输入端连接,所述第五晶体管的第一极与所述第二电压端连接,所述第五晶体管的第二极与所述下拉节点连接。
可选的,所述第一输出模块包括第三晶体管和第一电容;
所述第三晶体管的栅极与所述下拉节点连接,所述第三晶体管的第一极与所述第一电压端连接,所述第三晶体管的第二极与所述输出端连接;
所述第一电容并联于所述下拉节点与所述第一电压端之间。
可选的,所述第二输出模块包括第四晶体管和第二电容;
所述第四晶体管的栅极与所述上拉节点连接,所述第四晶体管的第一极与所述输出端连接,所述第四晶体管的第二极与所述第二信号端连接;
所述第二电容并联于所述上拉节点与所述输出端之间。
本发明还提供一种移位寄存器的驱动方法,所述移位寄存器包括上述任一所述的移位寄存器,所述第一电压端为高电平,所述第二电压端为低电平,所述驱动方法包括:
第一阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第二阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第三阶段,所述第一输入端的输入信号为低电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出高电平;
第四阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出低电平;
第五阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第六阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
可选的,还包括:
第七阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第八阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
可选的,所述第六阶段与所述第七阶段之间包括:
以第一预定次数重复执行所述第五阶段与所述第六阶段的步骤。
可选的,还包括:
以第二预定次数重复执行所述第五阶段、所述第六阶段、所述第七阶段以及所述第八阶段的步骤。
本发明还提供一种驱动电路,包括上述任一所述的移位寄存器。
本发明还提供一种显示装置,包括上述的驱动电路。
本发明具有下述有益效果:
本发明提供的移位寄存器及其驱动方法、驱动电路和显示装置之中,所述移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本发明提供的移位寄存器为扫描控制移位寄存器,所述扫描控制移位寄存器可以与现有技术之中的发光控制移位寄存器相互结合,从而实现对有机发光二极管的控制。本发明提供的扫描控制移位寄存器与现有技术之中的发光控制移位寄存器共用一组时钟信号,从而将现有技术之中的时钟信号的数量减少一半。因此,本发明提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
附图说明
图1为本发明实施例一提供的一种移位寄存器的结构示意图;
图2为图1所示移位寄存器的具体结构示意图;
图3为本发明实施例二提供的一种移位寄存器的驱动方法的流程图;
图4为实施例二提供的移位寄存器的工作时序图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的移位寄存器及其驱动方法、驱动电路和显示装置进行详细描述。
实施例一
图1为本发明实施例一提供的一种移位寄存器的结构示意图。如图1所示,所述移位寄存器包括:上拉单元101、下拉单元102和输出单元103。所述上拉单元101分别与第一输入端STVG、第一信号端CLK1、第一电压端VGH、下拉节点PD以及上拉节点PU连接,所述下拉单元102分别与第二输入端NET5、第二电压端VGL、第一电压端VGH、上拉节点PU以及下拉节点PD连接,所述输出单元103分别与第一电压端VGH、第二信号端CLK2、输出端Gate、下拉节点PD以及上拉节点PU连接。
本实施例中,所述上拉单元101根据所述第一输入端STVG、所述第一电压端VGH和所述第一信号端CLK1的输入信号以及所述下拉节点PD的电位控制所述上拉节点PU的电位,所述下拉单元102根据所述第二输入端NET5、所述第一电压端VGH和所述第二电压端VGL的输入信号以及所述上拉节点PU的电位控制所述下拉节点PD的电位,所述输出单元103根据所述第一电压端VGH、所述第二信号端CLK2的输入信号以及所述下拉节点PD和所述上拉节点PU的电位控制所述输出端Gate的输出信号。本实施例提供的移位寄存器为扫描控制移位寄存器,所述扫描控制移位寄存器可以与现有技术之中的发光控制移位寄存器相互结合,从而实现对有机发光二极管(Organic Light-Emitting Diode,OLED)的控制。本实施例提供的扫描控制移位寄存器与现有技术之中的发光控制移位寄存器共用一组时钟信号,即第一信号端CLK1输入的第一时钟信号以及第二信号端CLK2输入的第二时钟信号,从而将现有技术之中的时钟信号的数量减少一半。因此,本实施例提供的移位寄存器根据所述第一输入端STVG、所述第二输入端NET5、所述第一电压端VGH、所述第二电压端VGL、所述第一信号端CLK1以及所述第二信号端CLK2的输入信号控制所述输出端Gate的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
图2为图1所示移位寄存器的具体结构示意图。如图2所示,所述输出单元103包括第一输出模块201和第二输出模块202。所述第一输出模块201分别与第一电压端VGH、输出端Gate以及下拉节点PD连接,所述第二输出模块202分别与第二信号端CLK2、输出端Gate以及上拉节点PU连接。所述第一输出模块201根据所述第一电压端VGH的输入信号和所述下拉节点PD的电位控制所述输出端Gate的输出信号,所述第二输出模块202根据所述第二信号端CLK2的输入信号和所述上拉节点PU的电位控制所述输出端Gate的输出信号。
参见图2,所述上拉模块101包括第一晶体管和第六晶体管。所述第一晶体管的栅极与所述上拉节点PU连接,所述第一晶体管的第一极与所述下拉节点PD连接,所述第一晶体管的第二极与所述第一电压端VGH连接。所述第六晶体管的栅极与所述第一信号端CLK1连接,所述第六晶体管的第一极与所述第一输入端STVG连接,所述第六晶体管的第二极与所述上拉节点PU连接。
参见图2,所述下拉模块102包括第二晶体管和第五晶体管。所述第二晶体管的栅极与所述下拉节点PD连接,所述第二晶体管的第一极与所述第一电压端VGH连接,所述第二晶体管的第二极与所述上拉节点PU连接。所述第五晶体管的栅极与所述第二输入端NET5连接,所述第五晶体管的第一极与所述第二电压端VGL连接,所述第五晶体管的第二极与所述下拉节点PD连接。
参见图2,所述第一输出模块201包括第三晶体管和第一电容。所述第三晶体管的栅极与所述下拉节点PD连接,所述第三晶体管的第一极与所述第一电压端VGH连接,所述第三晶体管的第二极与所述输出端Gate连接。所述第一电容并联于所述下拉节点PD与所述第一电压端VGH之间。
参见图2,所述第二输出模块202包括第四晶体管和第二电容。所述第四晶体管的栅极与所述上拉节点PU连接,所述第四晶体管的第一极与所述输出端Gate连接,所述第四晶体管的第二极与所述第二信号端CLK2连接。所述第二电容并联于所述上拉节点PU与所述输出端Gate之间。
本实施例提供的移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本实施例提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
实施例二
图3为本发明实施例二提供的一种移位寄存器的驱动方法的流程图。如图3所示,所述移位寄存器包括实施例一提供的移位寄存器,具体内容可参照实施例一的描述,此处不再赘述。需要说明的是,本实施例以PMOS为例对移位寄存器的驱动过程进行描述,但是NMOS也属于本发明的保护范围。
本实施例中,所述第一电压端VGH为高电平,所述第二电压端VGL为低电平,所述驱动方法包括:
第一阶段T1,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG与第二信号端CLK2为高电平,第二输入端NET5与第一信号端CLK1为低电平。此时,第二输入端NET5和第一信号端CLK1控制第五晶体管M5与第六晶体管M6导通。第五晶体管M5的导通将第二电压端VGL的低电平写入到第一电容C1,第三晶体管M3导通,将第一电压端VGH的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。同时,第二晶体管M2导通,将第一电压端VGH的高电平写入到第二电容C2,保持第四晶体管M4和第一晶体管M1断开。第六晶体管M6的导通将第一输入端STVG的高电平写入到第二电容C2,使得第四晶体管M4和第一晶体管M1处于断开状态。
第二阶段T2,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG和第一信号端CLK1处于高电平,第二输入端NET5和第二信号端CLK2处于低电平。此时,第二输入端NET5控制第五晶体管M5导通,持续将第二电压端VGL的低电平写入到第一电容C1,保持第二晶体管M2和第三晶体管M3导通,第三晶体管M3的导通将第一电压端VGH的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。第二晶体管M2的导通将第一电压端VGH的高电平持续写入到第二电容C2,从而保证第一晶体管M1和第四晶体管M4的栅极电位保持高电平,使得第一晶体管M1和第四晶体管M4处于断开状态。
第三阶段T3,所述第一输入端的输入信号为低电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG和第一信号端CLK1处于低电平,第二输入端NET5和第二信号端CLK2处于高电平。第一信号端CLK1控制第六晶体管M6导通,将第一输入端STVG的低电平写入到第二电容C2,第一晶体管M1和第四晶体管M4导通。第四晶体管M4的导通将第二信号端CLK2的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。第一晶体管M1的导通将第一电压端VGH的高电平写入到第一电容C1,从而保证第二晶体管M2和第三晶体管M3的断开。此时,第二输入端NET5处于高电平,第五晶体管M5断开,从而避免第二电压端VGL的低电平影响第一电容C1的电位。
第四阶段T4,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出低电平。
本实施例中,第一输入端STVG、第一信号端CLK1以及第二输入端NET5处于高电平,第二信号端CLK2处于低电平。此时,第二输入端NET5的高电平使得第五晶体管M5断开,第一信号端CLK1的高电平使得第六晶体管M6断开。第二信号端CLK2由高电平变为低电平,由于第四晶体管M4的栅极与第一极的耦合电容作用,使得第四晶体管M4的栅极电位进一步拉低。第四晶体管M4和第一晶体管M1持续导通,第一晶体管M1的导通将第一电压端VGH的高电平写入到第一电容C 1,从而保证第二晶体管M2和第三晶体管M3断开。第四晶体管M4的导通将第二信号端CLK2的低电平写入到输出端Gate,使得所述输出端Gate输出低电平。
第五阶段T5,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG和第二信号端CLK2处于高电平,第二输入端NET5和第一信号端CLK1处于低电平。第二输入端NET5和第一信号端CLK1控制第五晶体管M5和第六晶体管M6导通,第六晶体管M6的导通将第一输入端STVG的高电平写入到第二电容C2,保证第一晶体管M1和第四晶体管M4断开。第五晶体管M5的导通将第二电压端VGL的低电平写入到第一电容C1,第二晶体管M2和第三晶体管M3导通,第二晶体管M2的导通将第一电压端VGH的高电平写入到第二电容C2,从而保证第一晶体管M1和第四晶体管M4断开。第三晶体管M3的导通将第一电压端VGH的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。
第六阶段T6,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG和第一信号端CLK1处于高电平,第二输入端NET5和第二信号端CLK2处于低电平。第二输入端NET5的低电平使得第五晶体管M5导通,将第二电压端VGL的低电平写入到第一电容C1,持续保证第二晶体管M2和第三晶体管M3导通,第二晶体管M2的导通将第一电压端VGH的高电平写入到第二电容C2,从而保证第一晶体管M1和第四晶体管M4的栅极具有稳定的高电平。第三晶体管M3的导通可以保证第一电压端VGH的高电平持续写入到输出端Gate,使得所述输出端Gate输出高电平。
所述第六阶段之后,以第一预定次数重复执行所述第五阶段与所述第六阶段的步骤,直到第二输入端NET5的输入信号由低电平变为高电平。此时,进入第七阶段T7和第八阶段T8,所述移位寄存器的驱动方法还包括:
第七阶段T7,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG、第二输入端NET5以及第二信号端CLK2处于高电平,第一信号端CLK1处于低电平。第一信号端CLK1控制第六晶体管M6导通,将第一输入端STVG的高电平写入到第二电容C2,持续保证第一晶体管M1和第四晶体管M4断开。此时,第一电容C1保持上一阶段的低电平,第二晶体管M2和第三晶体管M3持续导通,第二晶体管M2的导通将第一电压端VGH的高电平写入到第二电容C2,从而保持第一晶体管M1和第四晶体管M4断开。第三晶体管M3的导通持续将第一电压端VGH的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。
第八阶段T8,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
本实施例中,第一输入端STVG、第二输入端NET5以及第一信号端CLK1处于高电平,第二信号端CLK2处于低电平。此时,第二电容C2保持高电平,第一晶体管M1和第四晶体管M4断开。第一电容C1保持低电平,第二晶体管M2和第三晶体管M3导通,第三晶体管M3的导通持续将第一电压端VGH的高电平写入到输出端Gate,使得所述输出端Gate输出高电平。
所述第八阶段之后,以第二预定次数重复执行所述第五阶段、所述第六阶段、所述第七阶段以及所述第八阶段的步骤。
本实施例提供的移位寄存器的驱动方法之中,所述移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本实施例提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
实施例三
本发明提供一种驱动电路,包括实施例一提供的移位寄存器,具体内容可参照实施例一的描述,此处不再赘述。
本实施例提供的驱动电路之中,所述移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本实施例提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
实施例四
本发明提供一种显示装置,包括实施例一提供的驱动电路,具体内容可参照实施例一的描述,此处不再赘述。
本实施例提供的显示装置之中,所述移位寄存器包括上拉单元、下拉单元以及输出单元,所述上拉单元分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,所述下拉单元分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,所述输出单元分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接。本实施例提供的移位寄存器根据所述第一输入端、所述第二输入端、所述第一电压端、所述第二电压端、所述第一信号端以及所述第二信号端的输入信号控制所述输出端的输出信号,减少了时钟信号的数量,从而提高了驱动效率,降低了产品成本。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (12)
1.一种移位寄存器,其特征在于,包括:
上拉单元,分别与第一输入端、第一信号端、第一电压端、下拉节点以及上拉节点连接,用于根据所述第一输入端、所述第一电压端和所述第一信号端的输入信号以及所述下拉节点的电位控制所述上拉节点的电位;
下拉单元,分别与第二输入端、第二电压端、第一电压端、上拉节点以及下拉节点连接,用于根据所述第二输入端、所述第二电压端、所述第一电压端的输入信号和所述上拉节点的电位控制所述下拉节点的电位;
输出单元,分别与第一电压端、第二信号端、输出端、下拉节点以及上拉节点连接,用于根据所述第一电压端、第二信号端的输入信号以及所述下拉节点和所述上拉节点的电位控制所述输出端的输出信号。
2.根据权利要求1所述的移位寄存器,其特征在于,所述输出单元包括:
第一输出模块,分别与第一电压端、输出端以及下拉节点连接,用于根据所述第一电压端的输入信号和所述下拉节点的电位控制所述输出端的输出信号;
第二输出模块,分别与第二信号端、输出端以及上拉节点连接,用于根据所述第二信号端的输入信号和所述上拉节点的电位控制所述输出端的输出信号。
3.根据权利要求1所述的移位寄存器,其特征在于,所述上拉单元包括第一晶体管和第六晶体管;
所述第一晶体管的栅极与所述上拉节点连接,所述第一晶体管的第一极与所述下拉节点连接,所述第一晶体管的第二极与所述第一电压端连接;
所述第六晶体管的栅极与所述第一信号端连接,所述第六晶体管的第一极与所述第一输入端连接,所述第六晶体管的第二极与所述上拉节点连接。
4.根据权利要求1所述的移位寄存器,其特征在于,所述下拉单元包括第二晶体管和第五晶体管;
所述第二晶体管的栅极与所述下拉节点连接,所述第二晶体管的第一极与所述第一电压端连接,所述第二晶体管的第二极与所述上拉节点连接;
所述第五晶体管的栅极与所述第二输入端连接,所述第五晶体管的第一极与所述第二电压端连接,所述第五晶体管的第二极与所述下拉节点连接。
5.根据权利要求2所述的移位寄存器,其特征在于,所述第一输出模块包括第三晶体管和第一电容;
所述第三晶体管的栅极与所述下拉节点连接,所述第三晶体管的第一极与所述第一电压端连接,所述第三晶体管的第二极与所述输出端连接;
所述第一电容并联于所述下拉节点与所述第一电压端之间。
6.根据权利要求2所述的移位寄存器,其特征在于,所述第二输出模块包括第四晶体管和第二电容;
所述第四晶体管的栅极与所述上拉节点连接,所述第四晶体管的第一极与所述输出端连接,所述第四晶体管的第二极与所述第二信号端连接;
所述第二电容并联于所述上拉节点与所述输出端之间。
7.一种移位寄存器的驱动方法,其特征在于,所述移位寄存器包括权利要求1-6任一所述的移位寄存器,所述第一电压端为高电平,所述第二电压端为低电平,所述驱动方法包括:
第一阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第二阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第三阶段,所述第一输入端的输入信号为低电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出高电平;
第四阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为低电平,所述下拉单元控制所述下拉节点为高电平,所述输出单元控制所述输出端输出低电平;
第五阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第六阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为低电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
8.根据权利要求7所述的移位寄存器的驱动方法,其特征在于,还包括:
第七阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为低电平,所述第二信号端的输入信号为高电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平;
第八阶段,所述第一输入端的输入信号为高电平,所述第二输入端的输入信号为高电平,所述第一信号端的输入信号为高电平,所述第二信号端的输入信号为低电平,以使所述上拉单元控制所述上拉节点为高电平,所述下拉单元控制所述下拉节点为低电平,所述输出单元控制所述输出端输出高电平。
9.根据权利要求8所述的移位寄存器的驱动方法,其特征在于,所述第六阶段与所述第七阶段之间包括:
以第一预定次数重复执行所述第五阶段与所述第六阶段的步骤。
10.根据权利要求9所述的移位寄存器的驱动方法,其特征在于,还包括:
以第二预定次数重复执行所述第五阶段、所述第六阶段、所述第七阶段以及所述第八阶段的步骤。
11.一种驱动电路,其特征在于,包括权利要求1-6任一所述的移位寄存器。
12.一种显示装置,其特征在于,包括权利要求11所述的驱动电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610191328.5A CN105654905B (zh) | 2016-03-30 | 2016-03-30 | 移位寄存器及其驱动方法、驱动电路和显示装置 |
US15/206,391 US10043586B2 (en) | 2016-03-30 | 2016-07-11 | Shift register and method for driving the same, driving circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610191328.5A CN105654905B (zh) | 2016-03-30 | 2016-03-30 | 移位寄存器及其驱动方法、驱动电路和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105654905A CN105654905A (zh) | 2016-06-08 |
CN105654905B true CN105654905B (zh) | 2018-01-26 |
Family
ID=56496576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610191328.5A Active CN105654905B (zh) | 2016-03-30 | 2016-03-30 | 移位寄存器及其驱动方法、驱动电路和显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10043586B2 (zh) |
CN (1) | CN105654905B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104835442B (zh) * | 2015-05-28 | 2017-09-26 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN106653089B (zh) * | 2015-10-22 | 2020-06-09 | 上海和辉光电有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
CN105575329B (zh) * | 2016-03-16 | 2017-12-01 | 京东方科技集团股份有限公司 | 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置 |
CN106157893B (zh) * | 2016-09-09 | 2018-12-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、驱动电路和显示装置 |
KR20180071642A (ko) * | 2016-12-20 | 2018-06-28 | 엘지디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
US20180277232A1 (en) * | 2017-03-27 | 2018-09-27 | Int Tech Co., Ltd. | Shift register |
CN114999557A (zh) * | 2017-07-20 | 2022-09-02 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
CN111243518B (zh) * | 2018-05-07 | 2021-09-07 | 上海天马微电子有限公司 | 发光控制信号生成电路、显示面板和显示装置 |
CN109687862A (zh) * | 2019-02-14 | 2019-04-26 | 上海艾为电子技术股份有限公司 | 一种双向电平转换电路和双向电平转换芯片 |
WO2020191597A1 (zh) * | 2019-03-25 | 2020-10-01 | 京东方科技集团股份有限公司 | 移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
CN110415636B (zh) * | 2019-08-14 | 2022-08-16 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路 |
CN110675793A (zh) | 2019-09-05 | 2020-01-10 | 深圳市华星光电半导体显示技术有限公司 | 显示驱动电路 |
CN110808012B (zh) * | 2019-11-28 | 2021-02-26 | 京东方科技集团股份有限公司 | 像素电路、移位寄存器单元、栅极驱动电路和显示装置 |
CN111445866B (zh) * | 2020-05-08 | 2021-04-13 | 京东方科技集团股份有限公司 | 移位寄存器、驱动方法、驱动控制电路及显示装置 |
CN111754944B (zh) | 2020-07-30 | 2021-11-09 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 |
CN113516949B (zh) * | 2021-07-27 | 2022-04-26 | 武汉华星光电半导体显示技术有限公司 | 像素控制电路及显示面板 |
CN113506541B (zh) * | 2021-07-27 | 2022-04-26 | 武汉华星光电半导体显示技术有限公司 | 像素控制电路 |
CN113920924B (zh) * | 2021-10-19 | 2023-02-03 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114525A (zh) * | 2007-09-10 | 2008-01-30 | 友达光电股份有限公司 | 移位寄存器阵列 |
CN101609719A (zh) * | 2009-07-22 | 2009-12-23 | 友达光电股份有限公司 | 显示装置的移位寄存器 |
CN104299594A (zh) * | 2014-11-07 | 2015-01-21 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
CN105374314A (zh) * | 2015-12-24 | 2016-03-02 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566814B1 (ko) * | 2003-07-24 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 |
KR100759686B1 (ko) * | 2005-11-04 | 2007-09-17 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 회로 |
JP5079301B2 (ja) * | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101778701B1 (ko) * | 2010-08-11 | 2017-09-15 | 삼성디스플레이 주식회사 | 구동 장치 및 이를 포함하는 표시 장치 |
CN102779478B (zh) * | 2012-04-13 | 2015-05-27 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
-
2016
- 2016-03-30 CN CN201610191328.5A patent/CN105654905B/zh active Active
- 2016-07-11 US US15/206,391 patent/US10043586B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114525A (zh) * | 2007-09-10 | 2008-01-30 | 友达光电股份有限公司 | 移位寄存器阵列 |
CN101609719A (zh) * | 2009-07-22 | 2009-12-23 | 友达光电股份有限公司 | 显示装置的移位寄存器 |
CN104299594A (zh) * | 2014-11-07 | 2015-01-21 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
CN105374314A (zh) * | 2015-12-24 | 2016-03-02 | 京东方科技集团股份有限公司 | 移位寄存单元及其驱动方法、栅极驱动电路和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170287393A1 (en) | 2017-10-05 |
CN105654905A (zh) | 2016-06-08 |
US10043586B2 (en) | 2018-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105654905B (zh) | 移位寄存器及其驱动方法、驱动电路和显示装置 | |
CN209265989U (zh) | 移位寄存器、发光控制电路、显示面板 | |
US9454934B2 (en) | Stage circuit and organic light emitting display device using the same | |
CN104715723B (zh) | 显示装置及其像素电路和驱动方法 | |
JP6151282B2 (ja) | アレイ基板行駆動ユニット、アレイ基板行駆動回路及び表示装置 | |
US9830856B2 (en) | Stage circuit including a controller, drivers, and output units and scan driver using the same | |
WO2017185590A1 (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法和显示装置 | |
TWI549115B (zh) | 發光控制驅動器以及具有其之有機發光顯示裝置 | |
CN102760406B (zh) | 发光控制电路、发光控制方法和移位寄存器 | |
WO2020038362A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
US20160064098A1 (en) | Shift register unit, method for driving the same, shift register and display device | |
WO2015101261A1 (zh) | 扫描驱动电路和有机发光显示器 | |
CN109616056A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
US9294086B2 (en) | Stage circuit and scan driver using the same | |
CN103617775B (zh) | 移位寄存器单元、栅极驱动电路及显示器 | |
CN102682689A (zh) | 一种移位寄存器、栅极驱动电路及显示装置 | |
CN105405399B (zh) | 一种像素电路、其驱动方法、显示面板及显示装置 | |
WO2017067376A1 (zh) | 移位寄存器单元、栅极驱动装置、显示装置、控制方法 | |
CN104952396A (zh) | 一种移位寄存器及其驱动方法 | |
US10276103B2 (en) | Stage and display device using the same | |
CN104134425A (zh) | 一种oled反相电路和显示面板 | |
CN108777128A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN108538257A (zh) | 栅极驱动单元及其驱动方法、栅极驱动电路和显示基板 | |
CN103325338A (zh) | 一种amoled驱动电路、驱动方法和显示装置 | |
CN107818758A (zh) | 移位寄存器单元、发光驱动电路及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |