CN105552852A - 电池保护电路、电池保护装置、电池组以及电池保护ic - Google Patents

电池保护电路、电池保护装置、电池组以及电池保护ic Download PDF

Info

Publication number
CN105552852A
CN105552852A CN201510640904.5A CN201510640904A CN105552852A CN 105552852 A CN105552852 A CN 105552852A CN 201510640904 A CN201510640904 A CN 201510640904A CN 105552852 A CN105552852 A CN 105552852A
Authority
CN
China
Prior art keywords
circuit
write
terminal
voltage
battery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510640904.5A
Other languages
English (en)
Other versions
CN105552852B (zh
Inventor
武田贵志
影山僚大
村野公一
竹下顺司
山口刚史
板垣孝俊
矢野功次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN105552852A publication Critical patent/CN105552852A/zh
Application granted granted Critical
Publication of CN105552852B publication Critical patent/CN105552852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/443—Methods for charging or discharging in response to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/486—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for measuring temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Protection Of Static Devices (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Secondary Cells (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供能够以共用的电路结构应对多种不同保护特性的电池保护电路、电池保护装置、电池组以及电池保护IC。不具备CPU的对二次电池进行保护的电池保护电路，具备：非易失性存储器，其能够写入用于确定所述电池保护电路的保护特性的特性数据；以及保护动作电路，其根据从所述非易失性存储器读出的所述特性数据来进行所述二次电池的保护动作。电池保护装置具备：所述电池保护电路；能够切断所述二次电池的充电路径的充电路径切断部；以及能够切断所述二次电池的放电路径的放电路径切断部。电池组具备：所述电池保护装置以及所述二次电池。

Description

电池保护电路、电池保护装置、电池组以及电池保护IC
技术领域
本发明涉及电池保护电路、电池保护装置、电池组以及电池保护IC。
背景技术
已知有在不具备CPU，对二次电池进行保护的电池保护电路(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2011-239652号公报
发明内容
发明要解决的课题
电池保护电路的保护特性需要根据二次电池的种类或搭载了电池保护电路的产品的种类进行定制。因此，为了应对多种不同的保护特性，而针对二次电池或产品的每个种类来开发电池保护电路的结构时，容易增大开发的准备时间、成本。
因此，本发明的目的在于，提供能够以共用的电路结构来应对多种不同的保护特性的电池保护电路、电池保护装置、电池组以及电池保护IC。
用于解决课题的手段
在一个方案中，提供一种电池保护电路，其不具备CPU，对二次电池进行保护，所述电池保护电路具备：非易失性存储器，其能够写入用于确定所述电池保护电路的保护特性的特性数据；保护动作电路，其根据从所述非易失性存储器读出的所述特性数据，进行所述二次电池的保护动作。
发明效果
根据一种实施形态，能够以共用的电路结构来应对多种不同的保护特性。
附图说明
图1是表示电池组的一例的结构图。
图2是表示电池组的一例的结构图。
图3是表示电池保护电路的一例的结构图。
图4是表示非易失性存储器的一例的结构图。
图5是表示写入动作的一例的时序图。
图6是表示读写控制电路的一例的结构图。
符号说明
14数据输入端子
15时钟输入端子
21异常检测电路
22过充电检测电路
27过放电检测电路
32放电过电流检测电路
35充电过电流检测电路
38短路检测电路
44逻辑电路
60存储器
61写入防止电路
62存储单元电路
63周边电路
64写入电路
65读出电路
66移位寄存器
69存储元件
74双稳态多谐振荡器
77保护位
80读写控制电路
98保护动作电路
99调整器
100、101电池组
110、111电池保护装置
120、121电池保护电路
具体实施方式
以下，按照附图说明本发明的实施方式。
图1是表示电池组100的一例的结构图。电池组100以内置方式具备：能够向连接到负载连接端子5、6的未图示的外部负载供给电力的二次电池200；用于保护二次电池200的保护装置110。电池组100可以内置于外部负载中，也可以外接于外部负载。作为外部负载的具体例，列举能够携带的便携终端装置等。作为便携终端装置的具体例，列举便携式电话、智能手机、平板型计算机、游戏机、电视机、音乐和影像播放器、照相机等电子设备。
二次电池200能够通过连接到负载连接端子5、6的未图示充电器进行充电。作为二次电池200的具体例，列举锂离子电池和锂聚合物电池等。
保护装置110具备负载连接端子5、负载连接端子6和单元连接端子3、4，是对连接到单元连接端子3、4的二次电池200进行保护免受过电流等损害的电池保护装置的一例。单元连接端子3经由电源路径8而连接到负载连接端子5。单元连接端子4经由电源路径7而连接到负载连接端子6。单元连接端子3连接到二次电池200的正极。单元连接端子4连接到二次电池200的负极。
保护装置110具备晶体管11、12。晶体管11是能够切断二次电池200的充电路径的充电路径切断部的一例，晶体管12是能够切断二次电池200的放电路径的放电路径切断部的一例。图示的情况下，晶体管11能够切断二次电池200的充电电流流过的电源路径7，晶体管12能够切断二次电池200的放电电流流过的电源路径7。晶体管11、12是能够切换电源路径7的导通/切断的开关元件，串联地插入到电源路径7中。
晶体管11、12例如是MOSFET(金属氧化物半导体场效应晶体管)。以晶体管11的寄生二极管的正向与二次电池200的放电方向一致的方式，将晶体管11插入到电源路径7中。以晶体管12的寄生二极管的正向与二次电池200的充电方向一致的方式，将晶体管12插入到电源路径7中。还可以在晶体管11、12漏极-源极间追加二极管。
保护装置110可以具备电容器10、13。电容器10与晶体管11和晶体管12的串联电路并联连接。电容器13具有与负载连接端子5连接的一端，和与负载连接端子6连接的另一端。通过具备电容器10或电容器13，能够提高对电压变动、外来噪音的容量。
保护装置110具备保护电路120。保护电路120是不具备CPU(中央计算处理装置)，对二次电池200进行保护的电池保护电路的一例，例如，是从二次电池200进行供电，对二次电池200进行保护的集成电路。由于不具有CPU，因此，当然，保护电路120不具有根据保护电路120自身的CPU处理结果来保护二次电池200的功能。此外，由于不具有CPU，因此保护电路120不具有二次电池200的余量检测功能。
保护电路120例如具备：电源端子91、接地端子92、充电控制端子93、放电控制端子94和电流检测端子95。
电源端子91是经由电阻1而连接到单元连接端子3或电源路径8的正极侧电源端子，有时被称为VDD端子。例如，电源端子91连接在一端连接到电源路径8的电阻1的另一端和一端连接到电源路径7的电容器2的另一端的连接点上。电容器2的一端连接到单元连接端子4与晶体管12之间的电源路径7。
接地端子92是与单元连接端子4和晶体管12之间的电源路径7连接的负极侧电源端子，有时被称为VSS端子。
充电控制端子93是对用于禁止二次电池200的充电的信号进行输出的端子，有时被称为COUT端子。充电控制端子93连接到晶体管11的控制电极(例如，在MOSFET的情况下是栅极)。
放电控制端子94是对用于禁止二次电池200的放电的信号进行输出的端子，有时被称为DOUT端子。放电控制端子94连接到晶体管12的控制电极(例如，在MOSFET的情况下是栅极)。
电流检测端子95是被输入与流过二次电池200的电流对应的检测电压的端子，有时被称为V-端子。电流检测端子95经由电阻9而连接到负载连接端子6和晶体管11之间的电源路径7。
保护电路120例如具备存储器60和保护动作电路98。存储器60是能够写入用于确定保护电路120的保护特性的特性数据的非易失性存储器的一例。作为存储器60的具体例，列举OTPROM(一次性可编程ROM)、EEPROM(电可擦可编程ROM)等。保护动作电路98是根据从存储器60读出的特性数据，进行二次电池200的保护动作的保护动作电路的一例。
因此，如果改变向存储器60写入的特性数据，则能够改变二次电池的保护动作，因此，能够以共用的电路结构来应对多个不同的保护特性。例如，即使二次电池200的种类、搭载保护电路120的产品种类不同，也能够实现保护动作电路98的共用化。
此外，保护电路120具备能够写入特性数据的存储器60，因此，不需要例如为了定制保护特性而进行IC芯片的金属布线、熔断器的激光微调。结果，能够降低开发、制造的准备时间和成本。
保护电路120为了向存储器60写入特性数据，具备：数据端子96、时钟端子97、和读写控制电路80。
数据端子96和时钟端子97是用于写入特性数据的输入端子。数据端子96是能够输入用于输送向存储器60写入的特性数据的特性数据信号DAT的端子，时钟端子97是能够输入时钟信号CL的端子。
读写控制电路80根据特性数据信号DAT和时钟信号CL，控制向存储器60的特性数据的写入。此外，读写控制电路80控制被写入到存储器60的特性数据的读出。
保护电路120通过具备数据端子96、时钟端子97、读写控制电路80，例如能够在保护电路120的模压封装后出货前检查中将特性数据写入到存储器60中。并且，由于能够在封装之后将特性数据写入到存储器60，因此能够抑制由封装产生的保护特性的变动。
此外，保护装置110为了向存储器60中写入特性数据，还可以具备数据输入端子14和时钟输入端子15。数据输入端子14和时钟输入端子15是用于写入特性数据的输入端子。数据输入端子14是能够输入特性数据信号DAT的端子，从保护电路120的外侧连接到数据端子96。时钟输入端子15是能够输入时钟信号CL的端子，从保护电路120的外侧而连接到时钟端子97。
保护装置110具备数据输入端子14和时钟输入端子15，因此，例如能够在将保护电路120和晶体管11、12安装于基板后的保护装置110的出货检查中，将特性数据写入存储器60。并且，由于能够在基板安装之后将特性数据写入到存储器60，因此，能够抑制由基板安装产生的保护特性的变动。
保护动作电路98具备：检测二次电池200的电流或电压的异常的异常检测电路21、根据异常检测电路21的异常检测结果来控制晶体管11、12的导通关断的逻辑电路44。异常检测电路21例如具备：过充电检测电路22、过放电检测电路27、放电过电流检测电路32、充电过电流检测电路35和短路检测电路38。
保护动作电路98例如进行保护二次电池200免受过充电损害的动作(过充电保护动作)。例如，过充电检测电路22通过电阻23、24来检测电源端子91和接地端子92之间的电压，由此监视二次电池200的电池电压(单元电压)。过充电检测电路22检测根据从存储器60读出的阈值电压数据而设定的过充电检测电压Vdet1以上的单元电压，由此，作为检测出了二次电池200的过充电，输出过充电检测信号。通过基准电压26和比较器25来进行过充电检测电压Vdet1以上的单元电压的检测和过充电检测信号的输出。
检测出过充电检测信号的逻辑电路44等待经过根据从存储器60读出的延迟时间数据而设定的过充电检测延迟时间tVdet1，执行从充电控制端子93输出使晶体管11关断的低电平控制信号的过充电保护动作。通过使晶体管11关断，不管晶体管12的导通关断状态如何，均能够防止二次电池200过充电。逻辑电路44通过使晶体管46关断并且使晶体管47导通，使晶体管11关断。
另一方面，过充电检测电路22检测根据从存储器60读出的阈值电压数据而设定的过充电恢复电压Vrel1以下的单元电压，由此，作为二次电池200从过充电状态恢复为通常状态，输出过充电恢复信号(也可以“停止过充电检测信号的输出”)。过充电恢复电压Vrel1低于过充电检测电压Vdet1。
检测出过充电恢复信号的逻辑电路44(或检测出过充电检测信号的输出的停止的逻辑电路44)，从充电控制端子93输出使晶体管11导通的高电平控制信号。通过晶体管11的导通，结束过充电保护动作。逻辑电路44通过使晶体管46导通并且使晶体管47关断，使晶体管11导通。
保护动作电路98例如进行保护二次电池200免受过放电损害的动作(过放电保护动作)。例如，过放电检测电路27通过电阻28、29来检测电源端子91和接地端子92之间的电压，由此监视二次电池200的电池电压(单元电压)。过放电检测电路27检测根据从存储器60读出的阈值电压数据而设定的过放电检测电压Vdet2以下的单元电压，由此，作为检测出了二次电池200的过放电，输出过放电检测信号。通过基准电压31和比较器30来进行过放电检测电压Vdet2以下的单元电压的检测和过放电检测信号的输出。
检测出过放电检测信号的逻辑电路44等待经过根据从存储器60读出的延迟时间数据而设定的过放电检测延迟时间tVdet2，执行从放电控制端子94输出使晶体管12关断的低电平控制信号的过放电保护动作。通过使晶体管12关断，不管晶体管11的导通关断状态如何，均能够防止二次电池200过放电。逻辑电路44通过使晶体管48关断并且使晶体管49导通，使晶体管12关断。
另一方面，过放电检测电路27检测根据从存储器60读出的阈值电压数据而设定的过放电恢复电压Vrel2以上的单元电压，由此，作为二次电池200从过放电状态恢复为通常状态，输出过放电恢复信号(也可以“停止过放电检测信号的输出”)。过放电恢复电压Vrel2高于过放电检测电压Vdet2。
检测出过放电恢复信号的逻辑电路44(或检测出过放电检测信号的输出停止的逻辑电路44)从放电控制端子94输出使晶体管12导通的高电平控制信号。通过晶体管12的导通，结束过放电保护动作。逻辑电路44通过使晶体管48导通并且使晶体管49关断，使晶体管12导通。
保护动作电路98例如进行保护二次电池200免受放电过电流损害的动作(放电过电流保护动作)。例如，放电过电流检测电路32通过检测电流检测端子95和接地端子92之间的电压，监视负载连接端子6与单元连接端子4之间的电压P-。放电过电流检测电路32检测根据从存储器60读出的阈值电压数据而设定的放电过电流检测电压Vdet3以上的电压P-，由此，作为将放电过电流检测为流过负载连接端子6的异常电流，输出放电过电流检测信号。通过基准电压34和比较器33来进行放电过电流检测电压Vdet3以上的电压P-的检测和放电过电流检测信号的输出。
检测出放电过电流检测信号的逻辑电路44等待经过根据从存储器60读出的延迟时间数据而设定的放电过电流检测延迟时间tVdet3，执行从放电控制端子94输出使晶体管12关断的低电平控制信号的放电过电流保护动作。通过使晶体管12关断，不管晶体管11的导通关断状态如何，均能够防止过电流在使二次电池200放电的方向上流过。
这里，至少在晶体管12导通的状态下，流过使二次电池200进行放电的放电电流，由此电压P-升高，这是由于产生了基于晶体管12的导通电阻的电压升高。
保护动作电路98例如进行保护二次电池200免受充电过电流损害的动作(充电过电流保护动作)。例如，充电过电流检测电路35通过检测电流检测端子95和接地端子92之间的电压，监视负载连接端子6与单元连接端子4之间的电压P-。充电过电流检测电路35检测根据从存储器60读出的阈值电压数据而设定的充电过电流检测电压Vdet4以下的电压P-，由此，作为将检测出的充电过电流作为流过负载连接端子6的异常电流，输出充电过电流检测信号。通过基准电压37和比较器36来进行充电过电流检测电压Vdet4以下的电压P-的检测和充电过电流检测信号的输出。
检测出充电过电流检测信号的逻辑电路44等待经过根据从存储器60读出的延迟时间数据而设定的充电过电流检测延迟时间tVdet4，执行从充电控制端子93输出使晶体管11关断的低电平控制信号的充电过电流保护动作。通过使晶体管11关断，不管晶体管12的导通关断状态如何，均能够防止在对二次电池200进行充电的方向上流过
这里，至少在晶体管11导通的状态下，使对二次电池200进行充电的充电电流流过，由此电压P-下降，这是由于产生了基于晶体管11的导通电阻的电压下降。
保护动作电路98例如进行保护二次电池200免受短路电流损害的动作(短路保护动作)。例如，短路检测电路38通过检测电流检测端子95和接地端子92之间的电压，监视负载连接端子6与单元连接端子4之间的电压P-。短路检测电路38检测根据从存储器60读出的阈值电压数据而设定的短路检测电压Vshort以上的电压P-，由此，作为检测出了负载连接端子5和负载连接端子6之间的短路，输出短路检测信号。通过基准电压40和比较器39来进行短路检测电压Vshort以上的电压P-的检测和短路检测信号的输出。
短路检测信号从输入到延迟电路41后，经过短路检测延迟时间tshort之后，从延迟电路41输出。短路检测延迟时间tshort是根据从存储器60读出的延迟时间数据而设定的时间。
经由延迟电路41检测出短路检测信号的逻辑电路44执行从放电控制端子94输出使晶体管12关断的低电平控制信号的短路保护动作。通过关断晶体管12。不管晶体管11的导通关断状态如何，均能够防止在使二次电池200放电的方向上流过短路电流。
保护动作电路98还可以具备将保护电路120的动作模式从通常动作模式经由过放电保护模式切换为备用模式，并从备用模式经由过放电保护模式切换为通常动作模式的功能。
逻辑电路44，在通常动作模式中，从充电控制端子93输出使晶体管11导通的高电平控制信号，并且，从放电控制端子94输出使晶体管12导通的高电平控制信号。此外，逻辑电路44，在通常动作模式中，使晶体管50和晶体管53两者关断。
过放电保护模式是进行上述过放电保护动作的模式。逻辑电路44，在过放电保护模式中，从放电控制端子94输出使晶体管12关断的控制信号，并且使晶体管50导通并使晶体管53关断。通过晶体管50的导通，电流检测端子95经由电阻51被上拉(pullup)到电源端子91的电源电压。通过将电流检测端子95上拉到电源端子91的电源电压，负载连接端子5和负载连接端子6之间的电压基本变为零伏特。因此，能够使连接到负载连接端子5、6的未图示负载的动作停止，并能够抑制从二次电池200流向该负载的放电电流。
此外，逻辑电路44通过在过放电保护模式中检测电流检测端子95和接地端子92之间的电压，来检测负载连接端子6和单元连接端子4之间的电压P-，由此，能够判定是否有充电器连接到负载连接端子5、6。
逻辑电路44在过电流保护模式中检测出比备用阈值电压Vstb高的电压P-的情况下，判定为未连接充电器，并将保护电路120的动作模式从过电流保护模式切换为备用模式。另一方面，逻辑电路44在过电流保护模式中检测出比备用阈值电压Vstb低的电压P-的情况下，判定为连接有充电器，并且不将保护电路120的动作模式从过电流保护模式切换为备用模式。例如，将备用阈值电压Vstb设定为(VDD-0.9)或1/2×VDD。VDD表示电源端子91的输入电压。
通过将保护电路120的动作模式从过放电保护模式迁移到备用模式，能够防止由于保护电路120的消耗电流导致过放电状态的二次电池200进一步放电。
例如，当在未连接有充电器的状态下检测出过放电时，与过放电检测基本同时地将电流检测端子95上拉到电源端子91的电源电压，保护电路120的动作模式被切换为备用模式。当在备用模式下连接充电器时，保护电路120的动作模式被切换为过放电保护模式，并通过充电器对二次电池充电。另外，在通过过放电检测电路27检测出过放电恢复电压Vrel2以上的单元电压的情况下，逻辑电路44从放电控制端子94输出使晶体管12导通的控制信号，并且，使晶体管50从导通切换为关断。也就是说，保护电路120的动作模式被切换为通常动作模式。
此外，检测出放电过电流检测信号或短路检测信号的逻辑电路44，还可以从放电控制端子94输出使晶体管12关断的低电平控制信号，并且使晶体管50关断，使晶体管53导通。通过晶体管53的导通，经由电阻52将电流检测端子95下拉(pulldown)到接地端子92的接地电压。然而，发生放电过电流或短路电流的程度的负载被连接到负载连接端子5、6，因此，电压P-被升高到负载连接端子5的电压。
并且，通过将发生放电过电流或短路电流的程度的负载从负载连接端子5、6取下等，来消除放电过电流或短路电流的流动时，通过晶体管53的导通使电压P-下降到接地端子92的接地电压。由此，逻辑电路44解除放电过电流保护动作或短路保护动作的执行。也就是说，通过设置晶体管53，能够从放电过电流保护动作或短路保护动作进行自动恢复。
上述的过充电检测电压Vdet1或过充电恢复电压Vrel1，是用于判定是否需要过充电保护动作的阈值电压的一例。过充电检测电压Vdet1或过充电恢复电压Vrel1的设定用的阈值电压数据，是被预先写入到存储器60的特性数据的一例，并通过读写控制电路80从存储器60而读出到过充电检测电路22。关于过放电检测电压Vdet2、过放电恢复电压Vrel2、放电过电流检测电压Vdet3、充电过电流检测电压Vdet4、短路检测电压Vshort、备用阈值电压Vstb的设定用的阈值电压数据，也是同样的。
因此，通过改变针对过充电检测电压Vdet1的设定用的、写入到存储器60的阈值电压数据的内容，能够将过充电检测电压Vdet1变更为与该内容对应的保护电压值。例如，过充电检测电路22或读写控制电路80具有阈值电压设定电路，该阈值电压设定电路通过根据从存储器60读出的过充电检测电压Vdet1的阈值电压数据，变更电阻23的电阻值、电阻24的电阻值、基准电压26的电压值的至少一个，来将过充电检测电压Vdet1设定为过充电检测电压Vdet1的阈值电压数据。关于过充电恢复电压Vrel1、过放电检测电压Vdet2、过放电恢复电压Vrel2、放电过电流检测电压Vdet3、充电过电流检测电压Vdet4、短路检测电压Vshort、备用阈值电压Vstb，也是同样的。
根据从存储器60读出的延迟时间数据，通过振荡器43和计数器42生成上述的过充电检测延迟时间tVdet1。过充电检测延迟时间tVdet1是从通过过充电检测电路22检测出过充电检测电压Vdet1以上的单元电压起直到执行过充电保护动作的时间。过充电检测延迟时间tVdet1的设定用的延迟时间数据是写入到存储器60的特性数据的一例，并通过读出控制电路80从存储器60读出到逻辑电路44或计数器42。关于过放电检测延迟时间tVdet2、放电过电流检测延迟时间tVdet3、充电过电流检测延迟时间tVdet4、短路检测延迟时间tshort的设定用的延迟时间数据，也是同样的。
此外，可以通过读写控制电路80从存储器60将短路检测延迟时间tshort的设定用的延迟时间数据读出到延迟电路41。
因此，通过改变针对过充电检测延迟时间tVdet1的设定用的、写入到存储器60的延迟时间数据的内容，能够将过充电检测延迟时间tVdet1变更为与该内容对应的时间。例如，逻辑电路44或计数器42具有延迟时间设定电路，该延迟时间设定电路根据从存储器60读出的过充电检测延迟时间tVdet1的延迟时间数据，变更由计数器42生成的延迟时间，由此，将过充电检测延迟时间tVdet1设定为过充电检测延迟时间tVdet1的延迟时间数据。关于过放电检测延迟时间tVdet2、放电过电流检测延迟时间tVdet3、充电过电流检测延迟时间tVdet4、短路检测延迟时间tshort，也是同样的。
计数器42例如具有串联连接了多个双稳态多谐振荡器的电路，并通过根据从存储器60读出的延迟时间数据来选择各个双稳态多谐振荡器的输出点，能够生成多个不同的延迟时间。计数器42按照来自振荡器43的时钟而动作。
此外，延迟电路41还可以具有延迟时间设定电路，该延迟时间设定电路根据从存储器60读出的短路检测延迟时间tshort的延迟时间数据，变更延迟电路41内的一次延迟电路的时间常数，由此，将短路检测延迟时间tshort设定为短路检测延迟时间tshort的延迟时间数据。
保护动作电路98可以根据从存储器60读出的选项选择数据，来进行二次电池200的保护动作。确定二次电池200的保护动作的选项功能的选项选择数据，是写入到存储器60的特性数据的一例。通过读写控制电路80从存储器60将选项选择数据读出到逻辑电路44。
因此，逻辑电路44能够根据从存储器60读出的选项选择数据的内容，决定是否选择预定的选项功能。例如，逻辑电路44能够根据从存储器60读出的选项选择数据的内容来决定使充电允否选择电路45有效或者无效。
充电允否选择电路45是选择是否允许对单元电压低于预定值的二次电池200的充电(有时被称为“0V充电”)的选项电路的一例。充电允否选择电路45通过使晶体管11关断，来禁止对二次电池200的充电；通过使晶体管11导通，来允许对二次电池200的充电。
此外，保护动作电路98的逻辑电路44可以根据从存储器60读出的选项选择数据，决定是否选择充电允否选择电路45的充电允否选择功能以外的其他选项功能。例如，逻辑电路44可以根据从存储器60读出的选项选择数据，决定使脉冲充电对应功能有效或无效。
图2是表示电池组101的一例的结构图。电池组101具备二次电池200、保护二次电池200的保护装置111。保护装置111具备晶体管11、12，以及保护电路121。关于与图1的结构和效果相同的图2的结构和效果，援用有关图1的结构和效果的上述说明。
向存储器60写入特性数据的写入用端子，可以被兼用为包含充电控制端子93、放电控制端子94、电流检测端子95的多个保护用端子中的至少一个端子。通过将写入用端子兼用为二次电池200的保护用端子，能够缩小保护电路的面积。
图2的情况下，电流检测端子95不仅能够输入与流过二次电池200的电流对应的检测电压，还能够输入特性数据信号DAT，放电控制端子94不仅能够输出禁止二次电池200放电的信号，还能够输入时钟信号CL。
电流检测端子95具有检测被输入到电流检测端子95的电压的检测部，因此，能够将该检测部的一部分转用于特性数据信号DAT的检测，并能够有效地缩小保护电路的面积。放电控制端子94是比充电控制端子93低耐压的端子，因此，即使兼用放电禁止信号的输出和时钟信号CL的输入，也能够抑制电路规模的增大。
此外，兼用于向存储器60写入特性数据的保护用端子，不限于图示的组合形态，还可以是其他组合形态。例如，还可以将特性数据信号DAT输入到充电控制端子93，并将时钟信号CL输入到电流检测端子95。
图3是表示图1的保护电路120的一例的结构图。此外，关于图3的以下说明可以被其他实施方式的保护电路(例如图2的保护电路121)援用。
保护电路120具备存储器60。存储器60具备：存储单元电路62、位于存储单元电路62周边的周边电路63。存储单元电路62具备：将从写入用端子输入的特性数据写入到存储元件的写入电路64，从存储元件读出特性数据的读出电路65。周边电路63是包含逻辑电路的电路，该逻辑电路控制写入电路64的写入动作或读出电路65的读出动作。
保护电路120除了图1所示的结构之外，还具备调整器99。调整器99是调整被输入到电源端子91的输入电压VDD而输出恒定电压VREG的电路。输入电压VDD不仅被供给到调整器99，还被供给到写入电路64和保护动作电路98。
读出电路65和周边电路63在保护电路120的通常动作电压下进行动作，因此，通过调整器99调整输入电压VDD而生成的恒定电压VREG被供给到读出电路65和周边电路63。恒定电压VREG还被供给到读写控制电路80。
另一方面，在进行特性数据的写入动作时，使存储元件分类(breakdown)而进行写入，因此，需要对写入电路64内的存储元件施加比保护电路120和存储器60的通常动作电压高的电压。因此，通过供给比由调整器99生成恒定电压VREG高的写入电压，写入电路64将从写入用端子输入的特性数据写入到存储元件。
调整器99将来自电源端子91的输入电压VDD调整为恒定电压VREG，因此，可以从电源端子91输入比保护电路120和存储器60的通常动作电压高的写入电压。即使写入电压被输入到电源端子91，调整器99也对从电源端子91输入的写入电压进行调整而输出恒定电压VREG。由此，能够将从电源端子91输入的写入电压供给到写入电路64，并能够将比从电源端子91输入的写入电压低的恒定电压VREG供给到读出电路65和周边电路63。此外，通过配置调整器99，不需要与电源端子91区别地设置输入写入电压的写入专用端子，因此，能够抑制由于端子数的增加导致的保护电路120的电路规模的扩大。
图4是表示存储器60的一例的结构图。存储器60具有：供给写入电压的多个写入电路64、供给恒定电压VREG的多个读出电路65、NOR门(或非门)73、移位寄存器66。或非门73和移位寄存器66是包含在上述周边电路63中的电路。移位寄存器66具有多个双稳态多谐振荡器(FF)74串联连接的顺序电路。图4中，利用点划线围住了一个写入电路64和一个读出电路65。
多个写入电路64分别具有与开关68、存储元件69、开关70串联连接的电路。开关68配置在写入电压的供给路径和存储元件69之间，开关70配置在移位寄存器66的双稳态多谐振荡器74的输出部和存储元件69之间。例如，开关68是P沟道MOSFET，存储元件69是OTP元件，开关70是N沟道MOSFET。
多个读出电路65分别具有检测闩锁(senselatch)电路67、开关71、恒电流源72。例如，检测闩锁电路67是双稳态多谐振荡器，开关71是N沟道MOSFET。
读写控制电路80将用于输送特性数据的特性数据信号DAT变换为特性数据内部信号DATA，并将来自外部的时钟信号CL变换为时钟内部信号CLK。此外，读写控制电路80根据特性数据信号DAT和时钟信号CL，生成指示将特性数据写入存储元件69的写信号(WRITE)。此外，读写控制电路80在输入电压VDD超过预定的启动电压时，生成指示从存储元件69读出特性数据的的读信号(READ)。
接着，参照图5说明由图4的结构进行写入动作的一例。图5是表示由图2、3、4的结构进行的写入动作的一例的时序图。
在初始状态下，READ和WRITE的电平均是低电平(READ＝WRITE＝L)。这种情况下，开关68的栅极电位A是高电平，因此开关68关断。移位寄存器66的各个双稳态多谐振荡器74的输出电位B是高电平，因此开关70关断。因此，在初始状态下，存储元件69的状态是未写入特性数据的未写入状态。
在进行写入动作时，输入电压VDD从通常的动作电压(例如3.6V)升高到写入电压(例如9V)。当输入电压VDD升高到写入电压时，通过过充电检测电路22检测过充电。由此，从充电控制端子93对晶体管11的栅极输出的控制信号，从使晶体管11导通的高电平变化为使晶体管11关断的低电平。另一方面，从放电控制端子94对晶体管12的栅极输出的控制信号保持为高电平。
当将特性数据内部信号DATA和时钟内部信号CLK从读写控制电路80输入到移位寄存器66时，各双稳态多谐振荡器74根据输入的特性数据内部信号DATA输出低电平。
在允许向存储元件69写入特性数据的允许写入期间，READ的电平是低电平(READ＝L)，WRITE的电平是高电平(WRITE＝H)，因此，开关68的栅极电位A是低电平。在允许写入期间，开关68导通，开关71关断，开关70导通。
在允许写入期间中移位寄存器66的输出电位B是低电平的情况下，向存储元件69施加写入电压，电流流过关断状态的存储元件69。由此，电子被捕获到存储元件69的浮动栅，存储元件69成为导通状态(特性数据被写入到存储元件69)。
与此相对地，在允许写入期间中移位寄存器66的输出电位B是高电平的情况下，开关68、70导通，存储元件69的漏极-源极间的电压基本为零伏特，因此，电流不流过存储元件69。也就是说，维持存储元件69的关断状态(特性数据不被写入到存储元件69)。
读写控制电路80通过将WRITE的电平切换为低电平，使开关70关断。由此，允许写入期间结束。
接着，说明由图4的结构进行读出动作的一例。
在进行读出动作时，输入电压VDD是通常的动作电压(例如3.6V)。读写控制电路80通过将READ的电平切换为高电平，使开关68的栅极电位A为低电平。也就是说，在从存储元件69读出特性数据的期间中，开关68导通，开关71导通，开关70关断。
在读出期间中，未将特性数据写入到存储元件69的情况下，检测闩锁电路67将低电平的存储器输出电位D闩锁。在读出期间中将特性数据写入到存储元件69的情况下，检测闩锁电路67将高电平的存储器输出电位D闩锁。
读写控制电路80通过将READ的电平切换为低电平，将栅极电位A切换为高电平，并使开关68关断。由此，结束读出期间。
如图1、2、4所示，存储器60可以具有写入防止电路61，该写入防止电路61防止在写入特性数据之后进行写入。通过基于写入防止电路61的写入防止动作，能够防止在存储器60中存储的特性数据的改写。此外，在向全部存储元件69中的一部分存储元件69中写入特性数据，且不向其余存储元件69中写入特性数据的情况下，能够防止向未写入特性数据的其余存储元件69中进行写入。
例如，如图4所示，写入防止电路61具有与写入电路64和读出电路65相同的电路结构，并具有保护位77。根据来自读写控制电路80的WRITE，在向存储元件69写入特性数据的最后，向保护位77中写入数据。写入防止电路61在向保护位77中写入数据之后，对读写控制电路80输出使不能向存储元件69写入特性数据的锁写信号。读写控制电路80在被输入锁写信号时，例如将WRITE的电平固定在低电平。由此，使得不能向存储元件69写入特性数据。读写控制电路80可以在被输入锁写信号时，将WRITE的电平固定在低电平，并且使包含特性数据信号DAT和时钟信号CL的至少一方的写入信号无效化。
图6是表示读写控制电路80的一例的结构图。从写入防止电路61的检测闩锁电路67的输出点C(参照图4)输出锁写信号(WRLOCK)。可写信号(WRENABLE)在输入电压VDD是通常的动作电压时成为低电平，在输入电压VDD是写入电压时成为高电平。
读写控制电路80具有被输入特性数据信号DAT的比较器81、被输入时钟信号CL的比较器82。此外，读写控制电路80具有读写逻辑电路，该读写逻辑电路根据特性数据信号DAT、时钟信号CL、锁写信号WRLOCK和可写信号WRENABLE，生成特性数据内部信号DAT、时钟内部信号CLK和写信号WRITE。该读写逻辑电路例如具有逆变器83、84、87、88，NAND门85、86、89，以及双稳态多谐振荡器90。
在输入电压VDD等于写入电压且数据未被写入到保护位77中的情况下，WRLOCK的电平由于输出点C的低电平而成为低电平，WRENABLE的电平成为高电平。这种情况下，由于通过逆变器84和NAND门89向双稳态多谐振荡器90的重置端子R输入低电平信号，因此，双稳态多谐振荡器90进行动作。如上述，根据特性数据信号DAT和时钟信号CL的组合来输出高电平的WRITE。由此，能够向存储元件69写入。
另一方面，在输入电压VDD等于写入电压且数据被写入到保护位77中的情况下，WRLOCK的电平由于输出点C的高电平而成为高电平，WRENABLE的电平成为高电平。这种情况下，由于通过逆变器84和NAND门89向双稳态多谐振荡器90的重置端子R输入高电平信号，因此，双稳态多谐振荡器90不动作。也就是说，从双稳态多谐振荡器90的Q端子输出的WRITE被固定于低电平。此外，由于向NAND门85、86输入低电平信号，因此，从逆变器87输出的特性数据内部信号DATA和从逆变器88输出的时钟内部信号CLK也以低电平固定。因此，从双稳态多谐振荡器90的Q端子输出的WRITE被固定于低电平。由此，禁止向存储元件69的写入。
以上，通过实施方式说明了电池保护电路和电池保护装置以及电池组，然而，本发明并不限于上述实施方式。与其他实施方式的一部分或全部的组合、替换等各种变形以及改进，均能够包含在本发明的范围内。
例如，电池保护电路或电池保护装置也可以在除了电池组以外的其他使用形态下使用。例如，电池保护电路或电池保护装置也可以不内置于电池组内，而安装于对象产品中。
此外，用于将特性数据写入存储器中的写入方式不限于上述这样的二线式，也可以是二线式以外(例如，一线式或三线式)的方式。因此，兼用于特性数据的写入的保护用端子的个数不限于2个，也可以是一个或3个。

Claims (19)

1.一种电池保护电路，其不具备CPU，对二次电池进行保护，
所述电池保护电路的特征在于，
具备：
非易失性存储器，其能够写入用于确定所述电池保护电路的保护特性的特性数据；以及
保护动作电路，其根据从所述非易失性存储器读出的所述特性数据，进行所述二次电池的保护动作。
2.根据权利要求1所述的电池保护电路，其特征在于，
具备：
电源端子；以及
调整器，其对被输入到所述电源端子的输入电压进行调整而输出恒定电压。
3.根据权利要求2所述的电池保护电路，其特征在于，
所述非易失性存储器具备：
写入电路，其将所述特性数据写入到存储元件；以及
读出电路，其从存储元件读出所述特性数据。
4.根据权利要求2或3所述的电池保护电路，其特征在于，
所述调整器对被输入到所述电源端子的所述写入电压进行调整而输出所述恒定电压。
5.根据权利要求2或3所述的电池保护电路，其特征在于，
具备：读写控制电路，其被供给所述恒定电压，并对所述特性数据的读写进行控制。
6.根据权利要求1至3中任一项所述的电池保护电路，其特征在于，
具备：
充电控制端子，其输出用于禁止所述二次电池的充电的信号；
放电控制端子，其输出用于禁止所述二次电池的放电的信号；
电流检测端子，其输入与流过所述二次电池的电流对应的检测电压，
其中，从所述充电控制端子、所述放电控制端子和所述电流检测端子中的至少一个端子输入的所述特性数据被写入到所述非易失性存储器中。
7.根据权利要求1至3中任一项所述的电池保护电路，其特征在于，
所述非易失性存储器具有：写入防止电路，其防止在所述特性数据的写入后进行写入。
8.根据权利要求1至3中任一项所述的电池保护电路，其特征在于，
所述特性数据包含以下数据中的至少一种以上的数据：
阈值电压数据，其确定用于判定是否需要所述保护动作的阈值电压；
延迟时间数据，其确定从检测所述阈值电压起直到执行所述保护动作为止的延迟时间；以及
选项选择数据，其确定所述保护动作的选项功能。
9.根据权利要求1至3中任一项所述的电池保护电路，其特征在于，其不具有所述二次电池的余量检测功能。
10.一种电池保护装置，其具备：
权利要求1至9中任一项所述的电池保护电路；
能够切断所述二次电池的充电路径的充电路径切断部；以及
能够切断所述二次电池的放电路径的放电路径切断部。
11.一种电池组，其具备：权利要求10所述的电池保护装置以及所述二次电池。
12.一种电池保护IC，其不具备CPU，对二次电池进行保护，
所述电池保护IC的特征在于，具备：
非易失性存储器，其能够写入用于确定所述电池保护IC的保护特性的特性数据；以及
保护动作电路，其根据从所述非易失性存储器读出的所述特性数据，进行所述二次电池的保护动作。
13.根据权利要求12所述的电池保护IC，其特征在于，
具备：
电源端子；以及
调整器，其对被输入到所述电源端子的输入电压进行调整而输出恒定电压。
14.根据权利要求13所述的电池保护IC，其特征在于，
所述非易失性存储器具备：
写入电路，其将所述特性数据写入到存储元件；以及
读出电路，其从存储元件读出所述特性数据。
15.根据权利要求13或14所述的电池保护IC，其特征在于，
所述调整器对被输入到所述电源端子的所述写入电压进行调整而输出所述恒定电压。
16.根据权利要求13或14所述的电池保护IC，其特征在于，
具备：读写控制电路，其被供给所述恒定电压，并对所述特性数据的读写进行控制。
17.根据权利要求12至14中任一项所述的电池保护IC，其特征在于，
具备：
充电控制端子，其输出用于禁止所述二次电池的充电的信号；
放电控制端子，其输出用于禁止所述二次电池的放电的信号；
电流检测端子，其被输入与流过所述二次电池的电流对应的检测电压，
其中，从所述充电控制端子、所述放电控制端子和所述电流检测端子中的至少一个端子输入的所述特性数据被写入到所述非易失性存储器中。
18.根据权利要求12至14中任一项所述的电池保护IC，其特征在于，
在封装后，所述特性数据被写入到所述非易失性存储器，能够抑制因封装而产生的保护特性的变动。
19.根据权利要求12至14中任一项所述的电池保护IC，其特征在于，
在基板安装后，所述特性数据被写入到所述非易失性存储器，能够抑制因基板安装而产生的保护特性的变动。
CN201510640904.5A 2014-10-22 2015-09-30 电池保护电路、电池保护装置、电池组以及电池保护ic Active CN105552852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014215109A JP5888387B1 (ja) 2014-10-22 2014-10-22 電池保護回路及び電池保護装置、並びに電池パック
JP2014-215109 2014-10-22

Publications (2)

Publication Number Publication Date
CN105552852A true CN105552852A (zh) 2016-05-04
CN105552852B CN105552852B (zh) 2019-04-19

Family

ID=55530458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510640904.5A Active CN105552852B (zh) 2014-10-22 2015-09-30 电池保护电路、电池保护装置、电池组以及电池保护ic

Country Status (4)

Country Link
US (1) US10355499B2 (zh)
JP (1) JP5888387B1 (zh)
KR (1) KR101987316B1 (zh)
CN (1) CN105552852B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994626A (zh) * 2016-10-26 2018-05-04 株式会社牧田 电池组以及充电系统
CN112540663A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 存储系统及保护方法
US11923707B2 (en) 2018-11-16 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Battery protection circuit, power storage device, and electric device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013031394A1 (ja) * 2011-09-02 2013-03-07 日本電気株式会社 電池制御システム、電池制御装置、電池制御方法、および記録媒体
JP6392593B2 (ja) * 2014-09-04 2018-09-19 ローム株式会社 保護スイッチ回路、充電回路、電子機器
JP5850197B1 (ja) * 2015-06-17 2016-02-03 ミツミ電機株式会社 電池保護集積回路及び回路特性設定方法
TWI584290B (zh) * 2016-02-04 2017-05-21 新唐科技股份有限公司 非依電性記憶體裝置及其操作方法
JP6390683B2 (ja) * 2016-09-28 2018-09-19 ミツミ電機株式会社 半導体集積回路
JP6966864B2 (ja) * 2017-04-20 2021-11-17 エイブリック株式会社 バッテリ装置
US20220190398A1 (en) 2019-03-26 2022-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, battery pack, and electronic device
KR20220007988A (ko) * 2020-07-13 2022-01-20 에스케이하이닉스 주식회사 신뢰성 확보를 위한 메모리 시스템
WO2023054907A1 (ko) * 2021-09-30 2023-04-06 주식회사 엘지에너지솔루션 배터리 보호 방법 및 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208117B1 (en) * 1999-07-30 2001-03-27 Fujitsu Limited Battery pack and electronic apparatus using the same
US6316915B1 (en) * 1999-11-02 2001-11-13 Ricoh Company, Ltd. Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit
US20020045952A1 (en) * 2000-10-12 2002-04-18 Blemel Kenneth G. High performance hybrid micro-computer
US20020089318A1 (en) * 2001-01-05 2002-07-11 Dallas Semiconductor Corporation System and method for performing power control using battery safety protection
US20090073740A1 (en) * 2006-07-21 2009-03-19 Genusion, Inc. Nonvolatile semiconductor memory device
CN101465539A (zh) * 2007-12-21 2009-06-24 三美电机株式会社 电池组
US20100327841A1 (en) * 2009-06-29 2010-12-30 Renesas Electronics Corporation Semiconductor integrated circuit device
US20120170157A1 (en) * 2010-12-22 2012-07-05 Atmel Corporation Battery management and protection
US20130257379A1 (en) * 2012-03-30 2013-10-03 Renesas Electronics Corporation Semiconductor device for battery control and battery pack

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
US4972375A (en) * 1988-08-30 1990-11-20 Fujitsu Limited Programmable semiconductor memory circuit
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
US5282174A (en) * 1992-01-31 1994-01-25 At&T Bell Laboratories Dual-port memory with read and read/write ports
JP3291530B2 (ja) * 1992-09-17 2002-06-10 ソニー株式会社 バッテリー保護回路
US5381369A (en) * 1993-02-05 1995-01-10 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device using a command control system
JPH08335357A (ja) * 1995-06-08 1996-12-17 Fujitsu Ltd 記憶装置
KR100244864B1 (ko) * 1996-03-18 2000-03-02 니시무로 타이죠 불휘발성 반도체 기억 장치
JPH09311812A (ja) * 1996-05-24 1997-12-02 Oki Electric Ind Co Ltd マイクロコンピュータ
US6335195B1 (en) * 1997-01-28 2002-01-01 Maret Corporation Method for promoting hematopoietic and mesenchymal cell proliferation and differentiation
US20020004595A1 (en) * 1997-12-08 2002-01-10 Smithkline Beecham Corporation Process for preparing potassium clavulanate
JP2000276461A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd マイクロコンピュータ
US6377502B1 (en) * 1999-05-10 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device that enables simultaneous read and write/erase operation
JP2002133876A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体記憶装置
JP3940570B2 (ja) * 2001-07-06 2007-07-04 株式会社東芝 半導体記憶装置
US6983428B2 (en) * 2002-09-24 2006-01-03 Sandisk Corporation Highly compact non-volatile memory and method thereof
US6891753B2 (en) * 2002-09-24 2005-05-10 Sandisk Corporation Highly compact non-volatile memory and method therefor with internal serial buses
JP2005141811A (ja) * 2003-11-05 2005-06-02 Renesas Technology Corp 不揮発性メモリ
US7759902B2 (en) * 2005-01-19 2010-07-20 Atmel Corporation Single chip microcontroller including battery management and protection
JP5020546B2 (ja) * 2006-06-01 2012-09-05 株式会社リコー 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器、携帯ゲーム機
SA07280459B1 (ar) * 2006-08-25 2011-07-20 بيورديو فارما إل. بي. أشكال جرعة صيدلانية للتناول عن طريق الفم مقاومة للعبث تشتمل على مسكن شبه أفيوني
US7523373B2 (en) * 2006-08-30 2009-04-21 Freescale Semiconductor, Inc. Minimum memory operating voltage technique
JP2008295172A (ja) * 2007-05-23 2008-12-04 Canon Inc バッテリーパック、充電装置、及び電子機器
KR101691051B1 (ko) * 2009-01-14 2016-12-29 미쓰미덴기가부시기가이샤 보호감시 회로 및 전지팩
JP5564955B2 (ja) * 2009-01-14 2014-08-06 ミツミ電機株式会社 保護監視回路、電池パック、二次電池監視回路、及び保護回路
JP2011153952A (ja) * 2010-01-28 2011-08-11 Mitsumi Electric Co Ltd 監視機能付き保護モジュール
BR112012027017B1 (pt) * 2010-04-23 2020-02-27 Tecnomatic S.P.A Dispositivo para entrelaçar simultaneamente uma pluralidade de barras condutoras na fabricação de um estator ou rotor bobinado de uma máquina elétrica, um conjunto extrator adequado para cooperar com o referido dispositivo de entrelaçamento e aparelhagem de fabricação de estator ou rotor compacto usando tal dispositivo e tal conjunto
JP2011239652A (ja) 2010-05-13 2011-11-24 Mitsumi Electric Co Ltd 電池保護装置及び電池保護用集積回路
JP5527249B2 (ja) * 2011-02-18 2014-06-18 ミツミ電機株式会社 複合デバイスシステム
US9577446B2 (en) * 2012-12-13 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Power storage system and power storage device storing data for the identifying power storage device
KR20140126139A (ko) * 2013-04-22 2014-10-30 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208117B1 (en) * 1999-07-30 2001-03-27 Fujitsu Limited Battery pack and electronic apparatus using the same
US6316915B1 (en) * 1999-11-02 2001-11-13 Ricoh Company, Ltd. Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit
US20020045952A1 (en) * 2000-10-12 2002-04-18 Blemel Kenneth G. High performance hybrid micro-computer
US20020089318A1 (en) * 2001-01-05 2002-07-11 Dallas Semiconductor Corporation System and method for performing power control using battery safety protection
US20090073740A1 (en) * 2006-07-21 2009-03-19 Genusion, Inc. Nonvolatile semiconductor memory device
CN101465539A (zh) * 2007-12-21 2009-06-24 三美电机株式会社 电池组
US20100327841A1 (en) * 2009-06-29 2010-12-30 Renesas Electronics Corporation Semiconductor integrated circuit device
US20120170157A1 (en) * 2010-12-22 2012-07-05 Atmel Corporation Battery management and protection
US20130257379A1 (en) * 2012-03-30 2013-10-03 Renesas Electronics Corporation Semiconductor device for battery control and battery pack

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107994626A (zh) * 2016-10-26 2018-05-04 株式会社牧田 电池组以及充电系统
CN107994626B (zh) * 2016-10-26 2022-08-09 株式会社牧田 电池组以及充电系统
US11923707B2 (en) 2018-11-16 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Battery protection circuit, power storage device, and electric device
CN112540663A (zh) * 2019-09-20 2021-03-23 铠侠股份有限公司 存储系统及保护方法
CN112540663B (zh) * 2019-09-20 2024-03-15 铠侠股份有限公司 存储系统及存储系统的保护方法

Also Published As

Publication number Publication date
JP2016082832A (ja) 2016-05-16
KR101987316B1 (ko) 2019-06-10
KR20160047382A (ko) 2016-05-02
CN105552852B (zh) 2019-04-19
US20160118821A1 (en) 2016-04-28
US10355499B2 (en) 2019-07-16
JP5888387B1 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
CN105552852A (zh) 电池保护电路、电池保护装置、电池组以及电池保护ic
CN105743157B (zh) 二次电池保护电路及装置、电池组及数据写入方法
CN102282739B (zh) 保护监视电路、电池组、二次电池监视电路以及保护电路
JP5850197B1 (ja) 電池保護集積回路及び回路特性設定方法
CN102282740B (zh) 保护监视电路以及电池组
CN106257783B (zh) 过电流检测电压修正方法以及电池保护集成电路
US4962484A (en) Non-volatile memory device
US7187600B2 (en) Method and apparatus for protecting an integrated circuit from erroneous operation
CN109904536B (zh) 二次电池保护集成电路、二次电池保护装置以及电池包
US7660169B2 (en) Device and method for non-volatile storage of a status value
CN106877425A (zh) 阻断来自电池负载的充电电压的负载侧方法
JP6492740B2 (ja) 電池保護回路、電池保護装置及び電池パック
CN105373204A (zh) 电子装置
US8975873B2 (en) Composite device system
JP2016086640A (ja) 電池保護回路、電池保護装置、電池パック及び電池保護ｉｃ
KR102240177B1 (ko) 전지 보호 회로, 전지 보호 장치 및 전지팩 및 전지 보호 방법
JP2017011982A (ja) 電池保護集積回路及び回路特性設定方法
US9946597B2 (en) Protecting embedded nonvolatile memory from interference
JP2009134787A (ja) Ｎａｎｄ型フラッシュメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant