JP6392593B2

JP6392593B2 - 保護スイッチ回路、充電回路、電子機器

Info

Publication number: JP6392593B2
Application number: JP2014180392A
Authority: JP
Inventors: 勇作吉松
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2014-09-04
Filing date: 2014-09-04
Publication date: 2018-09-19
Anticipated expiration: 2034-09-04
Also published as: JP2016054453A; US9941716B2; US20160072322A1

Description

本発明は、保護スイッチ回路に関する。

ある端子（入力端子）に直流電圧が供給されているとき、直流電圧の電圧レベルに応じて、入力端子と別の端子（出力端子）の間の電気的な導通、遮断を切りかえたい場合がある。かかる用途に、保護スイッチ回路が用いられる。図１は、本発明者が検討した保護スイッチ回路の回路図である。

保護スイッチ回路１００ｒは、入力（ＩＮ）端子、出力（ＯＵＴ）端子を有する。保護スイッチ回路１００ｒは、ＩＮ端子に入力される入力電圧Ｖ_ＩＮが所定の電圧範囲に含まれているとき、ＩＮ−ＯＵＴ端子間が導通する。保護スイッチ回路１００ｒは、スイッチ１０２、ゲートコントローラ１０４、過電圧保護回路１１０ａ、低電圧ロックアウト回路１１０ｂ、を備える。

スイッチ１０２は、ＩＮ端子とＯＵＴ端子の間に設けられる。過電圧保護回路１１０ａは、入力電圧Ｖ_ＩＮを、電圧範囲の上限に対応する過電圧保護用のしきい値Ｖ_ＯＶＰと比較する。低電圧ロックアウト回路１１０ｂは、入力電圧Ｖ_ＩＮを、電圧範囲の下限に対応する低電圧ロックアウト用のしきい値Ｖ_ＵＶＬＯと比較する。ゲートコントローラ１０４は、過電圧保護回路１１０ａ、低電圧ロックアウト回路１１０ｂの出力にもとづき、Ｖ_ＵＶＬＯ＜Ｖ_ＩＮ＜Ｖ_ＯＶＰのときスイッチ１０２をオンし、Ｖ_ＩＮ＜Ｖ_ＵＶＬＯまたはＶ_ＯＶＰ＜Ｖ_ＩＮのときスイッチ１０２をオフする。

特開２０１４−１０８０１７号公報

図１の保護スイッチ回路１００ｒにおいて、しきい値Ｖ_ＵＶＬＯ，Ｖ_ＯＶＰを調節したい場合がある。保護スイッチ回路１００ｒに、入力電圧Ｖ_ＩＮとは別に電源電圧が常時供給されるシステムでは、保護スイッチ回路１００ｒにしきい値Ｖ_ＵＶＬＯ，Ｖ_ＯＶＰの設定データを格納するレジスタを内蔵し、外部のプロセッサから設定データを書き込むようにすることで、しきい値Ｖ_ＵＶＬＯ，Ｖ_ＯＶＰを調節することができる。

ところが、入力電圧Ｖ_ＩＮが保護スイッチ回路１００ｒの電源電圧として使用されるシステムでは、入力電圧Ｖ_ＩＮが供給されない状態では、レジスタを読み書きすることができない。こうしたシステムにおいては、ハードウェア加工によりしきい値Ｖ_ＵＶＬＯ，Ｖ_ＯＶＰを調節する方法が採られる。ハードウェア加工としては、レーザカットによるヒューズトリミングや、電流によるアルミニウム配線の溶断によるザッピングなどが例示される。

ハードウェア加工は、保護スイッチ回路１００ｒの製造コストが高くなる要因となる。また、ハードウェア加工は、製造工程においてのみ可能であり、保護スイッチ回路１００ｒのユーザ、言い換えれば、保護スイッチ回路１００ｒを搭載するセット機器の製造者は、しきい値を調節できない。

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ハードウェア加工によらずにしきい値を調節可能な保護スイッチ回路の提供にある。

本発明のある態様は、保護スイッチ回路に関する。保護スイッチ回路は、直流の入力電圧を受ける入力端子と、出力端子と、入力端子と出力端子の間に設けられたスイッチと、入力電圧をＮ個（Ｎは自然数）のしきい値電圧と比較する判定回路と、判定回路の比較結果にもとづいてスイッチを制御するゲートコントローラと、を備える。判定回路は、Ｎ個のしきい値電圧それぞれを指示するＮ個の設定データがソフトウェア制御により書き込み可能なＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）と、入力電圧を、ＯＴＰＲＯＭに書き込まれたＮ個の設定データに応じたＮ個のしきい値電圧それぞれと比較する比較回路と、を含む。

この態様によると、ソフトウェア制御によりしきい値電圧を設定できるため、ハードウェア加工が不要となり、コストを下げることができる。また出荷前における製造者（チップベンダー）による設定に加えて、出荷後におけるユーザによる設定も可能となる。

ＯＴＰＲＯＭには、スイッチをオンすべき正常電圧範囲の上限および下限に対応する第１しきい値電圧と第２しきい値電圧の設定データが書き込み可能であってもよい。比較回路は、入力電圧を、第１しきい値電圧および第２しきい値電圧それぞれと比較可能に構成されてもよい。

比較回路は、Ｎ個の設定データに対応づけられるＮ個の分圧回路であって、それぞれが、入力電圧を対応する設定データに応じた分圧比にて分圧するＮ個の分圧回路と、Ｎ個の設定データに対応づけられるＮ個のコンパレータであって、それぞれが対応する分圧回路の出力電圧を、所定の基準電圧と比較するコンパレータと、を含んでもよい。

分圧回路は、入力端子と接地ラインの間に直列に接続された複数の抵抗と、複数の抵抗と並列に設けられた複数のバイパススイッチと、を含んでもよい。対応する設定データに応じて複数のバイパススイッチのオン、オフが設定されてもよい。

保護スイッチ回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は電子機器に関する。電子機器は、上述のいずれかの保護スイッチ回路を備える。

本発明の別の態様は、外部ＤＣ電源により二次電池を充電するとともに、負荷に電力を供給する充電回路に関する。充電回路は、ＤＣ電源からのＤＣ電圧を受けるＤＣ入力端子と、二次電池が着脱可能に接続される電池端子と、負荷が接続されるシステム端子と、システム端子と電池端子の間に設けられた充電用トランジスタと、充電用トランジスタのゲート電圧を制御する充電コントローラと、ＤＣ入力端子とシステム端子の間に設けられたスイッチと、ＤＣ入力端子の入力電圧をＮ個（Ｎは自然数）のしきい値電圧と比較する判定回路と、判定回路の比較結果にもとづいてスイッチを制御するゲートコントローラと、を備える。判定回路は、Ｎ個のしきい値電圧それぞれを指示するＮ個の設定データがソフトウェア制御により書き込み可能なＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）と、入力電圧を、ＯＴＰＲＯＭに書き込まれたＮ個の設定データに応じたＮ個のしきい値電圧それぞれと比較する比較回路と、を含む。

スイッチは、トランジスタを含んでもよい。ゲートコントローラは、システム端子の電圧が所定の目標電圧に近づくように、トランジスタのゲート電圧を調節可能に構成されてもよい。

ＯＴＰＲＯＭは、目標電圧の設定データがソフトウェア制御により書き込み可能であってもよい。

ゲートコントローラは、トランジスタに流れる電流が過電流しきい値を超えないように、トランジスタのゲート電圧を調節可能に構成されてもよい。

ＯＴＰＲＯＭは、過電流しきい値の設定データがソフトウェア制御により書き込み可能であってもよい。

ＯＴＰＲＯＭは、入力電圧がパワーオンリセット用のしきい値電圧より低くなると、ＯＴＰＲＯＭのメモリセルをリセットするパワーオンリセット回路を含んでもよい。

充電回路は、ひとつの半導体基板に一体集積化されてもよい。

本発明の別の態様は電子機器に関する。電子機器は、二次電池と、二次電池を充電する上述のいずれかの充電回路と、を備える。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ハードウェア加工によらずにしきい値を調節できる。

本発明者が検討した保護スイッチ回路の回路図である。実施の形態に係るスイッチ回路の回路図である。判定回路の具体的な構成例を示す回路図である。第１変形例に係る比較回路の回路図である。電子機器の回路図である。保護スイッチ回路を備える充電回路の回路図である。図６の充電回路を備える電子機器の斜視図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る保護スイッチ回路１００の回路図である。保護スイッチ回路１００は、入力（ＩＮ）端子、出力（ＯＵＴ）端子を有し、ＩＮ端子の入力電圧Ｖ_ＩＮに応じて、ＩＮ−ＯＵＴ端子間の導通、遮断が切りかえ可能に構成される。すなわち、入力電圧Ｖ_ＩＮが所定の正常電圧範囲に含まれるときには導通（オン）し、正常電圧範囲から逸脱すると遮断（オフ）されて保護スイッチ回路１００の内部の回路素子や、ＯＵＴ端子に接続される負荷を保護する。

保護スイッチ回路１００は、スイッチ１０２、ゲートコントローラ１０４、判定回路１１０を備え、ひとつの半導体基板に集積化される。スイッチ１０２は、ＩＮ端子とＯＵＴ端子の間に設けられる。たとえばスイッチ１０２は、逆直列接続された２個のＮチャンネルＭＯＳＦＥＴを含む双方向スイッチであってもよい。これにより、ＯＵＴ端子からＩＮ端子への逆流が阻止される。またＮチャンネルＭＯＳＦＥＴを用いることで、そのゲート電圧が接地電圧であるときにノーマリオフとすることができ、安全性を高めることができる。

判定回路１１０は、ＩＮ端子の入力電圧Ｖ_ＩＮをＮ個（Ｎは自然数）のしきい値電圧それぞれと比較し、比較結果に応じた検出信号Ｓ１を生成する。たとえば判定回路１１０は、入力電圧Ｖ_ＩＮが正常電圧範囲に含まれるか否かを判定し、正常電圧範囲に含まれるとき、判定回路１１０は、検出信号Ｓ１をアサート（たとえばハイレベル）する。本実施の形態ではＮ＝２であり、判定回路１１０は、入力電圧Ｖ_ＩＮを、正常電圧範囲の上限電圧（過電圧保護用のしきい値電圧）Ｖ_ＯＶＰ、正常電圧範囲の下限電圧（低電圧ロックアウト用のしきい値電圧）Ｖ_ＵＶＬＯそれぞれと比較するウィンドウコンパレータの機能を有する。

ゲートコントローラ１０４は、判定回路１１０の比較結果、すなわち検出信号Ｓ１にもとづいてスイッチ１０２を制御する。具体的には、検出信号Ｓ１がアサートされるとき、スイッチ１０２をオンし、ネゲートされるときスイッチ１０２をオフする。スイッチ１０２をオンするためには、そのゲートに、Ｖ_ＩＮ＋Ｖ_ＴＨＮより高いゲート電圧Ｖ_Ｇを印加する必要がある。Ｖ_ＴＨＮは、ＮチャンネルＭＯＳＦＥＴのゲートソース間しきい値電圧である。ゲートコントローラ１０４は、入力電圧Ｖ_ＩＮよりも高い電圧Ｖ_Ｇを生成するために、入力電圧Ｖ_ＩＮを昇圧するチャージポンプ回路を含んでもよい。

なお、保護スイッチ回路１００はＩＮ端子の入力電圧Ｖ_ＩＮを電源電圧として動作するものである。したがって、判定回路１１０、ゲートコントローラ１０４は、ＩＮ端子に入力電圧Ｖ_ＩＮが供給されると直ちに動作可能となり、入力電圧Ｖ_ＩＮのレベル判定および判定結果にもとづくスイッチ１０２をオン、オフ制御を行う必要がある。

判定回路１１０は、ＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）１１２および比較回路１１４を含む。
ＯＴＰＲＯＭ１１２には、Ｎ個のしきい値電圧Ｖ_ＴＨ１〜Ｖ_ＴＨＮそれぞれを指示するＮ個の設定データＤ１〜ＤＮがソフトウェア制御により書き込み可能である。本実施の形態ではＮ＝２であり、Ｖ_ＴＨ１、Ｖ_ＴＨ２はそれぞれ、Ｖ_ＯＶＰ，Ｖ_ＵＶＬＯそれぞれに対応する。

図３は、判定回路１１０の具体的な構成例を示す回路図である。ＯＴＰＲＯＭ１１２は、複数のメモリセル１２０、複数のリードバッファ１２２、メモリコントローラ１２４、パワーオンリセット（ＰＯＲ）回路１２６を備える。図３には、設定データＤ１に対応に対応する構成のみが示されており、実際には、設定データＤ２に対応する同様の構成が設けられる。

メモリセル１２０は、しきい値電圧Ｖ_ＯＶＰの設定データＤ１を構成するバイナリデータを格納する。メモリセル１２０の書き込みは、１回のみ可能であり、電源端子ＰＯＷに書き込み用の電源電圧を供給した状態で、メモリコントローラ１２４が、複数のメモリセル１２０それぞれに格納すべき値（１／０）を与えることにより、設定データＤ１が書き込まれる。ＯＴＰＲＯＭ１１２に対するデータ書き込みについては、公知技術を利用すればよい。

比較回路１１４は、Ｎ個の設定データに対応づけられるＮ個の分圧回路１１６と、Ｎ個の設定データに対応づけられるＮ個のコンパレータ１１８を含む。図３には、設定データＤ１に対応する１組の分圧回路１１６とコンパレータ１１８のみが示される。

分圧回路１１６は、入力電圧Ｖ_ＩＮを対応する設定データＤ１に応じた分圧比にて分圧する。コンパレータ１１８は、対応する分圧回路１１６の出力電圧を、所定の基準電圧Ｖ_ＲＥＦと比較する。

ｉ番目の設定データＤｉに関して、それに対応する分圧比がα_ｉ（＜１）であるとき、コンパレータ１１８は、Ｖ_ＩＮ×α_ｉをＶ_ＲＥＦを比較する。これは、入力電圧Ｖ_ＩＮを、Ｖ_ＲＥＦ／α_ｉなるしきい値電圧Ｖ_ＴＨｉと比較することと等価である。

分圧回路１１６は、ＩＮ端子と接地ライン１１９の間に直列に接続された複数ｍ個の抵抗Ｒ１＿１〜Ｒ１＿ｍと、複数の抵抗Ｒ１＿１〜Ｒ１＿ｍと並列に設けられた複数のバイパススイッチＭ１＿１〜Ｍ１＿ｍと、を含む。
複数のバイパススイッチＭ１＿１〜Ｍ１＿ｍのオン、オフは、ＯＴＰＲＯＭ１１２に書き込まれた設定データに応じて設定される。

パワーオンリセット回路１２６は、入力電圧Ｖ_ＩＮをパワーオンリセット用のしきい値電圧Ｖ_ＰＯＲと比較し、Ｖ_ＩＮ＜Ｖ_ＰＯＲを検出すると、パワーオンリセット（ＰＯＲ）信号をアサートする。ＰＯＲ信号がアサートされると、メモリコントローラ１２４は、ＯＴＰＲＯＭ１１２のメモリセル１２０をリセットし、その後、たとえば入力電圧Ｖ_ＩＮがしきい値電圧Ｖ_ＰＯＲを超えると、あるいはある時間が経過すると、リセットを解除して、プログラムされた値を読み出し可能な状態とする。メモリセル１２０が読み出し可能となると、バイパススイッチＭ１＿１〜Ｍ１＿ｍのオン、オフが設定データに応じてセットされる。

以上が保護スイッチ回路１００の構成である。続いてその使用について説明する。

（第１の使用形態）
ある使用形態では、ＯＴＰＲＯＭ１１２へのＮ個のしきい値電圧Ｖ_ＴＨの設定データＤ１〜ＤＮの書き込みは、保護スイッチ回路１００の製造者（チップベンダー）が出荷前の製造工程において行う。設定データＤ１〜ＤＮは、半導体プロセスばらつきに起因するしきい値電圧の変動をキャンセルするように定めることができる。あるいは、保護スイッチ回路１００の供給先のメーカーからの要望にもとづいて、設定データＤ１〜ＤＮを定めることができる。

保護スイッチ回路１００によれば、従来のハードウェア加工が不要となり、製造コストを下げることが可能となる。
またハードウェア加工によらず、ソフトウェア制御により、しきい値電圧Ｖ_ＴＨを設定、調整できることから、第１の使用形態のみでなく、第２の使用形態も可能となる。

（第２の使用形態）
ある使用形態では、ＯＴＰＲＯＭ１１２へのＮ個のしきい値電圧Ｖ_ＴＨの設定データＤ１〜ＤＮの書き込みは、保護スイッチ回路１００の出荷後に、保護スイッチ回路１００の供給先（購入者、ユーザ）が行う。この場合、設定データＤ１〜ＤＮは、ユーザが保護スイッチ回路１００を使用するプラットフォーム、用途に応じて自由に定めることができる。

このように保護スイッチ回路１００は、第１の使用形態に加えて、従来提供できなかった第２の使用形態を提供するものであり、保護スイッチ回路１００の購入者（ユーザ）からみた保護スイッチ回路１００の商品価値を高めることができる。

続いて保護スイッチ回路１００の変形例を説明する。

（第１変形例）
図４は、第１変形例に係る比較回路１１４＿ｉの回路図である。比較回路１１４＿ｉは、入力電圧Ｖ_ＩＮをｉ番目（１≦ｉ≦Ｎ）のしきい値電圧Ｖ_ＴＨｉと比較する。比較回路１１４＿ｉは、コンパレータ１１８、可変電圧源１３０、分圧回路１３２を含む。分圧回路１３２は、入力電圧Ｖ_ＩＮを所定の分圧比β（＜１）で分圧する。可変電圧源１３０は、ＯＴＰＲＯＭ１１２に書き込まれた対応する設定データＤｉに応じた電圧Ｖｉを生成する。コンパレータ１１８は、分圧回路１３２の出力電圧β×Ｖ_ＩＮを、電圧Ｖｉと比較する。β×Ｖ_ＩＮをＶｉと比較することは、Ｖ_ＩＮをＶｉ／βと比較することと等価である。つまり比較回路１１４＿ｉによれば、入力電圧Ｖ_ＩＮを、Ｖｉ／βなるしきい値電圧Ｖ_ＴＨｉと比較でき、ＯＴＰＲＯＭ１１２に書き込んだ設定データＤｉに応じてしきい値電圧Ｖ_ＴＨｉを調節できる。

（第２変形例）
スイッチ１０２は、ＮチャンネルＭＯＳＦＥＴに代えて、ＰチャンネルＭＯＳＦＥＴで構成してもよい。

（用途）
続いて実施の形態に係る保護スイッチ回路の用途を説明する。保護スイッチ回路１００は、二次電池を充電する充電回路とともに、電子機器に搭載される。

図５は、電子機器１の回路図である。電子機器１は、保護スイッチ回路１００、充電回路１０、二次電池２０、電源回路２２、ＣＰＵ２４および複数の周辺回路２６を備える。二次電池２０は、リチウムイオン電池やニッケル水素電池などであり、電池電圧Ｖ_ＢＡＴを出力する。

複数の周辺回路２６は、メモリ（ＲＡＭ：Random Access Memory）、ハードディスク、ディスプレイなどを含む。電子機器１の外部電源（ＥＸＴ）端子には、ＡＣアダプタやＵＳＢホストなどのＤＣ電源２が着脱可能となっており、ＤＣ電圧Ｖ_ＤＣが供給される。

保護スイッチ回路１００のＩＮ端子には、ＥＸＴ端子にＤＣ電源２が接続されているときには、ＤＣ電圧Ｖ_ＤＣが入力される。保護スイッチ回路１００は、ＤＣ電圧Ｖ_ＤＣが正常電圧範囲に含まれるとき、導通状態となり出力端子ＯＵＴから出力し、充電回路１０および電源回路２２に供給する。充電回路１０は、保護スイッチ回路１００を経由したＤＣ電圧Ｖ_ＤＣを受け、二次電池２０を充電する。

ＤＣ電源２が接続されていない場合、あるいは接続されていても正常電圧範囲から逸脱している場合、保護スイッチ回路１００は遮断状態となる。このとき、充電回路１０は、二次電池２０からの電池電圧Ｖ_ＢＡＴを電源回路２２に供給する。

電源回路２２は、保護スイッチ回路１００からのＤＣ電圧Ｖ_ＤＣまたは充電回路１０からの電池電圧Ｖ_ＢＡＴを受け、それを昇圧または降圧して電源電圧Ｖ_ＤＤを生成し、負荷であるＣＰＵ２４や周辺回路２６に供給する。電源回路２２は、ＤＣ／ＤＣコンバータやチャージポンプ回路、リニアレギュレータ（ＬＤＯ：Low Drop Output）などを含む。

図５の保護スイッチ回路１００を、充電回路１０に一体集積化してもよい。図６は、保護スイッチ回路１００を備える充電回路１０ａの回路図である。外部のＤＣ電源２により二次電池２０を充電するとともに、負荷である電源回路２２に電力を供給する。

充電回路１０ａは、保護スイッチ回路１００、充電用トランジスタ２００、充電コントローラ２０２を備え、ひとつの半導体基板に集積化された機能ＩＣである。

ＤＣ入力（ＤＣＩＮ）端子には、ＤＣ電源２からのＤＣ電圧Ｖ_ＤＣが入力される。電池（ＢＡＴ）端子には、二次電池２０が着脱可能に接続される。システム（ＳＹＳ）端子には、負荷である電源回路２２が接続される。

スイッチ１０２は、ＤＣＩＮ端子とＳＹＳ端子の間に設けられる。判定回路１１０は、ＤＣＩＮ端子の入力電圧Ｖ_ＤＣＩＮをＮ個（Ｎは自然数）のしきい値電圧Ｖ_ＴＨ１〜Ｖ_ＴＨＮと比較する。ゲートコントローラ１０４は、判定回路１１０の比較結果にもとづいてスイッチ１０２を制御する。スイッチ１０２、ゲートコントローラ１０４、判定回路１１０は、上述の保護スイッチ回路１００に対応する。判定回路１１０の構成については既に説明したため省略する。

スイッチ１０２は、トランジスタを含む。スイッチ１０２は逆直列接続された２個のＮチャンネルＭＯＳＦＥＴを含んでもよい。ゲートコントローラ１０４は、ＤＣＩＮ端子の電圧Ｖ_ＤＣＩＮが所定の正常電圧範囲に含まれる期間、すなわちスイッチ１０２を導通すべき期間において、ＳＹＳ端子のシステム電圧Ｖ_ＳＹＳが所定の目標電圧に近づくように、トランジスタ１０２のゲート電圧を調節可能に構成される。つまりゲートコントローラ１０４およびスイッチ１０２は、リニアレギュレータを構成する。

またゲートコントローラ１０４は、トランジスタ１０２に流れる電流Ｉ_ＤＣが過電流しきい値Ｉ_ＯＣＰを超えないように、トランジスタ１０２のゲート電圧を調節可能に構成される。

システム電圧Ｖ_ＳＹＳの目標電圧を、判定回路１１０のＯＴＰＲＯＭにソフトウェア制御により書き込み可能としてもよい。また過電流しきい値Ｉ_ＯＣＰの設定データを、判定回路１１０のＯＴＰＲＯＭにソフトウェア制御により書き込み可能としてもよい。

充電用トランジスタ２００は、ＳＹＳ端子とＢＡＴ端子の間に設けられる。充電コントローラ２０２は、ＤＣ電源２が接続され、正常なＤＣ電圧Ｖ_ＤＣが供給されているとき、充電用トランジスタ２００のゲート電圧Ｖ_Ｇを制御する。

図７は、図６の充電回路１０を備える電子機器５００の斜視図である。電子機器５００はたとえばタブレット端末やスマートホンである。筐体５２０には、ＣＰＵ２４、ＲＡＭ、ＳＳＤ（Solid State Drive）などの周辺回路２６、二次電池２０、電源回路２２、充電回路１０が内蔵される。電源回路２２は、ＣＰＵ２４やＲＡＭ、ＳＳＤに加えて、ディスプレイパネル５１０や、そのドライバ、オーディオ回路などに電源電圧を供給してもよい。なお電子機器５００は、ノートＰＣやコンソールゲーム機器、ポータブルゲーム機器、ウェアラブルＰＣ、ポータブルオーディオプレイヤ、デジタルカメラなどであってもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…ＤＣ電源、２０…二次電池、２２…電源回路、２４…ＣＰＵ、２６…周辺回路、１０…充電回路、１００…保護スイッチ回路、１０２…スイッチ、１０４…ゲートコントローラ、１１０ａ…過電圧保護回路、１１０ｂ…低電圧ロックアウト回路、１１０…判定回路、１１２…ＯＴＰＲＯＭ、１１４…比較回路、１１６…分圧回路、１１８…コンパレータ、１１９…接地ライン、１２０…メモリセル、１２２…リードバッファ、１２４…メモリコントローラ、１２６…パワーオンリセット回路、１３０…可変電圧源、１３２…分圧回路、２００…充電用トランジスタ、２０２…充電コントローラ、Ｓ１…検出信号。

Claims

直流の入力電圧を受ける入力端子と、
出力端子と、
前記入力端子と前記出力端子の間に設けられたスイッチと、
前記入力電圧をＮ個（Ｎは自然数）のしきい値電圧と比較する判定回路と、
前記判定回路の比較結果にもとづいて前記スイッチを制御するゲートコントローラと、
を備え、
前記判定回路は、
前記Ｎ個のしきい値電圧それぞれを指示するＮ個の設定データがソフトウェア制御により書き込み可能なＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）と、
前記入力電圧を、前記ＯＴＰＲＯＭに書き込まれたＮ個の設定データに応じた前記Ｎ個のしきい値電圧それぞれと比較する比較回路と、
を含み、
前記ＯＴＰＲＯＭには、前記スイッチをオンすべき正常電圧範囲の上限および下限に対応する第１しきい値電圧と第２しきい値電圧の設定データが書き込み可能であり、
前記比較回路は、前記入力電圧を、前記第１しきい値電圧および前記第２しきい値電圧それぞれと比較可能に構成されることを特徴とする保護スイッチ回路。
前記比較回路は、
前記Ｎ個の設定データに対応づけられるＮ個の分圧回路であって、それぞれが、前記入力電圧を対応する設定データに応じた分圧比にて分圧するＮ個の分圧回路と、
前記Ｎ個の設定データに対応づけられるＮ個のコンパレータであって、それぞれが対応する前記分圧回路の出力電圧を、所定の基準電圧と比較するコンパレータと、
を含むことを特徴とする請求項１に記載の保護スイッチ回路。
前記分圧回路は、
前記入力端子と接地ラインの間に直列に接続された複数の抵抗と、
前記複数の抵抗と並列に設けられた複数のバイパススイッチと、
を含み、
対応する設定データに応じて前記複数のバイパススイッチのオン、オフが設定されることを特徴とする請求項２に記載の保護スイッチ回路。
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から３のいずれかに記載の保護スイッチ回路。
請求項１から４のいずれかに記載の保護スイッチ回路を備えることを特徴とする電子機器。
外部ＤＣ電源により二次電池を充電するとともに、負荷に電力を供給する充電回路であって、
ＤＣ電源からのＤＣ電圧を受けるＤＣ入力端子と、
二次電池が着脱可能に接続される電池端子と、
前記負荷が接続されるシステム端子と、
前記システム端子と前記電池端子の間に設けられた充電用トランジスタと、
前記充電用トランジスタのゲート電圧を制御する充電コントローラと、
前記ＤＣ入力端子と前記システム端子の間に設けられたスイッチと、
前記ＤＣ入力端子の入力電圧をＮ個（Ｎは自然数）のしきい値電圧と比較する判定回路と、
前記判定回路の比較結果にもとづいて前記スイッチを制御するゲートコントローラと、
を備え、
前記判定回路は、
前記Ｎ個のしきい値電圧それぞれを指示するＮ個の設定データがソフトウェア制御により書き込み可能なＯＴＰ（One Time Programmable）ＲＯＭ（Read Only Memory）と、
前記入力電圧を、前記ＯＴＰＲＯＭに書き込まれたＮ個の設定データに応じた前記Ｎ個のしきい値電圧それぞれと比較する比較回路と、
を含み、
前記ＯＴＰＲＯＭには、前記スイッチをオンすべき正常電圧範囲の上限および下限に対応する第１しきい値電圧と第２しきい値電圧の設定データが書き込み可能であり、
前記比較回路は、前記入力電圧を、前記第１しきい値電圧および前記第２しきい値電圧それぞれと比較可能に構成されることを特徴とする充電回路。
前記比較回路は、
前記Ｎ個の設定データに対応づけられるＮ個の分圧回路であって、それぞれが、前記入力電圧を対応する設定データに応じた分圧比にて分圧するＮ個の分圧回路と、
前記Ｎ個の設定データに対応づけられるＮ個のコンパレータであって、それぞれが対応する前記分圧回路の出力電圧を、所定の基準電圧と比較するコンパレータと、
を含むことを特徴とする請求項６に記載の充電回路。
前記分圧回路は、
前記入力端子と接地ラインの間に直列に接続された複数の抵抗と、
前記複数の抵抗と並列に設けられた複数のバイパススイッチと、
を含み、
対応する設定データに応じて前記複数のバイパススイッチのオン、オフが設定されることを特徴とする請求項７に記載の充電回路。
前記スイッチは、トランジスタを含み、
前記ゲートコントローラは、前記システム端子の電圧が所定の目標電圧に近づくように、前記トランジスタのゲート電圧を調節可能に構成されることを特徴とする請求項６から８のいずれかに記載の充電回路。
前記ＯＴＰＲＯＭは、前記目標電圧の設定データがソフトウェア制御により書き込み可能であることを特徴とする請求項９に記載の充電回路。
前記ゲートコントローラは、前記トランジスタに流れる電流が過電流しきい値を超えないように、前記トランジスタのゲート電圧を調節可能に構成されることを特徴とする請求項９または１０に記載の充電回路。
前記ＯＴＰＲＯＭは、前記過電流しきい値の設定データがソフトウェア制御により書き込み可能であることを特徴とする請求項１１に記載の充電回路。
前記ＯＴＰＲＯＭは、前記入力電圧がパワーオンリセット用のしきい値電圧より低くなると、前記ＯＴＰＲＯＭのメモリセルをリセットするパワーオンリセット回路を含むことを特徴とする請求項６から１２のいずれかに記載の充電回路。
ひとつの半導体基板に一体集積化されることを特徴とする請求項６から１３のいずれかに記載の充電回路。
二次電池と、
前記二次電池を充電する請求項６から１４のいずれかに記載の充電回路と、
を備えることを特徴とする電子機器。