JP6062227B2

JP6062227B2 - 電源装置

Info

Publication number: JP6062227B2
Application number: JP2012261270A
Authority: JP
Inventors: 淳正福森
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-11-29
Filing date: 2012-11-29
Publication date: 2017-01-18
Anticipated expiration: 2032-11-29
Also published as: JP2014108017A

Description

本発明は電源装置に関し、特に、ＬＥＤ照明用の電源装置に関する。

ＬＥＤ照明用電源装置の出力短絡異常の判定方法として、負荷である発光ダイオード（以下、ＬＥＤと記載。）の出力端子間の電圧を監視し、その電圧が規定電圧範囲外になったときに、負荷の短絡または開放異常として判定することが知られている。負荷短絡時は、負荷抵抗が０Ωの場合と等価である。従って、ＬＥＤ照明用電源装置の出力電流が変わらない場合、負荷の出力端子間の電圧は０Ｖまで低下する。また、負荷開放時は、負荷抵抗が無限大の場合と等価である。従って、出力電流が変わらない場合、負荷の出力端子間の電圧は上昇する。

ＬＥＤ照明用電源装置の制御回路は、その負荷の出力端子間の電圧を定期的に監視し、負荷の短絡異常および負荷の開放異常の発生を判定する。負荷の出力端子間の電圧が、規定電圧範囲の下限より低下した場合および規定電圧範囲の上限より上昇した場合、各々、負荷短絡発生および負荷開放発生、と判定される。制御回路は、その判定結果に基づき、負荷の出力端子間への電圧印加を停止する等の異常時制御を行う。

特許文献１は、直列接続された２つのＬＥＤランプに出力電圧を印加する電力変換部、電力変換部の出力電圧を検出する第１の電圧検出部、２つのＬＥＤランプの一方に印加される電圧を検出する第２の電圧検出部、および電力変換部の出力電流を目標値となるように制御する制御部と、を備えるＬＥＤ点灯装置を開示する。制御部は、第２の電圧検出部の電圧、または第１の電圧検出部の電圧と第２の電圧検出部の電圧との差電圧の少なくともいずれか一方が所定の正常範囲から外れた時に、出力電圧を減少させる。

特許文献２は、ＬＥＤ光源に直流電圧を供給するコンバータを備えた点灯回路部と、点灯回路部からＬＥＤ光源への出力経路上に配置された保護回路部と、を備えるＬＥＤ駆動装置を開示する。ＬＥＤ駆動装置へ電力供給が開始されると、点灯回路部は、所定の定常電圧をＬＥＤ光源に印加する。この後、ＬＥＤ光源が外れた場合、点灯回路部は、設定された待機モードまたは停止モードに応じて、その出力電圧を減少させる。

特許文献３は、ＬＥＤに点灯電力または断芯診断電力を供給する端末制御器と、端末制御器から供給される電力をＬＥＤに印加する点灯回路と、を備えたＬＥＤ点灯装置を開示する。点灯回路は、端末制御器が点灯回路に供給する電力が、点灯電力か断芯診断電力のいずれかを判断する監視判定回路を有する。点灯回路に端末制御器から断芯診断電力が供給されている場合、監視判定回路は、ＬＥＤへの電力供給を阻止する。

特許文献４は、交流電力により光源を常時点灯させる常時光源点灯手段、補助電源（バッテリ）で光源を非常点灯させる非常時光源点灯手段、および光源の異常を検出する光源異常検出手段を備えた防災照明用点灯装置を開示する。光源異常検出手段は、光源の常用点灯時および非常点灯時毎に各々設定された異なる閾値電圧に基づき、光源の異常（短絡破壊）を検出する。

特許文献５は、ＬＥＤ直列回路に点灯用電力を供給する電源装置、ＬＥＤ直列回路に定電流を供給した場合の初期ＬＥＤ電圧を記憶する基準値設定部、初期ＬＥＤ電圧に対するＬＥＤ直列回路の異常状態を判断する閾値を設定する閾値設定部、および設定した閾値に基づき、ＬＥＤ直列回路の異常を検出する異常検知部を、を備えるＬＥＤ点灯装置を開示する。

特許文献６は、全波整流回路の出力電圧を印加する第１トランジスタとリアクトルとの直列回路と、リアクトルと並列的に接続される第２トランジスタとコンデンサとの直列回路と、第１トランジスタおよび第２トランジスタの導通状態を制御する制御回路と、を備えた照明用ＬＥＤ駆動回路を開示する。

特開２０１２−１４２３５８号公報特開２００６−２１０２７１号公報特開２０１１−１７６１９１号公報特開２００９−１４６７１３号公報特開２００８−２３５１８６号公報特開２０１１−６５８７４号公報

ＬＥＤ照明用電源装置は、ＡＣ／ＤＣ変換回路やＤＣ／ＤＣ変換回路で所望の直流出力電圧を生成する構成が一般的である。この直流出力電圧は、平滑コンデンサで平滑され、負荷であるＬＥＤに印加される。停電や電圧降下時、あるいは、リモコンや本体スイッチの操作により、意図的に直流出力電圧の生成が停止された場合、平滑コンデンサに蓄積されていた電荷は徐々に減少し、直流出力電圧も低下する。この結果、直流出力電圧の値が規定電圧範囲の下限より低下すると、ＬＥＤに異常がなくとも、ＬＥＤの短絡発生と誤判定されるという問題があった。

本発明は、交流電圧を第１直流電圧に変換して出力する整流部と、一対の入力ノード間に印加された第１直流電圧を第２直流電圧に変換して一対の出力ノード間に出力するＤＣ／ＤＣ変換部と、ＤＣ／ＤＣ変換部を制御するスイッチング制御部と、を備え、ＤＣ／ＤＣ変換部は、第１コイルと、第１コイルの電流を制御する第１スイッチ素子および第２スイッチ素子と、一対の出力ノード間の電圧に基づき出力電圧検出信号を生成する出力電圧検出回路と、を有し、スイッチング制御部は、第１スイッチ素子および第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号を生成し、第１スイッチ素子および第２スイッチ素子の導通期間において、出力電圧検出信号が第１判定電圧より低下した場合、スイッチング制御部は、第１スイッチ素子および第２スイッチ素子を非導通状態に設定する、電源装置である。

本発明の電源装置において、スイッチング制御部は、調光モード設定信号に応答して、スイッチ素子駆動信号の導通時間を制御する。

本発明は、交流電圧を第１直流電圧に変換して、第１ノードおよび第２ノード間に出力する整流部と、第１直流電圧を第２直流電圧に変換して、第２ノードおよび第５ノード間に出力するＤＣ／ＤＣ変換部と、ＤＣ／ＤＣ変換部を制御するスイッチング制御部と、を備える電源装置であって、ＤＣ／ＤＣ変換部は、第１ノードおよび第３ノード間に接続された第１スイッチ素子と、第２ノードおよび第３ノードに、各々、アノードおよびカソードが接続された第１ダイオードと、第３ノードおよび第４ノード間に接続された第１コイルと、第４ノードおよび第２ノード間に直列に接続された第２スイッチ素子および第１抵抗と、第４ノードおよび第５ノードに、各々、アノードおよびカソードが接続された第２ダイオードと、第２ノードおよび第５ノード間に接続された出力電圧検出回路と、スイッチング制御部と、を有し、出力電圧検出回路は、第２ノードおよび第５ノード間の電圧に基づき、出力電圧検出信号を生成し、スイッチング制御部は、第１スイッチ素子および第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号を生成し、第１スイッチ素子および第２スイッチ素子の導通期間において、出力電圧検出信号が第１判定電圧より低下した場合、スイッチング制御部は、第１スイッチ素子および第２スイッチ素子を非導通状態に設定する、電源装置である。

本発明によれば、ＬＥＤの短絡発生の判定精度を向上することが可能となる。

実施の形態１に係る電源装置の構成図である。実施の形態１に係る電源装置の動作を説明するタイミング図である。実施の形態１に係る電源装置の変形例の構成図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。

＜実施の形態１＞
図１を参照して、実施の形態１に係る電源装置１０の構成を説明する。

電源装置１０は、整流部２、ＤＣ／ＤＣ変換部３、およびスイッチング制御部６を備える。

整流部２は、ノードＮ１およびノードＮ２間に印加された交流電源１の交流電圧を第１直流電圧Ｖｄｃ１に変換し、ノードＮ４に出力する。

整流部２は、ダイオードＤ１−Ｄ４で、ノードＮ１およびノードＮ２間に印加された交流電源１を整流し、ノードＮ４に第１直流電圧Ｖｄｃ１として出力する。ダイオードＤ３のアノードおよびダイオードＤ２のカソードは、ノードＮ１と接続され、ダイオードＤ１のアノードおよびダイオードＤ４のカソードは、ノードＮ２と接続される。ダイオードＤ２のアノードおよびダイオードＤ４のアノードは、ノードＮ３と接続され、ダイオードＤ１のカソードおよびダイオードＤ３のカソードは、ノードＮ４と接続される。ノードＮ３は、接地電圧ＧＮＤに設定される。

ＤＣ／ＤＣ変換部３は、ノードＮ３およびノードＮ４（以下、一対の入力ノード、と記載する場合もある。）に印加された第１直流電圧Ｖｄｃ１を変圧して第２直流電圧Ｖｄｃ２を生成し、ノードＮ７およびノードＮ８（以下、一対の出力ノード、と記載する場合もある。）に出力する。第２直流電圧Ｖｄｃ２は、一対の出力ノードに接続されたＬＥＤ４へ順方向に印加される。

ＤＣ／ＤＣ変換部３は、力率改善部３ａおよび負荷駆動部３ｂを有する。
力率改善部３ａは、ノードＮ３およびノードＮ４間に接続された容量Ｃ１と、ノードＮ３およびノードＮ４間に直列接続された抵抗Ｒ１および抵抗Ｒ２と、ノードＮ４およびノードＮ５に、各々、ドレインおよびソースが接続されたｎ型トランジスタＭ１と、ノードＮ３およびノードＮ５間に、各々、アノードおよびカソードが接続されたダイオードＤ５と、コイルＬ１およびコイルＬ２と、を有する。

コイルＬ１の一端および他端は、各々、ノードＮ５およびノードＮ６と接続される。コイルＬ２の一端はノードＮ３と接続され、その他端はスイッチング制御部６と接続される。コイルＬ２は、コイルＬ１の電流がゼロとなるタイミングを検出し、ゼロ電流検出信号ｚｄｃを出力する。抵抗Ｒ１および抵抗Ｒ２の接続点から、交流電源１が出力する交流電圧に対応する値を有するＡＣ電圧検出信号ａｃｖが出力される。ｎ型トランジスタＭ１のゲートには、スイッチング制御部６が出力するスイッチ素子駆動信号ｄｒｖが印加される。

負荷駆動部３ｂは、ドレインがノードＮ６に接続され、ソースが抵抗Ｒ３の一端に接続されたｎ型トランジスタＭ２を有する。抵抗Ｒ３の他端は、ノードＮ３と接続される。ｎ型トランジスタＭ２のソースと抵抗Ｒ３の接続点から、ｎ型トランジスタＭ２に流れる電流に対応する値を有するスイッチ素子過電流検出信号ｓｗｏｃが出力される。ｎ型トランジスタＭ２のゲートには、スイッチ素子駆動信号ｄｒｖが印加される。

負荷駆動部３ｂは、さらに、ノードＮ６およびノードＮ８に、各々、アノードおよびカソードが接続されたダイオードＤ６と、ノードＮ８およびノードＮ３間に接続された容量Ｃ２と、ノードＮ８およびノードＮ３間に直列接続された抵抗Ｒ４および抵抗Ｒ５を有する出力電圧検出回路と、を有する。出力電圧検出回路は、抵抗Ｒ４および抵抗Ｒ５の接続点から、第２直流電圧Ｖｄｃ２に対応する値を有する出力電圧検出信号ｖｏを出力する。

負荷駆動部３ｂは、さらに、ノードＮ３およびノードＮ７間に接続される抵抗Ｒ６、ノードＮ７に一端が接続され、他端が容量Ｃ３の一端と接続された抵抗Ｒ７を有する。容量Ｃ３の他端には、接地電圧ＧＮＤが印加される。抵抗Ｒ７および容量Ｃ３の接続点から、ＤＣ／ＤＣ変換部３の出力電流に対応する値を有する出力電流検出信号ｉｏが出力される。

ＤＣ／ＤＣ変換部３の機能を説明する。
力率改善部３ａおよび負荷駆動部３ｂは、各々、降圧コンバータおよび昇圧コンバータとして機能する。力率改善部３ａのコイルＬ１の一端（ノードＮ５）には、ｎ型トランジスタＭ１を介して、第１直流電圧Ｖｄｃ１が印加される。スイッチ素子駆動信号ｄｒｖに応答してｎ型トランジスタＭ１の導通状態が制御されると、第１直流電圧Ｖｄｃ１を降圧した電圧がノードＮ６に生成される。

力率改善部３ａのコイルＬ１の電流は、さらに、負荷駆動部３ｂのｎ型トランジスタＭ２および抵抗Ｒ３により制御される。スイッチ素子駆動信号ｄｒｖに応答してｎ型トランジスタＭ２の導通状態が制御されると、ノードＮ５の電圧を昇圧した電圧がノードＮ８に生成される。

力率改善部３ａのｎ型トランジスタＭ１および負荷駆動部３ｂのｎ型トランジスタＭ２の導通状態は、スイッチ素子駆動信号ｄｒｖで同時に制御される。その結果、ＤＣ／ＤＣ変換部３は、最終的に、第１直流電圧Ｖｄｃ１を所望の値を有する第２直流電圧Ｖｄｃ２に変換して出力する。図１では、コイルＬ１は力率改善部３ａに属するものとしている。しかし、コイルＬ１は、降圧コンバータとして機能する力率改善部３ａと、昇圧コンバータとして機能する負荷駆動部３ｂで同時に制御される。従って、コイルＬ１およびコイルＬ２は、力率改善部３ａおよび負荷駆動部３ｂで共有されると考えるべきである。

力率改善部３ａは、さらに、ＤＣ／ＤＣ変換部３の力率改善回路として機能する。コイルＬ１の電流は、ｎ型トランジスタＭ１およびｎ型トランジスタＭ２で制御される。両トランジスタの導通開始時刻および導通時間は、各々、スイッチ素子駆動信号ｄｒｖの立ち上がりタイミングおよびパルス幅で制御される。スイッチング制御部６は、出力電圧検出信号ｖｏおよびゼロ電流検出信号ｚｄｃに基づき、スイッチ素子駆動信号ｄｒｖの立ち上がりタイミングおよびパルス幅を決定する。この結果、交流電源１の力率が改善される。

スイッチング制御部６の機能を説明する。
スイッチング制御部６は、ＰＷＭ（パルス幅変調）信号であるスイッチ素子駆動信号ｄｒｖを生成する。スイッチ素子駆動信号ｄｒｖの生成タイミングは、ゼロ電流検出信号ｚｄｃの検出に応答して設定される。スイッチ素子駆動信号ｄｒｖのパルス幅は、出力電流検出信号ｉｏの値、即ち、ＬＥＤ４に供給される電流を一定値に維持するように設定される。このパルス幅の設定タイミングは、交流電源１のゼロ電圧を検出するＡＣゼロクロス検出部５が出力するゼロクロス検出信号ａｃｚに同期して、または任意の周期にて行われる。

スイッチング制御部６は、過電力保護機能をサポートする。スイッチ素子過電流検出信号ｓｗｏｃまたは出力電流検出信号ｉｏでＤＣ／ＤＣ変換部３の過電流を検出すると、スイッチ素子駆動信号ｄｒｖはハイレベルからロウレベルに設定される。この結果、ｎ型トランジスタＭ１およびｎ型トランジスタＭ２は緊急停止し（非導通状態に設定）、過電力によるＤＣ／ＤＣ変換部３の破壊が回避される。過電流を検出する出力電流検出信号ｉｏの設定範囲は、ＡＣ電圧検出信号ａｃｖに基づき設定される。

スイッチング制御部６は、ＵＶＬＯ機能（低電圧誤動作防止機能）をサポートする。ＡＣ電圧検出信号ａｃｖが設定値を下回ると、スイッチ素子駆動信号ｄｒｖはハイレベルからロウレベルに設定される。この結果、交流電源１の交流電圧が規定値以下になると、ＤＣ／ＤＣ変換部３の動作は停止される。

スイッチング制御部６は、過電圧保護機能をサポートする。出力電圧検出信号ｖｏが設定値を上回ると、スイッチ素子駆動信号ｄｒｖはハイレベルからロウレベルに設定される。この結果、負荷開放等に起因する第２直流電圧Ｖｄｃ２の異常増加によるＤＣ／ＤＣ変換部３の破壊が回避される。

図２を参照して、実施の形態１に係る電源装置１０の動作を説明する。
電源装置１０は、上述の各機能に加え、意図的にＤＣ／ＤＣ変換部３の動作を停止した場合における負荷短絡誤判定防止機能を備える。図２は、スイッチング制御部６がサポートする負荷短絡誤判定防止機能を説明するタイミング図である。図２（ａ）〜図２（ｃ）において、横軸は時刻を示す。縦軸は、任意スケールで各信号の値の変化を示す。

図２（ａ）は、ＤＣ／ＤＣ変換部３が生成するゼロ電流検出信号ｚｄｃの波形を示す。時刻ｔｚ１にコイルＬ１（図１参照）の電流がゼロになると、ゼロ電流検出信号ｚｄｃは、ロウレベル（ＧＮＤ）から適宜設定されるハイレベルに立ち上がる。

図２（ｂ）は、スイッチング制御部６が出力するスイッチ素子駆動信号ｄｒｖの波形を示す。時刻ｔｚ１におけるゼロ電流検出信号ｚｄｃの立ち上がりエッジに応答して、時刻ｔｄ１１から時刻ｔｄ１２のパルス幅Ｔｄｒｖ１を有するスイッチ素子駆動信号ｄｒｖが生成される。時刻ｔｄ１１から時刻ｔｄ１２の期間、ＤＣ／ＤＣ変換部３のｎ型トランジスタＭ１およびｎ型トランジスタＭ２は、コイルＬ１に電流を流す。このパルス幅Ｔｄｒｖ１は、ＬＥＤ４に供給される電流が一定値を維持するように設定される。

図２（ｃ）は、ＤＣ／ＤＣ変換部３が生成する出力電圧検出信号ｖｏの波形を示す。コイルＬ１に蓄積されたエネルギーにより容量Ｃ２は充電され、ＤＣ／ＤＣ変換部３が出力する第２直流電圧Ｖｄｃ２は所定の電圧値まで回復する。

時刻ｔｚ２にコイルＬ１の電流がゼロになると、ゼロ電流検出信号ｚｄｃは、再度、ロウレベルからハイレベルに立ち上がる（図２（ａ））。この立ち上がりエッジに応答して、時刻ｔｄ２１から時刻ｔｄ２２のパルス幅Ｔｄｒｖ２を有するスイッチ素子駆動信号ｄｒｖが生成される（図２（ｂ））。

図２（ｃ）を参照して、時刻ｔｄ２１と時刻ｔｄ２２間の時刻ｔ０において、ＬＥＤ４の短絡が発生した場合のスイッチング制御部６の動作を説明する。

時刻ｔｄ２１以降、放電により低下した容量Ｃ２の電圧は、再び上昇を開始する。時刻ｔ０において、ＬＥＤ４の短絡異常が発生すると、ＤＣ／ＤＣ変換部３が出力する第２直流電圧Ｖｄｃ２は急速に低下する。その第２直流電圧Ｖｄｃ２の低下に応答して、出力電圧検出信号ｖｏも急速に低下する。時刻ｔｄ２１と時刻ｔｄ２２間の時刻ｔ１において、出力電圧検出信号ｖｏが短絡判定電圧ｖｏ＿ｍｉｎ１より低下すると、スイッチング制御部６は、時刻ｔｄ３１から時刻ｔｄ３２のパルス幅Ｔｄｒｖ３を有するスイッチ素子駆動信号ｄｒｖを生成しない。即ち、ｎ型トランジスタＭ１およびｎ型トランジスタＭ２は、非導通状態に設定される。

時刻ｔｄ２１から時刻ｔｄ２２の期間は、スイッチング制御部６が出力するスイッチ素子駆動信号ｄｒｖに応答して、ＤＣ／ＤＣ変換部３が第２直流電圧Ｖｄｃ２を生成する期間である。従って、この期間、即ち、スイッチ素子駆動信号ｄｒｖが生成される期間における第２直流電圧Ｖｄｃ２の低下は、意図的なＤＣ／ＤＣ変換部３の動作停止に起因する第２直流電圧Ｖｄｃ２の低下と、明確に区別可能である。

交流電源１に起因する電圧異常（停電や供給電圧の低下）やリモコンや本体スイッチの操作に起因する第２直流電圧Ｖｄｃ２の低下は、スイッチ素子駆動信号ｄｒｖによるＤＣ／ＤＣ変換部３の動作停止に基づくものである。一方、ＤＣ／ＤＣ変換部３の一対の出力ノード間に接続されるＬＥＤ４で短絡異常が発生すると、スイッチ素子駆動信号ｄｒｖに応答して動作中のＤＣ／ＤＣ変換部３が出力する第２直流電圧Ｖｄｃ２は急速に低下する。

従って、スイッチ素子駆動信号ｄｒｖが印加されている期間における出力電圧検出信号ｖｏと、短絡判定電圧ｖｏ＿ｍｉｎ１と、を比較することで、ＬＥＤ４の短絡発生を精度よく検出することが可能となる。さらに、短絡発生を検出した場合、スイッチング制御部６によるスイッチ素子駆動信号ｄｒｖの生成を停止することで、電源装置１０の破壊、さらには、ＬＥＤ４を実装した照明装置の破壊を防ぐことが可能となる。

＜実施の形態１の変形例＞
図３を参照して、実施の形態１に係る電源装置１０の変形例である電源装置１１の構成を説明する。

電源装置１１は、電源装置１０と以下の点で相違する。即ち、スイッチング制御部６１は、調光モード設定信号ｍｏｄｅに応答して、スイッチ素子駆動信号ｄｒｖのパルス幅を制御する機能を有する。電源装置１１において、同一の符号が付されたものは同一の構成を有し、それらの重複説明は行わない。

調光モード設定信号ｍｏｄｅは、ＬＥＤ４の調光モードを設定する。調光モードとして、例えば、全灯モード、消灯モード、階調調整モード、および常夜灯モードが挙げられる。本明細書では、上記に例示された４つの調光モードのうち、消灯モード以外を非消灯モードと定義する。

電源装置１１は、調光モード設定信号ｍｏｄｅで設定されたＬＥＤ４の各種調光モードに対応した第２直流電圧Ｖｄｃ２を生成する。電源装置１１が備えるスイッチング制御部６１は、入力された調光モード設定信号を保持する。非消灯モードを設定する調光モード設定信号ｍｏｄｅが入力されたスイッチング制御部６１は、各調光モードに対応したパルス幅を有するスイッチ素子駆動信号ｄｒｖを、ＤＣ／ＤＣ変換部３に出力する。消灯モードが設定された場合、スイッチング制御部６１は、ＤＣ／ＤＣ変換部３にスイッチ素子駆動信号ｄｒｖを出力しない。

スイッチング制御部６１は、非消灯モードに対応する所定のパルス幅を有するスイッチ素子駆動信号ｄｒｖが生成される期間において、出力電圧検出信号ｖｏと短絡判定電圧ｖｏ＿ｍｉｎ２を比較する。出力電圧検出信号ｖｏが短絡判定電圧ｖｏ＿ｍｉｎ２より低下すると、次のサイクルにおけるスイッチ素子駆動信号ｄｒｖを生成しない。これにより、調光モードが設定可能な電源装置１１においても、正しくＬＥＤ４の短絡発生を検出することが可能となる。以上の説明は、図２において、短絡判定電圧ｖｏ＿ｍｉｎ１を短絡判定電圧ｖｏ＿ｍｉｎ２と読み替えることで理解される。

短絡判定電圧ｖｏ＿ｍｉｎ２の設定値は、非消灯モードに含まれる各調光モード毎に変更してもよい。非消灯モードに含まれる各調光モードでは、スイッチ素子駆動信号ｄｒｖのパルス幅は、各調光モードに適した値に設定される。そのパルス幅に適した短絡判定電圧ｖｏ＿ｍｉｎ２を各々設定することで、各調光モードにおける短絡発生の検出精度が向上する。

実施の形態１に係る電源装置１０において、ｎ型トランジスタＭ１／Ｍ２の各ゲートには、スイッチング制御部６の１つの端子から出力されるスイッチ素子駆動信号ｄｒｖが印加される。ｎ型トランジスタＭ１／Ｍ２へスイッチ素子駆動信号ｄｒｖを印加する構成はそれに限られず、スイッチング制御部６にスイッチ素子駆動信号ｄｒｖを出力する端子を２つ設け、各々の出力端子から各トランジスタにスイッチ素子駆動信号ｄｒｖを印加する構成としても良い。実施の形態１に係る電源装置１０の変形例である電源装置１１に関しても、同様である。

スイッチング制御部６およびスイッチング制御部６１の具体例として、マイクロコンピュータが適応される。マイクロコンピュータが備える演算処理機能やインターフェイス機能により、ＤＣ／ＤＣ変換部３の制御が行われる。

本発明の実施の形態は、以下のように総括することができる。
（請求項１）
交流電圧（１）を第１直流電圧（Ｖｄｃ１）に変換して出力する整流部（２）と、一対の入力ノード間（Ｎ３−Ｎ４）に印加された前記第１直流電圧を第２直流電圧（Ｖｄｃ２）に変換して一対の出力ノード間（Ｎ７−Ｎ８）に出力するＤＣ／ＤＣ変換部（３）と、前記ＤＣ／ＤＣ変換部を制御するスイッチング制御部（６）と、を備える電源装置（１０）であって、前記ＤＣ／ＤＣ変換部は、第１コイル（Ｌ１）と、前記第１コイルの電流を制御する第１スイッチ素子（Ｍ１）および第２スイッチ素子（Ｍ２）と、前記一対の出力ノード間の電圧に基づき出力電圧検出信号（ｖｏ）を生成する出力電圧検出回路（Ｒ４／Ｒ５）と、を有し、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号（ｄｒｖ）を生成し、前記第１スイッチ素子および前記第２スイッチ素子の導通期間（Ｔｄｒｖ）において、前記出力電圧検出信号が第１判定電圧（ｖｏ＿ｍｉｎ１）より低下した場合、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を非導通状態に設定する、電源装置。

（請求項１に対応した効果）
スイッチ素子駆動信号ｄｒｖが印加されている期間における出力電圧検出信号ｖｏと、短絡判定電圧ｖｏ＿ｍｉｎ１と、を比較することで、ＬＥＤ４の短絡発生を精度よく検出することが可能となる。さらに、短絡発生を検出した場合、スイッチング制御部６によるスイッチ素子駆動信号ｄｒｖの生成を停止することで、電源装置１０の破壊、さらには、ＬＥＤ４を実装した照明装置の破壊を防ぐことが可能となる。

（請求項２）
前記スイッチング制御部は、調光モード設定信号（ｍｏｄｅ）に応答して、前記スイッチ素子駆動信号の導通時間を制御する、請求項１記載の電源装置。

（請求項２に対応した効果）
調光モードの設定が可能な電源装置においても、請求項１と同様な効果を奏する。

（請求項３）
前記ＤＣ／ＤＣ変換部は、前記第１コイルのゼロ電流を検出してゼロ電流検出信号（ｚｄｃ）を出力する第２コイル（Ｌ２）を、さらに有し、前記スイッチング制御部は、前記ゼロ電流検出信号に応答して、前記スイッチ素子駆動信号を生成する、請求項１または請求項２記載の電源装置。

（請求項３に対応した効果）
力率改善回路を有する電源装置においても、請求項１と同様な効果を奏する。

（請求項４）
交流電圧（１）を第１直流電圧（Ｖｄｃ１）に変換して、第１ノード（Ｎ４）および第２ノード（Ｎ３）間に出力する整流部（２）と、前記第１直流電圧を第２直流電圧（Ｖｄｃ２）に変換して、前記第２ノードおよび第５ノード（Ｎ８）間に出力するＤＣ／ＤＣ変換部（３）と、前記ＤＣ／ＤＣ変換部を制御するスイッチング制御部（６）と、を備える電源装置（１１）であって、前記ＤＣ／ＤＣ変換部は、前記第１ノード（Ｎ４）および第３ノード（Ｎ５）間に接続された第１スイッチ素子（Ｍ１）と、前記第２ノードおよび前記第３ノードに、各々、アノードおよびカソードが接続された第１ダイオード（Ｄ５）と、前記第３ノードおよび第４ノード（Ｎ６）間に接続された第１コイル（Ｌ１）と、前記第４ノードおよび前記第２ノード間に直列に接続された第２スイッチ素子（Ｍ２）および第１抵抗（Ｒ３）と、前記第４ノードおよび前記第５ノードに、各々、アノードおよびカソードが接続された第２ダイオード（Ｄ６）と、前記第２ノードおよび前記第５ノード間に接続された出力電圧検出回路（Ｒ４／Ｒ５）と、スイッチング制御部（６）と、を有し、前記出力電圧検出回路は、前記第２ノードおよび前記第５ノード間の電圧に基づき、出力電圧検出信号（ｖｏ）を生成し、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号（ｄｒｖ）を生成し、前記第１スイッチ素子および前記第２スイッチ素子の導通期間（Ｔｄｒｖ）において、前記出力電圧検出信号が第１判定電圧（ｖｏ＿ｍｉｎ１）より低下した場合、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を非導通状態に設定する、電源装置。

（請求項４に対応した効果）
請求項１と同様な効果を奏する。

（請求項５）
前記ＤＣ／ＤＣ変換部は、前記第２ノードに一端が接続され、前記スイッチング制御部と他端が接続された第２コイル（Ｌ２）を、さらに有し、前記第２コイルは、前記第１コイルのゼロ電流を検出してゼロ電流検出信号（ｚｄｃ）を生成し、前記スイッチング制御部は、前記ゼロ電流検出信号に応答して、前記スイッチ素子駆動信号を生成する、請求項５記載の電源装置。

（請求項５に対応した効果）
力率改善回路を有する電源回路においても、請求項４と同様な効果を奏する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１交流電源、２整流部、３ＤＣ／ＤＣ変換部、３ａ力率改善部、３ｂ負荷駆動部、５ＡＣゼロクロス検出部、６，６１スイッチング制御部、１０，１１電源装置、ａｃｖＡＣ電圧検出信号、ａｃｚゼロクロス検出信号、Ｃ１，Ｃ２，Ｃ３容量、Ｄ１−Ｄ６ダイオード、ｄｒｖスイッチ素子駆動信号、ＧＮＤ接地電圧、ｉｏ出力電流検出信号、Ｌ１，Ｌ２コイル、Ｍ１，Ｍ２ｎ型トランジスタ、ｍｏｄｅ調光モード設定信号、Ｎ１−Ｎ８ノード、Ｒ１−Ｒ７抵抗、ｓｗｏｃスイッチ素子過電流検出信号、Ｔｄｒｖ１，Ｔｄｒｖ２，Ｔｄｒｖ３パルス幅、Ｖｄｃ１第１直流電圧、Ｖｄｃ２第２直流電圧、ｖｏ出力電圧検出信号、ｖｏ＿ｍｉｎ１，ｖｏ＿ｍｉｎ２短絡判定電圧、ｚｄｃゼロ電流検出信号。

Claims

交流電圧を第１直流電圧に変換して出力する整流部と、
一対の入力ノード間に印加された前記第１直流電圧を第２直流電圧に変換して一対の出力ノード間に出力するＤＣ／ＤＣ変換部と、
前記ＤＣ／ＤＣ変換部を制御するスイッチング制御部と、を備える電源装置であって、
前記ＤＣ／ＤＣ変換部は、第１コイルと、前記第１コイルの電流を制御する第１スイッチ素子および第２スイッチ素子と、前記一対の出力ノード間の電圧に基づき出力電圧検出信号を生成する出力電圧検出回路と、を有し、
前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号を生成し、
前記第１スイッチ素子および前記第２スイッチ素子の導通期間において、前記出力電圧検出信号が第１判定電圧より低下した場合、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を非導通状態に設定し、
前記スイッチング制御部は、調光モード設定信号に応答して、前記スイッチ素子駆動信号の導通時間を制御するとともに、前記第１判定電圧を前記調光モード設定信号に対応した値に設定する、電源装置。
前記ＤＣ／ＤＣ変換部は、前記第１コイルのゼロ電流を検出してゼロ電流検出信号を出力する第２コイルを、さらに有し、
前記スイッチング制御部は、前記ゼロ電流検出信号に応答して、前記スイッチ素子駆動信号を生成する、請求項１記載の電源装置。
交流電圧を第１直流電圧に変換して、第１ノードおよび第２ノード間に出力する整流部と、
前記第１直流電圧を第２直流電圧に変換して、前記第２ノードおよび第５ノード間に出力するＤＣ／ＤＣ変換部と、
前記ＤＣ／ＤＣ変換部を制御するスイッチング制御部と、を備える電源装置であって、
前記ＤＣ／ＤＣ変換部は、
前記第１ノードおよび第３ノード間に接続された第１スイッチ素子と、
前記第２ノードおよび前記第３ノードに、各々、アノードおよびカソードが接続された第１ダイオードと、
前記第３ノードおよび第４ノード間に接続された第１コイルと、
前記第４ノードおよび前記第２ノード間に直列に接続された第２スイッチ素子および第１抵抗と、
前記第４ノードおよび前記第５ノードに、各々、アノードおよびカソードが接続された第２ダイオードと、
前記第２ノードおよび前記第５ノード間に接続された出力電圧検出回路と、
スイッチング制御部と、を有し、
前記出力電圧検出回路は、前記第２ノードおよび前記第５ノード間の電圧に基づき、出力電圧検出信号を生成し、
前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を所定時間導通状態に設定するスイッチ素子駆動信号を生成し、
前記第１スイッチ素子および前記第２スイッチ素子の導通期間において、前記出力電圧検出信号が第１判定電圧より低下した場合、前記スイッチング制御部は、前記第１スイッチ素子および前記第２スイッチ素子を非導通状態に設定し、
前記スイッチング制御部は、調光モード設定信号に応答して、前記スイッチ素子駆動信号の導通時間を制御するとともに、前記第１判定電圧を前記調光モード設定信号に対応した値に設定する、電源装置。
前記ＤＣ／ＤＣ変換部は、前記第２ノードに一端が接続され、前記スイッチング制御部と他端が接続された第２コイルを、さらに有し、
前記第２コイルは、前記第１コイルのゼロ電流を検出してゼロ電流検出信号を生成し、
前記スイッチング制御部は、前記ゼロ電流検出信号に応答して、前記スイッチ素子駆動信号を生成する、請求項３記載の電源装置。