JP2019033010A - Ｌｅｄ点灯回路及びｌｅｄ照明装置 - Google Patents

Abstract

【課題】ローサイド制御型の降圧チョッパ回路を採用するＬＥＤ点灯回路において、電圧検出回路における消費電力を低減して省電力化を図る。【解決手段】ＬＥＤ点灯回路１は、高電位出力端及び低電位出力端を有する直流出力回路２０と、インダクタ３１、スイッチング素子３２及びダイオード３３を有するローサイド制御型の降圧チョッパ回路３０と、ＬＥＤ２とインダクタ３１の接続点と低電位出力端との間に接続された第１の抵抗４１、スイッチ素子４３及び第２の抵抗４２の直列回路を有してスイッチ素子４３と第２の抵抗４２の接続点の電圧を検出電圧Ｖｄとして出力する電圧検出回路４０と、検出電圧Ｖｄに基づいて降圧チョッパ回路３０の出力動作を制御する制御回路５０と、所定のタイミングでスイッチ素子４３をオン又はオフする切換回路６０とを含む。【選択図】 図１

Description

本発明は、ＬＥＤ点灯回路及びそれを用いたＬＥＤ照明装置に関する。

特許文献１のＬＥＤ点灯装置は、昇圧チョッパ回路と、昇圧チョッパ回路の出力を降圧して電流をＬＥＤに供給する降圧チョッパ回路とを備える。降圧チョッパ回路は、いわゆるローサイド制御型であり、そのスイッチング素子に流れる電流を検出するための電流検出抵抗が設けられる。制御回路は、この電流検出抵抗に発生する電圧の積分値が目標値で一定となるようにスイッチング素子をＰＷＭ駆動する。

特開２０１３−６９４８２号公報

ところで、上記構成では、スイッチング素子に流れる電流の積分値が目標値で一定となっても、ＬＥＤの順方向電圧の変動によってＬＥＤ電流も変動してしまう場合がある。これに対処するため、図３の比較例に示すように、ＬＥＤ２のカソードとグランドＧとの間に分圧抵抗４１及び４２からなる電圧検出回路１４０が設けられ、その分圧値である検出電圧Ｖｄに応じて上記目標値が補正される構成が提案されている。制御部１５５は検出電圧Ｖｄに基づいて特定されるＬＥＤ２の順方向電圧Ｖｆに応じて補正信号Ｓｃを出力し、ＤＣ／ＤＣ駆動部５２は補正信号Ｓｃに基づいて上記目標値を補正する。ＤＣ／ＤＣ駆動部５２は、電流検出抵抗３５に流れる電流の積分値が補正目標値に一致するようにスイッチング素子３２をＰＷＭ駆動する。ここで、電圧検出回路１４０には、力率改善回路２０の直流出力電圧ＶｄｃからＬＥＤ２の順方向電圧Ｖｆを減算した電圧が常に印加される。したがって、このような構成では、詳細を後述するように、電圧検出回路１４０における消費電力が問題となる。

そこで、本発明は、ローサイド制御型の降圧チョッパ回路を採用するＬＥＤ点灯回路及びそれを用いたＬＥＤ照明装置において、電圧検出回路における消費電力を低減して省電力化を図ることを課題とする。

本開示のＬＥＤ点灯回路は、高電位出力端及び低電位出力端を有する直流出力回路と、インダクタ、スイッチング素子及びダイオードを有し、高電位出力端から低電位出力端にかけてＬＥＤ、インダクタ及びスイッチング素子の直列回路が形成され、ダイオードがインダクタとスイッチング素子の接続点から高電位出力端の方向を順方向として接続された降圧チョッパ回路と、ＬＥＤとインダクタの接続点と低電位出力端との間に接続された第１の抵抗、スイッチ素子及び第２の抵抗の直列回路を有し、スイッチ素子と第２の抵抗の接続点（検出点）の電圧を検出電圧として出力する電圧検出回路と、検出電圧に基づいて降圧チョッパ回路の出力動作を制御する制御回路と、所定のタイミングでスイッチ素子をオン／オフする切換回路とを備える。

これにより、スイッチ素子がオンされた状態で検出電圧によって降圧チョッパ回路の出力動作が適正化されるとともに、所定のタイミングでスイッチ素子がオフされるので電圧検出回路の電流が遮断され、電圧検出回路における消費電力が低減される。したがって、ローサイド制御型の降圧チョッパ回路を採用するＬＥＤ点灯回路において、電圧検出回路における消費電力の低減によって省電力化が実現される。

第１の形態では、制御回路は、降圧チョッパ回路の出力動作を有効化する場合にはオン信号を切換回路に出力し、降圧チョッパ回路の出力動作を停止する場合にはオフ信号を切換回路に出力するように構成され、切換回路は、オン信号／オフ信号に応じてスイッチ素子をそれぞれオン／オフするように構成される。これにより、消灯用の待機モードにおいて、ＬＥＤ及び電圧検出回路による電流経路が遮断され、待機電力を低減するとともにＬＥＤの微光点灯を防止することが可能となる。

第１の形態の第１の変形例では、制御回路は、降圧チョッパ回路の出力動作の開始から所定期間内にはオン信号を切換回路に出力し、所定期間経過後にオフ信号を切換回路に出力するように構成され、切換回路は、オン信号／オフ信号に応じてスイッチ素子をそれぞれオン／オフするように構成される。これにより、上記第１の形態における効果が得られるとともに、ＬＥＤ点灯中の電圧検出回路での消費電力が最小化される。

第１の形態の第２の変形例では、制御回路は、降圧チョッパ回路の出力動作を有効化する期間においては所定周期でオン信号及びオフ信号を切換回路に出力し、降圧チョッパ回路の出力動作を停止する場合にはオフ信号を切換回路に出力するように構成され、切換回路は、オン信号／オフ信号に応じてスイッチ素子をそれぞれオン／オフするように構成される。これにより、上記第１の形態における効果が得られるとともに、点灯中におけるスイッチング素子の動作をＬＥＤの順方向電圧Ｖｆの時間的変化に対応させつつも電圧検出回路での消費電力が低減される。

第１の形態の第３の変形例では、制御回路は、外部からの調光信号が示す調光率に応じて降圧チョッパ回路の出力動作を制御するとともに、調光率が変化してから所定期間内にはオン信号を切換回路に出力し、所定期間経過後にオフ信号を切換回路に出力するように構成され、切換回路は、オン信号／オフ信号に応じてスイッチ素子をそれぞれオン／オフするように構成される。これにより、調光率が変化してＬＥＤの順方向電圧Ｖｆが変化する場合のみに検出電圧が検出され、それ以外において電圧検出回路の電流が遮断されるように構成される。したがって、上記第１の形態における効果が得られるとともに、ＬＥＤ点灯中の電圧検出回路での消費電力が低減される。

ここで、スイッチ素子はＰＮＰトランジスタであり、切換回路は、上記インダクタとＬＥＤの接続点とＰＮＰトランジスタの入力端子との間の第３の抵抗、及びＰＮＰトランジスタの入力端子と低電位出力端の間に接続されたＮＰＮトランジスタと備え、オン信号／オフ信号によってＮＰＮトランジスタがそれぞれオン／オフされるように構成される。これにより、検出点よりも高電位側に接続されたスイッチ素子によって電流経路が遮断されて制御回路に高電圧が印加されない構成において、簡素な電圧検出回路及び切換回路が実現される。

第２の実施形態では、制御回路が降圧チョッパ回路の出力動作を有効化又は停止することが可能であり、スイッチ素子はＰＮＰトランジスタからなり、切換回路は、上記インダクタとＬＥＤの接続点とＰＮＰトランジスタの入力端子との間の第３の抵抗、ＰＮＰトランジスタの入力端子と低電位出力端の間に接続されたＮＰＮトランジスタ、インダクタに設けられた補助巻線、及び補助巻線に発生する電圧を整流して平滑する整流平滑回路を備え、整流平滑回路による平滑電圧がＮＰＮトランジスタの入力端子に入力されるように構成される。これにより、第１の形態と同様の効果が得られるとともに、制御回路が簡素化される。

上記第１又は第２の実施形態において、制御回路は、降圧チョッパ回路の出力動作の停止とともに直流出力回路の動作を停止させるように構成されることが好ましい。これにより、ＰＮＰトランジスタのオフ時に、そこに印加される電圧が低減され、ＰＮＰトランジスタの低耐圧化が可能となる。

本発明のＬＥＤ照明装置は、上記いずれかのＬＥＤ点灯回路と、ＬＥＤとを備える。これにより、上記の各効果を奏するＬＥＤ照明装置が実現される。

第１の実施形態によるＬＥＤ点灯回路及びＬＥＤ照明装置の回路図である。 第２の実施形態によるＬＥＤ点灯回路及びＬＥＤ照明装置の回路図である。 比較例のＬＥＤ点灯回路及びＬＥＤ照明装置の回路図である。

＜第１の実施形態＞
図１に、本発明の第１の実施形態によるＬＥＤ点灯回路１及びそれを含むＬＥＤ照明装置３の回路図を示す。ＬＥＤ照明装置３は、ＬＥＤ点灯回路１及びＬＥＤ２を含む。商用電源などの交流電源ＡＣがＬＥＤ点灯回路１に入力され、ＬＥＤ点灯回路１からの直流出力がＬＥＤ２に供給される。ＬＥＤ点灯回路１は、整流回路１０、直流出力回路２０（以下、「ＰＦＣ２０」という）、補助電源回路７０、降圧チョッパ回路３０、電圧検出回路４０、制御回路５０及び切換回路６０を備える。

整流回路１０は、ダイオードブリッジなどの全波整流器であり、交流電源ＡＣから入力される交流電圧を全波整流する。なお、必要に応じて、整流回路１０の前段に、電流ヒューズ、ノイズフィルタなどが接続される。また、直流電圧が入力される場合には、整流回路１０はなくてもよい。

ＰＦＣ２０は、インダクタ２１、スイッチング素子２２、ダイオード２３及び平滑コンデンサ２４を備え、昇圧チョッパ回路からなる力率改善回路を構成する。スイッチング素子２２は、例えばＭＯＳＦＥＴであり（以下、「ＦＥＴ２２」ともいう）、制御回路５０（ＰＦＣ駆動部５１）によってＰＷＭ駆動される。ＦＥＴ２２がオンの期間においては、整流回路１０の出力電圧がインダクタ２１及びＦＥＴ２２に流れることによりインダクタ２１にエネルギーが蓄えられる。ＦＥＴ２２がオフの期間においては、整流回路１０の出力電圧とともにインダクタ２１に蓄えられているエネルギーがダイオード２３を介して平滑コンデンサ２４に充電される。このように、平滑コンデンサ２４に充電された電圧が、ＰＦＣ２０の高電位出力端と低電位出力端の間の直流出力電圧Ｖｄｃとなる。なお、低電位出力端と同電位のノードをグランドＧというものとする。

補助電源回路７０は、直流出力電圧Ｖｄｃから、制御回路５０の各部の制御電源Ｖｃｃを生成する。補助電源回路７０は、例えば、三端子レギュレータ、シリーズレギュレータなどの電圧レギュレータ回路を含み、グランドＧを基準電位として５〜２０Ｖ程度の定電圧を制御電源として生成する。なお、本実施形態では、制御回路５０の各部に同じ制御電源Ｖｃｃが供給される構成を示すが、補助電源回路７０から各部に対して異なる制御電源が供給されるようにしてもよい。

降圧チョッパ回路３０は、インダクタ３１、スイッチング素子３２、ダイオード３３及びコンデンサ３４を備え、スイッチング素子３２の動作基準点が実質的にグランドＧとなるローサイド制御型のバック型ＤＣ／ＤＣコンバータを構成する。スイッチング素子３２は、例えばＭＯＳＦＥＴであり（以下、「ＦＥＴ３２」ともいう）、制御回路５０（ＤＣ／ＤＣ駆動部５２）によってＰＷＭ駆動される。また、電流検出抵抗３５は低抵抗素子からなり、ＦＥＴ３２のソースとグランドＧの間に接続される。電流検出抵抗３５には、降圧チョッパ回路３０のスイッチング電流に応じた電圧が発生し、この電圧が検出電流に相当する。ＦＥＴ３２がオンの期間においては、直流出力電圧Ｖｄｃを電源として、ＬＥＤ２→インダクタ３１→ＦＥＴ３２→電流検出抵抗３５→グランドＧに電流が流れ、インダクタ３１にエネルギーが蓄えられる。ＦＥＴ３２がオフの期間においては、インダクタ３１に蓄えられたエネルギーを電源として、インダクタ３１→ダイオード３３→ＬＥＤ２→インダクタ３１に電流が流れる。コンデンサ３４は、ＬＥＤ２に流れる電流をフィルタリングする。

電圧検出回路４０は、抵抗４１及び４２、スイッチ素子４３並びにコンデンサ４４を含む。なお、抵抗４１は、１つの抵抗として図示されているが、実際には直列接続された複数の抵抗で構成され得る。なお、スイッチ素子４３は、ＰＮＰタイプのＭＯＳＦＥＴである（以下、「ＦＥＴ４３」という）。抵抗４１の一端がＬＥＤ２とインダクタ３１の接続点に接続され、抵抗４１の他端がＦＥＴ４３のソースに接続され、ＦＥＴ４３のドレインが抵抗４２の一端に接続され、抵抗４２の他端がグランドＧに接続される。また、ＦＥＴ４３のドレインと抵抗４２の接続点（以下、「検出点」という）の電圧が、検出電圧Ｖｄとして制御回路５０に入力される。検出電圧Ｖｄは、直流出力電圧ＶｄｃからＬＥＤ２の順方向電圧Ｖｆを減算した値となる。

ここで、図３を用いて、ＦＥＴ４３及びそれに関連する回路部分がない比較例のＬＥＤ点灯回路４の、特に消灯用の待機モード時の動作を説明する。比較例において、図１の第１の実施形態と実質的に同じ構成には同じ符号を付し、その重複する説明を省略する。比較例では、第１の実施形態の電圧検出回路４０及び制御回路５０（制御部５５）の代わりに電圧検出回路１４０及び制御回路１５０（制御部１５５）が設けられ、切換回路６０は設けられない。制御部５５と制御部１５５の相違は、切換回路６０の有無に起因するものである。電圧検出回路１４０は抵抗４１及び４２の直列回路からなり、その分圧点が検出点となる。この構成によると、待機モード時であっても、直流出力電圧ＶｄｃがＬＥＤ２及び電圧検出回路１４０に印加され、ＬＥＤ２に印加される電圧がＬＥＤ２の点灯可能な順方向電圧Ｖｆａを超える場合には、ＬＥＤ２、抵抗４１及び抵抗４２に微小な電流が流れる。この直流出力電圧Ｖｄが順方向電圧Ｖｆａを超える状況は、ＰＦＣ２０が昇圧動作を停止した場合であっても起こり得る（すなわち、交流電源ＡＣのピーク電圧が順方向電圧Ｖｆａを超える場合もある）。このようにＬＥＤ２及び電圧検出回路１４０に電流経路が発生すると、電圧検出回路１４０で無駄な待機電力が消費することになる。また、ＬＥＤ２に電流が流れることから、消灯用の待機モードを実行しているにもかかわらずＬＥＤ２が微光点灯してしまうという問題もある。

そこで、図１に戻ると、本実施形態では、消灯用の待機モードにおける待機電力の削減及びＬＥＤ２の微光点灯の防止のために、電圧検出回路４０においてＦＥＴ４３が抵抗４１と検出点との間に挿入接続されるとともに、ＦＥＴ４３を制御するための切換回路６０及びその制御構成が設けられる。なお、ＦＥＴ４３は、オフ時に検出点に高電圧が印加されないように検出点よりも高電位側に接続される必要がある。

制御回路５０は、ＰＦＣ駆動部５１、ＤＣ／ＤＣ駆動部５２及び制御部５５を含む。
ＰＦＣ駆動部５１は、直流出力電圧Ｖｄｃが所定値となるようにＦＥＴ２２をＰＷＭ駆動する。ＰＦＣ駆動部５１はＰＦＣ制御ＩＣ及びその周辺回路（不図示の入力電圧検出回路、出力電圧検出回路、インダクタ２１の補助巻線など）を含むが、本開示においては、説明の便宜上、ＰＦＣ駆動部５１を１つのブロックとして記載する。また、また、ＰＦＣ駆動部５１によるＰＦＣ２０の昇圧動作は、制御部５５からのイネーブル信号ＥＮ１の入力（例えば、ハイレベル信号）によって有効化され、イネーブル信号ＥＮ１の解除（例えば、ローレベル信号）によって停止する。

ＤＣ／ＤＣ駆動部５２は、降圧チョッパ回路３０のＦＥＴ３２をＰＷＭ駆動する。ＤＣ／ＤＣ駆動部５２はＤＣ／ＤＣコンバータ制御ＩＣ及びその周辺回路（不図示）を含むが、本開示においては、説明の便宜上、ＤＣ／ＤＣ駆動部５２を１つのブロックとして記載する。ＤＣ／ＤＣ駆動部５２は、電流検出抵抗３５の電圧の積分値が目標値（電流目標値）で一定となるように、ＰＷＭ駆動におけるオン時間（又はオンデューティ）を決定する。電流目標値は、制御部５５からの補正信号Ｓｃによって補正され得る。補正信号Ｓｃについては後述する。また、ＤＣ／ＤＣ駆動部５２による降圧チョッパ回路３０の出力動作は、制御部５５からのイネーブル信号ＥＮ２の入力（例えば、ハイレベル信号）によって有効化され、イネーブル信号ＥＮ２の解除（例えば、ローレベル信号）によって停止する。

制御部５５は、マイコン及びその周辺回路を含み、ＰＦＣ駆動部５１、ＤＣ／ＤＣ駆動部５２及び切換回路６０の動作を統括的に制御する。制御部５５はＣＰＵ５６、メモリ５７及び必要に応じて信号入力部５８を含み、ＣＰＵ５６は有効化／停止部５６１、補正信号生成部５６２及び切換決定部５６３を含み、これらの各部はバスを介して信号及びデータのやり取りが可能な態様で接続される。信号入力部５８は、外部からの点灯信号及び消灯信号の入力を受け付ける入力インターフェースとして機能する。

有効化／停止部５６１は、イネーブル信号ＥＮ１によってＰＦＣ駆動部５１を介してＰＦＣ２０の昇圧動作の有効化／停止を制御し、イネーブル信号ＥＮ２によってＤＣ／ＤＣ駆動部５２を介して降圧チョッパ回路３０の出力動作の有効化／無効化を制御する。なお、本開示において、ＰＦＣ２０の動作の有効化／停止とは、ＦＥＴ２２のＰＷＭ駆動の有効化／停止（オフ状態の維持）と同義であり、降圧チョッパ回路３０の出力動作の有効化／停止とは、ＦＥＴ３２のＰＷＭ駆動の有効化／停止（オフ状態の維持）と同義である。

ＬＥＤ点灯回路１に交流電源ＡＣが投入されると、有効化／停止部５６１はイネーブル信号ＥＮ１をＰＦＣ駆動部５１に、イネーブル信号ＥＮ２をＤＣ／ＤＣ駆動部５２に出力し、ＰＦＣ２０及び降圧チョッパ回路３０の動作を有効化する。信号入力部５８に消灯信号が入力されると、有効化／停止部５６１はイネーブル信号ＥＮ１及びＥＮ２を解除し（又はその論理を反転し）、ＰＦＣ２０及び降圧チョッパ回路３０の動作を停止させる。その後、信号入力部５８に点灯信号が入力されると、有効化／停止部５６１はイネーブル信号ＥＮ１及びＥＮ２を出力し、ＰＦＣ２０及び降圧チョッパ回路３０の動作を有効化する。

また、有効化／停止部５６１は、例えば電圧検出回路４０による検出値に異常がある場合に、イネーブル信号ＥＮ１及びＥＮ２を解除してＰＦＣ２０及び降圧チョッパ回路３０の動作を停止させるようにしてもよい。また、上記の異常が解消された場合に、有効化／停止部５６１がイネーブル信号ＥＮ１及びＥＮ２（例えば、ハイレベル信号）を出力するようにしてもよい。したがって、信号入力部５８がない場合でも、有効化／停止部５６１は、ＰＦＣ２０及び降圧チョッパ回路３０の動作を有効化／停止させることができる。言い換えると、電圧検出回路４０によって検出される検出電圧Ｖｄは、電流目標値の補正のためだけでなく、ＬＥＤ２の過電圧状態の検出、ＬＥＤ２の短絡状態の検出などに使用されてもよい。

補正信号生成部５６２は、電圧検出回路４０からの検出電圧Ｖｄに応じて、ＤＣ／ＤＣ駆動部５２における電流目標値を補正するための補正信号Ｓｃを出力する。補正信号Ｓｃは、例えば、検出電圧Ｖｄ（＝Ｖｄｃ−Ｖｆ）の増加に対して電流目標値が減少するように生成される。仮に補正信号Ｓｃがないとした場合で、かつＬＥＤ２の順方向電圧Ｖｆが減少した場合、ＦＥＴ３２のＰＷＭ駆動のオン期間におけるＬＥＤ電流積分値が一定となったとしてもオフ期間におけるＬＥＤ電流積分値が増加し、合計のＬＥＤ電流積分値が増加する。そこで、このような発生し得るＬＥＤ電流積分値の増加を補償するように補正信号Ｓｃが生成される。

切換決定部５６３は、切換回路６０にオン信号Ｓ１／オフ信号Ｓ０を出力して電圧検出回路４０のＦＥＴ４３のオン／オフを制御する。本実施形態では、切換決定部５６３は、有効化／停止部５６１がイネーブル信号ＥＮ１及びＥＮ２を出力している場合に、オン信号Ｓ１を出力して、切換回路６０にＦＥＴ４３をオンさせる。一方、切換決定部５６３は、有効化／停止部５６１がイネーブル信号ＥＮ１及びＥＮ２を解除している場合に、オフ信号Ｓ０を出力して、切換回路６０にＦＥＴ４３をオフさせる。

切換回路６０は、抵抗６１及び６３並びにトランジスタ６２を含む。抵抗６１は、インダクタ３１とＬＥＤ２の接続点とＦＥＴ４３のゲート（入力端子）との間に接続される。なお、抵抗６１も、抵抗４１の場合と同様に、直列接続された複数の抵抗で構成され得る。トランジスタ６２はＮＰＮタイプであり、ＦＥＴ４３のゲートとグランドＧの間に接続され、オン信号Ｓ１／オフ信号Ｓ０によってオン／オフされる。すなわち、オン信号Ｓ１によってトランジスタ６２及びＦＥＴ４３がオンし、オフ信号Ｓ０によってトランジスタ６２及びＦＥＴ４３がオフする。

以上のように、本発明のＬＥＤ点灯回路１は、直流出力回路２０と、インダクタ３１、ＦＥＴ３２及びダイオード３３を有するローサイド制御型の降圧チョッパ回路３０と、ＬＥＤ２とインダクタ３１の接続点とグランドＧとの間に接続された抵抗４１、ＦＥＴ４３及び抵抗４２の直列回路を有し、トランジスタ４３と抵抗４２の接続点（検出点）の電圧を検出電圧Ｖｄとして出力する電圧検出回路４０と、検出電圧Ｖｄに基づいて降圧チョッパ回路３０の出力動作を制御する制御回路５０（有効化／停止部５６１及び補正信号生成部５６２）と、所定のタイミングでＦＥＴ４３をオン／オフする切換回路６０とを備える。

これにより、ＦＥＴ４３がオンされた状態で検出電圧Ｖｄによって降圧チョッパ回路３０の出力動作が適正化されるとともに、所定のタイミングでＦＥＴ４３がオフされるので電圧検出回路４０における消費電力が低減される。したがって、ローサイド制御型の降圧チョッパ回路３０を採用するＬＥＤ点灯回路１及びそれを用いたＬＥＤ照明装置３において、電圧検出回路４０における消費電力の低減によって省電力化が実現される。

また、ＦＥＴ４３がＰＮＰタイプであり、切換回路６０が、インダクタ３１とＬＥＤ２の接続点とＦＥＴ４３のゲート（入力端子）との間の抵抗６１、及びＦＥＴ４３のゲート（入力端子）とグランドＧの間に接続されたＮＰＮタイプのトランジスタ６２と備え、オン信号Ｓ１／オフ信号Ｓ０によってトランジスタ６２がそれぞれオン／オフされるように構成される。これにより、検出点よりも高電位側に接続されたＦＥＴ４３によって電流経路が遮断されて制御回路５０に高電圧が印加されない構成において、簡素な電圧検出回路４０及び切換回路６０が実現される。

特に、本実施形態では、制御回路５０（有効化／停止部５６１及び切換決定部５６３）は、降圧チョッパ回路３０の出力動作を有効化する場合にオン信号Ｓ１を切換回路６０に出力し、降圧チョッパ回路３０の出力動作を停止する場合にオフ信号Ｓ０を切換回路６０に出力するように構成される。そして、切換回路６０が、オン信号Ｓ１／オフ信号Ｓ０に応じてＦＥＴ４３をそれぞれオン／オフするように構成される。これにより、消灯用の待機モードにおいて、ＬＥＤ２、抵抗４１、ＦＥＴ４３及び抵抗４２による電流経路が遮断され、待機電力を低減するとともにＬＥＤ２の微光点灯を防止することが可能となる。また、抵抗６１に起因する待機電力も低減される。

＜第１の実施形態の第１の変形例＞
上記実施形態では、ＬＥＤ点灯中にＦＥＴ４３をオンし、消灯用の待機モードにおいてＦＥＴ４３をオフする構成を示したが、第１の変形例として、待機モード時だけでなく、起動直後の所定期間以降にＦＥＴ４３をオフする構成としてもよい。

具体的には、制御回路５０の切換決定部５６３は、降圧チョッパ回路３０の出力動作の開始から所定期間内（例えば、０．１ｓ〜１０ｓ程度）にオン信号Ｓ１を出力してＦＥＴ４３をオンし、所定期間経過後にオフ信号Ｓ０を出力してＦＥＴ４３をオンするように構成される。なお、オン信号Ｓ１が出力される期間において検出された検出電圧Ｖｄはメモリ５７に記憶され、この記憶された検出電圧Ｖｄに基づいて補正信号生成部５６２が補正信号Ｓｃを出力するものとする。

これにより、上記実施形態において上述したような消灯時における電圧検出回路４０（及び抵抗６１）での待機電力低減の効果が得られるとともに、点灯中の電圧検出回路４０（及び抵抗６１）での消費電力が最小化される。

＜第１の実施形態の第２の変形例＞
上記実施形態では、ＬＥＤ点灯中にＦＥＴ４３をオンし、消灯用の待機モードにおいてＦＥＴ４３をオフする構成を示したが、第２の変形例として、待機モード時だけでなく、ＬＥＤ点灯中に周期的にＦＥＴ４３をオン／オフする構成としてもよい。

具体的には、制御回路５０の切換決定部５６３は、降圧チョッパ回路３０の出力動作を有効化する期間において所定周期でオン信号Ｓ１及びオフ信号Ｓ０を出力してＦＥＴ４３をオンし、降圧チョッパ回路３０の出力動作を停止する場合にはオフ信号Ｓ０を出力してＦＥＴ４３をオフするように構成される。所定周期は、例えば、０．１ｓ〜１ｈ程度であればよく、オン期間長は検出電圧を取得するのに充分な時間であればよい。本変形例でも、オン信号Ｓ１が出力される期間において検出された検出電圧Ｖｄはメモリ５７に記憶され、この記憶された検出電圧Ｖｄに基づいて補正信号生成部５６２が補正信号Ｓｃを出力するものとする。

これにより、上記実施形態において上述したような消灯時における電圧検出回路４０（及び抵抗６１）での待機電力低減の効果が得られるとともに、電流目標値をＬＥＤ２の順方向電圧Ｖｆの時間的変化に対応させつつも点灯中の電圧検出回路４０（及び抵抗６１）での消費電力を低減することが可能となる。

＜第１の実施形態の第３の変形例＞
上記実施形態では、ＬＥＤ点灯中にＦＥＴ４３をオンし、消灯用の待機モードにおいてＦＥＴ４３をオフする構成を示したが、第３の変形例として、調光率変化時のみにＦＥＴ４３をオンして検出電圧を取得し、それ以外はＦＥＴ４３をオフする構成としてもよい。本変形例では、信号入力部５８は、外部からの調光信号を受信する。

具体的には、制御回路５０の補正信号生成部５６２及び切換決定部５６３は、外部からの調光信号が示す調光率に応じて降圧チョッパ回路３０の出力動作を制御するとともに、調光率が変化してから所定期間内（例えば、０．１ｓ〜１０ｓ程度）にオン信号Ｓ１を切換回路６０に出力し、所定期間経過後にオフ信号Ｓ０を切換回路６０に出力するように構成される。なお、点灯開始時も「調光率変化時」に含まれるものと定義され得る。本変形例でも、オン信号Ｓ１が出力される期間において検出された検出電圧Ｖｄはメモリ５７に記憶され、この記憶された検出電圧Ｖｄに基づいて補正信号生成部５６２が補正信号Ｓｃを出力するものとする。

これにより、調光率が変化してＬＥＤ２の順方向電圧Ｖｆが変化した場合のみに検出電圧が検出され、それ以外には電圧検出回路４０の電流が遮断されるように構成される。したがって、上記実施形態において上述したような消灯時における電圧検出回路４０（及び抵抗６１）での待機電力低減の効果が得られるとともに、点灯中の電圧検出回路４０（及び抵抗６１）での消費電力が低減される。

なお、上記第１〜第３の変形例を個別のものとして示したが、これらは組み合わせて適用され得る。例えば、制御回路５０（切換決定部５６３）からオン信号Ｓ１が出力されるタイミングは、点灯時の所定周期に従う時間及び調光率変化時であってもよい。

＜第２の実施形態＞
上記第１の実施形態では制御回路５０からオン信号Ｓ１／オフ信号Ｓ０が出力されてＦＥＴ４３がオン／オフされる構成を示したが、本実施形態では降圧チョッパ回路３０の出力作用によってＦＥＴ４３がオン／オフされる構成を示す。

図２に、本実施形態のＬＥＤ点灯回路１及びそれを含むＬＥＤ照明装置３の回路図を示す。なお、第１の実施形態と実質的に同じ構成には同じ符号を付し、その重複する説明を省略する。本実施形態は、第１の実施形態とは、切換回路６０及び制御回路５０（ＣＰＵ５６）の構成が異なる。ＣＰＵ５６は、有効化／停止部５６１及び補正信号生成部５６２を有し、切換決定部５６３を有さない。

本実施形態の切換回路６０は、インダクタ３１の補助巻線３１ｓ、抵抗６１、トランジスタ６２、抵抗６３、ダイオード６４及びコンデンサ６５を備える。補助巻線３１ｓはインダクタ３１に磁気結合さる。補助巻線３１ｓの一端はグランドＧに接続され、他端がダイオード６４を介してコンデンサ６５に接続される。ダイオード６４はコンデンサ６５に接続され、これらはグランドＧに対する整流平滑回路を構成する。ダイオード６４に不図示の抵抗が直列接続されて、コンデンサ６５と積分回路を構成してもよい。コンデンサ６５に発生する電圧によって、抵抗６３を介してトランジスタ６２が制御される。なお、本実施形態では補助巻線３１ｓの一端にダイオード６４が接続された半波整流構成を示しているが、補助巻線３１ｓの両端にダイオードブリッジが接続された全波整流構成が採用されてもよい。

降圧チョッパ回路３０の出力動作中（ＬＥＤ点灯中）には、ＦＥＴ３２のＰＷＭ駆動によって補助巻線３１ｓに発生する電圧がダイオード６４及びコンデンサ６５によって整流平滑され、この整流平滑電圧によってトランジスタ６２がオンし、ＦＥＴ４３がオンする。一方、降圧チョッパ回路３０の出力動作の停止時（ＬＥＤ消灯時）には、ＦＥＴ３２がオフすることによって補助巻線３１ｓに電圧が発生しなくなり、トランジスタ６２がオフし、ＦＥＴ４３がオフする。したがって、消灯時の待機モードにおいて、電圧検出回路４０の電流が遮断される。

本実施形態においては、制御回路５０が降圧チョッパ回路３０の出力動作を停止させる動作は、制御部５５の有効化／停止部５６１がイネーブル信号ＥＮ２を解除する動作だけでなく、ＤＣ／ＤＣ駆動部５２がその駆動停止機能を実行する動作も含む。いずれの場合においても、ＦＥＴ４３は切換回路６０によってオフされる。この駆動停止機能は、例えば、電流検出抵抗３５によって検出される検出電流のピークが上限値を超える場合の過電流保護機能、制御電源Ｖｃｃが下限値を下回った場合の低電圧保護機能などを含む。

また、第１の実施形態と同様に、有効化／停止部５６１は、消灯時にイネーブル信号ＥＮ１及びＥＮ２を解除してＰＦＣ２０の昇圧動作及び降圧チョッパ回路３０の出力動作を停止させることができる。一方、イネーブル信号ＥＮ２によらずにＤＣ／ＤＣ駆動部５２の駆動停止機能によって降圧チョッパ回路３０の出力動作が停止した場合においても、ＦＥＴ４３がオフとなったことに応じて検出電圧Ｖｄはゼロとなる。有効化／停止部５６１は、検出電圧Ｖｄがゼロとなったことに応じてイネーブル信号ＥＮ１を解除するようにしてもよい。これにより、種々の状況において、降圧チョッパ回路３０の出力動作の停止に伴ってＰＦＣ２０の昇圧動作が停止される。

以上のように、本実施形態のＬＥＤ点灯回路１では、切換回路６０は、インダクタ３１とＬＥＤ２の接続点とＦＥＴ４３のゲート（入力端子）との間の抵抗６１、ＦＥＴ４３のゲート（入力端子）とグランドＧの間に接続されたＮＰＮタイプのトランジスタ６２、インダクタ３１に設けられた補助巻線３１ｓ、及び補助巻線３１ｓに発生する電圧を整流して平滑する整流平滑回路（ダイオード６４及びコンデンサ６５）を備え、整流平滑回路による平滑電圧がトランジスタ６２のベース（入力端子）に入力されるように構成される。

これにより、第１の実施形態と同様に、ＦＥＴ４３がオンされた状態で検出電圧Ｖｄによって降圧チョッパ回路３０の出力動作が適正化されるとともに、所定のタイミングでＦＥＴ４３がオフされるので電圧検出回路４０における消費電力が低減される。したがって、ローサイド制御型の降圧チョッパ回路３０を採用するＬＥＤ点灯回路１及びそれを用いたＬＥＤ照明装置３において、電圧検出回路４０における消費電力の低減によって省電力化が実現される。特に、本実施形態では、制御回路５０（制御部５５）に切換決定部５６３が不要となるので制御回路５０の簡素化の効果が得られる。またさらに、降圧チョッパ回路３０の出力動作が、制御部５５の有効化／停止部５６１からのイネーブル信号ＥＮ２の解除によってではなく、ＤＣ／ＤＣ駆動部５２の駆動停止機能によって停止された場合にも、ＦＥＴ４３がオフされる。これにより、待機モードにおけるＦＥＴ４３のオフ動作による待機電力低減及びＬＥＤ２の微光点灯防止の機会が拡張される。

＜変形例＞
以上に本発明の好適な実施形態を示したが、本発明は、例えば以下に示すように種々の態様に変形可能である。

（１）イネーブル信号ＥＮ１に関する変形
上記第１の実施形態（第１〜第３の変形例を除く）及び第２の実施形態では、降圧チョッパ回路３０の出力動作の停止時に、イネーブル信号ＥＮ２の解除によってＰＦＣ２０の昇圧動作も停止する構成を示した。これにより、ＦＥＴ４３及びトランジスタ６２のオフ時に、それぞれに印加される電圧が低減され、ＦＥＴ４３及びトランジスタ６２の低耐圧化が可能となる。ただし、ＦＥＴ４３及びトランジスタ６２の耐圧が問題とならない場合又はＰＦＣ駆動部５１にイネーブル端子（機能）がない場合には、降圧チョッパ回路３０の出力動作の停止時に、ＰＦＣ２０の昇圧動作は停止されなくてもよい。例えば、第１の実施形態において、イネーブル信号ＥＮ２の解除時にイネーブル信号ＥＮ１は解除されなくてもよい。

（２）トランジスタの種類に関する変形
上記各実施形態では、トランジスタ４３としてＭＯＳＦＥＴを採用し、トランジスタ６２としてバイポーラトランジスタを採用したが、設計条件に応じてＭＯＳＦＥＴとバイポーラトランジスタとは置換され得る。なお、本開示を通じて、ＭＯＳＦＥＴのゲート及びバイポーラトランジスタのベースを総称して「入力端子」といい、ＭＯＳＦＥＴのドレイン及びバイポーラトランジスタのコレクタを総称して「出力端子」といい、ＭＯＳＦＥＴのソース及びバイポーラトランジスタのエミッタを総称して「接地端子」というものとする。

１ ＬＥＤ点灯回路
２ ＬＥＤ
３ ＬＥＤ照明装置
２０ 直流出力回路（ＰＦＣ）
３０ 降圧チョッパ回路
３１ インダクタ
３１ｓ 補助巻線
３２ スイッチング素子（ＦＥＴ）
３３ ダイオード
４０ 電圧検出回路
４１、４２ 抵抗
４３ スイッチ素子（ＦＥＴ）
５０ 制御回路
６０ 切換回路
６１ 抵抗
６２ トランジスタ
６４ ダイオード
６５ コンデンサ

Claims (9)

1. 高電位出力端及び低電位出力端を有する直流出力回路と、
   インダクタ、スイッチング素子及びダイオードを有し、前記高電位出力端から前記低電位出力端にかけてＬＥＤ、前記インダクタ及び前記スイッチング素子の直列回路が形成され、前記ダイオードが前記インダクタと前記スイッチング素子の接続点から前記高電位出力端の方向を順方向として接続された降圧チョッパ回路と、
   前記ＬＥＤと前記インダクタの接続点と前記低電位出力端との間に接続された、第１の抵抗、スイッチ素子及び第２の抵抗の直列回路を有し、前記スイッチ素子と前記第２の抵抗の接続点の電圧を検出電圧として出力する電圧検出回路と、
   前記検出電圧に基づいて前記降圧チョッパ回路の出力動作を制御する制御回路と、
   所定のタイミングで前記スイッチ素子をオン／オフする切換回路と
   を備えたＬＥＤ点灯回路。
2. 前記制御回路が、前記降圧チョッパ回路の出力動作を有効化する場合には前記切換回路にオン信号を出力し、前記降圧チョッパ回路の出力動作を停止する場合にはオフ信号を前記切換回路に出力するように構成され、
   前記切換回路が、前記オン信号／前記オフ信号に応じて前記スイッチ素子をそれぞれオン／オフするように構成された、請求項１に記載のＬＥＤ点灯回路。
3. 前記制御回路が、前記降圧チョッパ回路の出力動作の開始から所定期間内にオン信号を前記切換回路に出力し、前記所定期間経過後にオフ信号を前記切換回路に出力するように構成され、
   前記切換回路が、前記オン信号／前記オフ信号に応じて前記スイッチ素子をそれぞれオン／オフするように構成された、請求項１に記載のＬＥＤ点灯回路。
4. 前記制御回路が、前記降圧チョッパ回路の出力動作を有効化する期間において所定周期でオン信号及びオフ信号を前記切換回路に出力し、前記降圧チョッパ回路の出力動作を停止する場合にはオフ信号を前記切換回路に出力するように構成され、
   前記切換回路が、前記オン信号／前記オフ信号に応じて前記スイッチ素子をそれぞれオン／オフするように構成された、請求項１に記載のＬＥＤ点灯回路。
5. 前記制御回路が、外部からの調光信号が示す調光率に応じて前記降圧チョッパ回路の出力動作を制御するとともに、前記調光率が変化してから所定期間内にオン信号を前記切換回路に出力し、前記所定期間経過後にオフ信号を前記切換回路に出力するように構成され、
   前記切換回路が、前記オン信号／前記オフ信号に応じて前記スイッチ素子をそれぞれオン／オフするように構成された、請求項１に記載のＬＥＤ点灯回路。
6. 前記スイッチ素子がＰＮＰトランジスタであり、
   前記切換回路が、前記インダクタと前記ＬＥＤの接続点と前記ＰＮＰトランジスタの入力端子との間の第３の抵抗、及び前記ＰＮＰトランジスタの入力端子と前記低電位出力端の間に接続されたＮＰＮトランジスタと備え、前記オン信号／前記オフ信号によって前記ＮＰＮトランジスタがそれぞれオン／オフされるように構成された、請求項２から５のいずれか一項に記載のＬＥＤ点灯回路。
7. 前記制御回路が、前記降圧チョッパ回路の出力動作を有効化又は停止することが可能であり、
   前記スイッチ素子がＰＮＰトランジスタからなり、
   前記切換回路が、前記インダクタと前記ＬＥＤの接続点と前記ＰＮＰトランジスタの入力端子との間の第３の抵抗、前記ＰＮＰトランジスタの入力端子と前記低電位出力端の間に接続されたＮＰＮトランジスタ、前記インダクタに設けられた補助巻線、及び該補助巻線に発生する電圧を整流して平滑する整流平滑回路を備え、該整流平滑回路による平滑電圧が前記ＮＰＮトランジスタの入力端子に入力されるように構成された、請求項１に記載のＬＥＤ点灯回路。
8. 前記制御回路が、前記降圧チョッパ回路の出力動作の停止とともに前記直流出力回路の動作を停止させるように構成された、請求項２又は７に記載のＬＥＤ点灯回路。
9. 請求項１から８のいずれか一項に記載のＬＥＤ点灯回路と、前記ＬＥＤとを備えたＬＥＤ照明装置。
   
   

Images