JP5527249B2

JP5527249B2 - 複合デバイスシステム

Info

Publication number: JP5527249B2
Application number: JP2011033795A
Authority: JP
Inventors: 秀憲田中
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2011-02-18
Filing date: 2011-02-18
Publication date: 2014-06-18
Anticipated expiration: 2031-02-18
Also published as: CN102647002B; CN102647002A; KR20120095312A; US20120212185A1; JP2012173063A; US8975873B2; KR101798005B1

Description

本発明は、第１デバイスと第２デバイスとを接続した複合デバイスシステムに関する。

近年、二次電池としてリチウムイオン電池がデジタルカメラなど携帯機器に搭載されている。リチウムイオン電池は、一般に、その電池電圧により電池残量を検出することが難しいとされている。このため、電池の充放電電流を積算することにより、電池残量を測定する方法がとられている（特許文献１参照）。また、リチウムイオン電池は過充電及び過放電に弱いため、過充電及び過放電の保護を行う必要がある。このため、リチウムイオン電池は電池残量を測定する電池監視ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：集積回路）と、充電及び過放電の保護を行う保護ＩＣを備えた電池パックの形態で使用される。

図６は従来の電池パックの一例の構成図を示す。図６において、電池監視ＩＣ１はリチウムイオン電池等の二次電池２の充放電電流を検出する。また、電池監視ＩＣ１は端子ＶＤＤに保護ＩＣ３から例えば電圧１．８Ｖの安定化された電源を供給されている。電池監視ＩＣ１はフラッシュＲＯＭ１ａ及びマイクロコンピュータ１ｂを内蔵しており、マイクロコンピュータ１ｂを用いて二次電池２の充放電電流を積算し、二次電池２の電池残量を算出する。

保護ＩＣ３は二次電池２から端子ＶＤＤに供給される例えば３．０Ｖ〜４．０Ｖ程度の電圧を内蔵するレギュレータ３ａで安定化して保護ＩＣ３の内部回路に供給すると共に、１．８Ｖの定電圧を端子ＶＲＥＧＯＵＴから電池監視ＩＣ１の端子ＶＤＤに供給する。

特開２００１−１７４５３４号公報

従来の電池監視ＩＣ１は、保護ＩＣ３から電圧１．８Ｖの電源を供給され、これを動作電源としている。電池監視ＩＣ１は書き換え可能な不揮発性メモリとしてフラッシュＲＯＭ１ａを備えており、マイクロコンピュータ１ｂは電源オフ時にも記憶保持すべきデータがある場合には、当該データをフラッシュＲＯＭ１ａに書き込んでおく。マイクロコンピュータ１ｂは電圧１．８Ｖで通常の動作を行うが、フラッシュＲＯＭ１ａの書き込み時には例えば電圧５．０Ｖが必要となる。このため、電池監視ＩＣ１には端子ＶＤＤに保護ＩＣ３から供給される電圧１．８Ｖを電圧５．０Ｖまで昇圧する昇圧回路１ｃが設けられている。

上記の昇圧回路１ｃは電圧１．８Ｖを電圧５．０Ｖまで昇圧するために、昇圧回路１ｃの昇圧段数が大きくなって大型化し、電池監視ＩＣ１における昇圧回路１ｃのチップ面積が大きくなるという問題があった。

本発明は上記の点に鑑みてなされたもので、第１デバイスの昇圧回路を小型化できる複合デバイスシステムを提供することを目的とする。

本発明の一実施態様による複合デバイスシステムは、書き換え可能な不揮発性メモリ（２２）を有する第１デバイス（１１）と前記第１デバイス（１１）に電源を供給する第２デバイス（１２）とを接続した複合デバイスシステムであって、
前記第２デバイス（１２）は、
外部から供給される第１電源を安定化し前記第１電源より低い第２電源として記第１デバイス（１１）に供給する電源回路（３３）と、
前記第１デバイス（１１）から送信される制御データを受信する通信回路（３１）と、
前記制御データによりオン／オフを切り換えてオン時に前記外部から供給される第１電源を前記第１デバイスに供給するスイッチ（３４）と、
を有し、
前記不揮発性メモリ（２２）へのデータの書き込み時に前記第１デバイス（１１）からの制御データを前記通信回路（３１）で受信して前記スイッチ（３４）をオンし前記第１電源を前記第１デバイス（１１）に供給する。

好ましくは、前記第１デバイス（１１）は、
前記不揮発性メモリ（２２）にデータを書き込むマイクロコンピュータ（２１）と、
前記マイクロコンピュータ（２１）の出力する制御データを前記第２デバイス（１２）に送信する通信回路（２３）と、
前記第２デバイス（１２）の前記スイッチ（３４）から供給される前記第１電源を昇圧して前記不揮発性メモリ（２２）に供給する昇圧回路（２４）を有する。

好ましくは、前記第１デバイス（１１）は、二次電池（１０）の電池残量を監視する集積回路であり、
前記第２デバイス（１２）は、前記二次電池（１０）の少なくとも過充電及び過放電の保護を行う集積回路である。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。

本発明によれば、第１デバイスの昇圧回路を小型化することができる。

本発明の複合デバイスシステムの一実施形態の構成図である。電池監視ＩＣと保護ＩＣの要部の一実施形態のブロック構成図である。フラッシュＲＯＭ書き込み時の一実施形態のフローチャートである。１段分の昇圧部の回路図である。本実施形態を説明するための図である。従来の電池パックの一例の構成図である。

以下、図面に基づいて本発明の実施形態について説明する。

＜通信システムのブロック構成＞
図１は本発明の複合デバイスシステムとしての電池パックの一実施形態の構成図を示す。この電池パックは、電池監視ＩＣと保護ＩＣを接続した複合デバイスシステムである。

図１において、端子Ｂ＋，Ｂ−間にはリチウムイオン電池等の二次電池１０が接続され、端子Ｂ＋は端子Ｐ＋に接続され、端子Ｂ−は抵抗Ｒ４及びＭＯＳトランジスタＭ２及びＭ１を介して端子Ｐ−に接続されており、端子Ｐ＋，Ｐ−間に負荷又は充電回路が接続される。

第１のデバイスである電池監視ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：集積回路）１１は抵抗Ｒ４の両端の電圧を端子ＶＲＳＭ，ＶＲＳＦに供給され、端子ＶＲＳＭ，ＶＲＳＦの電位差から二次電池１０の充放電電流を検出する。また、二次電池１０の電池電圧が保護ＩＣ１２を介して端子ＶＢＡＴに供給され、電池監視ＩＣ１１は端子ＶＢＡＴの電圧を二次電池１０の電圧として検出する。

また、電池監視ＩＣ１１は端子ＶＤＤに保護ＩＣ１２から安定化された電源を供給されている。電池監視ＩＣ１１の端子ＶＰＰは電源線１４により保護ＩＣ１２の端子ＶＰＰに接続されている。電池監視ＩＣ１１はマイクロコンピュータを内蔵し、二次電池１０の充放電電流を積算してバッテリ残量を算出すると共に、二次電池１０の過電圧検出及び充放電の過電流検出等を行い、その検出結果に基づいて保護ＩＣ１２の制御を行う。

第２のデバイスである保護ＩＣ１２は二次電池１０から抵抗Ｒ３を介して端子ＶＤＤに供給される電圧（例えば３．０Ｖ〜４．０Ｖ）を安定化して例えば電圧１．８Ｖとし、端子ＶＲＥＧＯＵＴから電池監視ＩＣ１１に供給する。また、端子ＶＳＥＮＳＥには抵抗Ｒ１を介して二次電池１０の電池電圧が供給され、この電池電圧を分圧して端子ＶＢＡＴから電池監視ＩＣ１１に供給する。また、保護ＩＣ１２は後述する内蔵のスイッチがオンしたときにのみ、端子ＶＤＤに供給される電圧を端子ＶＰＰから電池監視ＩＣ１１の端子ＶＰＰに供給する。

また、保護ＩＣ１２は端子ＶＳＥＮＳＥの電圧を過充電閾値及び過放電閾値と比較して、端子ＶＳＥＮＳＥ電圧が過充電閾値を超えると、異常状態であるとしてＭＯＳトランジスタＭ１をオフし、過放電閾値を下回ると、異常状態であるとしてＭＯＳトランジスタＭ２をオフする。これと共に、保護ＩＣ１２は電池監視ＩＣ１１からの制御に従ってＭＯＳトランジスタＭ１，Ｍ２のオン／オフを切り換えることで、二次電池１０の充放電制御を行う。

電池監視ＩＣ１１の端子ＩＣＯＭと保護ＩＣ１２の端子ＩＣＯＭは信号線１３で接続されており、電池監視ＩＣ１１と保護ＩＣ１２との間で例えば双方向の３値シリアル通信が行われる。

ところで、電池監視ＩＣ１１はマイクロコンピュータ等のデジタル回路を内蔵しておりノイズ等の耐電圧は低く設定されている。これに対し、保護ＩＣ１２はほとんどがアナログ回路であり二次電池１０から直接電源を供給されるために耐電圧は電池監視ＩＣ１１に比して十分に高く設定されている。

＜電池監視ＩＣと保護ＩＣの要部のブロック構成＞
図２は電池監視ＩＣ１１と保護ＩＣ１２の要部の一実施形態のブロック構成図を示す。図２において、電池監視ＩＣ１１はマイクロコンピュータ２１、フラッシュＲＯＭ２２、通信回路２３及び昇圧回路２４を有している。

マイクロコンピュータ２１はＡ／Ｄ変換器、ＲＡＭ，ＲＯＭ等のメモリを内蔵しており、二次電池１０の充放電電流を積算してバッテリ残量を算出すると共に、二次電池１０の過電圧検出及び充放電の過電流検出等を行う。また、マイクロコンピュータ２１は書き換え可能な不揮発性メモリとしてのフラッシュＲＯＭ２２に電源オフ時にも記憶保持すべきデータを書き込み、また、フラッシュＲＯＭ２２に記憶されているデータを読み出す。また、マイクロコンピュータ２１は通信回路２３を介して保護ＩＣ１２に制御データを送信すると共に、保護ＩＣ１２の状態を示すステータスデータを受信する。上記制御データにはＭＯＳトランジスタＭ１，Ｍ２それぞれのオン／オフを値１／０で指示するＭＯＳトランジスタ制御ビット、及び後述の給電スイッチ３４のオン／オフを値１／０で指示するスイッチ制御ビットが含まれている。

通信回路２３はマイクロコンピュータ２１の制御に従って保護ＩＣ１２の通信回路３１との間で制御データの送信、及びステータスデータの受信を行う。

昇圧回路２４は端子ＶＰＰに例えば３．０Ｖ〜４．０Ｖの電圧が供給されたとき、供給電圧を例えば電圧５．０Ｖに昇圧し、この５．０Ｖの電圧をフラッシュＲＯＭ２２に書き込み電圧として供給する。

保護ＩＣ１２は通信回路３１、レジスタ３２、レギュレータ３３、給電スイッチ３４を有している。通信回路３１は電池監視ＩＣ１１の通信回路２３との間で制御データの受信、及びステータスデータの送信を行う。通信回路３１は受信した制御データをレジスタ３２に格納し、また、レジスタ３２に格納されているステータスデータを供給される。

レギュレータ３３は端子ＶＤＤに二次電池１０から供給される電圧（例えば３．０Ｖ〜４．０Ｖ）を安定化して例えば電圧１．８Ｖとし、端子ＶＲＥＧＯＵＴから電池監視ＩＣ１１に供給する。

給電スイッチ３４は一端を端子ＶＤＤに接続され、他端を端子ＶＰＰに接続されている。また、給電スイッチ３４は制御端子にレジスタ３２に格納されたスイッチ制御ビットを供給され、スイッチ制御ビットが値１のとき給電スイッチ３４はオンし、値０のとき給電スイッチ３４はオフする。

＜書き込み時のフローチャート＞
図３はフラッシュＲＯＭ２２書き込み時の一実施形態のフローチャートを示す。同図中、ステップＳ１でマイクロコンピュータ２１は通信回路２３を介し保護ＩＣ１２に対してスイッチ制御ビットが値１の制御データを送信し、値１のスイッチ制御ビットを含む制御データが保護ＩＣ１２のレジスタ３２に書き込まれる。これにより、ステップＳ２で給電スイッチ３４はオンし、保護ＩＣ１２の端子ＶＰＰから電池監視ＩＣ１１の端子ＶＰＰに二次電池１０の電圧（例えば３．０Ｖ〜４．０Ｖ）が供給される。

ステップＳ３で電池監視ＩＣ１１の昇圧回路２４は端子ＶＰＰから供給される電圧（例えば３．０Ｖ〜４．０Ｖ）を電圧５．０Ｖまで昇圧してフラッシュＲＯＭ２２に供給する。こののち、ステップＳ４でマイクロコンピュータ２１はフラッシュＲＯＭ２２にデータを書き込む。

ステップＳ５でマイクロコンピュータ２１はフラッシュＲＯＭ２２への書き込みが終了したか否かを判別する。書き込みが終了していなければステップＳ３に進む。書き込みが終了するとステップＳ６でマイクロコンピュータ２１は通信回路２３を介し保護ＩＣ１２に対してスイッチ制御ビットが値０の制御データを送信し、値０のスイッチ制御ビットを含む制御データが保護ＩＣ１２のレジスタ３２に書き込まれる。これにより、ステップＳ７で給電スイッチ３４はオフし、保護ＩＣ１２の端子ＶＰＰはハイインピーダンス状態となる。この状態では、昇圧回路２４には端子ＶＰＰから電源が供給されないため、昇圧回路２４における電力消費はない。

＜昇圧回路＞
図４に昇圧回路２４における１段分の昇圧部の回路図を示す。同図中、直流電源４１の正極はインダクタンス４２及びダイオード４３を介して出力端子４４に接続されている。また、直流電源４１の負極は接地又は電圧ＶＳＳとされている。インダクタンス４２とダイオード４３の接続点はスイッチ４５を介して接地又は電圧ＶＳＳとされている。出力端子４４はキャパシタ４６を介して接地又は電圧ＶＳＳとされている。

ここで、スイッチ４５をオンするとインダクタンス４２に電流ＩＬが流れ、スイッチ４５をオフするとインダクタンス４２に起電力が発生し、直流電源４１の電圧と共にダイオード４３を通してキャパシタ４６に充電され昇圧される。

昇圧回路２４は図４に示す昇圧部を多段従属接続して構成される。従来の昇圧回路は図５の破線の矢印で示すように電圧１．８Ｖを電圧５．０Ｖまで昇圧するため、昇圧部の段数が多くなりチップ面積が大きかった。これに対して、本実施形態では実線の矢印で示すように電圧３．０Ｖ（〜４．０Ｖ）を電圧５．０Ｖまで昇圧するため昇圧部の段数を少なくすることができ、チップ面積を従来のほぼ半分程度に小型化することができる。

ここで、給電スイッチ３４を保護ＩＣ１２に設けている理由について説明する。給電スイッチを電池監視ＩＣ１１内に設け、給電スイッチの一端を抵抗Ｒ３に接続し給電スイッチの他端を昇圧回路２４に接続する構成とした場合、二次電池１０が異常な高電圧を出力した場合等では耐電圧の低い電池監視ＩＣ１１が破壊されることになる。これに対し、本実施形態では給電スイッチ３４を耐電圧の高い保護ＩＣ１２に設けているため、二次電池１０が異常な高電圧を出力した場合にも電池監視ＩＣ１１及び保護ＩＣ１２の破壊を防ぐことができる。

１０二次電池
１１電池監視ＩＣ
１２保護ＩＣ
２１マイクロコンピュータ
２２フラッシュＲＯＭ
２３，３１通信回路
２４昇圧回路
３２レジスタ
３３レギュレータ
３４給電スイッチ

Claims

書き換え可能な不揮発性メモリを有する第１デバイスと前記第１デバイスに電源を供給する第２デバイスとを接続した複合デバイスシステムであって、
前記第２デバイスは、
外部から供給される第１電源を安定化し前記第１電源より低い第２電源として記第１デバイスに供給する電源回路と、
前記第１デバイスから送信される制御データを受信する通信回路と、
前記制御データによりオン／オフを切り換えてオン時に前記外部から供給される第１電源を前記第１デバイスに供給するスイッチと、
を有し、
前記不揮発性メモリへのデータの書き込み時に前記第１デバイスからの制御データを前記通信回路で受信して前記スイッチをオンし前記第１電源を前記第１デバイスに供給する
ことを特徴とする複合デバイスシステム。
請求項１記載の複合デバイスシステムにおいて、
前記第１デバイスは、
前記不揮発性メモリにデータを書き込むマイクロコンピュータと、
前記マイクロコンピュータの出力する制御データを前記第２デバイスに送信する通信回路と、
前記第２デバイスの前記スイッチから供給される前記第１電源を昇圧して前記不揮発性メモリに供給する昇圧回路を
有することを特徴とする複合デバイスシステム。
請求項２記載の複合デバイスシステムにおいて、
前記第１デバイスは、二次電池の電池残量を監視する集積回路であり、
前記第２デバイスは、前記二次電池の少なくとも過充電及び過放電の保護を行う集積回路である、
ことを特徴とする複合デバイスシステム。