CN105390432A - 致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路 - Google Patents

致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路 Download PDF

Info

Publication number
CN105390432A
CN105390432A CN201510490352.4A CN201510490352A CN105390432A CN 105390432 A CN105390432 A CN 105390432A CN 201510490352 A CN201510490352 A CN 201510490352A CN 105390432 A CN105390432 A CN 105390432A
Authority
CN
China
Prior art keywords
pseudo
module
integrated circuit
active region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510490352.4A
Other languages
English (en)
Other versions
CN105390432B (zh
Inventor
P·弗纳拉
C·里韦罗
G·鲍顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN105390432A publication Critical patent/CN105390432A/zh
Application granted granted Critical
Publication of CN105390432B publication Critical patent/CN105390432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的各个实施例涉及：致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路。一种集成电路，其包括具有形成在其上的多个功能块的衬底。至少两个相同的功能块分别设置在集成电路上的两个或更多个不同位置处。提供了在功能块的内部和/或邻近区域中的电无源伪模块，其中至少两个不同的电无源伪模块被包括在该至少两个相同的功能块的内部和/或邻近区域中。

Description

致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路
优先权要求
本申请要求于2014年8月29日提交的法国专利申请第1458099号的优先权，其公开内容以引用的方式并入本文。
技术领域
本发明涉及集成电路，并且更加具体地，涉及集成电路的制造，该制造的目的在于使得该集成电路的逆向工程更加困难。
背景技术
集成电路的逆向工程主要在于：对集成电路进行分析，以便确定其内部结构及其操作，以便例如进行拷贝和复制。
逆向工程过程中的一个关键步骤是：通过图案匹配技术，识别标准单元、以及识别各个部件，以便确定互连结构和部件的列表(或者，‘网表’)，并且也可能重构集成电路的分层体系。
更具体而言，一旦识别出了单元或部件，那么就可以通过使用图案匹配技术而寻找到在集成电路内的该单元或者该部件的所有相同实例。
试图阻止这种搜索的当前的解决方案基于这种图案匹配技术的容错。更具体而言，这些解决方案基于为具有不同功能的单元提供非常相似的版图(layout)的特定单元设计。
然而，这种解决方案要求采用常规的CMOS结构来实施输入和输出级，因此，禁止采用特殊的非CMOS部件来配备输出级，例如，以便随着时间推移而进行正确的特征化，或者以便获得用于输入级的高输入电容。
发明内容
根据一个实施例及其实施方法，要旨是在逆向工程期间使图案识别步骤尽可能地复杂化，而同时不限于用于任何输入或者输出级的常规CMOS架构。
按照对集成电路设计者而言是自动的并且明显的方式来修改集成电路的拓扑结构，也是有利的。
根据一个方面，提供了一种用于制造集成电路的方法，其包括：在集成电路的衬底之中和/或之上形成多个功能块，这些功能块包括分别设置在集成电路上的两个或更多个不同位置处的至少两个相同的功能块。
该方法此外包括：在功能块的内部和/或邻近区域中分别形成电无源的伪(dummy)模块，并且在该至少两个相同的功能块的内部和/或邻近区域中，分别形成至少两个不同的电无源伪模块。
功能块包括：例如，标准单元(例如，反相器、逻辑门等)和/或多组标准单元或者具体装置诸如，例如，设计在CMOS反相器周围的环形振荡器。
当功能块是标准单元时，伪模块有利地形成在这些标准单元的邻近区域中。由此，不修改标准单元的拓扑结构。
当功能块是多组伪单元、或者具体装置诸如环形振荡器时，一个或多个伪模块可以形成在这些组或者该装置的内部和/或邻近区域中。
事实上，伪模块将形成在功能块的主要部分甚或整体的内部和/或邻近区域中，这取决于可用的空间。
与现有技术的解决方案相对照，设置在不同位置处的两个相同的功能块，尤其是两个相同的标准单元，保持了相同的功能拓扑结构，但是具有不同的电无源伪环境。这致使通过上面提及的匹配技术进行的图案识别更加复杂，同时特别是不要求对现有标准单元的库的拓扑结构进行任何修改。
此外，在考虑到预设的规则集(setofrules)而生成至少一个光刻掩膜期间，按照例如对集成电路设计者而言是明显的方式，在布局(placement)多个功能块之后，有利地自动地进行伪模块的布局。
由此，按照对集成电路设计者而言是明显的方式，进行伪模块的这些限定和布局，无论这些伪模块是设置在标准单元的邻近区域中、还是设置在形成具体装置的一组标准单元的内部。
一个或多个伪模块可以形成为具有多个层级(衬底级、多晶硅级、接触级等)、并且/或者可以采用多种形式(伪有源区域、伪多晶硅区域、在伪有源区域上和/或在伪多晶硅区域上的伪接触，等等)、或者利用这些多种标准的组合而形成，对此不作限制。
由此，根据该至少两个相同的功能块中的每一个都包括在衬底内由绝缘区域定界的有源区域的一个实施例中，形成至少一个伪模块包括：在为对应的有源区域定界的绝缘区域中形成伪有源区域。
当该至少两个相同的功能块中的每一个在它们对应的邻近区域中都包括伪有源区域时，这两个伪有源区域例如可以具有不同的几何形状。
在这些实施例中，在生成用于限定集成电路的有源区域的掩膜期间，有利地执行每个伪有源区域的限定。
根据该至少两个相同的功能块中的每一个都包括在由绝缘区域定界的衬底内的有源区域的另一实施例中，形成至少一个伪模块可以包括：形成至少一个伪多晶硅区域，该至少一个伪多晶硅区域至少部分在为对应的有源区域定界的绝缘区域之上。
此处，再次，当该至少两个相同的功能块中的每一个在它们对应的邻近区域中都包括至少一个伪多晶硅区域时，这两个伪多晶硅区域可以具有不同的几何形状。
还可能的是，该至少一个伪多晶硅区域至少部分在伪有源区域之上延伸。
在这些实施例中，在生成被称为“多晶硅掩膜”的掩膜期间，有利地执行每个伪多晶硅区域的限定。
根据又一可能的实施例，形成该至少一个伪模块可以包括：在伪有源区域之上和/或在伪多晶硅区域之上的至少一个导电伪接触。
在生成被称为“接触掩膜”的掩膜期间，有利地进行每个导电伪接触的限定。
用于限定和布局电无源伪模块的该预设的规则集包含：例如，所使用的技术的设计规则(现有技术中的技术人员已知的缩写为DRM的设计规则手册)；或者，在可能的情况下，部分被放宽或者甚至全部被放宽的这些设计规则。
虽然从理论上讲可以为在集成电路上的一个位置处的功能块的每种实例采用不同的伪模块，但是更为简单的是，根据一个实施例：将集成电路的不同面积区域(area)限定为分别包含相同的功能块；向这些面积区域分配不同规则集；并且考虑到分配给每个面积区域的该规则集，而执行在该区域内的伪模块的限定和布局。
根据另一方面，提供了一种集成电路，其包括在衬底之中和/或之上的多个功能块，这些功能块包括分别设置在集成电路上的至少两个不同位置处的至少两个相同的功能块。
集成电路此外包括在功能块的内部和/或邻近区域中的电无源伪模块、以及在该至少两个相同的功能块的内部和/或相应邻近区域中的至少两个不同的电无源伪模块。
根据该至少两个相同的功能块中的每一个都包括在衬底内的由绝缘区域定界的有源区域的一个实施例中，该至少一个伪模块包括：位于为对应的有源区域定界的绝缘区域中的伪有源区域。
在该至少两个相同功能块中的每一个都包括在它们相应的邻近区域中的伪有源区域的一个实施例中，这两个伪有源区域具有不同的几何形状。
根据该两个相同的功能块中的每一个都包括在衬底内的由绝缘区域定界的有源区域的一个实施例中，至少一个伪模块包括至少部分位于为对应的有源区域定界的绝缘区域之上的至少一个伪多晶硅区域。
在该至少两个相同功能块中的每一个都包括在它们相应的邻近区域中的至少一个伪多晶硅区域的一个实施例中，这两个伪多晶硅区域具有不同的几何形状。
该至少一个伪多晶硅区域可以至少部分在对应的伪有源区域之上延伸。
根据一个实施例，该至少一个伪模块包括位于伪有源区域之上和/或伪多晶硅区域之上的至少一个导电伪接触。
根据一个实施例，集成电路包括不同的面积区域，这些面积区域分别包含相同的功能块，并且在每个区域内，与每个相同的功能块相关联的一个或多个伪模块相同，但是在面积区域之间，与每个相同的功能块相关联的一个或多个伪模块不同。
附图说明
本发明的其他优点和特征将基于查阅对本发明的非限制性实施例及其实施方式的详细说明以及对应附图而变得显而易见，在图中：
图1、图7和图10图示了根据现有技术的拓扑结构的示例；以及
图2至图6、图8、图9以及图11至图14示意性地图示了各个实施例及其实施方式。
具体实施方式
在图1中，附图标记1表示选自集成电路IC的版图的部分。
在本示例中，该版图包括三个相同的预先特征化的单元CEL。此处的每个单元CEL是包括NMOS晶体管和PMOS晶体管的CMOS反相器。
更加精确地说，这些单元形成在半导体衬底内，并且由例如是浅沟槽隔离(或者，STI)类型的绝缘区域2限制。
单元CEL包括由绝缘区域2限制的有源的半导体面积区域，并且包括用于反相器的第一MOS晶体管的第一有源区域10(源极、沟道和漏极区域)、以及用于反相器的第二MOS晶体管的第二有源区域11。
单元CEL还包括形成两个晶体管MOS的栅极区域的多晶硅区域3，并且包括位于第一MOS晶体管的沟道区域之上并且同时由栅极氧化物电绝缘的部分30、以及位于第二MOS晶体管的沟道区域之上并且同时由栅极氧化物电绝缘的部分31。
这两个有源区域10和11连接至半导体导轨4，该半导体导轨(rail)4设计为由电源电压(接地和电源电压)偏置。
图2图示了第一实施例，该第一实施例包括：通过在单元的外部邻近区域中添加电无源的伪模块，来对单元CEL的环境进行修改。
更加精确地说，在本实施例中，伪模块包括：在单元CEL的任一侧上的、形成在绝缘区域2内的伪有源区域5。此处的该伪有源区域是半导体衬底的一部分，该部分形成了向上延伸穿过绝缘区域2以在衬底的上表面露出的“有源壁结构”、并且局部地将绝缘区域分隔为至少两个绝缘面积区域20和21。此外，虽然该伪有源区域具有与衬底相同的偏置，但是此处其因为其未连接至集成电路的任何其他部件所以是电无源的。
应该注意，如果基底衬底包括传导类型不同(N和P)的阱，那么伪有源区域可以潜在地包括传导类型不同(N和P)的两个部分。虽然这种配置对于伪有源区域是可能的，但是其生成泄漏电流。因此，在这种情况下，优选的是将伪有源区域划分为两个不同的部分N和P，这两个部分彼此隔开了由设计规则确定的距离，该设计规则限定了需要在区域N和P之间遵守的间隔。
一般而言，不考虑本实施例，伪模块有利地包括多边形。
在此处描述的示例中，该伪有源区域5包括完全呈矩形的中央部分50，从该中央部分50伸出两个翼部51和52。
在图3中图示的实施例中，此处再次作为伪有源区域的伪模块5，具有与图2中的模块5的几何形状不同的多边形几何形状。更加精确地说，在图3中的模块5与在图2中的模块5的显著不同之处在于，此处使得中央部分53中空，留出绝缘的岛部22。此外，翼部51和52的几何形状也略有不同，并且在模块5与相邻单元CEL的多晶硅区域3之间的间隙在图3中比在图2中更小。
这是因为如下事实：用于形成图2的模块5的规则集与用于形成图3的模块5的规则集不同。
事实上，如在图4中示意性所图示的，对模块5的限定是基于规则集RG1而进行的，这些规则包括在所用技术中的设计规则(DRM)、和/或被至少部分地放宽的这些设计规则。
由此，在该规则集RG1中，考虑了在两个有源区域之间允许的最小距离以及在有源区域与多晶硅区域之间允许的最小距离、以及有源区域的宽度。
更精确地说，在图2的情况下，所用的规则包括：符合由DRM设定(fix)的在两个有源区域之间的最小距离，即，对于90nm技术而言是140nm；并且符合在有源区域与多晶硅区域之间的最小距离140nm，其对于这后一个值而言对应于由DRM设定的规则的放宽(针对90nm技术，该DRM将最小距离设定为50nm)。
在图3的情况下，所用的规则包括：符合由DRM设定的在两个有源区域之间的最小距离，即，对于90nm技术是140nm；并且符合在有源区域与多晶硅区域之间的最小距离，即，对于90nm技术是50nm。
如果现在再次参照图4，那么可以看出，当集成电路设计者进行集成电路的各个功能块(尤其是预先特征化的单元)的布局时，集成电路设计者在步骤S40中按照常规的方式进行对集成电路的有源区域的限定。
在各个功能块的该布局之后，基于规则集RG1，在步骤S41中限定伪模块5，有利地，这通过使用该规则集的软件而自动地进行。
然后，生成称为“有源掩膜”或者“有源区域掩膜”的光刻掩膜(步骤S42)，并且然后，通过使用该掩膜来同时形成有源区域和伪模块(步骤S43)。
更加精确地说，在衬底上沉积双层(硅氧化物/硅氮化物)，用光致抗蚀剂层覆盖该双层，该光致抗蚀剂层通过有源区域掩膜被曝光，并且这将允许确定绝缘区域2的和绝缘面积区域20、21的轮廓，并且也可以允许确定绝缘结构22的轮廓，并且从而允许确定有源区域10和11的和伪有源区域5的轮廓。然后，在对光致抗蚀剂显影之后，通过将光致抗蚀剂的剩余部分用作硬掩膜，以获得待被绝缘材料填充的沟槽的这种方式进行对双层和衬底的蚀刻，以便在化学机械抛光硅氧化物并且去除硅氮化物之后，形成绝缘区域2和绝缘面积区域20和21，并且也可以形成绝缘结构22。
要注意，绝缘面积区域20、21和可能的绝缘结构22的轮廓位于绝缘区域2的轮廓的内部，并且，当设计者限定用于功能块的布局的有源区域的尺寸时，设计者限定的是后者轮廓。因此，在有源掩膜上的该绝缘区域中设置另外的沟槽对于设计者而言是完全显而易见的，并且，在假设虚拟有源区域5是电无源时尤其如此，这是由于具体地虚拟有源区域5未连接至集成电路的另一部件。
虽然，在刚刚已经就描述的实施例中，模块5是“有源区域的壁结构”，但是，这些模块也可以通过蚀刻绝缘区域2并且通过用多晶硅填充由此蚀刻的沟槽来形成。
在图5中图示的实施例中，伪模块6是位于绝缘区域2之上的伪多晶硅区域，并且具有多边形几何形状。
此处，再次，基于规则集来进行对模块6的限定，这些规则可以包括在所用技术中的设计规则(DRM)和/或被至少部分地放宽的这些设计规则。
由此，在该规则集中，将特别地考虑：在两个多晶硅区域之间允许的最小距离以及在有源区域与多晶硅区域之间允许的最小距离、以及多晶硅线的宽度。
更加精确地说，在图5的情况下，所用的规则包括：符合由DRM设定的在有源区域与多晶硅区域之间的最小距离，即，对于90nm技术是140nm，并且符合由DRM设定的在两个多晶硅区域之间的最小距离，即，对于90nm技术是50nm。
由于多晶硅区域在绝缘区域之上、并且未被偏置或者未连接至任何其他部件，所以其是电无源的。
如果现在参照图6，那么可以看到，在步骤S60中，当集成电路设计者进行集成电路的各个功能块的(尤其是预先特征化的单元的)布局时，集成电路设计者按照常规的方式进行集成电路的多晶硅的功能线的限定。
在各个功能块的该布局之后，在步骤S61中，基于规则集RG2限定伪多晶硅区域6，并且有利地这通过使用该规则集的软件来自动地进行。
然后，生成称为“多晶硅掩膜”的光刻掩膜(步骤S62)，并且然后，通过使用该掩膜，同时形成多晶硅线和伪多晶硅区域(步骤S63)。
作为变型例，也可以至少部分地在伪有源区域之上形成伪多晶硅区域，同时通过栅极氧化物使该伪有源区域绝缘、并且不将它们连接至偏置电压以免产生杂散电容。
在图7中，附图标记1表示图1的选自版图的部分，其中示出了在有源区域上、在半导体导轨4上以及在多晶硅区域3上的导电接触70。
如在图8中图示的，伪模块可以包括导电伪接触8，这些导电伪接触8由于未连接至集成电路的任何电压或者部件所以是电无源的。在图8中，伪接触8位于伪多晶硅区域6上。然而，只要该伪接触不与第一金属层级(level)的金属线接触，或者虽然该伪接触与这种金属线接触、但是只要该金属线自身未连接至任何其他金属线，就可以在至少一个伪有源区域上设置这些伪接触中的至少一部分。
此处，再次，基于规则集来进行模块8的限定，这些规则可以包括在所用技术中的设计规则(DRM)、和/或至少被部分地放宽的这些设计规则。
由此，在该规则集中，将特别地考虑在多晶硅区域与接触之间允许的最小距离、以及在有源区域与接触之间允许的最小距离。
如果现在参照图9，那么可以看出，在步骤S90中，当集成电路设计者进行对集成电路的各个功能块(尤其是布局预先特征化的单元)的布局时，集成电路设计者按照常规的方式进行集成电路的导电功能接触的限定。
在各个功能块的该布局之后，在步骤S91中，基于规则集RG3而限定伪接触8，有利地这通过使用该规则集的软件来自动地进行。
然后，生成称为“接触掩膜”的光刻掩膜(步骤S92)，并且然后，通过使用该掩膜来同时形成功能接触和伪接触(步骤S93)。
图10图示了选自环形振荡器的版图的部分1，其包括多个在图7中图示的单元类型的预先特征化的单元CEL。
根据在图11中图示的第一实施例，该版图由在图2中图示的伪模块类型的伪模块5来完成，该伪模块5位于环形振荡器的内部以及预先特征化的单元CEL的外部。
根据在图12中图示的第二实施例，该版图由在图3中图示的伪模块类型的伪模块5来完成，该伪模块5位于环形振荡器的内部以及预先特征化的单元CEL的外部。
根据在图13中图示的第三实施例，该版图由在图8中图示的伪模块类型的伪模块6和8来完成，伪模块6和8位于环形振荡器的内部以及预先特征化的单元CEL的外部。
按照使得在逆向工程期间对图案的自动识别更加困难的这种方式，有利地是设想将不同的伪模块与集成电路的设置在各种位置处的相同功能块中的至少一些相关联。
虽然，从理论上讲可以将不同的伪模块与在集成电路内的相同功能块的每一个实例相关联，但是，更简单的方法是：将集成电路的版图细分为多个面积区域，并且在相同面积区域内使用相同类型的伪模块并且/或者使用相同规则集，而在不同面积区域内使用不同类型的伪模块并且/或者使用不同规则集。
相同的功能块设置在至少两个不同的面积区域中。
当然，面积区域的数目越多，自动图案识别也就越困难；但是集成电路的制造也会更复杂。
本领域技术人员将能够找到有关面积区域的数目的折衷，该这种特别地依赖于集成电路的大小、根据相同功能块的数目以及它们的位置。
在图14中，图示了对集成电路IC的细分的一个示例，面积区域的数目等于5。
在实践中，为了使用于自动限定伪模块的软件能够区分各个面积区域DZ1至DZ5，为每个面积区域分配标记或者标识，并且与每个标识相关联的方式是在对应面积区域中的各个伪模块被限定。
由此，例如，在面积区域DZ1中，伪模块可以是在图2中图示的伪模块的类型；而在面积区域DZ2中，它们可以是在图3中图示的的伪模块的类型。
面积区域DZ3例如可以包含了在图5中图示的伪模块的类型的伪模块，而面积区域DZ4可以包含了在图8中图示的伪模块的类型的伪模块。
面积区域DZ5例如可以包括前述伪模块中的至少一些的组合，并且相同的功能块设置在至少两个不同的面积区域DZi中。
本发明的其他变型例也是可能的。
由此，当与相同的产品有关的多个集成电路制造在相同的半导体上时，对于光刻步骤，采用标线片(reticule)，通过使用该标线片可以同时在一组集成电路之上使光致抗蚀剂曝光(该组集成电路的数目取决于标线片的行数和列数)。当已经处理了一组集成电路之后，使晶片相对于标线片位移，以便处理另一组集成电路，以此类推，直到已经处理了整个晶片。
然后，可以设想，例如结合上面提及的标记的使用，修改用于在相同标线片上的一组电路内获得伪模块的规则，这允许最终在一组产品内获得在功能上相同但是具有不同的伪图案配置的产品。
举例说明，利用包括3行和3列的标线片，可以存在一行电路类型A、一行电路类型B和一行电路类型C；A、B和C例如对应于用于获得伪模块的不同规则。这使得，当包括属于两种不同类型的电路的两个封装单元被打开时，致使逆向工程步骤甚至更加复杂。
由此，根据另一方面，还提供了一种用于制造根据前面限定的方法单独制造的集成电路的晶片的方法，该方法包括：使用至少一个标线片来使覆盖一组集成电路的光致抗蚀剂曝光；修改标线片、用于在组集成电路内获得伪模块的规则，以便在该组集成电路内获得具有不同类型的伪模块的集成电路；以及使晶片逐步地位移，以便借由该至少一个标线片来逐步地处理所有组集成电路。
还提供了一种集成电路的晶片，该晶片诸如前面限定的与相同的部件或者产品有关，并且包括相同的集成电路组，每组包括具有不同伪模块配置的至少两个集成电路。

Claims (26)

1.一种用于制造集成电路的方法，包括：
在所述集成电路的衬底之中和/或之上形成功能块，所述功能块包括：至少两个相同的功能块，分别设置在所述集成电路上的两个或更多个不同的位置处；以及
在所述至少两个相同的功能块的内部和/或邻近区域中，分别形成电无源伪模块；以及
在所述至少两个相同的功能块的内部和/或邻近区域中，分别形成至少两个不同的电无源伪模块。
2.根据权利要求1所述的方法，
其中所述至少两个相同的功能块中的每一个都包括：在所述衬底内的由绝缘区域定界的有源区域，并且
其中形成所述电无源伪模块包括：在为对应的所述有源区域定界的所述绝缘区域中，形成伪有源区域。
3.根据权利要求2所述的方法，
其中所述至少两个相同的功能块中的每一个都在其相应的邻近区域中包括伪有源区域，两个所述伪有源区域具有不同的几何形状。
4.根据权利要求1所述的方法，
其中所述两个相同的功能块中的每一个都包括：在所述衬底中的由绝缘区域定界的有源区域，并且
其中形成电无源伪模块包括：形成至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分地在为对应的所述有源区域定界的所述绝缘区域之上。
5.根据权利要求4所述的方法，
其中所述至少两个相同的功能块中的每一个都在其相应的邻近区域中包括至少一个伪多晶硅区域，两个所述伪多晶硅区域具有不同的几何形状。
6.根据权利要求2所述的方法，
其中形成电无源伪模块包括：形成至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分地在为对应的所述有源区域定界的所述绝缘区域之上，并且
其中所述至少一个伪多晶硅区域至少部分在对应的所述伪有源区域之上延伸。
7.根据权利要求6所述的方法，
其中形成电无源伪模块包括：在所述伪有源区域之上和/或在所述伪多晶硅区域之上，形成至少一个导电伪接触。
8.根据权利要求1所述的方法，
其中在所述集成电路的功能块的布局之后，自动地执行电无源伪模块的限定和布局。
9.根据权利要求8所述的方法，
其中在生成至少一个光刻掩膜期间，考虑到预设规则集，而自动地执行电无源伪模块的限定和布局。
10.根据权利要求2所述的方法，
其中在生成用于限定所述集成电路的所述有源区域的掩膜期间，执行每个伪有源区域的限定。
11.根据权利要求4所述的方法，
其中在生成被称为“多晶硅掩膜”的掩膜期间，执行每个多晶硅区域的限定。
12.根据权利要求7所述的方法，
其中在生成被称为“接触掩膜”的掩膜期间，执行每个导电伪接触的限定。
13.根据权利要求9所述的方法，
其中所述预设规则集包含用于所用技术的设计规则，所述设计规则至少部分被放宽。
14.根据权利要求9所述的方法，
其中所述集成电路的多个面积区域被限定为分别包含相同的功能块，并且将不同的预设规则集分配给所述多个面积区域；并且
其中考虑到分配给所述面积区域的所述规则集，而执行在所述多个面积区域中的每一个面积区域内的所述伪模块的限定和布局。
15.根据权利要求1所述的方法，
其中所述功能块包括标准单元，并且在这些标准单元的邻近区域中形成与这些标准单元相关联的伪模块。
16.根据权利要求1所述的方法，进一步包括：
将至少一个标线片用于使覆盖一组集成电路的光致抗蚀剂曝光；
对用于在所述一组集成电路内获得伪模块的规则的所述至少一个标线片进行修改，以便在所述一组集成电路内获得具有不同的类型的伪模块的集成电路；以及
使晶片逐步地位移，以便借由所述至少一个标线片而逐步地处理所有组的集成电路。
17.一种集成电路，包括：
衬底；
在所述衬底上的多个功能块，所述功能块包括：至少两个相同的功能块，分别设置在所述集成电路上的两个或更多个不同的位置处；
电无源伪模块，位于所述功能块的内部和/或邻近区域中；
其中至少两个不同的电无源伪模块位于所述至少两个相同的功能块的内部和/或相应的邻近区域中。
18.根据权利要求17所述的集成电路，
其中所述至少两个相同的功能块中的每一个都包括在所述衬底内的由绝缘区域定界的有源区域，并且所述电无源伪模块包括位于为对应的所述有源区域定界的所述绝缘区域中的伪有源区域。
19.根据权利要求18所述的集成电路，
其中所述至少两个相同的功能块中的每一个都在它们相应的邻近区域中包括伪有源区域，两个所述伪有源区域具有不同的几何形状。
20.根据权利要求17所述的集成电路，
其中所述两个相同的功能块中的每一个都包括：在所述衬底内的由绝缘区域定界的有源区域，并且
其中所述电无源伪模块包括至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分位于为对应的所述有源区域定界的所述绝缘区域之上。
21.根据权利要求20所述的集成电路，
其中所述至少两个相同的功能块中的每一个都在它们相应的邻近区域中包括至少一个伪多晶硅区域，两个所述伪多晶硅区域具有不同的几何形状。
22.根据权利要求18所述的集成电路，
其中所述电无源伪模块包括至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分位于为对应的所述有源区域定界的所述绝缘区域之上，并且
其中所述至少一个伪多晶硅区域至少部分在对应的所述伪有源区域之上延伸。
23.根据权利要求22所述的集成电路，
其中所述电无源伪模块包括位于所述伪有源区域之上和/或位于所述伪多晶硅区域之上的至少一个导电伪接触。
24.根据权利要求17所述的集成电路，
其中所述集成电路包括：分别包含相同的功能块的多个面积区域，并且
其中每个面积区域，与每个相同的功能块相关联的一个或多个所述伪模块相同；但是面积区域之间，与每个相同的功能块相关联的一个或多个所述伪模块不同或者类型不同。
25.根据权利要求17所述的集成电路，
其中所述功能块包括标准单元，并且与这些标准单元相关联的所述伪模块位于这些标准单元的邻近区域中。
26.根据权利要求17所述的集成电路，被制造在晶片上，所述晶片包括：相同的多组集成电路，每组包括具有由于伪模块而不同的配置的至少两个集成电路。
CN201510490352.4A 2014-08-29 2015-08-11 致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路 Active CN105390432B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1458099A FR3025335B1 (fr) 2014-08-29 2014-08-29 Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
FR1458099 2014-08-29

Publications (2)

Publication Number Publication Date
CN105390432A true CN105390432A (zh) 2016-03-09
CN105390432B CN105390432B (zh) 2018-07-31

Family

ID=52358855

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201520602231.XU Withdrawn - After Issue CN204966495U (zh) 2014-08-29 2015-08-11 致使对集成电路的逆向工程更加困难的集成电路
CN201510490352.4A Active CN105390432B (zh) 2014-08-29 2015-08-11 致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201520602231.XU Withdrawn - After Issue CN204966495U (zh) 2014-08-29 2015-08-11 致使对集成电路的逆向工程更加困难的集成电路

Country Status (3)

Country Link
US (2) US9640493B2 (zh)
CN (2) CN204966495U (zh)
FR (1) FR3025335B1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895647A (zh) * 2018-08-22 2020-03-20 北京芯愿景软件技术股份有限公司 一种增加集成电路逆向工程难度的方法及芯片

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3025335B1 (fr) * 2014-08-29 2016-09-23 Stmicroelectronics Rousset Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
KR20180064820A (ko) * 2016-12-06 2018-06-15 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261662A1 (en) * 2011-04-13 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with test circuit
CN204966495U (zh) * 2014-08-29 2016-01-13 意法半导体(鲁塞)公司 致使对集成电路的逆向工程更加困难的集成电路

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392210A (en) 1978-08-28 1983-07-05 Mostek Corporation One transistor-one capacitor memory cell
JPH0799771B2 (ja) 1992-06-26 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 皮膜中の応力を制御する方法
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
JP3238066B2 (ja) 1996-03-11 2001-12-10 株式会社東芝 半導体記憶装置およびその製造方法
US7067406B2 (en) 1997-03-31 2006-06-27 Intel Corporation Thermal conducting trench in a semiconductor structure and method for forming the same
US5843820A (en) 1997-09-29 1998-12-01 Vanguard International Semiconductor Corporation Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor
US6407898B1 (en) 2000-01-18 2002-06-18 Taiwan Semiconductor Manufacturing Company Ltd. Protection means for preventing power-on sequence induced latch-up
US6492244B1 (en) 2001-11-21 2002-12-10 International Business Machines Corporation Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices
JP2003309182A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置の製造方法及び半導体装置
US6924552B2 (en) * 2002-10-21 2005-08-02 Hrl Laboratories, Llc Multilayered integrated circuit with extraneous conductive traces
JP2004165378A (ja) * 2002-11-12 2004-06-10 Sharp Corp 半導体装置
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
US6949785B2 (en) 2004-01-14 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
KR100597093B1 (ko) 2003-12-31 2006-07-04 동부일렉트로닉스 주식회사 캐패시터 제조방법
JP4102334B2 (ja) 2004-06-16 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP4994581B2 (ja) 2004-06-29 2012-08-08 富士通セミコンダクター株式会社 半導体装置
GB0507157D0 (en) 2005-04-08 2005-05-18 Ami Semiconductor Belgium Bvba Double trench for isolation of semiconductor devices
DE102005030585B4 (de) 2005-06-30 2011-07-28 Globalfoundries Inc. Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
KR100675281B1 (ko) 2005-09-05 2007-01-29 삼성전자주식회사 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법
US20070090417A1 (en) 2005-10-26 2007-04-26 Chiaki Kudo Semiconductor device and method for fabricating the same
JP2007142276A (ja) 2005-11-21 2007-06-07 Toshiba Corp 半導体装置及びその製造方法
US7888214B2 (en) 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
JP4764160B2 (ja) 2005-12-21 2011-08-31 株式会社東芝 半導体装置
US7446352B2 (en) * 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
JP4242880B2 (ja) 2006-05-17 2009-03-25 日本テキサス・インスツルメンツ株式会社 固体撮像装置及びその動作方法
US8354726B2 (en) 2006-05-19 2013-01-15 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2008028357A (ja) 2006-07-24 2008-02-07 Hynix Semiconductor Inc 半導体素子及びその製造方法
US7436030B2 (en) 2006-08-10 2008-10-14 International Business Machines Corporation Strained MOSFETs on separated silicon layers
US7482215B2 (en) 2006-08-30 2009-01-27 International Business Machines Corporation Self-aligned dual segment liner and method of manufacturing the same
US7442601B2 (en) 2006-09-18 2008-10-28 Advanced Micro Devices, Inc. Stress enhanced CMOS circuits and methods for their fabrication
JP2008091536A (ja) 2006-09-29 2008-04-17 Toshiba Corp 半導体装置及びその製造方法
US20080179638A1 (en) 2007-01-31 2008-07-31 International Business Machines Corporation Gap fill for underlapped dual stress liners
US7867893B2 (en) 2007-06-28 2011-01-11 International Business Machines Corporation Method of forming an SOI substrate contact
JP5666078B2 (ja) 2007-07-27 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． アンチヒューズ素子及びこれを有する半導体装置
US7968929B2 (en) 2007-08-07 2011-06-28 International Business Machines Corporation On-chip decoupling capacitor structures
US7816762B2 (en) 2007-08-07 2010-10-19 International Business Machines Corporation On-chip decoupling capacitor structures
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009105279A (ja) 2007-10-24 2009-05-14 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体装置
TWI355069B (en) 2007-11-06 2011-12-21 Nanya Technology Corp Dram device
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
JP5230251B2 (ja) * 2008-04-25 2013-07-10 パナソニック株式会社 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造
US7947606B2 (en) 2008-05-29 2011-05-24 Infineon Technologies Ag Methods of forming conductive features and structures thereof
US20090309163A1 (en) 2008-06-11 2009-12-17 International Business Machines Corporation Method and structure for enhancing both nmosfet and pmosfet performance with a stressed film and discontinuity extending to underlying layer
US8125051B2 (en) 2008-07-03 2012-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Device layout for gate last process
US8048752B2 (en) 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
JP5691074B2 (ja) 2008-08-20 2015-04-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20100059823A1 (en) 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
US8026131B2 (en) 2008-12-23 2011-09-27 International Business Machines Corporation SOI radio frequency switch for reducing high frequency harmonics
JP5359518B2 (ja) 2009-04-24 2013-12-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8188528B2 (en) 2009-05-07 2012-05-29 International Buiness Machines Corporation Structure and method to form EDRAM on SOI substrate
US9000534B2 (en) 2009-06-17 2015-04-07 Globalfoundries Inc. Method for forming and integrating metal gate transistors having self-aligned contacts and related structure
US8232179B2 (en) 2009-10-01 2012-07-31 International Business Machines Corporation Method to improve wet etch budget in FEOL integration
JP5325125B2 (ja) 2010-01-07 2013-10-23 パナソニック株式会社 半導体装置
US8492816B2 (en) 2010-01-11 2013-07-23 International Business Machines Corporation Deep trench decoupling capacitor
US8159015B2 (en) 2010-01-13 2012-04-17 International Business Machines Corporation Method and structure for forming capacitors and memory devices on semiconductor-on-insulator (SOI) substrates
US8372742B2 (en) * 2010-02-25 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method, system, and apparatus for adjusting local and global pattern density of an integrated circuit design
KR20110117326A (ko) 2010-04-21 2011-10-27 매그나칩 반도체 유한회사 반도체 장치 및 그 제조방법
US8896087B2 (en) 2010-06-02 2014-11-25 Infineon Technologies Ag Shallow trench isolation area having buried capacitor
US8685818B2 (en) 2010-06-25 2014-04-01 International Business Machines Corporation Method of forming a shallow trench isolation embedded polysilicon resistor
US8318576B2 (en) 2011-04-21 2012-11-27 Freescale Semiconductor, Inc. Decoupling capacitors recessed in shallow trench isolation
US8592281B2 (en) 2011-07-14 2013-11-26 Samsung Electronics Co., Ltd. Method of forming polysilicon resistor during replacement metal gate process and semiconductor device having same
JP2013062419A (ja) 2011-09-14 2013-04-04 Toshiba Corp 半導体メモリ及びその製造方法
US8633549B2 (en) 2011-10-06 2014-01-21 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8779526B2 (en) 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device
US8847319B2 (en) 2012-03-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for multiple gate dielectric interface and methods
US8524556B1 (en) 2012-03-14 2013-09-03 United Microelectronics Corp. Resistor and manufacturing method thereof
US8710593B2 (en) 2012-04-12 2014-04-29 United Microelectronics Corp. Resistor and manufacturing method thereof
US20130277754A1 (en) 2012-04-20 2013-10-24 Chia-Wen Liang Semiconductor Integrated Structure
JP2014038952A (ja) 2012-08-17 2014-02-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法
US8963208B2 (en) 2012-11-15 2015-02-24 GlobalFoundries, Inc. Semiconductor structure including a semiconductor-on-insulator region and a bulk region, and method for the formation thereof
US9012966B2 (en) 2012-11-21 2015-04-21 Qualcomm Incorporated Capacitor using middle of line (MOL) conductive layers
FR3007198B1 (fr) 2013-06-13 2015-06-19 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et procede de fabrication
US9728637B2 (en) 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
FR3018139B1 (fr) 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261662A1 (en) * 2011-04-13 2012-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with test circuit
CN204966495U (zh) * 2014-08-29 2016-01-13 意法半导体(鲁塞)公司 致使对集成电路的逆向工程更加困难的集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895647A (zh) * 2018-08-22 2020-03-20 北京芯愿景软件技术股份有限公司 一种增加集成电路逆向工程难度的方法及芯片

Also Published As

Publication number Publication date
US9780045B2 (en) 2017-10-03
US9640493B2 (en) 2017-05-02
CN105390432B (zh) 2018-07-31
US20160064339A1 (en) 2016-03-03
CN204966495U (zh) 2016-01-13
FR3025335A1 (fr) 2016-03-04
US20170194267A1 (en) 2017-07-06
FR3025335B1 (fr) 2016-09-23

Similar Documents

Publication Publication Date Title
CN103972227B (zh) 形成具有金属化电阻器的集成电路的方法及装置
CN105428349B (zh) 集成电路结构
KR100769128B1 (ko) Ｅｃｏ셀 그리고, ｅｃｏ셀의 배치 및 루팅방법
US20080180132A1 (en) Semiconductor device and method of fabricating the same
US20110291238A1 (en) Bias-controlled deep trench substrate noise isolation integrated circuit device structures
CN104377196A (zh) 标准单元布局、具有工程更改指令单元的半导体器件及方法
US20060199325A1 (en) Semiconductor integrated circuit device advantageous for microfabrication and manufacturing method for the same
CN102403312B (zh) 位于基板上的元件区域以及设计元件布局的方法
US9245887B2 (en) Method and layout of an integrated circuit
US20140252559A1 (en) Multiple Edge Enabled Patterning
CN204966495U (zh) 致使对集成电路的逆向工程更加困难的集成电路
EP2400552A1 (en) Mos transistor structure with easy access to all nodes
US20190198529A1 (en) Semiconductor device
JPS63209144A (ja) 論理チップの製造方法
KR100366905B1 (ko) 온칩커패시터를구비한반도체집적회로
KR20010062681A (ko) 자동 설계를 용이하게 하기 위한 구조를 가진 바이패스커패시터를 포함하는 반도체 장치 및 반도체 장치레이아웃 방법
CN109154856B (zh) 在处理设备中分离电力域的系统和方法
US10691862B2 (en) Layouts for connecting contacts with metal tabs or vias
US20090315139A1 (en) Patterning method and semiconductor device
JP2014508402A (ja) Ｓｏｉ基板の活性層内に形成されるデバイス構造体、製造する方法、及び、集積回路の設計構造体
CN106169504B (zh) 半导体器件结构
JP2004281467A (ja) 連結可能なトランジスタセル構造
CN107038305B (zh) 半导体集成电路及其寄生二极管参数的提取方法
US7579221B1 (en) Conversion of an SOI design layout to a bulk design layout
US8319286B2 (en) System and method for input pin ESD protection with floating and/or biased polysilicon regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230516

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: French ruse

Patentee before: STMICROELECTRONICS (ROUSSET) S.A.S.

TR01 Transfer of patent right