CN110895647A - 一种增加集成电路逆向工程难度的方法及芯片 - Google Patents

Abstract

一种增加集成电路逆向工程难度的方法，其包括以下步骤：s11，逻辑电路自动布局设计；s12，找到一侧或两侧存在空白空间的逻辑功能单元；s13，根据设计规则和空白空间大小，改造逻辑功能单元。s14，将改造后的逻辑单元替换原始逻辑单元；s15，调整布线。本发明技术方案通过增加标准单元模板个数，提高逆向工程自动识别难度，同时增加版图填充率，提升芯片抗植入性能力。

Description

一种增加集成电路逆向工程难度的方法及芯片

技术领域：

本发明涉及一种半导体集成电路，尤其涉及一种增加半导体集成电路逆向工程困难的一种技术。

背景技术：

在集成电路数字逻辑设计时，通常先设计组成数字逻辑的标准逻辑单元，其中标准单元的布局包括位于不同层级的多个不同材料的多边形以及其间的互联。单元的功能由多边形的相对位置及多边形的相互作用来限定。这种单元布局被设计成使得可以可靠的制造该单元而满足诸如尺寸和速度之类的性能要求。设计规则典型地定义在同一层级上的多边形的最小尺寸和多边形之间的空间以及位于不同层级上的多边形之间的重叠。设计规则的集合一般对于确定的半导体制造工艺而言是特定的。一旦设计了标准单元，就可以将其存储在单元库中。对于给定的基本功能而言，该库可以包括两个或者更多个标准单元布局，每个标准单元布局是针对诸如面积、功耗和速度之类的不同参数的最优化。

因此，当设计了集成电路架构时，然后通过针对IC包括的每个基本功能从库中选择对应于不同基本功能的标准单元来生成对应的集成电路布局。在一些情况下，对于给定的基本功能，可以设计两个或者更多的版图布局，每个版图布局对应于特定地参数集合，例如其中单元面积最优化的一个参数集合、其速度最优化的一个参数集合或者其功耗最优化的一个参数集合。在这样的情况下，根据希望的参数集合选择一个单元布局并且该一个单元布局用于基本功能的所有实例。单元布局被设置成行，并且使用不同定义对单元之间的互联的芯片级网表对他们的输入和输出进行布线。

逆向工程通常用于找出集成电路是如何制造的、集成电路如何工作的以及集成电路包含的数据。为了对集成电路进行逆向工程，首先构建存在于集成电路中不同标准单元布局的库。标准单元的重复大大减少了识别单元布局所需要的努力和时间。例如，对于包括涉及100个不同标准的100000个单元的集成电路而言，逆向工程仅需要识别100个不同标准单元的布局。然后通过自动图案识别方法来识别相同单元布局的重复实例，找出标准单元之间的互联，以及揭示集成电路的功能性。

在集成电路标准逻辑单元布局的时候，空白空间(gap)同样带来了一些问题，如逆向工程在识别标准逻辑单元时，可以利用空白空间(gap)来划分逻辑单元的边界，提高了逻辑单元的识别难度。又如如果存在空白空间(gap)，则可能被利用来植入木马电路，降低芯片的安全性。

因此，希望提供一种制造集成电路的改进方法，以提供抵御使用自动识别图案的逆向工程的安全性。

发明内容：

本发明通过改造标准逻辑单元的版图结构，达到增加标准单元模板个数，提高逆向工程自动识别难度，同时增加版图填充率，提升芯片抗植入性能力。其中包括：

一种增加集成电路逆向工程难度的方法，其包括以下步骤：s11，逻辑电路自动布局设计；s12，找到一侧或两侧存在空白空间的逻辑功能单元；s13，根据设计规则和空白空间大小，改造逻辑功能单元。s14，将改造后的逻辑单元替换原始逻辑单元。s15，调整布线。

所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元通过增加无为晶体管。

所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元通过增加有为晶体管。

所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元通过增加无用的有源多边形。

一种填充集成电路逻辑电路空白空间的方法，其包括以下步骤：s21，查找逻辑电路空白空间；s22，计算逻辑功能单元的一侧或者两侧空白空间的大小；s23，随即改造逻辑功能单元使其向一侧或者两侧膨胀，且不超过空白空间的大小；s24，使用改造后的逻辑功能单元替换原始逻辑功能单元。

所述的一种填充集成电路逻辑电路空白空间的方法，其特征在于：改造逻辑功能单元使其向一侧或者两侧膨胀可以通过增加有源多边形进行实现。

所述的一种填充集成电路逻辑电路空白空间的方法，其特征在于：改造逻辑功能单元使其向一侧或者两侧膨胀可以通过增加晶体管进行实现。

一种增加集成电路逆向功能难度的芯片，其特征在于：包括具有逻辑功能的电路，至少一个或者多个对逻辑单元进行改造的逻辑单元，改造后的逻辑单元的版图结构变大，增大了原本相同的单元实例版图的差异。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增大了有源多边形。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：增大的有源多边形为NR多边形。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：增大的有源多边形为PR多边形。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：增大的有源多边形为NR和PR多边形。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了晶体管。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了无为晶体管。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了有为晶体管。

所述的一种增加集成电路逆向功能难度的芯片，其特征在于：晶体管可以填充在标准单元的内部，也可以填充在标准单元的外部。

本发明通过改造逻辑单元，增加了原本相同的单元实例版图的差异，即增加了原有的逻辑单元模板的个数，这样在进行逆向工程时，会花费更多的时间和努力进行识别逻辑单元，提高了芯片安全度，增大逆向工程的难度。同时，本发明通过改造逻辑单元，使其向一侧或者两侧膨胀，有效的填充了版图中的空白空间，且这种填充具有随机性，增加了版图的抗植入特性，从而提升了芯片的安全性。

附图说明：

图1～图3为现有技术逻辑电路的版图结构

图4为现有技术逻辑单元与非门的版图结构

图5为现有技术逻辑单元与非门的电路原理图

图6为本发明第一个与非门的版图结构

图7为本发明第一个与非门的电路原理图

图8～图9为本发明第二个与非门的版图结构和电路原理图

图10～图11为本发明第三个与非门的版图结构和电路原理图

图12为本发明第四个与非门的版图结构和电路原理图

图13～图17为本发明与非门的版图结构

图18～图19为本发明与非门的版图结构和电路原理图

图20为本发明一种增加集成电路逆向工程难度的方法流程图

图21本发明改造后的逻辑电路图

图22为本发明一种填充集成电路逻辑电路空白空间的方法流程图

具体实施方式：

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，所描述的实施例仅仅是本发明的一部分实施例，而不是全部实施例。基于本发明的实施例，本领域普通技术人员在没有进行创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。为了更加清楚、完整的对各个实施例进行说明，下文实施例的电路都是针对一个简单的电路进行说明，但是这并不仅仅局限于一个小的逻辑电路，有可能针对的是一个电路模块。其中虽然正向设计和逆向分析在设计流程上是不相同的，但是下文实施例中所述的版图结构既可以为正向设计中的版图结构，也可以为逆向设计中由每层解剖图片得到的版图结构。

图1～图3为现有技术的一个模块不同层数的版图结构。

图1仅仅包括3层，active layer、poly layer和Metal1 layer，这里不再对activelayer、poly layer和Metal1 layer进行概念描述，其定义与版图的各个层次的定义相同。其中cell代表逻辑单元1，例如反相器(INV)，与非门(NAND)，触发器，或者一个特定功能的其他单元。空白间隔2(gap)为单元和单元之间的间距，空白间隔的大小不同。

图2为一个完整的模块版图结构，其中包括各个单元之间的互联关系，与图1不同，图2还包括M2 layer、M3 layer、M4 layer、M5 layer、M6 layer等金属互联层。

图3相对于图1和图2仅仅显示出了M1 layer的版图结构。

为了加强集成电路的安全性，使得集成电路的逆向功能更加困难，可以通过利用gap来改变基本逻辑单元，使得基本逻辑单元在功能上不发生变化的情况下，形成多个版图结构，这样在逆向工程的过程中，可以增加版图识别的时间和努力，进而增大集成电路逆向分析的难度。

图4和图5为标准两输入与非门单元NAND的版图和电路图。图4为图1中的某个基本逻辑单元，该基本逻辑单元的一侧或者两侧有空白空间(gap)，为了增大集成电路逆向分析的难度，可以通过增加基本逻辑单元(如图4所示)的模板数，来增加版图识别的时间和努力。通过这种方式，不但可以增加提高逆向分析的难度，而且可以不增加整体版图的面积。

图4所示的布局L11包括P掺杂硅区域形成的有源多边形PR，由N掺杂硅区域形成的有源多边形NR，两个多晶硅多边形P1、P2以及五个金属多边形M1、M2、M3、M4、M5。有源多边形处于第一平面内，多晶硅多边形处于第一平面之上的第二平面内，金属多边形处于第二平面之上的第三平面内。第一平面、第二平面、第三平面彼此通过之间的介电层隔开。其中两个多晶硅多边形将有源多边形PR、NR分别分割成两个晶体管。

有源多边形PR通过C1、C2连接至金属多边形M1，有源多边形NR通过C7、C8连接至金属多边形M2，有源多边形PR的中心区域通过C4连接至金属多边形M3，有源多边形NR的右边区域通过C6连接至金属多边形M3，金属多边形M3传输与非门单元的输出信号Y。

多晶多边形P1通过C3连接至金属多边形M4，即连接至与非门单元的输入信号B，多晶多边形P2通过C5连接至金属多边形M5，即连接至与非门单元的输入信号A。

根据图4的版图布局可知，该与非门单元的电路原理图为图5。

实施例一：

图6为图4改造后的一个实施例，其中图6和图4的功能是相同的。

图6所示的布局L21包括P掺杂硅区域形成的有源多边形PR，由N掺杂硅区域形成的有源多边形NR，四个多晶硅多边形P1、P2、P3、P4以及五个金属多边形M1、M2、M3、M4、M5。有源多边形处于第一平面内，多晶硅多边形处于第一平面之上的第二平面内，金属多边形处于第二平面之上的第三平面内。第一平面、第二平面、第三平面彼此通过之间的介电层隔开。

有源多边形PR通过C1、C2连接至金属多边形M1，有源多边形NR通过C7、C8连接至金属多边形M2。在有源多边形PR上，由多晶硅多边形P1组成的晶体管通过C9连接至金属多边形M3，在有源多边形NR上，由多晶硅多边形P2组成的晶体管通过C6连接至金属多边形M3，金属多边形M3传输与非门单元的输出信号Y。

多晶硅多边形P1通过C3连接至金属多边形M4，即连接至与非门单元的输入信号B，多晶多边形P2通过C5连接至金属多边形M5，即连接至与非门单元的输入信号A。

根据图6的版图局部可知，多晶硅多边形P3、P4同其两边的有源多边形组成了一个晶体管，但是由于C9和C4通过M3进行连接，C10和C11通过M6进行连接，且多晶硅多边形P3、P4没有任何连接，因此该晶体管不影响与非门的基本功能，这里定义为无为晶体管。

由图6的版图结构可知，其电路原理图为图7所示。

与图4相比较，图6是通过增加无为PMOS和无为NMOS来填充空白空间(gap)。但是并不局于同时增加无为PMOS和无为NMOS，还可以通过只增加无为PMOS，或者只增加无为NMOS来填充空白空间(gap)，例如图8为只增加无为PMOS的实施例，图9为图8相应的电路原理图；图10为只增加无为NMOS的实施例，图11为图10相应的电路原理图；

实施例二：

填充空白空间(gap)不只可以通过增加无为器件，还可以通过增加无为有源区，具体实施方式如下所述。

图12所示的布局L31包括P掺杂硅区域形成的有源多边形PR，由N掺杂硅区域形成的有源多边形NR、NR1，三个多晶硅多边形P1、P2、P3以及五个金属多边形M1、M2、M3、M4、M5。有源多边形处于第一平面内，多晶硅多边形处于第一平面之上的第二平面内，金属多边形处于第二平面之上的第三平面内。第一平面、第二平面、第三平面彼此通过之间的介电层隔开。

有源多边形PR通过C1、C2连接至金属多边形M1，有源多边形NR通过C7、C8连接至金属多边形M2。在有源多边形PR上，由多晶硅多边形P1组成的晶体管通过C9连接至金属多边形M3，有源多边形NR上，由多晶硅多边形P2组成的晶体管通过C6连接至金属多边形M3，金属多边形M3传输与非门单元的输出信号Y。

多晶多边形P1通过C3连接至金属多边形M4，即连接至与非门单元的输入信号B，多晶多边形P2通过C5连接至金属多边形M5，即连接至与非门单元的输入信号A。

其中多晶硅多边形P3同其两边的有源多边形组成了一个晶体管，但是由于C9和C4通过M3进行连接且多晶硅多边形P3没有任何连接，因此该晶体管不影响与非门的基本功能，这里定义为无为晶体管。

根据图12的版图局部可知，该与非门单元的电路原理图为图9。与图4的版图结构相比，其增加了一个无为器件PMOS，而且增加了一个有源区多边形NR1。

通过增加有源区多边形，同样可以起到填充空白空间(gap)的作用，但是本实施例不限制本发明，本发明还可以通过只增加有源多边形进行填充空白空间，例如只增加PR有源多边形，只增加NR有源多边形，同时增加PR和NR有源多边形，或者增加PR有源多边形和增加无为器件NMOS等等。如图13所示，增加了PR有源多边形和增加无为器件NMOS，其电路原理图如图11所示。

以上实施例所指增加无为的有源多边形和无为的器件，并不限于实施例中所描述的相对位置，只要改变了标准单元的大小(即填充了多余的空白空间)，并且不改变标准单元的功能，在本发明的思想范围之内，都受本发明的保护。

例如图14～图17所示，图14通过由多晶硅多边形P1和P2所组成的晶体管之间增加有源多边形进行改变标准单元与非门，与图12和图13相比较，这种增加有源多边形同样的填充了空气间隙，但没有改变单元的功能。图15～图17为另外几种进行改造的版图结构，因为形式相同，这里就不进行详细介绍，但是仍在本发明保护的范围之内。

实施例三

填充空气间隙不仅仅可以通过填充无为器件和无为多边形，而且可以通过增加有为器件，这种有为器件可以通过其他层次与其他逻辑电路进行连接，如图18所示。

图18所示的布局L41包括P掺杂硅区域形成的有源多边形PR、PR1、PR2，由N掺杂硅区域形成的有源多边形NR、NR1、NR2，三个多晶硅多边形P1、P2、P3(其中P2和P3相连接)以及七个金属多变形M1、M2、M3、M4、M5、M6、M7。有源多边形处于第一平面内，多晶硅多边形处于第一平面之上的第二平面内，金属多边形处于第二平面之上的第三平面内。第一平面、第二平面、第三平面彼此通过之间的介电层隔开。

有源多边形PR、PR1、PR2相连接，且通过C1、C2连接至金属多边形M1，有源多边形NR、NR2通过C7、C8连接至金属多边形M2。多晶多边形P1通过C3连接至金属多边形M4，即连接至与非门单元的输入信号B，多晶多边形P2通过C5连接至金属多边形M5，即连接至与非门单元的输入信号A。在有源多边形PR上，由多晶硅多边形P1组成的晶体管通过C9连接至金属多边形M3，在有源多边形NR1上，由多晶硅多边形P2组成的晶体管通过C6连接至金属多边形M3，金属多边形M3传输与非门单元的输出信号Y。其中在有源多边形NR和NR1上，多晶硅多边形P2组成的晶体管通过C12、多晶硅多边形P1组成的晶体管通过C11连接至M7上。

多晶多边形P3和多晶多边形P2相连接，因此多晶多边形P3的输入信号同样为A。在有源多边形PR2上，由多晶硅多边形P3组成的晶体管通过C10连接至金属多边形M6；同样的，在有源多边形NR2上，由多晶硅多边形P3组成的晶体管通过C13连接至金属多边形M6，因此由多晶硅多边形P3组成的晶体管构成了非门，非门的输出信号通过C10和C13连接至M6，其输出信号为Y1。

图18的电路原理图如图19所示，由图18和图19所示，该电路版图的设计虽然没有通过增加无为器件和无为有源多边形，但是由于非门设计在与非门的中间，与标准与非门不同，而且填充了空气间隙。

图20为实现上述实施例的一种增加集成电路逆向工程的方法的路程图，包括以下步骤：

步骤201，开始版图设计，设计逻辑电路版图结构，以优化方案进行，这里的优化方案是指集成电路设计中的常用参数，例如功耗较小、速度较快、面积较小、性能较高、标准逻辑单元的个数较少。

步骤202，找到一侧或者两侧存在空白空间的逻辑功能单元，该空白空间如图1中的空白空间2。

步骤203，根据版图设计规则进行判定空白空间是否能够改造，这里所指的设计规则是集成电路正向分析版图设计所需要的规则，例如金属线与金属线之间的最小间距，孔的最小宽度，器件与器件之间的最小间距，多晶硅的最小宽度等。

步骤204，根据设计规则和空白空间的大小，改造逻辑功能单元。这里所指的逻辑功能单元是指空白空间邻近的单元。

步骤205，是否仍存在可填充的空白空间，如果存在，则回到步骤201，进行新的逻辑单元改造，如果不存在，则往下进行。

步骤206，调整布线，这里调整布线可以指调整增加的布线，也可以指调整整个集成电路设计的布线。

步骤207，完成改造逻辑功能单元。

通过图20所示的方法，可以得到如图21的版图设计结果，其中图21为图1填充空白空间的结果图。

上述步骤S204的具有方法可以通过以下方法实现，图22为一种填充集成电路逻辑电路空白空间的方法路程图，其方法步骤包括：

步骤221，开始进行改造逻辑单元，这里的开始是指各个逻辑单元的一侧或者两侧的空白空间已经找到。

步骤222，计算逻辑单元一侧或者两侧空白空间的大小。

步骤223，根据版图设计规则进行判定空白空间的大小是否能够改造，这里所指的设计规则是集成电路正向分析版图设计所需要的规则，例如金属线与金属线之间的最小间距，孔的最小宽度，器件与器件之间的最小间距，多晶硅的最小宽度等。

步骤224，根据空白空间的大小，随即改造逻辑功能单元使其向一侧、两侧或者整体膨胀，且不超过空白空间的大小，这里的膨胀是指逻辑单元的版图结构变大，其中变大可以通过多种方法，比如增加有源多边形、增加有为晶体管、增加无为晶体管等。

步骤225，使用改造后的逻辑单元替换原始单元，这样不但可以填充空白空间，更加可以增大逻辑单元的模板个数。

步骤226，完成填充空白空间的逻辑单元改造。

通过图22所示的方法，可以得到如图21的版图设计结果，其中图21为图1填充空白空间的结果图。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种增加集成电路逆向工程难度的方法，其特征在于，包括以下步骤：

s11，逻辑电路自动布局设计；

s12，找到一侧或两侧存在空白空间的逻辑功能单元；

s13，根据设计规则和空白空间大小，改造逻辑功能单元；

s14，将改造后的逻辑单元替换原始逻辑单元；

s15，调整布线。

2.根据权利要求1所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元是通过增加无为晶体管。

3.根据权利要求1所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元通过增加有为晶体管。

4.根据权利要求1所述的一种增加集成电路逆向工程难度的方法，其特征在于：改造逻辑功能单元通过增加无用的有源多边形。

5.一种填充集成电路逻辑电路空白空间的方法，其特征在于，包括以下步骤：

s21，查找逻辑电路空白空间；

s22，计算逻辑功能单元的一侧或者两侧空白空间的大小；

s23，随机改造逻辑功能单元使其向一侧或者两侧膨胀，且不超过空白空间的大小；

s24，使用改造后的逻辑功能单元替换原始逻辑功能单元。

6.根据权利要求5所述的一种填充集成电路逻辑电路空白空间的方法，其特征在于：改造逻辑功能单元使其向一侧或者两侧膨胀可以通过增加有源多边形进行实现。

7.根据权利要求5所述的一种填充集成电路逻辑电路空白空间的方法，其特征在于：改造逻辑功能单元使其向一侧或者两侧膨胀可以通过增加晶体管进行实现。

8.一种增加集成电路逆向工程难度的芯片，其特征在于：包括具有逻辑功能的电路，至少一个或者多个对逻辑单元进行改造的逻辑单元，改造后的逻辑单元的版图结构变大，增加了原本相同的单元实例版图的差异。

9.根据权利要求8所述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了有源多边形。

10.根据权利要求9述的一种增加集成电路逆向功能难度的芯片，其特征在于：增加的有源多边形为NR多边形。

11.根据权利要求9述的一种增加集成电路逆向功能难度的芯片，其特征在于：增加的有源多边形为PR多边形。

12.根据权利要求9述的一种增加集成电路逆向功能难度的芯片，其特征在于：增加的有源多边形为NR和PR多边形。

13.根据权利要求8述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了晶体管。

14.根据权利要求13述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了无为晶体管。

15.根据权利要求13述的一种增加集成电路逆向功能难度的芯片，其特征在于：改造后的逻辑单元增加了有为晶体管。

16.根据权利要求13、14或者15述的一种增加集成电路逆向功能难度的芯片，其特征在于：晶体管可以填充在标准单元的内部，也可以填充在标准单元的外部。

Images