CN105052169A - 硅上液晶芯片中的本地缓冲器 - Google Patents

硅上液晶芯片中的本地缓冲器 Download PDF

Info

Publication number
CN105052169A
CN105052169A CN201480017775.8A CN201480017775A CN105052169A CN 105052169 A CN105052169 A CN 105052169A CN 201480017775 A CN201480017775 A CN 201480017775A CN 105052169 A CN105052169 A CN 105052169A
Authority
CN
China
Prior art keywords
pixel
voltage
liquid crystal
signal
ramp signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480017775.8A
Other languages
English (en)
Other versions
CN105052169B (zh
Inventor
乔纳森·B·阿什布鲁克
利昂内尔·李
布赖恩·R·卡雷
尼古拉斯·F·容格尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of CN105052169A publication Critical patent/CN105052169A/zh
Application granted granted Critical
Publication of CN105052169B publication Critical patent/CN105052169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/58—Multi-wavelength, e.g. operation of the device at a plurality of wavelengths
    • G02F2203/585—Add/drop devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0035—Construction using miscellaneous components, e.g. circulator, polarisation, acousto/thermo optical
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0037—Operation
    • H04Q2011/0039—Electrical control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)

Abstract

示例实施例包括硅上液晶(LCOS)系统。LCOS系统包括多个像素、像素电压供给源(电压源)、外部缓冲器以及本地缓冲器。电压源被配置成将模拟斜坡供给至像素。外部缓冲器被配置成对来自像素的电压源进行缓冲。本地缓冲器被配置成对来自多个像素中的像素的子集的外部缓冲器进行缓冲。

Description

硅上液晶芯片中的本地缓冲器
技术领域
在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOSIC)。
背景技术
信号携带光可以被复用到光纤上，以增加光纤的容量和/或使能进行双向传输。光学开关通常被用于对信号携带光的特定信道进行复用、解复用或动态路由。一种类型的光学开关为波长选择器开关(WSS)，波长选择器开关基于特定信道的波长对特定信道进行路由。
在一些WSS中，硅上液晶(LCOS)技术被用于建立显示引擎，该显示引擎使特定信道的波长偏转。在LCOS技术中，液晶可以被应用到硅芯片的表面。硅芯片可以涂覆有反射层。例如，反射层可以包括镀铝(aluminized)层。另外，在LCOS技术中，显示引擎可以包括多个像素。通过被施加到像素的电压的引入和交变，像素建立电控制的光栅，该电控制的光栅沿偏转方向对特定信道进行路由。在一些实施例中，被施加到像素的电压可以由电压源供给。在电压的引入和交变期间，电压源可以经历变化的电容负载。
本文所要求保护的主题不限于下述实施例：该实施例解决任何不利，或该实施例仅在诸如上述的环境的环境中进行操作。相反，本背景技术仅被提供为示出可以实践在本文中所描述的一些实施例的一个示例性技术领域。
发明内容
在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOSIC)。
示例实施例包括硅上液晶(LCOSIC)系统。LCOS系统包括:多个像素、像素电压供给源(电压源)、外部缓冲器以及本地缓冲器。电压源被配置成将模拟斜坡信号供给至像素。外部缓冲器被配置成对来自像素的电压源进行缓冲。本地缓冲器被配置成对来自多个像素中的像素的子集的外部缓冲器进行缓冲。
另一示例实施例包括LCOSIC。LCOSIC包括集成电路输入线、多个像素以及多个列驱动器。集成电路输入线被配置成接收像素电压供给信号。像素被布置成像素列和像素行。每个列驱动器电耦接至至少一个像素列，并且每个列驱动器被配置成对来自至少一个像素列的集成电路输入线进行缓冲。
另一实施例包括列驱动器，该列驱动器用于将电压驱动至LCOSIC的像素的子集。列驱动器包括采样和保持电路，该采样和保持电路被配置成对集成电路输入线上的电压进行采样。采样和保持电路包括主电容器、主放大器以及采样开关。主放大器被配置成至少部分地对来自像素的子集的集成电路输入线进行缓冲。采样开关耦接在集成电路输入线与主放大器之间，使得当采样开关闭合(close)时，集成电路输入线上的电压被施加至主电容器和主放大器。
提供本发明内容来以简化形式介绍在以下具体实施方式中进一步描述的构思集合。本发明内容不旨在识别所要求保护的主题的主要特征或实质特性，也不旨在用作辅助确定所要求保护的主题的范围。
将在下面的描述中陈述本发明的另外的特征和优点，并且根据描述本发明的另外的特征和优点将在某种程度上变得明显，或可以根据本发明的实践来学习本发明的另外的特征和优点。本发明的特征和优点可以借助于在所附的权利要求中特别的指出的工具和组合来实现和获得。本发明的这些和其他特征将根据下面的描述和所附的权利要求变得更加充分地明显，或可以根据如在下文中所陈述的本发明的实践来学习本发明的这些和其他特征。
附图说明
为了进一步阐明本发明的上述和其它的优点和特征，将通过参考在附图中所示出的本发明的特定实施例描述本发明的更具体的说明。应理解这些附图仅描绘本发明的典型实施例并且因此不被认为限制本发明的范围。将通过使用附图、采用另外的特征和详情描述和说明本发明，在附图中：
图1A和图1B是示出了可以实现在本文中所公开的实施例的示例硅上液晶(LCOS)系统的框图。
图2是示出了在图1A的LCOS系统中可以实现的示例列驱动器的框图。
具体实施方式
在本文中所描述的实施例通常涉及光学开关。更具体地，示例实施例涉及可以被包括在光学开关中的硅上液晶集成电路(LCOSIC)。示例实施例包括硅上液晶(LCOS)系统，该硅上液晶(LCOS)系统包括：多个像素和像素电压供给源(电压源)。LCOS系统包括外部缓冲器和本地缓冲器。外部缓冲器被配置成对来自像素的电压源进行缓冲。本地缓冲器被配置成对来自像素的子集的外部缓冲器进行缓冲。通过对来自像素的子集的外部缓冲器进行缓冲，例如，当与不包括本地缓冲器的LCOS系统相比，施加在外部缓冲器上的电容负载的变化可以降低。将参考附图说明本发明的另外的示例实施例。
图1A是可以实现在本文中所公开的实施例的示例硅上液晶(LCOS)系统100A的框图。通常，LCOS系统100A写入被用于选择光学信号携带光(光学信号)的波长或信道的图像。LCOS系统100A可以包括诸如现场可编程门阵列(FPGA)102的驱动器芯片，FPGA102控制硅上液晶集成电路(LCOSIC)124A。为了控制LCOSIC124A，FPGA102传达命令、同步信号、数字数据、变化的模拟和/或数字信号、或者上述的一些组合。另外，FPGA102可以从LCOSIC124A接收各种模拟和/或数字数据信号、输出同步信号等。
FPGA102是具有逻辑块的集成电路(IC)，该逻辑块可以被配置成执行LCOSIC124A的一个或更多个控制功能。在LCOS系统100A被递送到用户之后或在FPGA102的制造之后，FPGA102可以被配置和/或被编程。在一些替选实施例中，驱动器芯片可以包括基本上具有与FPGA102等价的能力的应用特定的集成电路(ASIC)或其他适合的驱动器芯片。
FPGA102可以包括数字端口142，该数字端口142可以与在LCOSIC124A中所包括的解复用模块116进行通信。数字端口142的示例可以包括低电压差分信号(LVDS)配对。FPGA102可以通过数字端口142将数字数据传达到解复用模块116。在图1中，箭头132代表数字数据到解复用模块116的传达。数字数据可以包括但是不限于数字时钟信号，该数字时钟信号可以被用作针对在LCOSIC124A中所包括的一个或更多个像素126A至126I(通常，一个像素126或多个像素126)的同步信号和数字图像数据。数字图像数据包括LCOSIC124A所显示的图像的数字表示。数字图像数据可以被格式化为例如每像素6位、每像素7位或每像素8位。数字数据或其一些部分，可以被传达至一个或更多个列驱动器112A至112C(通常，一个列驱动器112或多个列驱动器112)；然后，数字数据或其一些部分可以被传达至像素126。以下提供列驱动器112和像素126的一些另外的详情。
FPGA102的一些实施例可以包括多个数字端口142和/或LCOSIC124A可以包括多个解复用模块116。在FPGA102包括多个数字端口142的实施例中，FPGA102可以通过数字端口142中的每个并行地传达特定量的数字数据或所设置的量的数字数据。例如，在一些实施例中，FPGA102包括32个数字端口142。32个数字端口142中的每个可以针对包括60个像素126的列的像素126的组传达数字图像数据。
FPGA102还可以包括命令端口144，命令端口144将命令传达至命令解码器108。在图1中，箭头136代表到命令解码器108的命令的传达。命令可以包括用于LOCS124A执行的一个或更多个动作和/或功能。例如，命令可以包括写入像素126的行的操作的定时。定时命令可以由FPGA102经由命令端口144控制。另外地或替选地，命令可以包括数字时钟信号，该数字时钟信号可以被用作同步信号。在一些实施例中，FPGA102可以包括多个命令端口144。
命令解码器108和命令端口144还可以传达另外的信号。在图1中，双端箭头134代表命令端口144与命令解码器108之间的另外的信号的传达。例如，另外的信号可以包括但是不限于辅助数字数据信号、重置信号、来自LCOSIC124A的数据输出信号以及来自LCOSIC124A的输出时钟信号。重置信号和辅助数字数据信号可以包括作为同步信号的数字时钟信号。数据输出信号和输出时钟信号可以将关于LCOSIC124A的同步和操作状态的信息传达至FPGA102。
FPGA102还可以包括模拟模块104，该模拟模块104将模拟信号传达给LCOS模拟模块118。在图1中，双端箭头146代表模拟模块104与LCOS模拟模块118之间的通信。
FPGA102还可以将数字斜坡信号传达至数字至模拟转换器(DAC)106。在图1A中，箭头138代表数字斜坡信号到DAC106的传达。DAC106接收数字斜坡信号并且输出与数字斜坡信号有关的模拟斜坡信号。数字斜坡信号是二进制数字，该二进制数字代表从DAC106所输出的模拟斜坡信号的模拟电压，并且与从DAC106所输出的模拟斜坡信号的模拟电压成正比。
在一些实施例中，数字斜坡信号包括一系列二进制数字，该一系列二进制数字被转换为从初始电压斜坡到最终电压的单调变化的电压。术语“斜坡”指的是以限定的速率递增地变化的行为。即，在一些实施例中，数字斜坡信号的初始二进制数字被转换为初始电压，该初始电压可以高至约12伏(V)。数字斜坡信号随后可以包括导致单调地逐步降低至最终电压的模拟斜坡信号的二进制数字。替选地，数字斜坡信号的初始二进制数字可以被转换为初始电压，该初始电压可以低至0V。数字斜坡信号随后可以包括导致单调地逐步升高至最终电压的电压的二进制数字。在一些实施例中，每个步骤(step)可以是下述预定时间间隔：在该预定时间间隔期间数字斜坡信号包括导致电压的预定改变的二进制数字。另外，数字斜坡信号可以根据伽马曲线来变化，伽马曲线可以针对LCOS材料的非线性光学响应进行校正。
数字斜坡信号不限于导致单调斜坡电压的一系列二进制数字。数字斜坡信号可以包括导致电压的多个模式或多个级数(progression)的一系列二进制数字。例如，数字斜坡信号可以包括导致增加的电压集合以及然后导致降低的电压集合的二进制数字，包括导致降低的电压集合以及然后导致增加的电压集合的二进制数字，或导致覆盖电压范围以驱动LCOSIC124A的像素126的电压的一些其他适合的模式。
如以上所陈述地，DAC106将数字斜坡信号转换为模拟斜坡信号，该模拟斜坡信号代表在数字斜坡信号中所包括的二进制数字。因此，模拟斜坡信号为数字斜坡信号的模拟表示。模拟斜坡信号可以展现与数字斜坡信号等价或有关的递增地变化的行为。因此，在一些实施例中，模拟斜坡信号从初始电压单调地变化到最终电压，将变化电压信号供给至像素126。更具体地，模拟斜坡信号将目标电压供给至像素126。目标电压是在模拟斜坡信号的初始电压到最终电压的包括性范围内所限定的电压。LCOSIC124A至少部分地通过将目标电压驱动至像素126来进行操作。
可以通过被供给至像素126的目标电压的幅度来确定像素126的亮度。因此，通过在模拟斜坡信号的目标电压等于与期望的亮度相对应的电压的时间期间驱动模拟斜坡信号，来控制像素126的亮度。像素126可以包括多个亮度级别。例如，在一些实施例中，像素126可以被编程为显示256个或更多个亮度级别。为像素126供给目标电压的处理可以被称为“写入图像”。
另外，每像素126的写入周期一次地，模拟斜坡信号可以从初始电压单调地变化到最终电压。初始电压和最终可以周期性地改变，互换或轮转(turnaround)。即，在第一写入周期中，最终电压可以大于初始电压。在第二写入周期中，初始电压可以大于最终电压。在第三周期中，最终电压可以再次大于初始电压。初始电压和最终电压可以按照此模式继续改变。
为了确定何时将模拟斜坡信号供给至像素126，FPGA102还可以将斜坡计数器使能信号传达至在LCOSIC124A中所包括的斜坡计数器114。在图1中，箭头140代表到斜坡计数器114的斜坡计数器使能信号的传达。通常，斜坡计数器114接收来自FPGA102的斜坡计数器使能信号，该斜坡计数器使能信号使斜坡计数器114使能或开启。一旦使能，斜坡计数器114对从接收斜坡计数器使能信号起已经发生的数字斜坡信号的预定时间间隔的数量进行计数或跟踪。数字斜坡信号的预定时间间隔的数量可以等于和/或关于模拟斜坡信号的预定时间间隔的数量。更具体地，在一些实施例中，数字斜坡信号可以包括斜坡时钟信号。斜坡时钟信号可以用作同步信号。斜坡计数器114可以对在斜坡计数器使能信号的接收之后的斜坡时钟信号中所包括的预定时间间隔的数量进行跟踪和/或计数。斜坡计数器114可以输出指示预定时间间隔的数量的斜坡步进信号或另外可以使得指示预定时间间隔的数量的斜坡步进信号可用。
斜坡计数器114可以耦接至列驱动器112。斜坡计数器114可以将斜坡步进信号114传达至列驱动器112。因此，斜坡计数器114和斜坡步进信号可以被用于确定在指定时间处的模拟斜坡信号的电压。即，如果已知从数字斜坡信号的初始二进制数字生成的初始电压、每预定时间间隔的预定电压改变以及斜坡步进信号，则可以计算模拟斜坡信号的电压。
参考回DAC106，由线148指示的离开DAC106的模拟斜坡信号进入外部缓冲器150。外部缓冲器150可以对来自LCOSIC124A的DAC106和/或FPGA102进行缓冲。模拟斜坡信号从外部缓冲器150进入LCOSIC124A，并且供给列驱动器112，其然后供给在阵列核心120中所包括的像素126。
像素126中的每个可以包括NMOS/PMOS互补开关，金属-绝缘体-金属(MIM)电容器以及顶层金属。互补开关可以对由列驱动器112所供给的电压的线性传输进行使能，以进入像素126。MIM电容器可以被包括以提供足够的电容存储，从而限制固定运行时间期间的电荷泄露。
在本实施例和其他实施例中，阵列核心120包括可以被组织为行和列的像素126。列驱动器112中的每个经由列线130A至130C(通常，一个列线130或多个列线130)供给相对应的列中的像素126。在所描绘的实施例中，阵列核心120包括9个像素126A至126I。然而，该描述不是限制性的。椭圆形被包括以示出阵列核心120可以包括多于9个像素126。在一些实施例中，阵列核心120可以被分离为列组，该列组可以耦接至(以上所描述的)数字端口142中之一。
每行中的像素126可以经由行线128A至128C(通常，一个行线128或多个行线128)电耦接至行解码器110，以及每列中的像素126可以经由列线130电耦接至列驱动器112中之一。
行解码器110可以从命令解码器108接收命令。具体地，行解码器110可以接收与行中的像素126的激活有关的命令。然后，行解码器110可以通过行使能放大器122A至122C(通常，一个行使能放大器122或多个行使能放大器122)，沿着行线128中之一将与激活有关的命令传达至行中的像素126。激活信号使接收像素(即，耦接至行使能放大器122的行中的像素126)使能或触发以被驱动至目标电压。一旦激活，行中的像素126从(以上所述的)列驱动器112接收信号。
在一些实施例中，像素126可以逐行地写入。即，第一行使能放大器122A将激活信号通过第一行线128A传达至第一像素126A、第二像素126B以及第三像素126C。在写入第一像素126A、第二像素126B以及第三像素126C之后，然后，第二行使能放大器122B通过第二行线128B将激活信号传达至第四像素126D、第五像素126E以及第六像素126F。
在一些实施例中，列驱动器112包括本地缓冲器，本地缓冲器对将电压供给至像素126的模拟斜坡信号进行重新缓冲。因此，LCOSIC124A可以电耦接至可以用作像素电压供给源(通常被称为电压源)的FPGA102或其他驱动电路。电压源供给像素电压供给信号(供给信号)，该像素电压供给信号对像素126供电。在本实施例或其他实施例中，供给信号是被输入到DAC106的数字斜坡信号，该数字斜坡信号被转换为代表数字斜坡信号的模拟斜坡信号。因此，在这些实施例和其他实施例中，当从LCOSIC124A查看时，电压源可以特征化为模拟源。
从DAC106所输出的模拟斜坡信号通过外部缓冲器150继续。外部缓冲器150被配置成对来自LCOSIC124A的电压源(即，FPGA102)进行缓冲。通过对来自LCOSIC124A的电压源进行缓冲，更一致的负载可以被施加至电压源。例如，当FPGA102将数字斜坡信号供给至DAC106时，由LCOSIC124A施加在FPGA102上的负载可以由外部缓冲器150进行缓冲。
模拟斜坡信号可以离开外部缓冲器150并且进入在集成电路输入线(IC输入端)152上的LCOSIC124A。IC输入端152可以电耦接至外部缓冲器150和列驱动器112。
在一些实施例中，IC输入端152可以电耦接至采样开关156A至156C(通常，一个采样开关156或多个采样开关156)，采样开关156A至156C还耦接至被包括在列驱动器112中的每个中的本地缓冲器154A至154C(通常，一个本地缓冲器154或多个本地缓冲器154)。在此示例配置中，采样开关156可以控制到本地缓冲器154的模拟斜坡信号的引入。如在本文中所使用地，当采样开关156或其他开关开路时，采样开关156防止到本地缓冲器154的模拟斜坡信号的引入。因此，当采样开关156闭合时，采样开关使能进行到本地缓冲器154的模拟斜坡信号的引入。贯穿本申请使用此“开路”和“闭合”惯称。
在一些替选实施例中，在列驱动器112中所包括的本地缓冲器154耦接至IC输入端152。在这些实施例中，采样开关156可以耦接在本地缓冲器154与像素126之间，采样开关156可以被包括在沿相对应的列线130的其他任何地方，或采样开关156可以被省略。参考图1B，还包括替选实施例的一些另外的详情。
在操作中，当模拟斜坡信号在针对像素126的特定子集的大约初始电压与大约目标电压之间时，采样开关156可以闭合，因此使能进行到本地缓冲器154的模拟斜坡信号的引入。本地缓冲器154可以将目标电压驱动至电耦接至本地缓冲器154的像素126的子集。
当将目标电压驱动至像素126的子集时，本地缓冲器154可以另外地对来自像素126的子集的外部缓冲器150和/或电压源进行缓冲。与不包括本地缓冲器154的实施例相比，通过对外部缓冲器150和/或电压源进行缓冲可以降低施加在外部缓冲器150和/或电压源上的负载和/或负载的变化。例如，负载和/或负载的变化可以起因于像素126和列线130的容量。本地缓冲器154因此可以使得外部缓冲器150的转换速率(slewrate)能够基本上与模拟斜坡信号的转换速率相匹配，和/或可以通过隐藏来自外部缓冲器150的像素126和列线130的容量来增加外部缓冲器150的转换速率。
当模拟斜坡信号在针对像素126的特定子集的大约目标电压与大约最终电压之间时，采样开关156可以开路以防止到本地缓冲器154的模拟斜坡信号的引入。当采样开关156开路时，来自本地缓冲器154和像素126的子集的负载可以从外部缓冲器150和/或电压源移除。
在本实施例和其他实施例中，像素126被布置在具有列驱动器112的列中，列驱动器112包括耦接至每列的本地缓冲器154和采样开关156。因此，在列驱动器112的每个中所包括的本地缓冲器154可以被配置成对来自像素列的IC输入端152进行缓冲，以及被配置成控制到像素列的供给电压的引入。因此，通过将本地缓冲器154和采样开关156耦接至每列，由每列所施加的负载可以从外部缓冲器150和/或电压源独立地移除。结果，外部缓冲器150可以“看起来”没有不具有耦接至每列的本地缓冲器154和采样开关156的实施例的电容改变大。另外，当达到目标电压时，所有像素126和列线130的累积负载可以从外部缓冲器150和/或电压源缓冲。参考图2提供示例列驱动器的一些另外的详情。
例如，第一像素126A可以具有为2V的目标电压而像素126B可以具有为4V的目标电压。初始电压可以为0V而最终电压可以为6V。为了写入这些目标电压(即，将2V写入至第一像素126A而将4V写入至第二像素126B)，第一行使能放大器122A将激活信号通过第一行线128A传达至第一像素126A和第二像素126B。当模拟斜坡电压在0V与约2V之间时，第一采样开关156A和第二采样开关156B闭合。第一本地缓冲器154A和第二本地缓冲器154B分别地将模拟斜坡电压或其一些部分驱动至第一像素126A和第二像素126B。在此时间期间，本地缓冲器154对来自像素126和列线130的外部缓冲器150和/或电压源进行缓冲。
当模拟斜坡电压达到2V时，第一采样开关156A开路，但是第二采样开关156B保持闭合。通过使第一采样开关156A开路，从外部缓冲器150和/或电压源移除由第一像素126A、第四像素126D、第七像素126G以及第一列线130A所施加的任何负载。当模拟斜坡电压达到4V时，第二采样开关156B开路。在使第一采样开关156A和第二采样开关156B开路的情况下，从外部缓冲器150和/或电压源移除由像素(第一像素126A、第四像素126D、第七像素126G、第二像素126B、第五像素126E以及第八像素126H)以及第一列线130A和第二线130B所施加的负载，模拟斜坡电压继续单调地变化直到为6V的最终电压。
图1B是可以实现在本文中所公开的实施例的示例硅上液晶(LCOS)系统100B(第二LCOS系统100B)的框图。第二LCOS系统100B基本上类似于在图1A中所描绘的LCOS系统100A，并且因此包括关于图1A所描述的一个或更多个组件(例如，102、112、106、150、152、110、122、126、128以及130)。未参考图1B重复这些组件的一些详情。然而，第二LCOS系统100B是进一步简化的框图，其省略了之前参考图1A所描述的一个或更多个组件(例如，144、142、104、118、116、114以及108)。虽然这些组件未详尽地被包括在第二LCOS系统100B中，但是应当理解这些组件和相关的功能可以被包括在第二LCOS系统100B中。另外，为了进一步简化，图1B包括6个像素126J至126O(通常，一个像素126或多个像素126)，其基本上类似于并且可以对应于在图1A中所描绘的像素126。第二LCOS系统100B中的像素126被组织成具有如参考图1A所描述的列线130和行线128的行和列。
图1A的LCOS系统100A与图1B的第二LCOS系统100B之间的主要差异是列驱动器112的配置。第二LCOS系统100B包括第二LCOSIC124B，在第二LCOSIC124B中，可以包括有列驱动器112。在第二LCOSIC124B中，列驱动器112包括第四本地缓冲器154D以及下游选择器开关158A和158B(通常，一个下游选择器开关158或多个下游选择器开关158)。
通常，第四本地缓冲器154D和下游选择器开关158基本上类似于分别地关于图1A所描述的本地缓冲器154和采样开关156。然而，在第二LCOSIC124B中，第四本地缓冲器154D位于两列像素126的上游。因此，第四本地缓冲器154D对来自两列像素126和相关的列线130的外部缓冲器150和/或电压源进行缓冲。注意，在图1B中，第四本地缓冲器154D对两个列的线进行缓冲。然而，本说明书不旨在为限制性的。在替选实施例中，第二LCOSIC124B可以包括第四本地缓冲器154D，第四本地缓冲器154D对三列或更多列像素进行缓冲。
通过对来自像素126的列和列线130的外部缓冲器150和/或电压源进行缓冲，与不包括第四本地缓冲器154D的实施例相比，第四本地缓冲器154D可以降低被施加在外部缓冲器150和/或电压源上的负载和/或负载变化。如参考图1A所描述的本地缓冲器154一样，第四本地缓冲器154D因此可以影响外部缓冲器150的转换速率。
下游选择器开关158可以位于第四本地缓冲器154D与列线130之间。如上所述，下游选择器开关158控制到像素126的模拟斜坡信号的引入。
图2是可以被包括在图1A的LCOS系统100A中的示例列驱动器200的框图。列驱动器200可以经由列线204电耦接至像素202的列。列驱动器200可以被配置成将目标电压供给至像素202的列。另外，列驱动器200可以被配置成对来自像素202的列的集成电路输入线(IC输入端)206进行缓冲。
为了对来自像素202的列的IC输入端206进行缓冲，列驱动器200可以包括主电路210。主电路210的一般目的可以包括将目标电压供给至在像素202的列中所包括的像素214的子集。主电路210可以包括采样和保持电路216。采样和保持电路216对在IC输入端206上的供给信号的电压进行采样。IC输入端206可以耦接至采样开关218，采样开关218控制到主放大器208的本地输入线220的供给信号的引入。虽然采样开关218闭合，但是在IC输入端206上的供给信号供给主放大器208。主放大器208生成列线204上的输出信号，并且主电容器222进行充电。当采样开关218开路时，主放大器208继续生成列线204上的输出信号，从而与主电容器222上的电荷相匹配。然而，当采样开关218开路时，供给信号停止提供到本地输入线220的输入，并且本地输入线220由主电容器222供给。
在本实施例和其他实施例中，IC输入端206包括模拟斜坡信号，如上所述地该模拟斜坡信号以每预定时间间隔的预定电压改变从初始电压单调地变化至最终电压。在初始电压与最终电压之间，模拟斜坡信号达到目标电压，该目标电压被驱动至像素214的子集。当IC输入端206从初始电压变化到目标电压时，采样开关218闭合。因此，IC输入端206(即，模拟斜坡信号)被供给至主放大器208。主放大器208生成列线204上的输出信号而同时主电容器222充电。当模拟斜坡信号达到目标电压时，采样开关218开路，从而移除对主放大器208的供给。主放大器208可以包括近无限输入阻抗，从而主放大器208可以生成等于主电容器222上的电荷的列线204上的输出信号，而主电容器222基本上不放电。
在一些实施例中，采样开关218由数字比较器224控制。例如，数字比较器224接收在正输入线230处的目标计数信号和在负输入线232处的斜坡步进信号。在本实施例和其他实施例中，目标计数信号可以指示针对模拟斜坡信号达到目标电压所需要的时间间隔的数量，以及因此，可以指示采样开关218保持闭合多久。目标计数信号可以从解复用模块234传达，解复用模块234接收来自控制LCOSIC的FPGA的数字数据。例如，结合参考图1和图2，FPGA102可以将数字数据传达至解复用模块116/234。数字数据可以包括目标计数信号，该目标计数信号可以被传达至列驱动器112/200，并且更具体地可以被传达至正输入线230。
继续参考图1和图2，斜坡步进信号可以指示下述时间间隔数量：在该时间间隔数量期间模拟斜坡信号被施加至IC输入端206。斜坡步进信号可以从斜坡计数器114/236传达。即，斜坡计数器114/236可以从FPGA102接收斜坡计数器使能信号，该斜坡计数器使能信号开始斜坡计数器114/236计数。斜坡计数器使能信号还可以代表第一时间间隔，在该第一时间间隔内模拟斜坡信号被施加到IC输入端206。然后，斜坡步进信号跟踪下述时间间隔的数量：在该时间间隔期间模拟斜坡信号供给本地输入线220。
在一些实施例中，数字比较器224保持采样开关218闭合而斜坡步进信号小于目标计数信号。当斜坡步进信号等于或大于目标计数信号时，采样开关218开路。
另外，在一些实施例中，列驱动器200可以包括闪存器电路212。闪存器电路212的一般目的可以包括将闪存器信号供给至被包括在像素202的列中的像素214的子集。闪存器电路212可以包括第二采样和保持电路，该第二采样和保持电路包括闪存器放大器242。在一些实施例中，闪存器放大器242可以被配置成充当主放大器208，以对来自像素202的列的IC输入端进行缓冲。
本发明可以以其他特定的形式例示，而不背离其精神。所描述的实施例被认为在其所有方面仅是示意性的而非限制性的。本发明的范围因此由所附的权利要求所指示而不是由前述的描述所指示。在权利要求的等价形式的含义和范围内的所有改变应当被包含在其范围内。

Claims (20)

1.一种硅上液晶系统，包括：
多个像素；
像素电压供给源，被配置成将模拟斜坡信号供给至所述多个像素；
外部缓冲器，被配置成对来自所述多个像素的像素电压供给源进行缓冲；以及
本地缓冲器，被配制成对来自所述多个像素的子集的外部缓冲器进行缓冲。
2.根据权利要求1所述的硅上液晶系统，其中，所述本地缓冲器包括主放大器，所述主放大器被配置成将目标电压供给至所述像素的子集。
3.根据权利要求1所述的硅上液晶系统，其中，所述模拟斜坡信号从初始电压单调地变化至最终电压，所述硅上液晶还包括采样开关，所述采样开关被配置成：至少针对所述模拟斜坡信号在所述初始电压与所述目标电压之间的时间的部分，将所述模拟斜坡信号引入至所述本地缓冲器；以及当所述模拟斜坡信号在所述目标电压与所述最终电压之间时防止将所述模拟斜坡信号引入至所述本地缓冲器。
4.根据权利要求3所述的硅上液晶系统，其中，所述采样开关由数字比较器控制。
5.根据权利要求4所述的硅上液晶系统，其中，所述数字比较器被配置成将目标计数信号与斜坡步进信号进行比较，所述目标计数信号指示直到所述模拟斜坡信号达到所述目标电压的时间间隔的数量，所述斜坡步进信号指示下述时间间隔的数量：在所述时间间隔的数量期间所述模拟斜坡信号被供给至所述本地缓冲器。
6.根据权利要求5所述的硅上液晶系统，其中，当所述斜坡步进信号小于所述目标计数信号时，所述数字比较器保持所述采样开关闭合。
7.根据权利要求1所述的硅上液晶系统，其中：
所述多个像素被布置成像素列；
所述本地缓冲器是多个本地缓冲器中之一；以及
所述多个本地缓冲器中的每个被配置成对来自所述像素列中之一的外部缓冲器进行缓冲。
8.根据权利要求1所述的硅上液晶系统，其中：
所述多个像素被布置成像素列；以及
所述本地缓冲器被配置成对来自所述像素列的子集的外部缓冲器进行缓冲。
9.根据权利要求8所述的硅上液晶系统，还包括：
多个下游采样开关，所述多个下游采样开关中的每个位于所述本地缓冲器与所述像素列的子集中之一之间，并且所述多个下游采样开关中的每个被配置成将所述模拟斜坡信号引入至所述像素列的子集中之一。
10.根据权利要求1所述的硅上液晶系统，其中，所述本地缓冲器被配置成使得所述外部缓冲器的转换速率基本上与所述模拟斜坡信号的转换速率相匹配。
11.一种硅上液晶集成电路，包括：
集成电路输入线，被配置成接收像素电压供给信号；
多个像素，被布置成像素列和像素行；以及
多个列驱动器，所述多个列驱动器中的每个电耦接至至少一个像素列，以及所述多个列驱动器中的每个被配置成对来自所述至少一个像素列的集成电路输入线进行缓冲。
12.根据权利要求11所述的硅上液晶集成电路，其中，所述像素电压供给信号包括模拟斜坡信号，所述模拟斜坡信号从初始电压单调地变化至最终电压，以及其中，所述多个列驱动器中的每个被配置成接收所述像素电压供给信号以及将目标电压供给至所述至少一个像素列，所述目标电压等于在所述初始电压与所述最终电压之间的电压。
13.根据权利要求11所述的硅上液晶集成电路，其中，所述多个列驱动中的每个电耦接至多个像素列，所述多个列驱动器中的每个包括本地缓冲器，所述本地缓冲器被配置成至少部分地对来自所述多个像素列的集成电路输入线进行缓冲。
14.根据权利要求13所述的硅上液晶集成电路，其中，所述多个列驱动器中的每个还包括多个下游选择器开关，所述多个下游选择器开关中的每个电耦接至所述多个像素列中之一。
15.根据权利要求11所述的硅上液晶集成电路，其中，所述多个列驱动器中的每个包括：
主放大器，被配置成加将电压驱动至所述至少一个像素列，以及至少部分地对来自所述至少一个像素列的集成电路输入线进行缓冲；以及
采样开关，被配置成将所述主放大器连接至所述集成电路输入线，以及将所述主放大器从所述集成电路输入线断开连接。
16.根据权利要求15所述的硅上液晶集成电路，其中，所述采样开关由一个或更多个数字信号控制。
17.根据权利要求16所述的硅上液晶集成电路，其中，所述多个列驱动器中的每个还包括闪存器放大器，所述闪存器放大器被配置成采用闪存器电压对所述至少一个像素列进行闪存，以及至少部分地对来自所述像素列的集成电路输入线进行缓冲。
18.一种用于将电压驱动至硅上液晶集成芯片的像素的子集的列驱动器，所述列驱动器包括：
采样和保持电路，被配置成对在集成电路输入线上的电压进行采样，所述采样和保持电路包括：
主电容器，
主放大器，被配置成至少部分地对来自所述像素的子集的集成电路输入线进行缓冲；以及
采样开关，耦接在所述集成电路输入线与所述主放大器之间，使得当所述采样开关闭合时，所述集成电路输入线上的电压被施加至所述主电容器和所述主放大器。
19.根据权利要求18所述的列驱动器，其中，所述列驱动器还包括闪存器放大器，所述闪存器放大器被配制成将闪存器电压供给至所述像素的子集。
20.根据权利要求18所述的列驱动器，其中所述输入线上的电压包括模拟斜坡信号，所述模拟斜坡信号从初始电压单调地变化至最终电压；以及所述列驱动器还包括数字比较器，所述数字比较器至少针对所述模拟斜坡信号在所述初始电压与目标电压之间的时间的部分闭合所述采样开关，以及当所述模拟斜坡信号在所述目标电压与所述最终电压之间时使所述采样开关开路。
CN201480017775.8A 2013-01-24 2014-01-24 硅上液晶芯片中的本地缓冲器 Active CN105052169B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/749,529 US9681207B2 (en) 2013-01-24 2013-01-24 Local buffers in a liquid crystal on silicon chip
US13/749,529 2013-01-24
PCT/US2014/013051 WO2014117024A1 (en) 2013-01-24 2014-01-24 Local buffers in a liquid crystal on silicon chip

Publications (2)

Publication Number Publication Date
CN105052169A true CN105052169A (zh) 2015-11-11
CN105052169B CN105052169B (zh) 2019-05-17

Family

ID=50150780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480017775.8A Active CN105052169B (zh) 2013-01-24 2014-01-24 硅上液晶芯片中的本地缓冲器

Country Status (6)

Country Link
US (2) US9681207B2 (zh)
EP (1) EP2949127B1 (zh)
JP (2) JP2016515218A (zh)
CN (1) CN105052169B (zh)
AU (2) AU2014209130B2 (zh)
WO (1) WO2014117024A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495377A (zh) * 2020-04-08 2021-10-12 华为技术有限公司 硅基液晶加载装置、硅基液晶器件和硅基液晶调制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110191253B (zh) * 2019-04-10 2022-02-01 电子科技大学 基于FPGA的LCoS微显示器驱动控制模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103910A1 (en) * 2004-11-17 2006-05-18 Huang Samson X Display device with non-linear ramp
CN101292534A (zh) * 2005-10-18 2008-10-22 Nxp股份有限公司 存储彩色像素数据并驱动显示器的方法、执行该方法的装置，以及使用其的显示器设备

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399611A (ja) * 1986-10-15 1988-04-30 Mitsubishi Electric Corp のこぎり波発生回路
JPH0683416B2 (ja) * 1986-10-24 1994-10-19 株式会社日立製作所 液晶表示装置用駆動回路
JP3045266B2 (ja) * 1992-12-10 2000-05-29 シャープ株式会社 液晶表示装置の駆動回路
JPH06314080A (ja) 1993-04-14 1994-11-08 Internatl Business Mach Corp <Ibm> 液晶表示装置
JP4557325B2 (ja) * 1999-01-21 2010-10-06 シャープ株式会社 液晶表示装置
US6384817B1 (en) * 1999-12-21 2002-05-07 Philips Electronics North America Corporation Apparatus for applying voltages to individual columns of pixels in a color electro-optic display device
US6429858B1 (en) * 2000-03-29 2002-08-06 Koninklijke Philips Electronics N.V. Apparatus having a DAC-controlled ramp generator for applying voltages to individual pixels in a color electro-optic display device
JP4664466B2 (ja) 2000-05-15 2011-04-06 東芝モバイルディスプレイ株式会社 表示装置
JP2002351404A (ja) * 2001-03-22 2002-12-06 Semiconductor Energy Lab Co Ltd 表示装置の駆動方法
US20030025658A1 (en) * 2001-08-03 2003-02-06 Philips Electronics North America Corporation Redundant column drive circuitry for image display device
JP2003122313A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
US6670941B2 (en) * 2001-10-22 2003-12-30 Koninklijke Philips Electronics N.V. Slow rate controlled ramp and its use in liquid crystal displays
JP2003271108A (ja) * 2002-03-18 2003-09-25 Hitachi Ltd 液晶表示装置
US6909427B2 (en) * 2002-06-10 2005-06-21 Koninklijke Philips Electronics N.V. Load adaptive column driver
JP2005531027A (ja) * 2002-06-22 2005-10-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 部分モードで動作可能なディスプレイデバイスのための回路装置
GB2417360B (en) * 2003-05-20 2007-03-28 Kagutech Ltd Digital backplane
US20060187178A1 (en) * 2003-07-28 2006-08-24 Wein-Town Sun Liquid crystal display device
US6998911B2 (en) * 2003-12-18 2006-02-14 International Rectifier Corporation Gate control circuit with soft start/stop function
US7633083B2 (en) * 2004-03-10 2009-12-15 Stc.Unm Metamorphic buffer on small lattice constant substrates
JP2005321745A (ja) * 2004-04-07 2005-11-17 Sony Corp 表示装置および表示装置の駆動方法
JP2006030592A (ja) 2004-07-16 2006-02-02 Ricoh Co Ltd 画像表示装置及びその駆動回路
GB0420051D0 (en) * 2004-09-10 2004-10-13 Koninkl Philips Electronics Nv Apparatus for driving matrix-type LCD panels and a liquid crystal display based thereon
KR100660858B1 (ko) * 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
KR100674963B1 (ko) * 2005-03-09 2007-01-26 삼성전자주식회사 컬럼간 아날로그 신호 합을 이용하여 서브 샘플링을 지원하는 고체 촬상 소자 및 방법
JP2006303671A (ja) * 2005-04-18 2006-11-02 Digian Technology Inc 積分器およびそれを使用する巡回型ａｄ変換装置
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
EP1941740A1 (en) * 2005-10-18 2008-07-09 Nxp B.V. Methods of storing colour pixel data and driving a display, means for performing such methods, and display apparatus using the same
JP2007133016A (ja) * 2005-11-08 2007-05-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
US7326903B2 (en) * 2006-06-29 2008-02-05 Noble Peak Vision Corp. Mixed analog and digital pixel for high dynamic range readout
JP2008170570A (ja) * 2007-01-10 2008-07-24 Sharp Corp 表示装置
JP2008170842A (ja) 2007-01-15 2008-07-24 Epson Imaging Devices Corp 電気光学装置、駆動回路および電子機器
JP2008191617A (ja) * 2007-02-08 2008-08-21 Epson Imaging Devices Corp 電気光学装置、駆動回路および電子機器
JP5067011B2 (ja) * 2007-05-18 2012-11-07 ソニー株式会社 固体撮像装置、撮像装置、電子機器
US7609184B2 (en) * 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
KR101496712B1 (ko) * 2008-06-11 2015-02-27 삼성전자주식회사 아날로그-디지털 변환 장치와 이를 포함하는 이미지 촬상 장치
KR100983392B1 (ko) * 2008-08-19 2010-09-20 매그나칩 반도체 유한회사 칼럼 데이터 구동회로, 이를 구비한 표시장치 및 그의 구동방법
US7944386B2 (en) * 2008-10-21 2011-05-17 Analog Devices, Inc. Apparatus for and method of performing an analog to digital conversion
KR101640448B1 (ko) * 2008-12-05 2016-07-19 삼성전자주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 컬럼 드라이버
US8289307B2 (en) * 2009-02-27 2012-10-16 Himax Technologies Limited Source driver with low power consumption and driving method thereof
US20100259465A1 (en) * 2009-04-09 2010-10-14 Himax Technologies Limited Output buffer, source driver, and display device utilizing the same
US8982029B2 (en) * 2009-05-15 2015-03-17 Himax Display, Inc. Pixel circuitry of display device and display method thereof
KR101645208B1 (ko) * 2009-07-14 2016-08-03 삼성전자주식회사 파워오프 디스차지 회로 및 이를 포함하는 소스 드라이버 회로
US8188898B2 (en) * 2009-08-07 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits, liquid crystal display (LCD) drivers, and systems
KR20110129543A (ko) * 2010-05-26 2011-12-02 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 장치들
KR101142934B1 (ko) * 2010-10-04 2012-05-08 주식회사 넥스아이솔루션 드라이버 및 이를 구비하는 표시 장치
JP5858695B2 (ja) * 2011-09-08 2016-02-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103910A1 (en) * 2004-11-17 2006-05-18 Huang Samson X Display device with non-linear ramp
CN101292534A (zh) * 2005-10-18 2008-10-22 Nxp股份有限公司 存储彩色像素数据并驱动显示器的方法、执行该方法的装置，以及使用其的显示器设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113495377A (zh) * 2020-04-08 2021-10-12 华为技术有限公司 硅基液晶加载装置、硅基液晶器件和硅基液晶调制方法

Also Published As

Publication number Publication date
EP2949127B1 (en) 2018-10-24
AU2016204755A1 (en) 2016-07-28
US20180035181A1 (en) 2018-02-01
JP2018194862A (ja) 2018-12-06
AU2014209130A1 (en) 2015-09-10
US9681207B2 (en) 2017-06-13
WO2014117024A1 (en) 2014-07-31
EP2949127A1 (en) 2015-12-02
US20140204299A1 (en) 2014-07-24
AU2014209130B2 (en) 2016-04-14
JP2016515218A (ja) 2016-05-26
AU2016204755B2 (en) 2017-12-21
CN105052169B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
CN105489154A (zh) 一种显示装置及其驱动方法
CN103632635A (zh) 功率管分组混合驱动电路
CN102376275B (zh) Tft-lcd驱动电路及液晶显示装置
JP6599952B2 (ja) リキッド・クリスタル・オン・シリコン集積回路、リキッド・クリスタル・オン・シリコン・システム、及びリキッド・クリスタル・オン・シリコン集積回路におけるパイプライン画素信号通信の方法
CN103943082A (zh) 一种显示装置及其驱动方法
CN105052169A (zh) 硅上液晶芯片中的本地缓冲器
CN110459179A (zh) 一种显示装置
CN104835471A (zh) 一种液晶面板的源极驱动器
TWI696165B (zh) 顯示裝置與多工器
CN103514843A (zh) 非晶硅整合栅极驱动电路
US9310420B2 (en) Pixel test in a liquid crystal on silicon chip
CN105551438A (zh) 电泳显示装置以及电子设备
CN102324226B (zh) 硅基液晶显示器件的场缓存像素电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant