CN110191253B - 基于FPGA的LCoS微显示器驱动控制模块 - Google Patents

基于FPGA的LCoS微显示器驱动控制模块 Download PDF

Info

Publication number
CN110191253B
CN110191253B CN201910286495.1A CN201910286495A CN110191253B CN 110191253 B CN110191253 B CN 110191253B CN 201910286495 A CN201910286495 A CN 201910286495A CN 110191253 B CN110191253 B CN 110191253B
Authority
CN
China
Prior art keywords
module
image data
control module
display
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910286495.1A
Other languages
English (en)
Other versions
CN110191253A (zh
Inventor
黄志奇
杨雁杰
陈东义
陈俊辉
郭承刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910286495.1A priority Critical patent/CN110191253B/zh
Publication of CN110191253A publication Critical patent/CN110191253A/zh
Application granted granted Critical
Publication of CN110191253B publication Critical patent/CN110191253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了基于FPGA的LCoS微显示器驱动控制模块，视频输入接口模块处理输入的视频信号，将视频信号分离出输入图像数据；行场时序控制模块按照LCoS微显示器的物理属性进行行列扫描配置形成用于行列扫描控制LCoS微显示器上每一个像素的控制用行场控制信号；图像数据处理模块将视频输入接口模块分离出的输入图像数据缓存到SDRAM控制模块，图像数据处理模块将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素，再根据控制用行场控制信号重新分配变换后的像素及其对应位置；显示控制模块将控制用行场控制信号与输出图像数据进行信息组合和关联。该模块具有小型化特性，能更好的适配于头戴显示器，为用户带来更好的体验。

Description

基于FPGA的LCoS微显示器驱动控制模块
技术领域
本发明涉及图像显示驱动领域，具体涉及基于FPGA的LCoS微显示器驱动控制模块。
背景技术
在现有技术中,硅基液晶(Liquid Crystal on Silicon，LCoS)微型显示器是一种具有多种优点的微显示器，多用作头戴式眼镜的显示。LCoS微型显示器有自己的数据协议，使用时必须按照其协议传输相应的图像数据与控制数据才能够使其正常显示，并且在开始正常显示之前还需要通过I2C协议对显示器内部的寄存器进行配置，从而保证其能正常工作。
目前市场上在使用LCoS微显示器时多是采用微处理单元(MCU)+特定的视频解码芯片(如IT6801)结合的方式(如图1)，由MCU控制图像数据的内容，视频解码芯片负责将接收到的图像数据按照LCoS协议编码后传输给微显示器进行显示，同时MCU还负责前期的I2C配置过程，由MCU按照I2C协议直接配置微显示器。
该方法采用了微处理单元与解码芯片结合的方式，增加了电路的复杂度，不利于系统的集成化，小型化，尤其是在如头戴显示器一类的便携式设备中，设备的尺寸，重量等都会对使用者的体验带来极大影响。
发明内容
本发明的目的在于提供基于FPGA的LCoS微显示器驱动控制模块，该模块具有小型化特性，能更好的适配于头戴显示器，为用户带来更好的体验。该模块使用一片FPGA芯片实现从视频图像信号输入，到图像数据处理及图像格式转换，再到行场控制信号处理，最终将符合LCoS微显示器协议的数据输出。
本发明的具体技术方案为：
基于FPGA的LCoS微显示器驱动控制模块，所述驱动控制模块包括配置模块和显示驱动模块，其中，显示驱动模块包括视频输入接口模块、行场时序控制模块、SDRAM控制模块、图像数据处理模块、显示控制模块；
视频输入接口模块处理输入的视频信号，将视频信号分离出输入图像数据；
行场时序控制模块按照LCoS微显示器的物理属性进行行列扫描配置形成用于行列扫描控制LCoS微显示器上每一个像素的控制用行场控制信号；
图像数据处理模块将视频输入接口模块分离出的输入图像数据缓存到SDRAM控制模块，图像数据处理模块调取SDRAM控制模块内的输入图像数据、并将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素，再根据控制用行场控制信号重新分配变换后的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据；
显示控制模块将控制用行场控制信号与输出图像数据进行信息组合和关联，形成用于传输给LCoS微显示器并满足图像正常显示的行场信号与像素数据。
本发明的设计原理为：在传统的MCU加视频解码器系统中，MCU用于控制图像数据的内容，视频解码芯片负责将接收到的图像数据按照LCoS协议编码后传输给微显示器进行显示，同时MCU还负责前期的I2C配置过程，由MCU按照I2C协议直接配置微显示器。而在本发明中，I2C配置、图像数据、协议编码均是由FPGA的模块完成，其中特别的是，图像数据、协议编码是由显示驱动模块完成，其显示驱动模块中的视频输入接口模块、SDRAM控制模块、图像数据处理模块互相配合完成了对图像数据的处理以及转码控制，其中行场时序控制模块、图像数据处理模块、显示控制模块互相配合还使得其可以对图像数据进行重新配置其像素位置。在图像处理领域，由于视频源的像素矩阵大小不同，而显示器的像素整列大小是固定的，因此在本发明中，本发明先是利用视频输入接口模块、SDRAM控制模块、图像数据处理模块互相配合让其图像数据的像素进行变换与转码，再由行场时序控制模块、图像数据处理模块、显示控制模块配合来解决大小适配的问题。例如，图像数据的帧像素阵列为N*M，而显示器的像素阵列为P*Q，其中当P*Q大于N或N*M时，由图像数据处理模块对N*M大小的图像数据转换处理时同时进行插值计算，形成P*Q大小的图像数据，然后让图像数据处理模块根据控制用行场控制信号重新分配变换后的P*Q大小的图像数据的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据，例如，图像数据的帧像素阵列为N*M，而显示器的像素阵列为P*Q，其中当P*Q小于N或N*M时，由图像数据处理模块对N*M大小的图像数据转换处理时同时进行缺省计算，形成P*Q大小的图像数据，然后让图像数据处理模块根据控制用行场控制信号重新分配变换后的P*Q大小的图像数据的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据，同理，若需要其他形式的显示，也可以按照上述类似的方式先对图像数据进行转换处理，然后在提供控制用行场控制信号匹配对应像素和其位置即可。
优选的，所述配置模块包括I2C时序控制模块、I2C寄存器列表模块，I2C时序控制模块配合寄存器列表模块生成用于LCoS微显示器进行初始化所需的的I2C配置数据。
优选的，还包括全局时钟模块，所述全局时钟模块为视频输入接口模块、行场时序控制模块提供全局时钟数据。
优选的，还包括全局时钟模块，所述全局时钟模块为I2C时序控制模块提供全局时钟信号。
优选的，
将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素的具体方式为：
图像数据处理模块将输入图像数据中的像素按照自身行场控制信号的行列扫描信号的顺序依次变换处理对应位置的像素；自身行场控制信号为输入图像数据自带的行场控制信号。
优选的，
根据控制用行场控制信号重新分配变换后的像素及其对应位置的方式为：
图像数据处理模块利用控制用行场控制信号的行列扫描信号顺序重新分配像素及其对应位置。
优选的，所述变换处理包括颜色变换、编码方式变换、位置变换。
优选的，所述控制用行场控制信号包括根据行列扫描配置产生的具有时序的行列扫描信号。
优选的，所述控制用行场控制信号还包括使能信号和标志信号。
其中，行场控制模块根据设计者的设定控制用行场控制信号，控制用行场控制信号包括产生一定时序的行列扫描信号及相关的使能信号和各种标志信号，产生的信号中包含了周期，频率，占空比等信息。
产生的行场控制信号同时作为图像数据处理模块和显示控制模块的输入；图像数据处理模块的输入包含了由本设计中的行场控制模块产生的控制用行场控制信号，还包括视频源的图像数据本身中带有的行场控制信号；在图像数据处理模块中，根据设计者的设定，图像数据按照视频源自带的行场控制信号中的行列扫描信号顺序依次处理对应位置的像素，处理方式包括各种颜色变换，编码方式变换，位置变换等等，以上各种处理方式均有成熟的算法。图像处理完成后根据本设计中的行场控制模块产生的控制用行列控制信号重新分配图像像素，使处理后的图像满足本设计中的显示需求。之后将图像数据及其对应的位置信息输出给显示控制模块。
显示控制模块接受由本设计中的行场控制模块产生的控制用行场控制信号和由图像数据处理模块输入的图像数据及其对应的位置信息，根据设定将以上信息重新组合、关联，最终形成能够直接被LCoS微显示器接受并理解的行场信息及像素信息，从而实现显示。
以上提及“行场控制信号”及“行列扫描信号”，其中“行场控制信号”包含了“行列扫描信号”及其他使能信号，标志信号等关联信号，实现显示需要的是“行场控制信号”，而确定像素位置仅需要“行列扫描信号”。
本发明与现有技术相比，具有如下的优点和有益效果：本发明将原先的多个处理芯片集成到一颗FPGA芯片上，芯片数量减少，对应的电路图结构更为简单清晰，减少了系统中电磁干扰的可能，提高了系统的稳定性；芯片数量减少，对应的电路图结构更为简单清晰，提高了系统的集成度，使系统更加轻便小巧，更加符合便携式设备的设计初衷；相较于常用的MCU+视频解码芯片方案，由于视频解码芯片内部逻辑已经是完全写死的，不能进行任何改动，数据的传输方式受到视频解码芯片本身的限制，设计人员无法根据自己的想法任意更改数据传输方式，而FPGA芯片具有完全可编程性，因此本方案具有更高的可控性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1是常规MCU+视频解码驱动的原理框图。
图2是本发明驱动的原理框图。
图3是本发明控制流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例一
如图1、图2、图3所示：
在图1中，MCU控制图像数据的内容，视频解码芯片负责将接收到的图像数据按照LCoS协议编码后传输给微显示器进行显示，同时MCU还负责前期的I2C配置过程，由MCU按照I2C协议直接配置微显示器。
如图2所示，本发明基于FPGA的LCoS微显示器驱动控制模块，所述驱动控制模块包括配置模块和显示驱动模块，其中，显示驱动模块包括视频输入接口模块、行场时序控制模块、SDRAM控制模块、图像数据处理模块、显示控制模块；
如图3所示：
视频输入接口模块处理输入的视频信号，将视频信号分离出输入图像数据；
行场时序控制模块按照LCoS微显示器的物理属性进行行列扫描配置形成用于行列扫描控制LCoS微显示器上每一个像素的控制用行场控制信号；
图像数据处理模块将视频输入接口模块分离出的输入图像数据缓存到SDRAM控制模块，图像数据处理模块调取SDRAM控制模块内的输入图像数据、并将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素，再根据控制用行场控制信号重新分配变换后的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据；
显示控制模块将控制用行场控制信号与输出图像数据进行信息组合和关联，形成用于传输给LCoS微显示器并满足图像正常显示的行场信号与像素数据。
本发明的设计原理为：在传统的MCU加视频解码器系统中，MCU用于控制图像数据的内容，视频解码芯片负责将接收到的图像数据按照LCoS协议编码后传输给微显示器进行显示，同时MCU还负责前期的I2C配置过程，由MCU按照I2C协议直接配置微显示器。而在本发明中，I2C配置、图像数据、协议编码均是由FPGA的模块完成，其中特别的是，图像数据、协议编码是由显示驱动模块完成，其显示驱动模块中的视频输入接口模块、SDRAM控制模块、图像数据处理模块互相配合完成了对图像数据的处理以及转码控制，其中行场时序控制模块、图像数据处理模块、显示控制模块互相配合还使得其可以对图像数据进行重新配置其像素位置在显示器中的显示位置。在图像处理领域，由于视频源的像素矩阵大小不同，而显示器的像素整列大小是固定的，因此在本发明中，本发明先是利用视频输入接口模块、SDRAM控制模块、图像数据处理模块互相配合让其图像数据的像素进行转码，再由行场时序控制模块、图像数据处理模块、显示控制模块配合来解决大小适配的问题。例如，图像数据的帧像素阵列为N*M，而显示器的像素阵列为P*Q，其中当P*Q大于N或N*M时，由图像数据处理模块对N*M大小的图像数据转换处理时同时进行插值计算，形成P*Q大小的图像数据，然后让图像数据处理模块根据控制用行场控制信号重新分配变换后的P*Q大小的图像数据的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据，例如，图像数据的帧像素阵列为N*M，而显示器的像素阵列为P*Q，其中当P*Q小于N或N*M时，由图像数据处理模块对N*M大小的图像数据转换处理时同时进行缺省计算，形成P*Q大小的图像数据，然后让图像数据处理模块根据控制用行场控制信号重新分配变换后的P*Q大小的图像数据的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据，同理，若需要其他形式的显示，也可以按照上述类似的方式先对图像数据进行转换处理，然后在提供控制用行场控制信号匹配对应像素和其位置即可。
实施例二
在实施例一的基础上，如图1、图2、图3所示：
优选的，所述配置模块包括I2C时序控制模块、I2C寄存器列表模块，I2C时序控制模块配合寄存器列表模块生成用于LCoS微显示器进行初始化所需的的I2C配置数据。
实施例三
在上述实施例的基础上，如图1、图2、图3所示：
优选的，还包括全局时钟模块，所述全局时钟模块为视频输入接口模块、行场时序控制模块提供全局时钟数据。
优选的，还包括全局时钟模块，所述全局时钟模块为I2C时序控制模块提供全局时钟信号。
实施例四
在上述实施例的基础上，如图1、图2、图3所示：优选的，
将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素的具体方式为：
图像数据处理模块将输入图像数据中的像素按照自身行场控制信号的行列扫描信号的顺序依次变换处理对应位置的像素；自身行场控制信号为输入图像数据自带的行场控制信号。
优选的，
根据控制用行场控制信号重新分配变换后的像素及其对应位置的方式为：
图像数据处理模块利用控制用行场控制信号的行列扫描信号顺序重新分配像素及其对应位置。
优选的，所述变换处理包括颜色变换、编码方式变换、位置变换。
实施例五
在上述实施例的基础上，如图1、图2、图3所示：优选的，所述控制用行场控制信号包括根据行列扫描配置产生的具有时序的行列扫描信号。
优选的，所述控制用行场控制信号还包括使能信号和标志信号。
其中，行场控制模块根据设计者的设定控制用行场控制信号，控制用行场控制信号包括产生一定时序的行列扫描信号及相关的使能信号和各种标志信号，产生的信号中包含了周期，频率，占空比等信息。
产生的行场控制信号同时作为图像数据处理模块和显示控制模块的输入；图像数据处理模块的输入包含了由本设计中的行场控制模块产生的控制用行场控制信号，还包括视频源的图像数据本身中带有的行场控制信号；在图像数据处理模块中，根据设计者的设定，图像数据按照视频源自带的行场控制信号中的行列扫描信号顺序依次处理对应位置的像素，处理方式包括各种颜色变换，编码方式变换，位置变换等等，以上各种处理方式均有成熟的算法。图像处理完成后根据本设计中的行场控制模块产生的控制用行列控制信号重新分配图像像素，使处理后的图像满足本设计中的显示需求。之后将图像数据及其对应的位置信息输出给显示控制模块。
显示控制模块接受由本设计中的行场控制模块产生的控制用行场控制信号和由图像数据处理模块输入的图像数据及其对应的位置信息，根据设定将以上信息重新组合、关联，最终形成能够直接被LCoS微显示器接受并理解的行场信息及像素信息，从而实现显示。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.基于FPGA的LCoS微显示器驱动控制模块，其特征在于，所述驱动控制模块包括配置模块和显示驱动模块，驱动控制模块使用一片FPGA芯片实现从视频图像信号输入，到图像数据处理及图像格式转换，再到行场控制信号处理，最终将符合LCoS微显示器协议的数据输出；其中，显示驱动模块包括视频输入接口模块、行场时序控制模块、SDRAM控制模块、图像数据处理模块、显示控制模块；
显示驱动模块中的视频输入接口模块、SDRAM控制模块、图像数据处理模块互相配合完成了对图像数据的处理以及转码控制；
显示驱动模块中的行场时序控制模块、图像数据处理模块、显示控制模块互相配合还使得其可以对图像数据进行重新配置其像素位置；
视频输入接口模块处理输入的视频信号，将视频信号分离出输入图像数据；
行场时序控制模块按照LCoS微显示器的物理属性进行行列扫描配置形成用于行列扫描控制LCoS微显示器上每一个像素的控制用行场控制信号；
图像数据处理模块将视频输入接口模块分离出的输入图像数据缓存到SDRAM控制模块，图像数据处理模块调取SDRAM控制模块内的输入图像数据、并将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素，变换处理包括颜色变换、编码方式变换、位置变换，再根据控制用行场控制信号重新分配变换后的像素及其对应位置，形成LCoS微显示器所需的数据格式的输出图像数据；
显示控制模块将控制用行场控制信号与输出图像数据进行信息组合和关联，形成用于传输给LCoS微显示器并满足图像正常显示的行场信号与像素数据。
2.根据权利要求1所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，所述配置模块包括I2C时序控制模块、I2C寄存器列表模块，I2C时序控制模块配合寄存器列表模块生成用于LCoS微显示器进行初始化所需的的I2C配置数据。
3.根据权利要求1所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，还包括全局时钟模块，所述全局时钟模块为视频输入接口模块、行场时序控制模块提供全局时钟数据。
4.根据权利要求2所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，还包括全局时钟模块，所述全局时钟模块为I2C时序控制模块提供全局时钟信号。
5.根据权利要求1-4中任意一项所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，
将输入图像数据按LCoS微显示器所需的数据格式变换处理对应位置的像素的具体方式为：
图像数据处理模块将输入图像数据中的像素按照自身行场控制信号的行列扫描信号的顺序依次变换处理对应位置的像素；自身行场控制信号为输入图像数据自带的行场控制信号。
6.根据权利要求1-4中任意一项所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，
根据控制用行场控制信号重新分配变换后的像素及其对应位置的方式为：
图像数据处理模块利用控制用行场控制信号的行列扫描信号顺序重新分配像素及其对应位置。
7.根据权利要求1-4中任意一项所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，所述变换处理包括颜色变换、编码方式变换、位置变换。
8.根据权利要求1-4中任意一项所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，所述控制用行场控制信号包括根据行列扫描配置产生的具有时序的行列扫描信号。
9.根据权利要求1-4中任意一项所述的基于FPGA的LCoS微显示器驱动控制模块，其特征在于，所述控制用行场控制信号还包括使能信号和标志信号。
CN201910286495.1A 2019-04-10 2019-04-10 基于FPGA的LCoS微显示器驱动控制模块 Active CN110191253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910286495.1A CN110191253B (zh) 2019-04-10 2019-04-10 基于FPGA的LCoS微显示器驱动控制模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910286495.1A CN110191253B (zh) 2019-04-10 2019-04-10 基于FPGA的LCoS微显示器驱动控制模块

Publications (2)

Publication Number Publication Date
CN110191253A CN110191253A (zh) 2019-08-30
CN110191253B true CN110191253B (zh) 2022-02-01

Family

ID=67713834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910286495.1A Active CN110191253B (zh) 2019-04-10 2019-04-10 基于FPGA的LCoS微显示器驱动控制模块

Country Status (1)

Country Link
CN (1) CN110191253B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114995943B (zh) * 2022-08-01 2022-09-30 北京数字光芯集成电路设计有限公司 应用于微显示系统的初始化配置方法及微显示系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770248A (zh) * 2004-11-03 2006-05-10 上海华园微电子技术有限公司 基于大规模集成电路上的反射液晶投影中显示驱动电路
CN101419485B (zh) * 2008-11-24 2014-12-31 电子科技大学 一种功能可变的可穿戴计算机主板
JP2012133070A (ja) * 2010-12-21 2012-07-12 Sanyo Engineer & Construction Inc Ｌｃｏｓ素子の駆動回路
CN202838922U (zh) * 2012-04-19 2013-03-27 广东工业大学 一种基于fpga的平板显示驱动装置
US9681207B2 (en) * 2013-01-24 2017-06-13 Finisar Corporation Local buffers in a liquid crystal on silicon chip
CN103235709A (zh) * 2013-04-01 2013-08-07 深圳市长江力伟股份有限公司 微显示技术彩色时序芯片内部储存方法及其装置
CN103475885B (zh) * 2013-08-16 2015-09-09 杜辉 基于lcos的眼镜型透视融合显示系统
CN104900204B (zh) * 2015-06-12 2017-05-17 武汉精测电子技术股份有限公司 基于fpga的逻辑画面叠加装置及方法
CN106934758B (zh) * 2017-03-01 2019-08-27 南京大学 一种基于fpga的立体图像视频实时融合方法及系统
CN109036276A (zh) * 2018-09-25 2018-12-18 深圳市峰泳科技有限公司 一种Micro-OLED微型显示器驱动电路

Also Published As

Publication number Publication date
CN110191253A (zh) 2019-08-30

Similar Documents

Publication Publication Date Title
TWI529656B (zh) Image display system and image processing method
CN107509033B (zh) 一种遥感相机图像实时采集处理系统
US7307644B2 (en) Method and system for efficient interfacing to frame sequential display devices
CA2936373C (en) Data processing method and device for led television, and led television
US20170054942A1 (en) Device for playing audio and video
US20230048669A1 (en) Driver chip, display screen, and display device
CN101102487A (zh) 基于vga和hdmi两种显示模式的视频传输系统及方法
CN111147828A (zh) 一种低延时视频光纤传输装置
CN204836434U (zh) 音视频播放设备
WO2021129887A1 (zh) 一种视频光纤坐席接收装置
WO2015100920A1 (zh) 超高清显示装置及视频信号转换方法
WO2018129924A1 (zh) 图像处理方法和电子设备
TW200832350A (en) Method and related device of increasing efficiency of video display
CN108345559B (zh) 虚拟现实数据输入装置和虚拟现实设备
CN104038719A (zh) 一种基于视频帧的超高清视频显示系统及方法
CN110191253B (zh) 基于FPGA的LCoS微显示器驱动控制模块
CN201773567U (zh) 一种用于显示器的lvds信号编码电路
CN113330478B (zh) 一种在虚拟、增强或混合现实系统中的方法
CN114339106B (zh) 一种超高清sdi、ip多画面信号处理器
US10394522B2 (en) Display controller
EP3637411B1 (en) Content adaptive display interface
CN202940889U (zh) 多画面高清图像的合成系统
TW201142696A (en) Image processing device and image signal processing system
CN220915318U (zh) 发送卡、发送箱体及led显示屏系统
CN212461112U (zh) 一种液晶显示芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant