CN104779217A - 具有翘曲控制结构的半导体器件封装件 - Google Patents

具有翘曲控制结构的半导体器件封装件 Download PDF

Info

Publication number
CN104779217A
CN104779217A CN201410385252.0A CN201410385252A CN104779217A CN 104779217 A CN104779217 A CN 104779217A CN 201410385252 A CN201410385252 A CN 201410385252A CN 104779217 A CN104779217 A CN 104779217A
Authority
CN
China
Prior art keywords
adhesive linkage
warpage
radiator
filler cap
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410385252.0A
Other languages
English (en)
Other versions
CN104779217B (zh
Inventor
游明志
李福仁
林柏尧
刘国全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104779217A publication Critical patent/CN104779217A/zh
Application granted granted Critical
Publication of CN104779217B publication Critical patent/CN104779217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种具有翘曲控制结构的半导体器件封装件。在散热器盖的粘接面和半导体封装件的顶面之间，除散热器粘接层之外，还提供了若干个翘曲控制粘接层。该翘曲控制粘接层设置在散热器盖的粘接面的拐角区域上以减少半导体器件封装件的高温翘曲。

Description

具有翘曲控制结构的半导体器件封装件
技术领域
本发明涉及半导体，具体地，涉及具有翘曲控制结构的半导体器件封装件。
背景技术
在半导体器件封装件装配中，可以将半导体管芯(也称作集成电路(IC)芯片或“芯片”)直接接合至封装衬底。这种管芯成形有附接至其I/O接合焊盘的焊料凸块。在封装期间，将管芯“倒装”到其正面(例如，有源电路面)，使得焊料凸块在管芯和封装衬底上的导电金属焊盘之间直接形成电连接和机械连接。通常在由焊料凸块形成的间隙之间应用底部填充物，以进一步将管芯固定至封装衬底。这种类型的半导体器件封装通常称为“倒装芯片封装”。
此外，还可以将散热器附接在管芯和封装衬底上方以增强倒装芯片封装的散热能力。这种倒装芯片封装的问题是在封装处理期间要经受不同的温度。例如，不同温度随着从焊料接合温度和底部填充物固化温度的冷却产生。因此，由于各种封装件和管芯材料的不同的热膨胀系数(CTE)，封装件被高度加压。所接合材料在加热和冷却期间经受的高应力可以导致这些材料弯曲或破裂并导致封装件结构弯曲。
发明内容
根据本发明的一方面提供了一种具有散热器盖的半导体器件封装件的翘曲控制结构，所述翘曲控制结构包括：多个翘曲控制粘接层，设置在模塑层的顶面和散热器盖的粘接面之间，以及设置在所述散热器盖的粘接面的多个拐角区域上，其中，所述模塑层的顶面和所述散热器盖的粘接面是基本平坦的。
在该翘曲控制结构中，散热器粘接层设置在所述散热器盖的粘接面的中心区域上。
在该翘曲控制结构中，散热器粘接层覆盖所述散热器盖的粘接面的约30％至约80％。
在该翘曲控制结构中，散热器粘接层覆盖所述散热器盖的粘接面的约40％至约75％。
在该翘曲控制结构中，翘曲控制粘接层与所述散热器粘接层分隔开的间隔至少为1mm。
在该翘曲控制结构中，翘曲控制粘接层的面积为约0.5mm2至约100mm2。
在该翘曲控制结构中，翘曲控制粘接层由焊料、树脂或胶水制成。
在该翘曲控制结构中，翘曲控制粘接层的形状为圆形、椭圆形、矩形、环形或不规则形状。
根据本发明的另一方面提供了一种用于将散热器盖的粘接面附接至半导体器件封装件的顶面的粘接层的翘曲控制图案，其中，所述半导体器件封装件的顶面和所述散热器盖的粘接面是基本平坦的，所述翘曲控制图案包括：散热器粘接层，设置在所述散热器盖的粘接面的中心区域上；以及多个翘曲控制粘接层，分别设置在所述散热器盖的粘接面的多个拐角区域上并设置为与所述散热器粘接层分隔开。
在该翘曲控制图案中，散热器粘接层覆盖所述散热器盖的粘接面的约30％至约80％。
在该翘曲控制图案中，散热器粘接层覆盖所述散热器盖的粘接面的约40％至约75％。
在该翘曲控制图案中，散热器粘接层与所述翘曲控制粘接层相隔至少为1mm。
在该翘曲控制图案中，翘曲控制粘接层的面积为约0.5mm2至约100mm2。
在该翘曲控制图案中，翘曲控制粘接层由焊料、树脂或胶水制成。
根据本发明的又一方面提供了一种具有散热器盖的半导体器件封装件，包括：衬底，具有管芯面和板面；管芯，具有有源电路面和无源面，其中，所述管芯的所述有源电路面电连接和机械连接至所述衬底的所述管芯面；模塑层，设置为填充所述衬底的管芯面之上的空间，其中，所述模塑层或所述模塑层与所述无源面组成基本平坦的顶面；散热器盖，设置在所述模塑层之上，其中，所述散热器盖具有基本平坦的粘接面；散热器粘接层，设置在所述基本上平坦的顶面和所述散热器盖的粘接面的中心区域之间；以及多个翘曲控制粘接层，设置在所述顶面和所述散热器盖的粘接面的多个拐角区域之间并位于所述多个挂角区域上，其中，所述翘曲控制粘接层与所述散热器粘接层分隔开。
在该半导体器件封装件中，翘曲控制粘接层与所述散热器粘接层相隔至少为1mm。
在该半导体器件封装件中，翘曲控制粘接层的面积均为约0.5mm2至约100mm2。
在该半导体器件封装件中，翘曲控制粘接层由焊料、树脂或胶水制成。
在该半导体器件封装件中，散热器粘接层覆盖所述散热器盖的粘接面的约30％至约80％。
在该半导体器件封装件中，散热器粘接层覆盖所述散热器盖的粘接面的约40％至约75％。
附图说明
当结合附图进行阅读时，通过以下详细描述可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或缩小。
图1A是根据本发明中的一些实施例的具有翘曲控制结构的半导体器件封装件的顶视图。
图1B和图1C是由图1A中的切割线BC截取的截面图。
图2A是列出了具有散热器盖的半导体器件在260℃下通过有限元分析的翘曲的仿真结果的表格。
图2B是具有朝下翘曲的弯曲半导体器件封装件的截面图。
附图、原理图和示意图是说明性的并且不旨在限制，而是本发明的实施例的实例，出于解释的目的而将它们，并且无需按比例绘制。
具体实施方式
以下公开内容提供了许多用于实施所提供的主题的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这仅仅是实例，并不是用于限制本发明。例如，在以下描述中，第一部件形成在第二部件上方或者之上可以包括第一部件和第二部件以直接接触的方式形成的实施例，还可以包括在第一部件和第二部件之间形成额外的部件，从而使得第一部件和第二部件不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简明和清楚的目的，而且其本身没有规定所论述的各种实施例和/或结构之间的关系。
此外，为了便于描述，在本文中可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对位置术语以便于描述如附图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中描述的方位外，这些空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且因此可以对本文中使用的空间相对位置描述符作同样的解释。
可以得知，当倒装芯片的芯片级封装件(fcCSP)没有附接散热器盖时，会在高温下产生朝上翘曲的fcCSP。在附接散热器盖之后，高温下的朝上翘曲的fcCSP变成高温下的朝下翘曲，并且增大了翘曲量。因此，通过这种增大的朝下翘曲提高了BGA球在fcCSP的外围区域的桥接比例。
因此，在一些实施例中，在本发明中提供了具有翘曲控制结构的半导体器件封装件，以在加热和冷却的循环期间降低半导体器件封装件中的接合的各种材料所经受的高应力。图1A是根据本发明中的一些实施例的具有翘曲控制结构的半导体器件封装件的顶视图。图1B或图1C是由图1A中的切割线BC截取的截面图。因此，在下文中同时参考图1A至图1C。
在图1A至图1C所示的半导体器件封装件中，衬底110具有板面112和管芯面114。在衬底110的板面112上，设置球栅阵列(BGA)连接件116以连接印刷电路板(未在图1A至图1C中示出)。
在一些实施例中，衬底110之上可以是半导体晶圆或晶圆的一部分。该晶圆可以是硅、砷化镓、绝缘体上硅(“SOI”)或其他相似的材料。晶圆可以包括无源器件(诸如电阻器、电容器和电感器等)或有源器件(诸如晶体管)。晶圆还可以包括额外的集成电路。在一些其他实施例中，衬底110可以由一些其他材料制成，例如，由双马来酰亚胺三嗪树脂(诸如BT-环氧树脂)或玻璃增强的环氧层压板制成的多层电路板。
可以将至少一个管芯120设置在衬底110的管芯面114上。管芯120具有有源电路面122和无源面124。一些焊料凸块126设置在管芯120的有源电路面122上。通过焊料凸块126将管芯120和衬底110电连接。
焊料凸块126的焊料材料可以是铅基或无铅的，诸如银、铜或锡基成分。焊料凸块126的材料为具有共熔点的共晶体以用于回流工艺。可以使用电镀或化学镀技术来电镀焊料凸块126，或使用筛分或喷涂技术形成焊料凸块126。焊料凸块126还可以是其他类型的连接件，诸如铜制或金制的柱状件、导电栓钉或C4柱形件。
接下来，底部填充物130可以用于机械加强管芯120和衬底110之间的连接。例如，底部填充物130可以由热固性环氧树脂制成，例如，通过毛细管底部填充工艺将热固性环氧树分配到管芯120和衬底110之间的剩余空间(或“间隙”)内。然后通过加热来固化底部填充物130。
此外，在一些实施例中，可以环绕管芯120的侧面形成图1B中的模塑层132b，从而进一步增强管芯120和衬底110之间的机械接合强度。在图1B中，管芯120的暴露的无源面124和模塑层132b的顶面134b组成基本平坦的顶面。
可选地，在一些其他实施例中，还可以通过超模压工艺形成图1C中的模塑层132c以环绕管芯120的侧面并覆盖管芯120的无源面124，从而进一步增强管芯120和衬底110之间的机械接合强度。在图1C中，模塑层132c的顶面134c是基本平坦的。
模塑层132b或模塑层132c可以由包括热固性环氧树脂(诸如，双酚-A环氧树脂或NovolacTM环氧树脂)和填充物(诸如二氧化硅、氧化铝或玻璃纤维)的复合材料制成，以用于调整复合材料的热膨胀系数和弹性。在一些实施例中，热固性环氧树脂的含量可以是25wt％至35wt％，并且填充物的含量可以是65wt％至73wt％。
而且，在一些其他实施例中可以使用模塑底部填充工艺。因此，可以通过模塑底部填充工艺由一种化合物材料形成底部填充物130以及模塑层132b或模塑层132c。
进一步将板状散热器盖150设置在半导体器件封装件的顶面上，即，设置在由图1B中的模塑层132b的顶面134b和管芯120的无源面124组成的顶面上，或设置在由图1C中的模塑层132c的顶面134c组成的顶面上。散热器盖150具有粘接面152，粘接面152是基本平坦的并且正对着上述半导体器件封装件的顶面。
如上文所述，散热器粘接层140设置在半导体器件的顶面(如上所述)和散热器盖150的粘接面152之间。散热器粘接层140位于散热器盖150的粘接面152的中心区域上(见图1A)，以将散热器盖150固定在半导体器件封装件的顶面上。
由于散热器粘接层140用于将散热器盖150附接至半导体器件封装件上，所以散热器粘接层140在散热器盖150的粘接面152上的覆盖度不能太小。在一些实施例中，散热器粘接层140在散热器盖150的粘接面152上的覆盖度至少是30％。相对地，如果散热器粘接层140在散热器盖150的粘接面152上的覆盖度太大，则可能会产生胶水溢流问题和翘曲问题。因此，在一些实施例中，散热器粘接层140在散热器盖150的粘接面152上的覆盖度可至多是80％。因此，在一些实施例中，散热器粘接层140覆盖粘接面152的约30％至约80％，诸如30％、35％、40％、45％、50％、55％、60％、65％、70％、75％或80％。在一些其他实施例中，散热器粘接层140覆盖粘接面152的约40％至约80％。在一些其他实施例中，散热器粘接层140覆盖粘接面152的约40％至约75％。
此外，将若干个翘曲控制粘接层142设置在散热器盖150的粘接面152的拐角区域处(见图1A)。翘曲控制粘接层142与散热器粘接层140相隔距离d。在一些实施例中，距离d可至少为1mm。在一些其他实施例中，每个翘曲控制粘接层142的面积可从约0.5mm2至约100mm2。在一些其他实施例中，每个翘曲控制粘接层142的形状可为任何有用的形状，诸如圆形、椭圆形、矩形、环形或不规则形状。在一些其他实施例中，设置在每个拐角区域的翘曲控制粘接层142的数量可以是一个或多个。在一些其他实施例中，可以由焊料、树脂或胶水制成翘曲控制粘接层142。
通过有限元分析(FEA)对由散热器粘接层140和翘曲控制粘接层142组成的图案做出了一些仿真，从而预测具有散热器盖的半导体器件封装件在260℃下(BGA球的回流温度)的翘曲。在图2A中示出的表中列出了所获得的结果。
图2B是具有朝下翘曲的弯曲半导体器件封装件的截面图。在图2B中，弯曲半导体器件封装件包括具有BGA球216的衬底210、具有焊料凸块226的管芯220、散热器粘接层240和散热器盖250。翘曲度w定义为最高BGA球216a和最低BGA球216b之间的高差。因此，在图2A的表中，具有100％覆盖度的散热器粘接层(即，实例CE1)的半导体器件封装件在260℃下的预测翘曲度被标准化为1.00。
在图2A的表中，对于CE1至CE4而言，散热器粘接层在散热器盖的粘接面上的覆盖度从100％变为50％。随着散热器粘接层在散热器盖的粘接面上的覆盖度的减小，fcCSP在260℃下的预测翘曲度从1.00、1.11、1.06变为0.92。散热器粘接层的覆盖度的减小似乎可以轻微地减小半导体器件封装件的翘曲度。
在实例CE5至CE6中，散热器粘接层240的覆盖度保持在50％，但是散热器粘接层的拐角具有分别朝向散热器盖的拐角伸展的一些延伸件241。CE6的延伸件241的覆盖度大于CE5，而CE6的预测翘曲度小于CE5(0.89对比1.00)。
出人意外地，在实例E1至E3中，在将实例CE5和CE6中的散热器粘接层240的延伸件241与散热器粘接层240分隔开以形成翘曲控制粘接层242之后，可以进一步减小预测翘曲度(0.81至0.87)。因此，可以得知，与散热器粘接层分隔开的翘曲控制粘接层可以有效地减小半导体器件封装件在高温下的预测翘曲度，从而有效地减小半导体器件封装件的BGA连接件的桥接比例，并且因此也可以提高产量。
因此，在一些实施例中，提供了具有散热器盖的半导体器件封装件的翘曲控制结构。该翘曲控制结构包括设置在模塑层的顶面和散热器盖的粘接面之间以及设置在散热器盖的粘接面的多个拐角区域上的多个翘曲控制粘接层。模塑层的顶面和散热器盖的粘接面是基本平坦的。
在一些其他实施例中，提供了用于将散热器盖的粘接面附接至半导体器件封装件的顶面的粘接层的翘曲控制图案。半导体器件封装件的顶面和散热器盖的粘接面是基本上平坦的。翘曲控制图案包括设置在散热器盖的粘接面的中心区域上的散热器粘接层，以及分别设置在散热器盖的粘接面的多个拐角区域上且设置为与散热器粘接层分隔开的多个翘曲控制粘接层。
在一些其他实施例中，也提供了具有散热器盖的半导体器件封装件。该半导体器件封装件包括衬底、管芯、模塑层、散热器盖、散热器粘接层以及多个翘曲控制粘接层。衬底具有管芯面和板面。管芯具有有源电路面和无源面，并且管芯的有源电路面电连接且机械连接至衬底的管芯面。模塑层设置为填充衬底的管芯面之上的空间。模塑层或模塑层与无源面组成基本上平坦的顶面。散热器盖设置在模塑层之上，其中，散热器盖具有基本上平坦的粘接面。散热器粘接层设置在基本上平坦的顶面和散热器盖的粘接面的中心区域之间。翘曲控制粘接层设置在顶面和散热器盖的粘接面的多个拐角区域之间并位于多个拐角区域上，并且翘曲控制粘接层与散热器粘接层分隔开。
上面概述了若干个实施例的特征，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，他们可以很容易地使用本发明作为基础来设计或修改用于与本文所介绍的实施例执行相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员还应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以对本发明作出进行多种变化、替换以及改变。

Claims (10)

1.一种具有散热器盖的半导体器件封装件的翘曲控制结构，所述翘曲控制结构包括：
多个翘曲控制粘接层，设置在模塑层的顶面和散热器盖的粘接面之间，以及设置在所述散热器盖的粘接面的多个拐角区域上，其中，所述模塑层的顶面和所述散热器盖的粘接面是基本平坦的。
2.根据权利要求1所述的翘曲控制结构，其中，散热器粘接层设置在所述散热器盖的粘接面的中心区域上。
3.根据权利要求2所述的翘曲控制结构，其中，所述散热器粘接层覆盖所述散热器盖的粘接面的约30％至约80％。
4.根据权利要求2所述的翘曲控制结构，其中，所述散热器粘接层覆盖所述散热器盖的粘接面的约40％至约75％。
5.根据权利要求2所述的翘曲控制结构，其中，所述翘曲控制粘接层与所述散热器粘接层分隔开的间隔至少为1mm。
6.根据权利要求1所述的翘曲控制结构，其中，所述翘曲控制粘接层的面积为约0.5mm2至约100mm2。
7.根据权利要求1所述的翘曲控制结构，其中，所述翘曲控制粘接层由焊料、树脂或胶水制成。
8.根据权利要求1所述的翘曲控制结构，其中，所述翘曲控制粘接层的形状为圆形、椭圆形、矩形、环形或不规则形状。
9.一种用于将散热器盖的粘接面附接至半导体器件封装件的顶面的粘接层的翘曲控制图案，其中，所述半导体器件封装件的顶面和所述散热器盖的粘接面是基本平坦的，所述翘曲控制图案包括：
散热器粘接层，设置在所述散热器盖的粘接面的中心区域上；以及
多个翘曲控制粘接层，分别设置在所述散热器盖的粘接面的多个拐角区域上并设置为与所述散热器粘接层分隔开。
10.一种具有散热器盖的半导体器件封装件，包括：
衬底，具有管芯面和板面；
管芯，具有有源电路面和无源面，其中，所述管芯的所述有源电路面电连接和机械连接至所述衬底的所述管芯面；
模塑层，设置为填充所述衬底的管芯面之上的空间，其中，所述模塑层或所述模塑层与所述无源面组成基本平坦的顶面；
散热器盖，设置在所述模塑层之上，其中，所述散热器盖具有基本平坦的粘接面；
散热器粘接层，设置在所述基本上平坦的顶面和所述散热器盖的粘接面的中心区域之间；以及
多个翘曲控制粘接层，设置在所述顶面和所述散热器盖的粘接面的多个拐角区域之间并位于所述多个挂角区域上，其中，所述翘曲控制粘接层与所述散热器粘接层分隔开。
CN201410385252.0A 2014-01-09 2014-08-07 具有翘曲控制结构的半导体器件封装件 Active CN104779217B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/151,217 US9831190B2 (en) 2014-01-09 2014-01-09 Semiconductor device package with warpage control structure
US14/151,217 2014-01-09

Publications (2)

Publication Number Publication Date
CN104779217A true CN104779217A (zh) 2015-07-15
CN104779217B CN104779217B (zh) 2018-03-09

Family

ID=53443234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410385252.0A Active CN104779217B (zh) 2014-01-09 2014-08-07 具有翘曲控制结构的半导体器件封装件

Country Status (5)

Country Link
US (4) US9831190B2 (zh)
KR (3) KR20150083420A (zh)
CN (1) CN104779217B (zh)
DE (1) DE102014119187B4 (zh)
TW (1) TWI576969B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887414A (zh) * 2015-12-15 2017-06-23 财团法人工业技术研究院 半导体元件及其制造方法
CN107046170A (zh) * 2016-02-08 2017-08-15 波音公司 主动扫描式相控阵列天线系统的可扩展平面封装架构
CN112420624A (zh) * 2019-08-23 2021-02-26 美光科技公司 微电子封装中的翘曲控制以及相关组件和方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
KR102440560B1 (ko) 2015-11-03 2022-09-06 삼성디스플레이 주식회사 레이저 결정화 장치
US10032727B2 (en) 2015-11-24 2018-07-24 International Business Machines Corporation Electrical package including bimetal lid
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US10049896B2 (en) 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US10276536B2 (en) 2017-04-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10224262B2 (en) * 2017-05-12 2019-03-05 Globalfoundries Inc. Flexible heat spreader lid
KR102015336B1 (ko) 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
KR102514042B1 (ko) 2018-08-01 2023-03-24 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US11289401B2 (en) 2019-05-15 2022-03-29 Powertech Technology Inc. Semiconductor package
KR20210027567A (ko) 2019-08-28 2021-03-11 삼성전자주식회사 반도체 패키지
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11749631B2 (en) * 2020-05-20 2023-09-05 Apple Inc. Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US12009317B2 (en) * 2021-05-14 2024-06-11 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11929260B2 (en) 2021-08-24 2024-03-12 Applied Materials, Inc. Low warpage curing methodology by inducing curvature

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486562B1 (en) * 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
US20040065410A1 (en) * 2002-10-04 2004-04-08 Sun Microsystems, Inc. Method and apparatus for dispensing interface materials
CN101728340A (zh) * 2008-10-22 2010-06-09 索尼株式会社 半导体装置及其制造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034468A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method for making conduction-cooled circuit package
JPH05206320A (ja) 1992-01-27 1993-08-13 Nec Corp マルチチップモジュール
US5745344A (en) * 1995-11-06 1998-04-28 International Business Machines Corporation Heat dissipation apparatus and method for attaching a heat dissipation apparatus to an electronic device
US6243944B1 (en) * 1997-12-08 2001-06-12 Unisys Corporation Residue-free method of assembling and disassembling a pressed joint with low thermal resistance
US6146921A (en) * 1998-09-16 2000-11-14 Intel Corporation Cavity mold cap BGA package with post mold thermally conductive epoxy attach heat sink
US6315038B1 (en) * 1998-09-22 2001-11-13 Intel Corporation Application of pressure sensitive adhesive (PSA) to pre-attach thermal interface film/tape to cooling device
JP3189270B2 (ja) 1998-12-15 2001-07-16 日本電気株式会社 接着方法
JP3374812B2 (ja) 1999-11-10 2003-02-10 日本電気株式会社 半導体装置
US6396700B1 (en) * 2000-06-29 2002-05-28 International Business Machines Corporation Thermal spreader and interface assembly for heat generating component of an electronic device
US6748350B2 (en) * 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
JP3813540B2 (ja) * 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
US6949404B1 (en) 2002-11-25 2005-09-27 Altera Corporation Flip chip package with warpage control
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7019977B2 (en) * 2003-12-17 2006-03-28 Intel Corporation Method of attaching non-adhesive thermal interface materials
TWI237363B (en) * 2003-12-31 2005-08-01 Advanced Semiconductor Eng Semiconductor package
JP4731495B2 (ja) * 2004-12-13 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置
JP4860994B2 (ja) * 2005-12-06 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4155999B2 (ja) * 2006-06-02 2008-09-24 株式会社ソニー・コンピュータエンタテインメント 半導体装置および半導体装置の製造方法
JP5126219B2 (ja) * 2007-03-27 2013-01-23 富士通株式会社 半導体部品および半導体部品の製造方法
TW201032300A (en) * 2009-02-27 2010-09-01 Advanced Semiconductor Eng Chip scale package and method of fabricating the same
JP5263895B2 (ja) * 2010-01-12 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の製造方法
US8455991B2 (en) * 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
JP5617548B2 (ja) * 2010-11-11 2014-11-05 ソニー株式会社 半導体装置の製造方法
US8368205B2 (en) * 2010-12-17 2013-02-05 Oracle America, Inc. Metallic thermal joint for high power density chips
US9082633B2 (en) * 2011-10-13 2015-07-14 Xilinx, Inc. Multi-die integrated circuit structure with heat sink
KR20130094107A (ko) * 2012-02-15 2013-08-23 삼성전자주식회사 열 분산기를 갖는 반도체 패키지 및 그 형성 방법
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US9040346B2 (en) * 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US20140048951A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly with dual connecting channels between interposer and coreless substrate
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
KR101989516B1 (ko) * 2012-09-24 2019-06-14 삼성전자주식회사 반도체 패키지
US9111878B2 (en) * 2013-01-31 2015-08-18 Freescale Semiconductor, Inc Method for forming a semiconductor device assembly having a heat spreader
US8901732B2 (en) * 2013-03-12 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9142523B2 (en) * 2013-11-22 2015-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486562B1 (en) * 1999-06-07 2002-11-26 Nec Corporation Circuit device with bonding strength improved and method of manufacturing the same
US20040065410A1 (en) * 2002-10-04 2004-04-08 Sun Microsystems, Inc. Method and apparatus for dispensing interface materials
CN101728340A (zh) * 2008-10-22 2010-06-09 索尼株式会社 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887414A (zh) * 2015-12-15 2017-06-23 财团法人工业技术研究院 半导体元件及其制造方法
CN107046170A (zh) * 2016-02-08 2017-08-15 波音公司 主动扫描式相控阵列天线系统的可扩展平面封装架构
CN112420624A (zh) * 2019-08-23 2021-02-26 美光科技公司 微电子封装中的翘曲控制以及相关组件和方法
US11855002B2 (en) 2019-08-23 2023-12-26 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Also Published As

Publication number Publication date
DE102014119187A1 (de) 2015-07-09
CN104779217B (zh) 2018-03-09
US20180082961A1 (en) 2018-03-22
US20200312790A1 (en) 2020-10-01
KR20150083420A (ko) 2015-07-17
US20150194389A1 (en) 2015-07-09
DE102014119187B4 (de) 2020-07-09
KR20160108821A (ko) 2016-09-20
US9831190B2 (en) 2017-11-28
US10685920B2 (en) 2020-06-16
KR20170106260A (ko) 2017-09-20
US11329006B2 (en) 2022-05-10
US20220262746A1 (en) 2022-08-18
TWI576969B (zh) 2017-04-01
US11764169B2 (en) 2023-09-19
TW201532215A (zh) 2015-08-16
KR101919248B1 (ko) 2018-11-15

Similar Documents

Publication Publication Date Title
CN104779217B (zh) 具有翘曲控制结构的半导体器件封装件
CN203456452U (zh) 集成电路封装件
JP6444707B2 (ja) 電子部品、その製造方法及び製造装置
KR101366455B1 (ko) 반도체 장치, 패키징 방법 및 구조
US8901732B2 (en) Semiconductor device package and method
CN110098158A (zh) 半导体封装件
US20060163749A1 (en) IC chip package structure and underfill process
US6706563B2 (en) Heat spreader interconnect methodology for thermally enhanced PBGA packages
US9142523B2 (en) Semiconductor device and manufacturing method thereof
US20200321375A1 (en) Controllable gap height for an image sensor package
KR100748558B1 (ko) 칩 사이즈 패키지 및 그 제조 방법
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
US8487420B1 (en) Package in package semiconductor device with film over wire
TWI478257B (zh) 封裝結構及封裝製程
CN103794568A (zh) 集成电路底部填充方案
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
KR101680978B1 (ko) 플렉시블 반도체 패키지 및 이의 제조 방법
US20180166426A1 (en) Semiconductor structure and a manufacturing method thereof
JP2009021366A (ja) 半導体装置
TW201913917A (zh) 封裝結構及其製作方法
WO2019127448A1 (zh) 电子封装件、终端及电子封装件的加工方法
TW554505B (en) Semiconductor package
JP2015012160A (ja) モールドパッケージおよびその製造方法
JPH1012810A (ja) 半導体装置
KR20030012503A (ko) 반도체 패캐이지를 위한 패캐이징 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant