CN104575396A - 移位寄存器单元及其驱动方法、栅极扫描电路 - Google Patents
移位寄存器单元及其驱动方法、栅极扫描电路 Download PDFInfo
- Publication number
- CN104575396A CN104575396A CN201510061309.6A CN201510061309A CN104575396A CN 104575396 A CN104575396 A CN 104575396A CN 201510061309 A CN201510061309 A CN 201510061309A CN 104575396 A CN104575396 A CN 104575396A
- Authority
- CN
- China
- Prior art keywords
- module
- control
- level
- reset
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供了一种移位寄存器单元及其驱动方法、栅极扫描电路,该移位寄存器单元包括:输出模块、复位模块和复位控制模块;其中输出模块的控制端、复位模块的输出端连接第一节点;所述复位控制模块的输出端与所述复位模块的控制端相连,适于在所述复位控制模块的控制端所接入的控制信号的控制下,开启所述复位模块对所述第一节点进行复位,以使所述输出模块输出具有多个脉冲的移位信号。根据发明的技术方案,能够通过一个移位寄存器单元输出具有多个脉冲的栅极驱动信号。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种移位寄存器单元及其驱动方法、栅极扫描电路。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)作为一种电流型发光器件,因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED显示装置按照驱动方式的不同可分为PMOLED(Passive MatrixDriving OLED,无源矩阵驱动有机发光二极管)和AMOLED(ActiveMatrix Driving OLED,有源矩阵驱动有机发光二极管)两种,由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代LCD(liquidcrystal display,液晶显示器)的下一代新型平面显示器。因此,AMOLED显示面板已得到越来越多人们的青睐。
AMOLED显示面板一般需要使用具有多个脉冲的栅极驱动信号进行驱动,另外,在LCD面板中,为了保证使充电更充分,也需要使用具有多个脉冲的栅极驱动信号进行驱动。但是现有技术中不能通过一个移位寄存器单元产生具有多个脉冲的栅极驱动信号。
发明内容
本发明的一个目的提供一种能够输出具有多个脉冲的移位信号的移位寄存器单元,以通过一个移位寄存器单元输出具有多个脉冲的栅极驱动信号。
本发明提供了一种移位寄存器单元,包括:
输出模块、复位模块和复位控制模块;其中输出模块的控制端、复位模块的输出端连接第一节点;所述复位控制模块的输出端与所述复位模块的控制端相连,适于在所述复位控制模块的控制端所接入的控制信号的控制下,开启所述复位模块对所述第一节点进行复位,以使所述输出模块输出具有多个脉冲的移位信号。
进一步的,所述复位控制模块的控制端包括第一控制端和第二控制端,适于在第一控制端接入第一电平时,关闭所述复位模块,在第一控制端接入第二电平且第二控制端接入第一电平时,开启所述复位模块对所述第一节点进行复位。
进一步的,还包括:
输入模块,所述输入模块的输出端与所述第一节点相连,适于在在接收到的待移位信号处于脉冲电平时,将所述第一节点置为能够使所述输出模块开启的输出开启电平;
所述输出模块适于在所述第一节点的电平为输出开启电平时输出移位信号;
所述复位模块适于在所述输出模块输出移位信号之后将所述第一节点的电平复位为能够使所述输出模块关闭的输出关闭电平。
进一步的,还包括:
电平维持模块,所述电平维持模块与所述第一节点相连,适于在所述输入模块和所述复位模块均关闭时,维持第一节点的电平。
进一步的,所述复位控制模块的第一控制端连接待移位信号输入端,第二控制端连接下一级移位寄存器单元的移位信号输出端;待移位信号和移位信号中的脉冲电平与所述第一电平一致;待移位信号和移位信号中的非脉冲电平与所述第二电平一致。
进一步的,所述复位控制模块具有第一接入端和第二接入端,第二接入端用于接入能够使所述复位模块开启的复位开启电平,第一接入端用于接入能够使所述复位模块关闭的复位关闭电平;
所述复位控制模块适于在第一控制端接入第一电平时,将第一接入端与输出端导通,在第二控制端接入第一电平时,将第二接入端与输出端导通;且输出端在与第一接入端和第二接入端均导通时,电平与第一接入端保持一致。
进一步的,所述复位控制模块的第一接入端连接第一公共电极,或者第一时钟信号输入端,或者该移位寄存器单元的移位信号输出端;所述第一公共电极的电平与所述复位关闭电平一致,所述第一时钟信号输入端所接入的时钟信号在所述复位控制模块的第一接入端与所述复位控制模块的输出端导通时为复位关闭电平;
所述复位控制模块的第二接入端连接第二公共电极、或者连接下一级移位寄存器单元的移位信号输出端、或者连接第二时钟信号输入端;所述第二公共电极的电平与所述复位开启电平一致,所述第二时钟信号输入端所接入的时钟信号在所述复位控制模块的第二接入端与所述复位控制模块的输出端导通时为复位开启电平。
进一步的,所述复位控制模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管均在控制端接入第一电平时导通,接入第二电平时关闭;其中,
所述第一晶体管的第一端连接所述复位控制模块的第一接入端,控制端连接所述复位控制模块的第一控制端,第二端连接所述复位控制模块的输出端;所述第二晶体管的第一端连接所述复位控制模块的第二接入端,控制端连接所述复位控制模块的第二控制端,第二端连接所述复位控制模块的输出端;所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比。
进一步的,还包括:复位加强模块和复位加强控制模块;
所述复位加强模块的输出端与所述第一节点相连,适于对第一节点的电平进行复位;
所述复位加强控制模块的输出端与所述复位加强模块的控制端相连,适于在所述复位加强控制模块的控制端所接入的控制信号的控制下,在所述复位模块将所述第一节点的电平复位为输出关闭电平之后,开启所述复位加强模块对所述第一节点进行复位。
进一步的,所述复位加强控制模块具有第一接入端和第二接入端、第一控制端和第二控制端,第二接入端用于接入能够使所述复位加强模块开启的复位加强开启电平,第一接入端用于接入能够使所述复位加强模块关闭的复位加强关闭电平;
所述复位加强控制模块的第一控制端连接第一节点,适于在第一节点为输出开启电平时,将第一接入端与输出端导通;在第二控制端接入对应的有效电平时,将第二接入端与输出端导通;且输出端在与第一接入端和第二接入端均导通时,电平与第一接入端保持一致。
进一步的,所述复位加强控制模块还包括第三控制端和第三接入端,第三接入端用于接入复位加强开启电平,所述复位加强控制模块适于在第三控制端接入对应的有效电平时,使第三接入端与输出端导通;且输出端在与第一接入端和第三接入端均导通时,电平与第一接入端保持一致。
进一步的,所述复位加强控制模块包括第三晶体管、第四晶体管和第五晶体管;所述第三晶体管的控制端连接所述复位加强控制模块的第一控制端,第一端连接所述复位加强模块的第一接入端,第二端连接所述复位加强控制模块的输出端,在所述复位加强控制模块的第一控制端接入所述输出开启电平时将第一端和第二端导通;所述第四晶体管的控制端连接所述复位加强控制模块的第二控制端,第一端连接所述复位加强控制模块的第二接入端,第二端连接所述复位加强控制模块的输出端;第五晶体管的控制端连接所述复位加强控制模块的第三控制端,第一端连接所述复位加强控制模块的第三接入端,第二端连接所述复位加强控制模块的输出端;所述第四晶体管和所述第五晶体管对应的有效电平相反,或者第二接入端和第三接入端均用于接入时钟信号,且第二接入端所接入的时钟信号的相位与第三接入端所接入的时钟信号的相位相反。
进一步的,还包括:负载模块,所述负载模块的控制端与第一节点相连,适于在所述第一节点的电平为输出开启电平时输出移位信号。
进一步的,所述负载模块包括一个晶体管,该晶体管的第一端与所述负载模块的输入端相连,第二端所述负载模块的输出端相连,控制端与所述负载模块的控制端相连。
进一步的,还包括夹断模块,用于在输出的移位信号处于脉冲电平时开启,将所述输入模块和/或所述复位模块和/或所述复位加强模块夹断。
进一步的,还包括:
辅助输出模块,所述辅助输出模块的控制端与第一节点相连,适于在所述第一节点的电平为输出开启电平时输出移位信号;移位信号的脉冲电平与所述输出开启电平一致;
所述输入模块、所述复位模块和所述复位加强模块包括由两个晶体管串联在一起组成的晶体管组合;
所述夹断模块的控制端与所述负载模块的输出端相连,输入端与所述辅助输出模块的输出端相连,输出端与晶体管组合中两个晶体管串联连接处相连,适于在所述负载模块和所述辅助输出模块的输出端输出的移位信号中的脉冲电平时将所述夹断模块的输入端和输出端导通,使晶体管组合中两个晶体管串联连接处的电平与所述输出开启电平一致。
进一步的,所述夹断模块包括一个晶体管,该晶体管的第一端与所述夹断模块的输入端相连,第二端所述夹断模块的输出端相连,控制端与所述夹断模块的控制端相连。
进一步的,所述辅助输出模块包括一个晶体管,该晶体管的第一端与所述辅助输出模块的输入端相连,第二端所述辅助输出模块的输出端相连,控制端与所述辅助输出模块的控制端相连。
进一步的,还包括三个重置模块,三个重置模块分别用于在所述输出模块输出移位信号之后对输出模块、负载模块、辅助输出模块的输出端进行重置,使各个输出端的电平保持为非脉冲电平。
进一步的,三个重置模块的控制端连接与所述复位加强控制模块的输出端相连,输入端均用于接入非脉冲电平,输出端对应与输出模块、负载模块、辅助输出模块的输出端相连,适于在所述复位加强控制模块开启所述复位加强模块时,将重置模块的输入端和输出端导通。
进一步的,所述重置模块包括一个晶体管,该晶体管的第一端与所述重置模块的输入端相连,第二端所述重置模块的输出端相连,控制端与所述重置模块的控制端相连。
进一步的,所述输入模块、所述输出模块均为晶体管;
所述移位寄存器单元所包含的各个晶体管均为N型晶体管。
本发明还提供了一种栅极驱动电路,包括多个上述任一项所述的移位寄存器单元,还包括至少一条时钟信号线,各个移位寄存器单元的输出模块的输入端连接同一时钟信号线。
进一步的,所述移位寄存器单元包括输入模块时,第一级移位寄存器单元的输入模块的输入端连接起始信号输入端。
进一步的,各个移位寄存器单元的复位控制模块的第二接入端与输出模块的输入端连接同一时钟信号线。
进一步的,当各个移位寄存器单元的输入模块包括由两个晶体管串联在一起组成的晶体管组合时,输入模块中与第一节点相连的晶体管的控制端连接另一时钟信号线,所述另一时钟信号线中的时钟信号的相位与所述输出模块所连接的时钟信号线中的时钟信号的相位相反。
本发明还提供了一种驱动上述任一项所述的移位寄存器单元的方法,包括:
针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在复位控制模块的控制端施加控制信号开启所述复位模块对所述第一节点进行复位。
进一步的,当所述移位寄存器单元为包括第一控制端和第二控制端时,所述方法具体包括:
在针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在第一控制端接入第二电平且第二控制端接入第一电平。
进一步的,所述第一电平与脉冲电平一致,第二电平与非脉冲电平一致;所述方法具体包括:将所述复位控制模块的第一控制端接入待移位信号,将所述复位控制模块的第二控制端接入下一级移位寄存器单元所输出的移位信号;且在第一控制端接入脉冲电平,在第一接入端接入复位关闭电平;在第二控制端接入脉冲电平时,在第二接入端接入复位开启电平。
进一步的,当所述移位寄存器单元包括复位加强模块和复位加强控制模块时,所述方法还包括:
在所述复位模块将所述第一节点的电平复位为能够使所述输出模块关闭的输出关闭电平之后,在所述复位加强控制模块的控制端施加控制信号将所述复位加强控制模块开启。
进一步的,当所述移位寄存器单元具有第三控制端时,所述方法还包括:
将所述复位加强控制模块的第二控制端接入第三时钟信号输入端,第三控制端接入第四时钟信号输入端,使所述复位加强控制模块的输出端与所述复位加强控制模块的第一接入端和第二接入端交替导通。
进一步的,当所述移位寄存器单元包括夹断模块时,所述方法还包括:在所述移位寄存器单元输出的移位信号处于脉冲电平时,施加控制信号使所述夹断模块开启。
本发明提供的移位寄存器单元包括输出模块、复位模块和复位控制模块;其中输出模块的控制端、复位模块的输出端连接第一节点;所述复位控制模块的输出端与所述复位模块的控制端相连,适于在所述复位控制模块的控制端所接入的控制信号的控制下,开启所述复位模块对所述第一节点进行复位,以使所述输出模块输出具有多个脉冲的移位信号。根据本发明的技术方案,能够通过一个移位寄存器单元输出具有多个脉冲的栅极驱动信号。
附图说明
图1为本发明实施例一提供的移位寄存器单元的结构示意图;
图2为本发明实施例一中的一种可能的复位控制模块的结构示意图;
图3为本发明实施例一中的一种可能的复位加强控制模块的结构示意图;
图4为本发明实施例二提供的一种移位寄存器单元的电路结构图;
图5为对图4中的电路在工作时关键信号和节点的电平时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例,都属于本发明保护的范围。
实施例一
本发明的实施例一提供了一种移位寄存器单元,如图1所示,该移位寄存器单元包括:输出模块101、复位模块102和复位控制模块103;其中输出模块101的控制端,复位模块102的输出端连接第一节点Q;复位控制模块103的输出端与复位模块102的控制端相连,适于在复位控制模块103的控制端所接入的控制信号的控制下,开启复位模块102对第一节点Q进行复位,以使输出模块101输出具有多个脉冲的移位信号。
在具体实施时,可以在移位寄存单元中的输出模块针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在复位控制模块的控制端施加控制信号开启所述复位模块对所述第一节点进行复位,这样在进行复位之前,使得输出模块能够输出多个脉冲。
为了便于区分,各个模块的控制端图中表示为C、输入端或接入端表示为I、输出端表示为O。第x个输出端表示为Ix,第x个控制端标识为Cx。
本发明提供的移位寄存器单元能够输出具有多个脉冲的移位信号作为栅极驱动信号。
在具体实施时,复位控制模块103的控制端包括第一控制端和第二控制端,适于在第一控制端接入第一电平时,关闭复位模块102,在第一控制端接入第二电平且第二控制端接入第一电平时,开启复位模块102对所述第一节点Q进行复位,以使输出模块101输出具有多个脉冲的移位信号。图1中示出的是具有两个控制端和两个接入端的一种情况。
具体实施时,在第一控制端接入第一电平时,复位模块不会被开启,在第一控制端接入第二电平且第二控制端接入第二电平时,复位模块也不会被开启,仅在第一控制端接入第二电平且第二控制端接入第一电平时,复位模块才会被开启。这样,可以将第一控制端接入待移位的信号和将第二控制端接入下一级移位寄存单元的输出的移位信号。以待移位的信号和移位信号的脉冲电平为第一电平举例,非脉冲电平为第二电平来说,待移位信号为脉冲电平的第2N-1(假设N为待移位信号的脉冲的个数)阶段,复位模块关闭,在待移位信号为非脉冲电平的第2N阶段,下一级移位寄存单元的输出的移位信号也为非脉冲电平(输入到本级的待移位信号与下一级移位寄存单元的输出的移位信号相差两个时钟),此时复位模块仍不会开启。当且仅当在输出端输出了N个脉冲之后的第2N+1个阶段,待移位信号为非脉冲电平,下一级移位寄存单元的输出的移位信号为脉冲电平,使得复位模块开启。这样就使得本级移位寄存器单元输出了具有多个脉冲的移位信号。
这里的输出模块101可以与现有技术中的移位寄存器单元的输出模块一致,均是指用于输出移位信号的模块,在具体实施时,这里的输出模块101的输入端一般连接时钟信号,在第一节点Q被置为能够使该输出模块101开启的电平时,截取一段时钟信号输出,这部分时钟信号构成移位信号。之后在第一节点Q被复位时,输出模块101关闭,不再输出时钟信号。当然在实际应用中,该输出模块101也可以为其他能够输出移位信号的模块,本发明不再详细说明。
这里的复位模块102也可以与现有技术中的复位模块一致,均是指用于对第一节点Q进行复位的模块,在具体实施时,该复位模块102的接入端可以连接能够使输出模块101关闭的输出关闭电平,在复位模块102开启时,输出关闭电平连接到第一节点Q,此时第一节点Q被置为输出关闭电平。
此时,上述的移位寄存器单元还可以包括图中未示出的输入模块104,
该输入模块104的输出端与所述第一节点Q相连,适于在在接收到的待移位信号处于脉冲电平时,将所述第一节点Q置为能够使所述输出模块101开启的输出开启电平。
进一步的,该移位寄存器单元还可以包括图中未示出的:
电平维持模块105,电平维持模块105与所述第一节点Q相连,适于在所述输入模块104和所述复位模块102均关闭时,维持第一节点Q的电平。
本发明中所指的脉冲电平可以具体是指移位信号的脉冲所对应的电平,举例来说,如果移位信号的脉冲为正脉冲,则脉冲电平是指高电平,相应的,非脉冲电平为低电平,如果移位信号的脉冲为负脉冲,则脉冲电平是指低电平,非脉冲电平为高电平。
通过这种方式,电平维持模块105能够记录移位信号中的脉冲电平,并根据该记录的脉冲电平使输出模块101处于开启状态,以输出移位信号。
在具体实施时,所述复位控制模块103的第一控制端连接待移位信号输入端,用于接入待移位信号STU,第二控制端连接下一级移位寄存器单元的移位信号输出端,用与接入下一级移位寄存输出的移位信号STD;待移位信号和移位信号中的脉冲电平与所述第一电平一致;待移位信号和移位信号中的非脉冲电平与所述第二电平一致。
在本级移位寄存器单元输出移位信号的阶段,在输入到本级移位寄存器单元的待移位信号为脉冲电平时,第一接入端所接入的复位关闭电平导通到复位模块102的控制端,使复位模块102关闭;在输入到本级移位寄存器单元的待移位信号为非脉冲电平时,下一级移位寄存器单元输出的移位信号也为非脉冲电平,复位模块102仍然无法被开启;在下一级移位寄存器单元输出的移位信号处于最后一个脉冲电平时,输入到本级移位寄存器单元的待移位信号不再为脉冲电平,导致第二接入端所接入的复位开启电平导通到复位模块102的控制端,使复位模块102开启,复位模块102对第一节点Q完成复位。之后,本级移位寄存器单元的输出模块101被关闭,不再输出脉冲电平。通过这种方式,可以允许第一节点Q在多个时钟内导通,从而输出多个脉冲。
在具体实施时,所述复位控制模块103的第一接入端连接第一公共电极,或者第一时钟信号输入端,或者该移位寄存器单元的移位信号输出端;所述第一公共电极的电平与所述复位关闭电平一致,所述第一时钟信号输入端所接入的时钟信号在所述复位控制模块的第一接入端与所述复位控制模块的输出端导通时为复位关闭电平;
所述复位控制模块103的第二接入端连接第二公共电极、或者连接下一级移位寄存器单元的移位信号输出端、或者连接第一时钟信号输入端;所述第二公共电极的电平与所述复位开启电平一致,所述第二时钟信号输入端所接入的时钟信号在所述复位控制模块的第二接入端与所述复位控制模块的输出端导通时为复位开启电平。
当然在实际应用中,这里的复位控制模块103的第一接入端也可以接入其他输入端,只要能够在复位控制模块103的第一接入端与输出端导通时,第一接入端为复位关闭电平,其对应的技术方案均能实现本发明的技术方案,相应的,也应该落入本发明的保护范围。
在具体实施时,上述的复位控制模块103的具体结构可以参考图2包括:晶体管T1和晶体管T2,晶体管T1和晶体管T2均在栅极接入第一电平时导通,接入第二电平时关闭;其中,
晶体管T1的第一端连接所述复位控制模块103的第一接入端,控制端连接所述复位控制模块103的第一控制端,第二端连接所述复位控制模块103的输出端;晶体管T2的第一端连接所述复位控制模块103的第二接入端,控制端连接所述复位控制模块103的第二控制端,第二端连接所述复位控制模块103的输出端;晶体管T1的沟道宽长比大于晶体管T2的沟道宽长比。
由于晶体管T1的沟道宽长比最大,则在晶体管T1导通时,无论晶体管T2是否导通,复位控制模块103输出端的电平都会与晶体管T1所连接的第一接入端一致,即为复位关闭电平;在晶体管T1关闭且晶体管T2导通时,复位控制模块103输出端的电平才会与第二接入端的电平一致。
当然,在实际应用中,也可以采用其他的结构,图2所示的结构不应该理解为对本发明保护范围的限定。
在具体实施时,上述的移位寄存器单元图1中未示出的包括:复位加强模块106和复位加强控制模块107;
所述复位加强模块106的输出端与所述第一节点Q相连,适于对第一节点Q的电平进行复位,将第一节点Q的电平复位为输出关闭电平;
所述复位加强控制模块107的输出端与所述复位加强模块106的控制端相连,适于在控制端所接入的控制信号的控制下,在所述复位模块102将所述第一节点Q的电平复位为输出关闭电平之后,开启所述复位加强模块106对所述第一节点Q进行复位。
这样做的好处是,能够在复位模块102对第一节点Q进行一次复位,将第一节点Q的电平复位为输出关闭电平之后,对第一节点Q进行继续复位,保证第一节点Q的电平为输出关闭电平,这样能够避免因为输入模块104漏电导致第一节点Q的电平被置为输出开启电平。保证了输出模块101在输出移位信号之后不再输出脉冲电平。
在具体实施时,所述复位加强控制模块107可以具有第一接入端和第二接入端、第一控制端和第二控制端,第二接入端用于接入能够使所述复位加强模块106开启的复位加强开启电平,第一接入端用于接入能够使所述复位加强模块106关闭的复位加强关闭电平;
所述复位加强控制模块107的第一控制端连接第一节点Q,适于在第一节点Q为输出开启电平时,将第一接入端与输出端导通;在第二控制端接入对应的有效电平时,将第二接入端与输出端导通;且输出端在与第一接入端和第二接入端均导通时,电平与第一接入端保持一致。
由于复位加强控制模块107在第一节点Q为输出开启电平时,将第一接入端与输出端导通,这样在输出模块101输出移位信号时,复位加强控制模块107的输出端的电平与第一接入端的电平一致,不会将第一节点Q复位。而在复位模块102将第一节点Q的电平复位到输出关闭电平后,复位加强控制模块107的第一接入端与输出端不再导通,而根据第二控制端施加的信号,第二接入端与输出端适时导通,这样,复位加强控制模块107输出端的电平即为复位加强开启电平,使得复位加强模块106开启,对第一节点Q进行复位。
在具体实施时,复位加强控制模块107的第二接入端和第二控制端可以接入时钟信号,在该时钟信号处于复位加强开启电平时,第二接入端和第二控制端导通。
所述复位加强控制模块107还包括第三控制端和第三接入端,第三接入端用于接入复位加强开启电平,所述复位加强控制模块107适于在第三控制端接入对应的有效电平时,使第三接入端与输出端导通;且输出端在与第一接入端和第三接入端均导通时,电平与第一接入端保持一致。
在具体实施时,如图3所示,包括第三控制端和第三接入端的复位加强控制模块107可以包括如下结构:所述复位加强控制模块包括晶体管T3、晶体管T4和晶体管T5,所述晶体管T3的控制端连接所述复位加强控制模块107的第一控制端,第一端连接所述复位加强控制模块的第一接入端,第二端连接所述复位加强控制模块的输出端,在所述复位加强控制模块的第一控制端接入输出开启电平时将第一端和第二端导通;晶体管T4的控制端连接所述复位加强控制模块的第二控制端,第一端连接所述复位加强控制模块的第二接入端,第二端连接所述复位加强控制模块的输出端;晶体管T5的控制端连接所述复位加强控制模块的第三控制端,第一端连接所述复位加强控制模块的第三接入端,第二端连接所述复位加强控制模块的输出端;晶体管T4和晶体管T5对应的有效电平相反,或者第二接入端和第三接入端均用于接入时钟信号,且第二接入端所接入的时钟信号的相位与第三接入端所接入的时钟信号的相位相反。这里的有效电平是指使对应的晶体管开启的电平。
在具体实施时,上述的移位寄存器单元还包括图中未示出的:负载模块108,该负载模块108的控制端与第一节点Q相连,适于在所述第一节点Q的电平为输出开启电平时输出移位信号。
在具体实施时,这里的负载模块108的结构可以与上述的输出模块101一致。这样做的好处是,能够将该负载模块108所输出的移位信号用于其他控制端(比如下一级移位寄存器单元的输入端),避免其他控制端接入到输出模块101的输出端上削弱输出模块101所输出的脉冲电平。
在具体实施是,这里的负载模块108可以包括一个晶体管,该晶体管的第一端与所述负载模块的输入端相连,第二端所述负载模块的输出端相连,控制端与所述负载模块的控制端相连。
在具体实施时,如图1所示,该移位寄存器单元还可以包括图中未示出的:夹断模块109,用于在输出的移位信号处于脉冲电平时,将所述输入模块104和/或所述复位模块102和/或所述复位加强模块106夹断。
这样做的好处是,避免在输出模块101或者负载模块108输出脉冲电平时,电平维持模块105所维持的第一节点Q的电荷向输入模块104/复位模块102/复位加强模块流动,影响第一节点Q的电平,保证输出模块101输出的脉冲电平具有较好的波形。
更进一步的,该移位寄存器单元还可以包括未示出的:
辅助输出模块110,所述辅助输出模块110的控制端与第一节点Q相连,适于在所述第一节点Q的电平为输出开启电平时输出移位信号;移位信号的脉冲电平与所述输出开启电平一致;
此时,所述输入模块104、所述复位模块102和所述复位加强模块包括由两个晶体管串联在一起组成的晶体管组合;
所述夹断模块109的控制端与所述负载模块108的输出端相连,输入端与所述辅助输出模块110的输出端相连,输出端与晶体管组合中两个晶体管串联连接处相连,适于在所述负载模块108和所述辅助输出模块110的输出端输出的移位信号中的脉冲电平时将所述夹断模块109的输入端和输出端导通,使晶体管组合中两个晶体管串联连接处的电平与所述输出开启电平一致。
夹断模块109可以包括一个晶体管,该晶体管的第一端与夹断模块109的输入端相连,第二端夹断模块109的输出端相连,控制端与夹断模块109的控制端相连。
辅助输出模块110可以包括一个晶体管,该晶体管的第一端与辅助输出模块110的输入端相连,第二端辅助输出模块110的输出端相连,控制端与所述辅助输出模块的控制端相连。
如图1所示,上述的移位寄存器单元还可以包括图中未示出的三个重置模块111,三个重置模块分别用于在所述输出模块101输出移位信号之后对输出模块101、负载模块108、辅助输出模块110的输出端进行重置,使各个输出端的电平保持为非脉冲电平。
在具体实施时,三个重置模块111的控制端连接与所述复位加强控制模块107的输出端相连,输入端均用于接入与脉冲电平相反的电平,输出端对应与输出模块101、负载模块108、辅助输出模块110的输出端相连,适于在所述复位加强控制模块107开启所述复位加强模块时,将重置模块111的输入端和输出端导通。
在具体实施时,这里的重置模块111可以包括一个晶体管,该晶体管的第一端与所述重置模块111的输入端相连,第二端重置模块111的输出端相连,控制端与重置模块111的控制端相连。
如图1所示,所述输入模块104、所述输出模块101均为晶体管;
所述移位寄存器单元所包含的各个晶体管均为N型晶体管。这里的电平维持模块可以为电容。此时,各个模块的开启电平为高电平,关闭电平为低电平。
这样,能够的设置能够统一制作工艺,降低制作难度。
当然实际应用中,其中的一部分晶体管采用P型晶体管也能实现本发明的技术方案,比如本发明实施例中,上述的复位控制模块中的各个晶体管均为P型晶体管也可以实现本发明的技术方案,相应也应该落入本发明的保护范围。
另一方面,本发明还提供了一种用于驱动上述任一项所述的移位寄存器单元的方法,该方法包括:
针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在复位控制模块103的控制端施加控制信号开启所述复位模块对所述第一节点进行复位。
通过这种方式,是在输出的移位信号的脉冲个数与待移位信号的脉冲个数相同时,将复位模块102及时开启以对第一节点Q进行复位。这样能够允许第一节点Q被复位之前,输出模块101输出具有多个脉冲的移位信号。
在具体实施时,当所述的复位控制模块包括两个控制端时,上述的方法具体包括:在针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在第一控制端接入第二电平且第二控制端接入第一电平。
进一步的,这里的所述第一电平与脉冲电平一致,第二电平与非脉冲电平一致;此时上述的方法可以具体包括:将所述复位控制模块103的第一控制端接入待移位信号,将所述复位控制模块103的第二控制端接入下一级移位寄存器输出的移位信号;且在第一控制端接入脉冲电平,在第一接入端接入复位关闭电平;在第二控制端接入脉冲电平时,在第二接入端接入复位开启电平。
这样能够降低复位控制的复杂度。
当所述移位寄存器单元包括复位加强模块106和复位加强控制模块107时,所述方法还包括:
在所述复位模块102将所述第一节点Q的电平复位为能够使所述输出模块关闭的输出关闭电平之后,在所述复位加强控制模块107的控制端施加控制信号将所述复位加强控制模块107开启。
一般的,复位模块102对第一节点Q复位的过程比较短暂,在复位模块102进行复位之后,复位模块102不在开启。但是由于器件本身的问题,输入模块104仍可能漏电,导致第一节点Q的电平改变,进而导致输出模块101再次开启,输出脉冲。通过设置复位加强模块和复位加强控制模块107,能够在所述复位模块102将所述第一节点Q的电平复位为能够使所述输出模块关闭的输出关闭电平之后,继续对所述第一节点Q进行复位。避免第一节点Q的电平发生改变。
具体的,当所述的复位加强控制模块107还包括第三控制端和第三接入端时,上述的方法还包括:将所述复位加强控制模块107的第二控制端接入第二时钟信号输入端,第三控制端接入第三时钟信号输入端,使所述复位加强控制模块107的输出端与所述复位加强控制模块107的第一接入端和第二接入端交替导通。
这样做的好处是,能够在所述复位模块102将所述第一节点Q的电平复位为能够使所述输出模块101关闭的输出关闭电平之后,使复位加强模块持续开启,将第一节点Q的电平持续的置为输出关闭电平。
在具体实施时,当移位寄存器单元还包括夹断模块时,上述的方法还包括:在所述移位寄存器单元输出的移位信号处于脉冲电平时,施加控制信号使所述夹断模块109开启。
实施例二
下面结合具体的电路以及一种可能的驱动方法对本发明提供的其中一种移位寄存器单元的工作原理进行说明,如图4所示,本发明提供的移位寄存器单元包括18个N型晶体管和一个电容C。在图4中输入模块由两个晶体管T6-1和T6-2串联而成,晶体管T6-1的源极(图中表示为S)连接晶体管T6-2的漏极(图中表示为D);T6-1的漏极连接待移位信号的输入端,用于接收待移位的信号STU,栅极也连接待移位信号的输入端;晶体管T6-2的栅极连接一个时钟信号输入端,用于接入时钟信号CLKA,晶体管T6-2的源极连接节点Q。
输出模块包括晶体管T7,晶体管T7的漏极连接另一个时钟信号输入端,用于接入时钟信号CLKB,晶体管T7的源极连接节点Out-N,用于输出移位信号,栅极连接节点Q。这里的CLKA和CLKB为相位相反的时钟信号。
复位模块包括两个晶体管T8-1和T8-2,晶体管T8-1的源极连接晶体管T8-2的漏极;T8-1的漏极连接可以将节点Q复位成低电平的公共低电极VGL;晶体管T8-2的源极连接节点Q。晶体管T8-1和T8-2的栅极均连接节点DD。
复位控制模块包括图中的晶体管T1和T2,其中晶体管T1的沟道宽长比大于晶体管T2,晶体管T1的漏极连接公共低电极,栅极也连接待移位信号输入端以接入STU;晶体管T2的漏极和栅极连接下一级移位寄存器单元移位信号的输出端,以接入下一级移位寄存器单元输出的移位信号STD。晶体管T1和T2的源极均连接节点DD。
图4中还示出了复位加强模块和复位加强控制模块107,与复位模块的结构类似,该复位加强模块包括图中的晶体管T9-1和T9-2,晶体管T9-1的源极连接晶体管T9-2的漏极;T9-1的漏极连接可以将第一节点Q复位成低电平的公共低电极VGL;晶体管T9-2的源极连接第一节点Q。晶体管T9-1和T9-2的栅极均连接节点Qb。
复位加强控制模块包括晶体管T3、T4、T5,其中晶体管T3的栅极连接节点Q,漏极连接节点Qb,源极连接公共低电极VGL;T4的栅极和漏极连接时钟信号输入端,用于接入CLKA,源极连接节点Qb;T5的栅极和漏极连接另一时钟信号输入端,用于接入CLKB,源极连接节点Qb。晶体管T3的沟道宽长比大于晶体管T4以及晶体管T5的沟道宽长比。
图4中的电路中还示出了负载模块,该负载模块包括一个晶体管T10,晶体管T10的漏极连接另一个时钟信号输入端,用于接入时钟信号CLKB,晶体管T10的源极连接节点负载输出端CR,用于输出移位信号。同时晶体管T10的源极还连接电容C不与节点Q相连的一极相连。
相类似的,图4中的电路中还示出了辅助输出模块,该辅助输出模块包括一个晶体管T11,晶体管T11的漏极连接另一个时钟信号输入端,用于接入时钟信号CLKB,晶体管T11的源极连接节点N1。
图4中的电路中还示出了夹断模块,该夹断模块包括一个晶体管T12,晶体管T12的漏极连接节点N1,栅极连接图中的负载输出端CR,T12的源极与复位模块中两个晶体管的串联连接处(晶体管T8-1的源极连接晶体管T8-2的漏极处),输入模块中两个晶体管(晶体管T6-1的源极连接晶体管T6-2的漏极处)的串联连接处,复位加强模块中的两个晶体管的串联连接处(晶体管T9-1的源极连接晶体管T9-2的漏极处)相连。
图4中的电路还包括三个重置模块,每一个重置模块对应于一个晶体管T13-1、T13-2、T13-3,其中晶体管T13-1的漏极与负载输出端CR相连,源极与公共低电极VGL相连,栅极连接图中的节点Qb;晶体管T13-2的漏极与N1相连,源极与公共低电极VGL相连,栅极连接图中的节点Qb;晶体管T13-1的漏极与节点N1相连,源极与公共低电极VGL相连,栅极连接图中的节点Qb。
下面结合附图5对图4的电路进行驱动的一种方法进行详细说明,如图5所示,为图4中移位寄存器单元电路在工作时各个关键节点的电平时序图。假设利用图4中的电路对具有三个脉冲的一个待移位信号STU进行移位以得到具有三个脉冲的一个移位信号。移位信号的脉冲具有高电平。
在第一阶段S1(每一个阶段对应于一个时钟),待移位信号STU为高电平,输出的移位信号OUT为低电平,CLKA为高电平,CLKB为低电平,STD为低电平,此时,两个晶体管T6-1和T6-2均导通,STU的高脉冲电平写入到节点Q。节点Q的拉高导致晶体管T3导通,虽然晶体管T4也导通,但是由于其沟道宽长比小于晶体管T3,此时节点Qb的电平被拉低为公共低电极的电平,导致晶体管T9-1、T9-2关断。另外,由于STU为高,导致DD点的电平为低VGL,晶体管T8-1、T8-2也均关断,这样节点Q的电平不会受到复位模块、复位加强模块的影响。同时,由于节点Qb的电平为低,导致T13-1、T13-2、T13-3也均关断。另外,节点Q的拉高还导致晶体管T7、T10、T11导通,但是由于CLKB为低电平,此时节点OUT-N、N1和CR输出的电平均为低电平。
在第二阶段S2,待移位信号STU为低电平,输出移位信号OUT为高电平,CLKA为低电平,CLKB为高电平,STD也为低电平。由于STU为低电平,CLKA为低电平,输入模块中的两个晶体管T6-1和T6-2均关断,另外,在复位控制模块中,T1关闭,由于STD为低电平,T2也关闭,DD点的电平仍为低,相应的,T8-1、T8-2也不会被导通,节点Q的电平仍不受影响。此时,晶体管T7、T10、T11继续导通,OUT-N、N1和CR输出的电平与CKLB一致,均为高电平。由于节点Q的电平为高,节点Qb的电平仍为低,导致T13-1、T13-2、T13-3仍关闭,避免影响OUT-N、N1和CR输出高电平。同时在该第二阶段,由于负载输出端CR和节点N1的电平均为高,T12导通,其源极的电平为高,导致晶体管T6-1的源极连接晶体管T6-2的漏极处、晶体管T9-1的源极连接晶体管T9-2的漏极处以及晶体管T8-1的源极连接晶体管T8-2的漏极处的电平均为高,这样节点Q与这些连接处没有足够的电势差,相应的,导致晶体管T6-1、T8-2、T9-2均被夹断,不会影响节点Q的电平。另外,在该第二阶段,由于将负载输出端CR与电容不与节点Q相连的一端相连,导致CR端的电平进一步升高,节点Q的发生电容自举,进一步提高了节点Q的电平(此时节点Q的电平的理想值为时钟高电平和时钟低电平的差值的绝对值,由于时钟低电平一般为负值,则节点Q的电平大于时钟高电平,保证晶体管T7的导通。
在第三阶段S3,待移位信号STU为高电平,输出移位信号OUT为低电平,CLKA为高电平,STD为高电平。此时,与第一阶段类似,节点Q的电平为高,Qb电平为低,OUT仍输出低电平,晶体管T9-1、T9-2关断、晶体管T13-1、T13-2、T13-3均关断,由于STU为高电平,DD点的电平被置为低电平。晶体管T8-1、T8-2仍不会被开启,节点Q仍维持为高电平。相应的,第五阶段S5中各个晶体管的开关状态、各个关键节点的电平状态与第三阶段S3一致。
类似的,第四阶段S4、第六阶段S6中各个晶体管的开关状态、各个关键节点的电平状态与第二阶段一致。OUT-N、N1和CR在第四阶段内均输出一个脉冲,在第六阶段内再次输出一个脉冲。在第六阶段之后,输出的脉冲的个数达到三个,与STU的脉个数一致。
在第七阶段S7,STU为低电平,CLKA为高电平,CLKB为低电平,STD为高电平,此时晶体管T1关断,晶体管T2开启,导致节点DD的电平被拉高。晶体管T8-1、T8-2导通,使得节点Q的电平被拉低,完成了对节点Q的复位。由于节点Q为低,导致晶体管T3关断,相应的节点Qb的电平取决于晶体管T4和T5,由于CLKA为高电平,晶体管T4导通,节点Qb电平拉高,晶体管T9-1和T9-2导通,保证节点Q的电平被拉低。
在第八阶段S8,STU和STD均为低电平,晶体管T6-1和T6-2均关断,节点Q的电平仍无法被拉高。这样晶体管T3也不会被导通,由于此时CLKB为高,因此晶体管T5导通,节点Qb电平仍为高,晶体管T9-1和T9-2继续导通,使节点Q的电平被拉低。
在第九阶段S9,STU和STD均为低电平,晶体管T6-1关断,节点Q的电平仍无法被拉高,晶体管T3仍不会被导通。由于此时CLKA为高,晶体管T4导通,节点Qb电平仍为高,晶体管T9-1和T9-2继续导通,使节点Q的电平被拉低。
可见,在同一帧内,第七阶段S7之后,节点Q的电平不会被再次拉高,晶体管T3不会导通,由于晶体管T4和T5交替导通,节点Qb的电平一直为高,使晶体管T9-1和T9-2继续导通,保证节点Q的电平被拉低。另外,节点Qb的电平一直为高也会使得晶体管T13-1、T13-2、T13-3的也均会导通,进一步保证各个输出端CR、N1、OUT-N的电平被拉低。
另一方面,本发明还提供了一种栅极扫描电路,该栅极扫描电路包括多个级联的移位寄存器单元,该移位寄存器单元可以为上述实施例中的任意一种移位寄存器单元。
在具体实施时,本级移位寄存器单元中的输入模块的输入端与上一级移位寄存器单元的输出模块或者负载模块或者辅助输出模块的输出端相连,复位控制模块的第一控制端也与上一级移位寄存器单元的输出模块或者负载模块或者辅助输出模块的输出端,第二控制端与下一级移位寄存器单元的输出模块或者负载模块或者辅助输出模块的输出端相连。各个移位寄存器单元的复位控制模块的第二接入端与输出模块的输入端连接同一时钟信号线。
具体到图4中所示的移位寄存器单元电路,晶体管T6-1的漏极和晶体管T1的栅极连接上一级移位寄存器单元输出的移位信号STU,晶体管T2的栅极连接下一级移位寄存器单元输出的移位信号STD。晶体管T2的漏极可以与晶体管T7、T10、T11的漏极连接同一时钟信号线,也可以连接公共高电极。
在上述的栅极扫描电路中,第一级移位寄存器单元的输入端连接起始信号输入端,最后一级移位寄存器单元的输出模块的输出端不连接其他移位寄存器单元。
以上所述,仅为本发明的具体实施方式,但是,本发明的保护范围不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替代,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (32)
1.一种移位寄存器单元,其特征在于,包括:
输出模块、复位模块和复位控制模块;其中输出模块的控制端、复位模块的输出端连接第一节点;所述复位控制模块的输出端与所述复位模块的控制端相连,适于在所述复位控制模块的控制端所接入的控制信号的控制下,开启所述复位模块对所述第一节点进行复位,以使所述输出模块输出具有多个脉冲的移位信号。
2.如权利要求1所述的移位寄存器单元,其特征在于,
所述复位控制模块的控制端包括第一控制端和第二控制端,适于在第一控制端接入第一电平时,关闭所述复位模块,在第一控制端接入第二电平且第二控制端接入第一电平时,开启所述复位模块对所述第一节点进行复位。
3.如权利要求2所述的移位寄存器单元,其特征在于,还包括:
输入模块,所述输入模块的输出端与所述第一节点相连,适于在在接收到的待移位信号处于脉冲电平时,将所述第一节点置为能够使所述输出模块开启的输出开启电平;
所述输出模块适于在所述第一节点的电平为输出开启电平时输出移位信号;
所述复位模块适于在所述输出模块输出移位信号之后将所述第一节点的电平复位为能够使所述输出模块关闭的输出关闭电平。
4.如权利要求3所述的移位寄存器单元,其特征在于,还包括:
电平维持模块,所述电平维持模块与所述第一节点相连,适于在所述输入模块和所述复位模块均关闭时,维持第一节点的电平。
5.如权利要求2所述的移位寄存器单元,其特征在于,所述复位控制模块的第一控制端连接待移位信号输入端,第二控制端连接下一级移位寄存器单元的移位信号输出端;待移位信号和移位信号中的脉冲电平与所述第一电平一致;待移位信号和移位信号中的非脉冲电平与所述第二电平一致。
6.如权利要求5所述的移位寄存器单元,其特征在于,所述复位控制模块具有第一接入端和第二接入端,第二接入端用于接入能够使所述复位模块开启的复位开启电平,第一接入端用于接入能够使所述复位模块关闭的复位关闭电平;
所述复位控制模块适于在第一控制端接入第一电平时,将第一接入端与输出端导通,在第二控制端接入第一电平时,将第二接入端与输出端导通;且输出端在与第一接入端和第二接入端均导通时,电平与第一接入端保持一致。
7.如权利要求6所述的移位寄存器单元,其特征在于,所述复位控制模块的第一接入端连接第一公共电极,或者第一时钟信号输入端,或者该移位寄存器单元的移位信号输出端;所述第一公共电极的电平与所述复位关闭电平一致,所述第一时钟信号输入端所接入的时钟信号在所述复位控制模块的第一接入端与所述复位控制模块的输出端导通时为复位关闭电平;
所述复位控制模块的第二接入端连接第二公共电极、或者连接下一级移位寄存器单元的移位信号输出端、或者连接第二时钟信号输入端;所述第二公共电极的电平与所述复位开启电平一致,所述第二时钟信号输入端所接入的时钟信号在所述复位控制模块的第二接入端与所述复位控制模块的输出端导通时为复位开启电平。
8.如权利要求7所述的移位寄存器单元,其特征在于,所述复位控制模块包括第一晶体管和第二晶体管,所述第一晶体管和所述第二晶体管均在控制端接入第一电平时导通,接入第二电平时关闭;其中,
所述第一晶体管的第一端连接所述复位控制模块的第一接入端,控制端连接所述复位控制模块的第一控制端,第二端连接所述复位控制模块的输出端;所述第二晶体管的第一端连接所述复位控制模块的第二接入端,控制端连接所述复位控制模块的第二控制端,第二端连接所述复位控制模块的输出端;所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比。
9.如权利要求2所述的移位寄存器单元,其特征在于,还包括:复位加强模块和复位加强控制模块;
所述复位加强模块的输出端与所述第一节点相连,适于对第一节点的电平进行复位;
所述复位加强控制模块的输出端与所述复位加强模块的控制端相连,适于在所述复位加强控制模块的控制端所接入的控制信号的控制下,在所述复位模块将所述第一节点的电平复位为输出关闭电平之后,开启所述复位加强模块对所述第一节点进行复位。
10.如权利要求9所述的移位寄存器单元,其特征在于,所述复位加强控制模块具有第一接入端和第二接入端、第一控制端和第二控制端,第二接入端用于接入能够使所述复位加强模块开启的复位加强开启电平,第一接入端用于接入能够使所述复位加强模块关闭的复位加强关闭电平;
所述复位加强控制模块的第一控制端连接第一节点,适于在第一节点为输出开启电平时,将第一接入端与输出端导通;在第二控制端接入对应的有效电平时,将第二接入端与输出端导通;且输出端在与第一接入端和第二接入端均导通时,电平与第一接入端保持一致。
11.如权利要求10所述的移位寄存器单元,其特征在于,所述复位加强控制模块还包括第三控制端和第三接入端,第三接入端用于接入复位加强开启电平,所述复位加强控制模块适于在第三控制端接入对应的有效电平时,使第三接入端与输出端导通;且输出端在与第一接入端和第三接入端均导通时,电平与第一接入端保持一致。
12.如权利要求11所述的移位寄存器单元,其特征在于,所述复位加强控制模块包括第三晶体管、第四晶体管和第五晶体管;所述第三晶体管的控制端连接所述复位加强控制模块的第一控制端,第一端连接所述复位加强模块的第一接入端,第二端连接所述复位加强控制模块的输出端,在所述复位加强控制模块的第一控制端接入所述输出开启电平时将第一端和第二端导通;所述第四晶体管的控制端连接所述复位加强控制模块的第二控制端,第一端连接所述复位加强控制模块的第二接入端,第二端连接所述复位加强控制模块的输出端;第五晶体管的控制端连接所述复位加强控制模块的第三控制端,第一端连接所述复位加强控制模块的第三接入端,第二端连接所述复位加强控制模块的输出端;所述第四晶体管和所述第五晶体管对应的有效电平相反,或者第二接入端和第三接入端均用于接入时钟信号,且第二接入端所接入的时钟信号的相位与第三接入端所接入的时钟信号的相位相反。
13.如权利要求9所述的移位寄存器单元,其特征在于,还包括:负载模块,所述负载模块的控制端与第一节点相连,适于在所述第一节点的电平为输出开启电平时输出移位信号。
14.如权利要求13所述移位寄存器单元,其特征在于,所述负载模块包括一个晶体管,该晶体管的第一端与所述负载模块的输入端相连,第二端所述负载模块的输出端相连,控制端与所述负载模块的控制端相连。
15.如权利要求13所述的移位寄存器单元,其特征在于,还包括夹断模块,用于在输出的移位信号处于脉冲电平时开启,将所述输入模块和/或所述复位模块和/或所述复位加强模块夹断。
16.如权利要求15所述的移位寄存器单元,其特征在于,还包括:
辅助输出模块,所述辅助输出模块的控制端与第一节点相连,适于在所述第一节点的电平为输出开启电平时输出移位信号;移位信号的脉冲电平与所述输出开启电平一致;
所述输入模块、所述复位模块和所述复位加强模块包括由两个晶体管串联在一起组成的晶体管组合;
所述夹断模块的控制端与所述负载模块的输出端相连,输入端与所述辅助输出模块的输出端相连,输出端与晶体管组合中两个晶体管串联连接处相连,适于在所述负载模块和所述辅助输出模块的输出端输出的移位信号中的脉冲电平时将所述夹断模块的输入端和输出端导通,使晶体管组合中两个晶体管串联连接处的电平与所述输出开启电平一致。
17.如权利要求16所述的移位寄存器单元,其特征在于,所述夹断模块包括一个晶体管,该晶体管的第一端与所述夹断模块的输入端相连,第二端所述夹断模块的输出端相连,控制端与所述夹断模块的控制端相连。
18.如权利要求16所述的移位寄存器单元,其特征在于,所述辅助输出模块包括一个晶体管,该晶体管的第一端与所述辅助输出模块的输入端相连,第二端所述辅助输出模块的输出端相连,控制端与所述辅助输出模块的控制端相连。
19.如权利要求16所述的移位寄存器单元,其特征在于,还包括三个重置模块,三个重置模块分别用于在所述输出模块输出移位信号之后对输出模块、负载模块、辅助输出模块的输出端进行重置,使各个输出端的电平保持为非脉冲电平。
20.如权利要求19所述的移位寄存器单元,其特征在于,三个重置模块的控制端连接与所述复位加强控制模块的输出端相连,输入端均用于接入非脉冲电平,输出端对应与输出模块、负载模块、辅助输出模块的输出端相连,适于在所述复位加强控制模块开启所述复位加强模块时,将重置模块的输入端和输出端导通。
21.如权利要求20所述的移位寄存器单元,其特征在于,所述重置模块包括一个晶体管,该晶体管的第一端与所述重置模块的输入端相连,第二端所述重置模块的输出端相连,控制端与所述重置模块的控制端相连。
22.如权利要求3-21任一项所述的移位寄存器单元,其特征在于,所述输入模块、所述输出模块均为晶体管;
所述移位寄存器单元所包含的各个晶体管均为N型晶体管。
23.一种栅极驱动电路,其特征在于,包括多个如权利要求1-22任一项所述的移位寄存器单元,还包括至少一条时钟信号线,各个移位寄存器单元的输出模块的输入端连接同一时钟信号线。
24.如权利要求23所述的栅极驱动电路,其特征在于,所述移位寄存器单元为如权利要求3所述的移位寄存器单元时,第一级移位寄存器单元的输入模块的输入端连接起始信号输入端。
25.如权利要求24所述的栅极驱动电路,其特征在于,各个移位寄存器单元的复位控制模块的第二接入端与输出模块的输入端连接同一时钟信号线。
26.如权利要求25所述的栅极驱动电路,其特征在于,当各个移位寄存器单元的输入模块包括由两个晶体管串联在一起组成的晶体管组合时,输入模块中与第一节点相连的晶体管的控制端连接另一时钟信号线,所述另一时钟信号线中的时钟信号的相位与所述输出模块所连接的时钟信号线中的时钟信号的相位相反。
27.一种驱动如权利要求1-22任一项所述的移位寄存器单元的方法,其特征在于,包括:
针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在复位控制模块的控制端施加控制信号开启所述复位模块对所述第一节点进行复位。
28.如权利要求27所述的方法,其特征在于,当所述移位寄存器单元为如权利要求2所述的移位寄存器单元时,所述方法具体包括:
在针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后,在第一控制端接入第二电平且第二控制端接入第一电平。
29.如权利要求28所述的方法,其特征在于,所述第一电平与脉冲电平一致,第二电平与非脉冲电平一致;所述方法具体包括:将所述复位控制模块的第一控制端接入待移位信号,将所述复位控制模块的第二控制端接入下一级移位寄存器单元所输出的移位信号;且在第一控制端接入脉冲电平,在第一接入端接入复位关闭电平;在第二控制端接入脉冲电平时,在第二接入端接入复位开启电平。
30.如权利要求29所述的方法,其特征在于,当所述移位寄存器单元为如权利要求9所述的移位寄存器单元时,所述方法还包括:
在所述复位模块将所述第一节点的电平复位为能够使所述输出模块关闭的输出关闭电平之后,在所述复位加强控制模块的控制端施加控制信号将所述复位加强控制模块开启。
31.如权利要求30所述的方法,其特征在于,当所述移位寄存器单元为如权利要求11所述的移位寄存器单元时,所述方法还包括:
将所述复位加强控制模块的第二控制端接入第三时钟信号输入端,第三控制端接入第四时钟信号输入端,使所述复位加强控制模块的输出端与所述复位加强控制模块的第一接入端和第二接入端交替导通。
32.如权利要求31所述的方法,其特征在于,当所述移位寄存器单元为如权利要求14所述的移位寄存器单元时,所述方法还包括:在所述移位寄存器输出的移位信号处于脉冲电平时,施加控制信号使所述夹断模块开启。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510061309.6A CN104575396B (zh) | 2015-02-05 | 2015-02-05 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
PCT/CN2015/087661 WO2016123962A1 (zh) | 2015-02-05 | 2015-08-20 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
US14/906,369 US9818339B2 (en) | 2015-02-05 | 2015-08-20 | Shift register unit and method of driving the same, gate scanning circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510061309.6A CN104575396B (zh) | 2015-02-05 | 2015-02-05 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104575396A true CN104575396A (zh) | 2015-04-29 |
CN104575396B CN104575396B (zh) | 2017-07-18 |
Family
ID=53091320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510061309.6A Active CN104575396B (zh) | 2015-02-05 | 2015-02-05 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9818339B2 (zh) |
CN (1) | CN104575396B (zh) |
WO (1) | WO2016123962A1 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104809985A (zh) * | 2015-05-15 | 2015-07-29 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、栅极驱动电路 |
CN104821148A (zh) * | 2015-05-28 | 2015-08-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
WO2016123962A1 (zh) * | 2015-02-05 | 2016-08-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
WO2017219763A1 (zh) * | 2016-06-23 | 2017-12-28 | 京东方科技集团股份有限公司 | Goa信号判断电路及判断方法、栅极驱动电路及显示装置 |
CN108538233A (zh) * | 2018-04-20 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置 |
WO2018196020A1 (zh) * | 2017-04-25 | 2018-11-01 | 深圳市华星光电技术有限公司 | Goa驱动电路和液晶显示面板 |
WO2019140943A1 (zh) * | 2018-01-19 | 2019-07-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
WO2021159583A1 (zh) * | 2020-02-11 | 2021-08-19 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路及包含其的显示装置 |
US11120720B2 (en) | 2018-05-24 | 2021-09-14 | Boe Technology Group Co., Ltd. | Shift register unit and driving method thereof, gate driver, display panel and display device |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599624B (zh) * | 2015-03-02 | 2017-02-22 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
CN104616618B (zh) * | 2015-03-09 | 2017-04-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、显示面板及显示装置 |
CN104992663B (zh) * | 2015-08-05 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路、显示面板 |
CN105632560B (zh) * | 2016-01-04 | 2019-08-02 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN107516491A (zh) * | 2016-06-17 | 2017-12-26 | 群创光电股份有限公司 | 显示设备 |
CN107633799A (zh) * | 2017-10-13 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN108711401B (zh) * | 2018-08-10 | 2021-08-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
TWI706404B (zh) * | 2019-09-04 | 2020-10-01 | 友達光電股份有限公司 | 閘極驅動電路 |
CN111179871B (zh) * | 2020-02-12 | 2021-01-15 | 武汉华星光电技术有限公司 | 一种goa电路及其显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030227433A1 (en) * | 2002-06-10 | 2003-12-11 | Seung-Hwan Moon | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
US20090167668A1 (en) * | 2007-12-31 | 2009-07-02 | Hong Jae Kim | Shift Register |
CN101752005A (zh) * | 2008-12-20 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
CN102682689A (zh) * | 2012-04-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN102682692A (zh) * | 2012-05-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、驱动装置及显示器 |
CN102831861A (zh) * | 2012-09-05 | 2012-12-19 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动器及显示装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100798111B1 (ko) * | 2006-11-21 | 2008-01-28 | 주식회사 우영 | 백라이트 제어 장치 및 그를 포함하는 백라이트 구동 장치 |
CN102881248B (zh) * | 2012-09-29 | 2015-12-09 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
KR102122516B1 (ko) * | 2012-11-19 | 2020-06-26 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
CN104269134B (zh) | 2014-09-28 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种栅极驱动器、显示装置及栅极驱动方法 |
CN104575396B (zh) | 2015-02-05 | 2017-07-18 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
CN104575436B (zh) * | 2015-02-06 | 2017-04-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
CN104700766B (zh) * | 2015-03-31 | 2017-12-15 | 京东方科技集团股份有限公司 | 控制子单元、移位寄存单元、移位寄存器和显示装置 |
CN104715734B (zh) * | 2015-04-14 | 2017-08-08 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
CN104835476B (zh) * | 2015-06-08 | 2017-09-15 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板 |
CN104992663B (zh) * | 2015-08-05 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路、显示面板 |
-
2015
- 2015-02-05 CN CN201510061309.6A patent/CN104575396B/zh active Active
- 2015-08-20 US US14/906,369 patent/US9818339B2/en active Active
- 2015-08-20 WO PCT/CN2015/087661 patent/WO2016123962A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030227433A1 (en) * | 2002-06-10 | 2003-12-11 | Seung-Hwan Moon | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
US20090167668A1 (en) * | 2007-12-31 | 2009-07-02 | Hong Jae Kim | Shift Register |
CN101752005A (zh) * | 2008-12-20 | 2010-06-23 | 乐金显示有限公司 | 移位寄存器 |
CN102682689A (zh) * | 2012-04-13 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路及显示装置 |
CN102682692A (zh) * | 2012-05-21 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、驱动装置及显示器 |
CN102831861A (zh) * | 2012-09-05 | 2012-12-19 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动器及显示装置 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016123962A1 (zh) * | 2015-02-05 | 2016-08-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极扫描电路 |
US9818339B2 (en) | 2015-02-05 | 2017-11-14 | Boe Technology Group Co., Ltd. | Shift register unit and method of driving the same, gate scanning circuit |
US10134339B2 (en) | 2015-05-15 | 2018-11-20 | Boe Technology Group Co., Ltd. | Shift register unit and driving method thereof, gate driving circuit |
WO2016184027A1 (zh) * | 2015-05-15 | 2016-11-24 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、栅极驱动电路 |
CN104809985A (zh) * | 2015-05-15 | 2015-07-29 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、栅极驱动电路 |
CN104821148A (zh) * | 2015-05-28 | 2015-08-05 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 |
US10235919B2 (en) | 2016-06-23 | 2019-03-19 | Boe Technology Group Co., Ltd. | GOA signal determining circuit, determining method, gate driver circuit and display device |
WO2017219763A1 (zh) * | 2016-06-23 | 2017-12-28 | 京东方科技集团股份有限公司 | Goa信号判断电路及判断方法、栅极驱动电路及显示装置 |
WO2018196020A1 (zh) * | 2017-04-25 | 2018-11-01 | 深圳市华星光电技术有限公司 | Goa驱动电路和液晶显示面板 |
WO2019140943A1 (zh) * | 2018-01-19 | 2019-07-25 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
CN108538233A (zh) * | 2018-04-20 | 2018-09-14 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置 |
US11538380B2 (en) | 2018-04-20 | 2022-12-27 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Shift register, driving method therefor, gate driving circuit and display device |
US11120720B2 (en) | 2018-05-24 | 2021-09-14 | Boe Technology Group Co., Ltd. | Shift register unit and driving method thereof, gate driver, display panel and display device |
WO2021159583A1 (zh) * | 2020-02-11 | 2021-08-19 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动电路及包含其的显示装置 |
US11610550B2 (en) | 2020-02-11 | 2023-03-21 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate driving circuit and display device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
US20160372031A1 (en) | 2016-12-22 |
WO2016123962A1 (zh) | 2016-08-11 |
US9818339B2 (en) | 2017-11-14 |
CN104575396B (zh) | 2017-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104575396A (zh) | 移位寄存器单元及其驱动方法、栅极扫描电路 | |
CN105679248B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN106601190B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN106782337B (zh) | 移位寄存器单元、栅极驱动电路及有机电致发光显示面板 | |
CN104464628B (zh) | 移位寄存器单元及驱动方法、栅极驱动电路及显示装置 | |
CN104992663B (zh) | 一种移位寄存器单元及栅极驱动电路、显示面板 | |
CN104835450B (zh) | 移位寄存器单元及其控制方法、栅极驱动电路、显示装置 | |
CN102646387B (zh) | 移位寄存器及行扫描驱动电路 | |
CN105139801B (zh) | 阵列基板行驱动电路、移位寄存器、阵列基板及显示器 | |
CN106128403B (zh) | 移位寄存器单元、栅极扫描电路 | |
CN106652867A (zh) | 移位寄存器单元、栅极驱动电路及显示面板 | |
CN104575411B (zh) | 液晶显示器及其双向移位暂存装置 | |
CN104809985B (zh) | 一种移位寄存器单元及其驱动方法、栅极驱动电路 | |
CN105741802A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN105895011A (zh) | 移位寄存器单元、栅极驱动电路及显示面板 | |
CN105529000B (zh) | 信号生成单元、移位寄存器、显示装置及信号生成方法 | |
CN103413519A (zh) | 一种像素电路及其驱动方法、阵列基板和显示装置 | |
CN107154234A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN107016971A (zh) | 一种扫描电路单元、栅极驱动电路及扫描信号控制方法 | |
CN105243995B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及其相关器件 | |
CN104700766A (zh) | 控制子单元、移位寄存单元、移位寄存器和显示装置 | |
CN105321490A (zh) | 阵列基板行驱动电路、阵列基板及液晶显示器件 | |
CN106023901B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
CN106782406A (zh) | 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板 | |
CN104392687A (zh) | 驱动单元及其驱动方法、驱动电路、阵列基板和显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |