CN104508812A - 将衬底与探针卡抵接的方法 - Google Patents

将衬底与探针卡抵接的方法 Download PDF

Info

Publication number
CN104508812A
CN104508812A CN201380040633.9A CN201380040633A CN104508812A CN 104508812 A CN104508812 A CN 104508812A CN 201380040633 A CN201380040633 A CN 201380040633A CN 104508812 A CN104508812 A CN 104508812A
Authority
CN
China
Prior art keywords
probe
substrate
wafer
semiconductor device
abutted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380040633.9A
Other languages
English (en)
Other versions
CN104508812B (zh
Inventor
古屋邦浩
山田浩史
百留孝宪
望月纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50027854&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104508812(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104508812A publication Critical patent/CN104508812A/zh
Application granted granted Critical
Publication of CN104508812B publication Critical patent/CN104508812B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种能够良好地进行设置在衬底的半导体器件的电特性检查的衬底检查装置的将衬底与探针卡抵接的方法。将晶片(W)隔着晶片板(37)载置在吸盘部件(22)后搬送至与探针卡(36)的位置，将搬送的晶片(W)与晶片板(37)一起利用升降装置(43)向探针卡(36)移动，使设置在晶片(W)的半导体器件的多个电极与设置在探针卡(36)的多个探针各自抵接后，使晶片(W)进一步向探针卡(36)过驱动，然后，对探针卡(36)与晶片板(37)之间的空间(S)减压，保持半导体器件的电极与探针卡(36)的探针的抵接状态，使吸盘部件(22)从晶片板(37)分离。

Description

将衬底与探针卡抵接的方法
技术领域
本发明涉及将形成在衬底例如晶片上的半导体器件的电极抵接到设置在衬底检查装置的探针卡的探针的将衬底与探针卡抵接的方法。
背景技术
作为晶片检查装置，已知例如对形成在晶片上的多个半导体器件进行电特性检查的探针装置和老化(burn in)检查装置。
图11是表示现有的探针装置的概略结构的截面图。
在图11中，探针装置100包括：形成搬送晶片W的搬送区域的加载室101；和进行形成在晶片W的多个半导体器件的电特性检查的检查室102，由控制装置控制加载室101和检查室102内的各种设备进行半导体器件的电特性检查。检查室102包括：载置由搬送臂103从加载室101搬入的晶片W并将其在X、Y、Z和θ方向上移动的载置台106；配置在载置台106的上方的弹性架(pogo frame)109；和支承于弹性架109的探针卡108；与载置台106协作使设置在探针卡108的多个探针(检查针)与形成在晶片W的多个半导体器件的各电极的相对位置对准的对位机构110。通过对位机构110和载置台106的协作使晶片W和探针卡108的相对位置对准后，探针卡108的各探针分别抵接到晶片W的各电极，进行形成在晶片W的多个半导体器件的电特性检查(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-140241号公报
发明内容
发明想要解决的技术问题
然而，现有的晶片检查装置的探针卡与晶片的抵接方法存在如下问题：在将载置有晶片W的载置台(吸盘部件)移动至支承于晶片检查装置的晶片检查用接口的探针卡位置后，使晶片W由升降装置(升降器)按每个载置台上升，由此使设置在晶片W的半导体器件的各电极与设置在探针卡的各探针抵接，在半导体器件的各电极与各探针的抵接部分的接触电阻容易发生偏差，无法良好地检查半导体器件的电特性。
本发明想要解决的技术问题在于提供一种能够良好地进行设置在衬底的半导体器件的电特性检查的衬底检查装置的将衬底与探针卡抵接的方法。
用于解决问题的技术方案
根据本发明，提供一种将衬底与探针卡抵接的方法，用于将上述衬底抵接到对形成在衬底的半导体器件的电特性进行检查的衬底检查装置的探针卡，上述将衬底与探针卡抵接的方法的特征在于，包括：将上述衬底隔着板状部件载置在吸盘部件上后搬送至与上述探针卡相对的位置的搬送步骤；使在上述搬送步骤中所搬送的上述衬底与上述板状部件一起向上述探针卡移动，使设置在上述衬底的上述半导体器件的多个电极与设置在上述探针卡的多个探针抵接后，使上述衬底与上述板状部件一起进一步向上述探针卡移动规定量的抵接步骤；在上述抵接步骤后，对上述探针卡与上述板状部件之间的空间进行减压，保持上述半导体器件的上述多个电极与上述探针卡的上述多个探针的抵接状态的保持步骤；和在上述保持步骤后，将上述吸盘部件从上述板状部件分离的脱离步骤。
在本发明中，优选：上述抵接步骤中的上述规定量为10～150μm。
在本发明中，优选：上述保持步骤中的上述空间的减压压力被调整成能够获得如下抵接力的压力，该抵接力能够克服上述衬底与上述板状部件的自重和上述半导体器件的上述多个电极与上述探针卡的上述多个探针的抵接反作用力的合计值。
在本发明中，优选：在上述保持步骤中，阶段性地对上述空间的压力进行减压。
在本发明中，优选：在上述板状部件的周围设置有用于将该板状部件与上述探针卡之间的上述空间密封的密封部件。
在本发明中，优选：上述脱离步骤后的吸盘部件移动至对应于与上述探针卡不同的探针卡的位置，用于进行形成在与上述衬底不同的衬底的半导体器件的电特性的检查。
在本发明中，优选：在上述保持步骤中，基于对上述吸盘部件的上表面与上述探针卡的安装面或者上述吸盘部件的上述上表面与上述探针卡的下表面之间的距离进行检测的距离检测传感器的检测值，对上述空间内的压力进行调整。
在本发明中，优选：还包括：在上述脱离步骤后，对上述空间进一步减压，使上述半导体器件的上述多个电极与上述探针卡的上述多个探针的抵接压力提高的减压步骤。
发明效果
根据本发明，利用吸盘部件将设置在衬底的半导体器件的多个电极分别抵接设置在探针卡的多个探针后，使衬底进一步向探针卡移动规定量，然后，对探针卡与板状部件之间的空间进行减压，保持电极与探针的抵接状态，然后，使吸盘部件脱离，所以，衬底中与探针卡抵接的抵接面和由探针卡的探针的前端部形成的假想平面一致，由此能够使设置在衬底的半导体器件的各电极与设置在探针卡的各探针在不产生接触电阻的偏差的状态下接触，而且能够良好地进行设置在衬底的半导体器件的电特性检查。
附图说明
图1是表示应用于本发明的实施方式的将衬底与探针卡抵接的方法的晶片检查装置的概略结构的平面图。
图2是图1的晶片检查装置的沿II-II线的截面图。
图3是表示图2的检查部与搬送机构的关系的截面图。
图4是表示本发明的将衬底与探针卡抵接的方法的步骤的图。
图5是表示本发明的将衬底与探针卡抵接的方法的步骤的图。
图6是表示本发明的将衬底与探针卡抵接的方法的步骤的图。
图7是表示本发明的将衬底与探针卡抵接的方法的步骤的图。
图8是将本实施方式的将衬底与探针卡抵接的方法的抵接步骤后的半导体器件的电极和探针卡的抵接部的接触电阻的偏差与过驱动(overdrive)量的关系跟仅利用驱动装置进行同样的抵接操作的情况相比较而表示的图。
图9是表示对探针卡和晶片板之间的空间减压时的减压方法的图。
图10是表示在吸盘部件设置有距离检测传感器的衬底检查装置的检查部的截面图。
图11是表示现有的探针装置的概略结构的截面图。
具体实施方式
以下，参照附图，详细对本发明的实施方式进行说明。
图1是表示应用于本发明的实施方式的将衬底与探针卡抵接的方法的晶片检查装置的概略结构的平面图。图2是图1的晶片检查装置的沿II-II线的截面图。图3是表示图2的检查部与搬送机构的关系的截面图。该晶片检查装置是一次性地将设置在晶片的所有半导体器件的所有电极与探针卡的所有探针抵接进行电特性检查的统一接触型的检查装置。
在图1中，晶片检查装置50主要由进行设置在晶片的半导体器件的电特性检查的检查区域S30、向该晶片检查装置进行晶片、晶片板、探针卡等的搬出搬入的搬出搬入区域S10、和设置在该搬出搬入区域S10与检查区域S30之间的搬送区域S20构成。
搬出搬入区域S10被分隔成多个单位搬出搬入区域11。在各单位搬出搬入区域11，例如设置有前开式晶片盒F的接受机构。另外，能够与单位搬出搬入区域11的一部分相邻地设置有临时对位装置(预对位器)或对检查后的晶片进行针迹检查的针迹检查装置(均省略图示)。
在搬送区域S20设置有搬出搬入机构21，该搬出搬入机构21将从搬出搬入区域S10的前开式晶片盒F接受的检查前的晶片沿着搬送区域S20搬送并交接到载置在检查区域S30的后述的搬送机构42的上部的吸盘部件22的例如晶片板37(参照图3)，并且从载置在检查区域S30的上述吸盘部件22的晶片板37接受将检查后的晶片并搬送至搬出搬入区域S10。
在检查区域S30设置有多个检查部31(测试器)。相邻的检查部31彼此没有特别划分，而是在连续的空间分别排列有具有晶片检查用接口的多个检查部31。
在图2中，晶片检查装置50的检查区域S30分成多层，在图2中分成三层，在各层例如设置有相同数量的检查部31，分别设置有在该检查部31彼此间移动的搬送机构42和省略图示的对位装置和对位用摄像机。
搬送机构42将由搬出搬入机构21搬送至检查区域S30和搬送区域S20的边界部的检查前的晶片W交接到载置在该搬送机构42的上部的吸盘部件22的晶片板(板状部件)37上，然后如图3所示，搬送至在检查部31彼此间移动的对位装置24，进行载置在吸盘部件22上的晶片板37与晶片W的对位、以及晶片W与设置在对应的检查部31的晶片检查用接口32的探针卡36的对位。接着，搬送机构42将与探针卡36对位后的晶片W搬送至晶片检查用接口32的正下方，然后升降装置43将晶片W和晶片板37与吸盘部件22一起向上移向探针卡36，由此使晶片W与探针卡36抵接。检查部31进行与探针卡36抵接的晶片W上设置的多个半导体器件的电特性检查。
在半导体器件的电特性检查结束后，升降装置43使检查完成的晶片W和晶片板37与吸盘部件22一起下降至晶片检查用接口32的下方，然后搬送机构42将检查完成的晶片W与晶片板37一起搬送至检查区域S30与搬送区域S20的边界部，将检查完成的晶片W交接到搬出搬入机构21。从搬送机构42接受了检查完成的晶片W的搬出搬入机构21将检查完成的晶片W例如交接到设置在搬出搬入区域S10的一部分的针迹检查装置(省略图示)，针迹检查装置进行检查完成的晶片的各半导体器件的电极的针迹(探针的接触痕迹)的检查，然后搬出搬入机构21将检查完成的晶片W搬入到搬出搬入机构S10的前开式晶片盒F。
在这种情况下，通过搬出搬入机构21和搬送机构42的协作，将从第一前开式晶片盒F搬出的第一晶片W对位后、搬入到第一检查部31，但是在第一检查部31进行形成在第一晶片W的半导体器件的电特性检查的期间，能够将从第二前开式晶片盒F搬出的第二晶片W对位后搬入到第二检查部31。此外，在第一检查部31进行形成在第一晶片W的半导体器件的电特性检查的期间，也能够通过搬出搬入机构21和搬送机构42的协作，从第三检查部将检查后的第三晶片W搬出并搬入到第三前开式晶片盒F。即，搬出搬入机构21和搬送机构42通过协作在多个前开式晶片盒F和多个检查部31间依次进行晶片W的交接和搬出搬入，多个检查部31依次对多个晶片进行形成在该晶片W的半导体器件的电特性检查。
以下，对利用这种结构的晶片检查装置的本发明的实施方式的将衬底与探针卡抵接的方法进行说明。
图4～图7是表示图1的晶片检查装置的将衬底与探针卡抵接的方法的步骤的图。
在图4中，首先，使检查部31返回到初始状态(图4A)。此处，检查部31的初始状态是指如下的状态：在具有顶板(head plate)33和形成该顶板33的下部的弹性架34的晶片检查用接口32的弹性架34的下表面隔着接触板35支承有探针卡36的检查部31中，将用于载置晶片的晶片板37配置成与探针卡36的下表面相对，通过对由晶片板37、设置在该晶片板37的周围的密封部件(O形环)38和接触板35围成而成的空间S进行减压，晶片板37相对于晶片检查用接口32被吸附、支承。
此时，空间S的压力例如调整至2kPa～10kPa。另外，在本说明书中，以下，上述空间S是指探针卡36与晶片板37之间的空间。O形环38从外部对探针卡36和晶片板37之间的空间S进行密封。
接着，搬送机构42移动至初始状态的检查部31的下方(图4B)，使该搬送机构42的升降装置43驱动，由此使搬送机构42的上部的吸盘部件22与晶片板37的下表面抵接(图4C)，在此状态下，解除空间S的减压状态。在空间S的减压状态被解除后，升降装置43驱动，搬送机构42在将晶片板37载置在吸盘部件22上的状态下下降(图5A)。此时，晶片板37吸附固定在吸盘部件22。另外，在初始状态下，晶片板37由省略图示的防落下用的钩状的支承部件悬吊支承在晶片检查用接口32，搬送机构42将晶片板37载置在吸盘部件22上下降时，暂时将该晶片板37稍微提升后，在水平方向上移动，避开钩状的支承部件后，在没有该钩状的支承部件的区域下降。
接着，搬送机构42将载置在吸盘部件22的晶片板37搬送至检查区域S30与搬送区域S20的边界部。此外，搬送区域S20的搬出搬入机构21从搬出搬入机构S10的前开式晶片盒F接受检查前的晶片W，将其搬送至搬送区域S20与检查区域S30的边界部，交接到载置在上述搬送机构42的上部的吸盘部件22的晶片板37。此时，晶片板37使用以能够从该晶片板37的上表面伸出和退入的方式设置的支承销25接受晶片W(图5B)，将所接受的晶片W吸附固定在晶片板37(图5C)。
接着，接受了晶片W的搬送机构42移动至与具有晶片检查用接口32的检查部31相邻的对位装置24，进行晶片W对晶片板37的对位(图6A)。此时，晶片W对晶片板37的对位通过一边用监视摄像机进行监视一边使搬送机构42在X、Y、Z方向和θ方向上移动而进行。
另外，对位装置24设置成能够在检查区域S30内移动，进入到与对应的检查部31相邻的位置进行上述对位，然后移动至规定的待机位置或者移动至该除检查部31之外的检查部31。
接着，搬送机构42将隔着晶片板37载置在吸盘部件22的晶片W搬送至检查部31的晶片检查用接口32的下方，此处，进行晶片板37和晶片W与探针卡36的对位(图6B)。
接着，搬送机构42在载置有与探针卡36进行对位后的晶片W的状态下移动至晶片检查用接口32的正下方(图6C)，驱动升降装置43，使晶片W和晶片板37与吸盘部件22一起上升，使设置在晶片W的半导体器件的多个电极与设置在探针卡36的多个探针抵接，然后接着使晶片W上升规定量，使设置在该晶片W的半导体器件的多个电极与设置在探针卡36的多个探针各自更可靠地抵接(图7A)。
在这种情况下，使晶片W向探针卡36移动规定量(以下，将该移动称作“过驱动”。)的移动量例如为10～150μm。
接着，通过省略图示的的减压单元对探针卡36和晶片板37之间的空间S进行减压，然后将吸盘部件22从晶片板37分离，使吸盘部件22下降(图7B)。此时，空间S的压力调整至能够获得如下抵接力的压力、例如0.2kPa～20kPa，该抵接力能够克服晶片W和晶片板37的自重和与半导体器件的多个电极和探针卡36的多个探针的抵接力相对的反作用力的合计值。另外，空间S的最佳减压压力根据处理条件例如设置在探针卡36的探针数等而变化。
像这样，使晶片W抵接支承于检查部31的晶片检查用接口32的探针36后，检查部31进行设置在晶片W的半导体器件的电特性检查。
根据本实施方式，使隔着晶片板37载置在吸盘部件22的晶片W与探针卡36抵接后，进一步过驱动规定量，然后对探针卡36与晶片板37之间的空间S进行减压，保持晶片W与探针卡36的抵接状态，所以能够使半导体器件的多个电极与探针卡36的多个探针可靠抵接而降低抵接部的接触电阻，并且能够减少各电极与探针的抵接部的接触电阻的偏差，而且能够提高半导体器件的电特性的检查精度。
图8是将本实施方式的将衬底与探针卡抵接的方法的抵接步骤后的半导体器件的电极和探针卡的抵接部的接触电阻的偏差与过驱动量的关系跟仅利用驱动装置进行同样的抵接操作的情况相比较进行表示的图。
在图8中可知，并用升降装置和真空装置(保持步骤)的本实施方式与仅利用升降装置进行同样的操作的情况相比较，接触电阻迅速减少且偏差小的状态下稳定。这是因为，在保持步骤后的脱离步骤中，吸盘部件22从晶片板37脱离，所以由晶片W和晶片板37构成的结构系统的刚性下降，由此晶片W与探针卡36的抵接面变形为与由探针卡36的探针的前端部形成的假想平面一致，因此例如在探针卡36的探针长度不恒定的情况下、或者在探针卡36与晶片W不平行的情况下，也能使探针的前端部与半导体器件的各电极良好接触。
此外，根据本实施方式，在对空间S减压之前，使设置在晶片W的半导体器件的电极与设置在探针卡36的探针在过驱动状态下抵接，所以电极与探针的抵接位置不会偏移，由此能够防止针位置偏移而导致的产品不良。与此相对，例如在使半导体器件的电极与探针卡的探针抵接前、对空间S减压由此使电极与探针抵接的方法中，存在电极与探针的抵接力不足，电极与探针的抵接位置容易偏移，针迹变大而产生产品不良的危险。
此外，根据本实施方式，与各检查部31对应地可移动地设置对位装置24和对位用摄像机，所以在各检查部31能够实时进行晶片W与探针卡36的对位，并且对位装置24和对位用摄像机不会妨碍搬送机构42的移动。
在本实施方式中，脱离步骤后的吸盘部件22由搬送机构42移动至对应于与探针卡36不同的探针卡的位置，用于形成在与晶片W不同的晶片的半导体器件的电特性的检查。
在本实施方式中，搬出搬入机构21和搬送机构42不仅能够用于晶片W的搬送，还能够用于探针卡36和其他构成部件的搬送。
在本实施方式的保持步骤中，优选阶段性地降低空间S的压力。由此，能够防止空间S降压过低，能够防止针迹变大导致产品的质量下降。
图9是表示对探针卡与晶片板之间的空间S减压时的减压方法的图。
在图9中，例如记载了这样一种减压方法：令减压至保持步骤中的最终减压状态的减压压力为100％，例如以20％阶段性地增加减压量的空间S。由此，不会对晶片W的半导体器件的电极与探针卡36的探针的抵接部产生不良影响，能够对空间S减压。
在图9中，将全部减压时间设为1(sec)，将使减压量变化的单位时间设为200(msec)，但不限于此，能够根据条件改变全部减压时间和单位减压时间。另外，有规则地且阶段性地增大了减压压力，但也能够不规则地阶段性地增大。
本实施方式的将衬底与探针卡抵接的方法不仅能够用于具有图1所示的多个检查部和在该多个检查部彼此间或该多个检查部与多个单位搬出搬入区域之间各自搬送衬底的衬底搬送机构的衬底检查装置，还能够用于在一个检查室内具有与一个晶片检查用接口相对的一个吸盘部件(衬底搬送机构)的探针装置。
在本实施方式中，能够应用用于检测吸盘部件22的上表面(吸盘顶部)22a至作为探针卡36的安装面的接触板35的下表面35a的距离或者吸盘顶部22a至探针卡36的下表面(由各探针的前端构成的假想面)的距离的距离检测传感器。
即，设置在晶片W的半导体器件的各电极与设置在探针卡36的各探针的抵接状态通过在抵接步骤后的保持步骤中对探针卡36与晶片板37之间的空间S减压而被保持，但保持步骤中的空间S内的压力变动时，晶片板37的位置、以及与晶片板37的下表面抵接的吸盘部件22的上表面即吸盘顶部22a移位。当吸盘顶部22a移位时，载置于吸盘头22a的晶片W的半导体器件的各电极与设置在探针卡36的各探针的抵接状态即抵接部的过驱动量发生变动，无法保持稳定的抵接状态。
因此，能够应用检测从吸盘顶部22a至接触板35的下表面35a的距离(L1)或从吸盘顶部22a至探针卡36的下表面的距离(L2)(下面简称为“吸盘顶部22的高度”。)的距离检测传感器，在保持步骤中，一边反馈距离检测传感器的检测数据一边对空间S减压，由此避免空间S内的压力变动导致的吸盘顶部22的移位以及设置在晶片W的半导体器件的各电极与设置在探针卡36的各探针的抵接部的过驱动量的变动。
图10是表示在吸盘部件22设置有距离检测传感器45的衬底检测装置的检查部的截面图。
在图10中，在吸盘部件22的端部设置有检测吸盘顶部22a的高度的距离检测传感器45。
在这种结构的检查部中，使设置在晶片W的半导体器件的多个电极与设置在探针卡36的多个探针抵接后，进一步使晶片W仅上升规定量，使设置在该晶片W的半导体器件的多个电极与设置在探针卡36的多个探针各自以规定的过驱动量抵接的抵接步骤后的保持步骤中，一边反馈由距离检测传感器45检测出的关于吸盘顶部22a的高度的数据一边对空间S内进行减压。
此时，例如当衬底检查装置的气氛温度的变化、空间S的泄漏等导致空间S内的压力变动时，吸盘顶部22a的高度移位，无法保持规定的过驱动量。因此，由距离检测传感器45检测吸盘顶部22a的高度，一边将关于该检测出的吸盘顶部22a的高度的数据反馈给空间S的减压单元，一边对空间S进行减压，由此避免吸盘顶部22a的移位和过驱动量的变动，保持良好的抵接状态。由此，即使气氛温度的变动等导致空间S内的压力变动，也能够抑制该压力变动，所以能够良好地保持半导体器件的电极与探针卡36的探针的抵接部的规定的过驱动量，而且能够进一步提高半导体器件的电特性的检查精度。
在本实施方式中，也能够在使晶片板37与吸盘部件22脱离的脱离步骤后，使空间S进一步减压，从而进一步提高晶片W的半导体器件的多个电极与探针卡36的多个探针的抵接压力。由此，还能够使半导体器件的多个电极与探针卡的多个探针可靠地抵接，实现抵接部的接触电阻的进一步的降低。
以上，利用上述实施方式对本发明进行了说明，但本发明不限于上述实施方式。
本申请主张基于2012年7月31日申请的日本专利申请第2012-169513号的优先权，记载于该日本专利申请的全部内容援引于本申请。
附图标记说明
W   晶片
S   空间
21  搬出搬入机构
22  吸盘部件
24  对位装置
31  检查部
32  晶片检查用接口
36  探针卡
37  晶片板
38  O形环
42  搬送机构
43  升降装置(升降器)
45  距离检测传感器
50  晶片检查装置

Claims (8)

1.一种将衬底与探针卡抵接的方法，用于将所述衬底抵接到对形成在衬底的半导体器件的电特性进行检查的衬底检查装置的探针卡，所述将衬底与探针卡抵接的方法的特征在于，包括：
将所述衬底隔着板状部件载置在吸盘部件上后搬送至与所述探针卡相对的位置的搬送步骤；
使在所述搬送步骤中所搬送的所述衬底与所述板状部件一起向所述探针卡移动，使设置在所述衬底的所述半导体器件的多个电极与设置在所述探针卡的多个探针抵接后，使所述衬底与所述板状部件一起进一步向所述探针卡移动规定量的抵接步骤；
在所述抵接步骤后，对所述探针卡与所述板状部件之间的空间进行减压，保持所述半导体器件的所述多个电极与所述探针卡的所述多个探针的抵接状态的保持步骤；和
在所述保持步骤后，将所述吸盘部件从所述板状部件分离的脱离步骤。
2.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于：
所述抵接步骤中的所述规定量为10～150μm。
3.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于：
所述保持步骤中的所述空间的减压压力被调整成能够获得如下抵接力的压力，该抵接力能够克服所述衬底与所述板状部件的自重和所述半导体器件的所述多个电极与所述探针卡的所述多个探针的抵接反作用力的合计值。
4.如权利要求3所述的将衬底与探针卡抵接的方法，其特征在于：
在所述保持步骤中，阶段性地对所述空间的压力进行减压。
5.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于：
在所述板状部件的周围设置有用于将该板状部件与所述探针卡之间的所述空间密封的密封部件。
6.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于：
所述脱离步骤后的吸盘部件移动至对应于与所述探针卡不同的探针卡的位置，用于进行形成在与所述衬底不同的衬底的半导体器件的电特性的检查。
7.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于：
在所述保持步骤中，基于对所述吸盘部件的上表面与所述探针卡的安装面或者所述吸盘部件的所述上表面与所述探针卡的下表面之间的距离进行检测的距离检测传感器的检测值，对所述空间内的压力进行调整。
8.如权利要求1所述的将衬底与探针卡抵接的方法，其特征在于，还包括：
在所述脱离步骤后，对所述空间进一步减压，使所述半导体器件的所述多个电极与所述探针卡的所述多个探针的抵接压力提高的减压步骤。
CN201380040633.9A 2012-07-31 2013-07-18 将衬底与探针卡抵接的方法 Active CN104508812B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012169513A JP6031292B2 (ja) 2012-07-31 2012-07-31 プローブカードへの基板当接方法
JP2012-169513 2012-07-31
PCT/JP2013/070125 WO2014021176A1 (ja) 2012-07-31 2013-07-18 プローブカードへの基板当接方法

Publications (2)

Publication Number Publication Date
CN104508812A true CN104508812A (zh) 2015-04-08
CN104508812B CN104508812B (zh) 2017-03-08

Family

ID=50027854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380040633.9A Active CN104508812B (zh) 2012-07-31 2013-07-18 将衬底与探针卡抵接的方法

Country Status (6)

Country Link
US (1) US9863977B2 (zh)
JP (1) JP6031292B2 (zh)
KR (1) KR101678898B1 (zh)
CN (1) CN104508812B (zh)
TW (1) TWI593976B (zh)
WO (1) WO2014021176A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475648A (zh) * 2015-12-17 2018-08-31 东京毅力科创株式会社 晶片检查装置及其维护方法
CN110187255A (zh) * 2019-04-15 2019-08-30 上海华力集成电路制造有限公司 一种建立探针测试程式时确定过驱动量的方法
CN110383445A (zh) * 2017-03-07 2019-10-25 东京毅力科创株式会社 检查装置和接触方法
CN111312618A (zh) * 2018-12-11 2020-06-19 东京毅力科创株式会社 检查装置和检查方法
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备
CN113454467A (zh) * 2019-02-21 2021-09-28 维耶尔公司 用于微装置检验的探针结构

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6333112B2 (ja) * 2014-08-20 2018-05-30 東京エレクトロン株式会社 ウエハ検査装置
JP6423660B2 (ja) * 2014-09-09 2018-11-14 東京エレクトロン株式会社 ウエハ検査装置における検査用圧力設定値決定方法
JP5967509B1 (ja) * 2015-02-27 2016-08-10 株式会社東京精密 搬送ユニット及びプローバ
JP6300136B2 (ja) * 2015-07-23 2018-03-28 株式会社東京精密 プローバ
JP6515007B2 (ja) * 2015-09-30 2019-05-15 東京エレクトロン株式会社 ウエハ検査方法及びウエハ検査装置
JP6778881B2 (ja) * 2016-01-08 2020-11-04 株式会社東京精密 プローバ及びプローブコンタクト方法
JP6777845B2 (ja) * 2016-01-08 2020-10-28 株式会社東京精密 プローバ及びプローブコンタクト方法
JP6620990B2 (ja) * 2016-01-08 2019-12-18 株式会社東京精密 プローバ及びプローブコンタクト方法
JP6681572B2 (ja) 2016-02-26 2020-04-15 株式会社東京精密 搬送ユニット及びプローバ
CN105785260A (zh) * 2016-05-25 2016-07-20 上海华岭集成电路技术股份有限公司 防止晶圆测试探针台撞针的装置及方法
WO2018235411A1 (ja) * 2017-06-21 2018-12-27 東京エレクトロン株式会社 検査システム
JP7277845B2 (ja) * 2017-12-12 2023-05-19 株式会社東京精密 プローバ
JP7217636B2 (ja) * 2019-01-16 2023-02-03 東京エレクトロン株式会社 チャックトップ、検査装置、およびチャックトップの回収方法
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法
JP2020047932A (ja) * 2019-11-27 2020-03-26 東京エレクトロン株式会社 ウエハ検査装置
KR102660264B1 (ko) * 2021-11-26 2024-04-25 (주)티에스이 박막 반도체 핸들링 장치 및 이를 포함하는 반도체 검사 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091262A (ja) * 2009-10-23 2011-05-06 Tokyo Seimitsu Co Ltd プローバおよびプローブ検査方法
WO2012026036A1 (ja) * 2010-08-27 2012-03-01 株式会社アドバンテスト 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置
CN104380448A (zh) * 2012-06-04 2015-02-25 东京毅力科创株式会社 基板检查装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774219A (ja) * 1993-08-31 1995-03-17 Kurisutaru Device:Kk プローブ基板およびその製造方法並びにプローブ装置
JP3535728B2 (ja) * 1998-02-23 2004-06-07 松下電器産業株式会社 半導体集積回路の検査装置
JP4548817B2 (ja) 2002-10-18 2010-09-22 東京エレクトロン株式会社 プローブ装置
JP4391744B2 (ja) * 2002-12-27 2009-12-24 東京エレクトロン株式会社 移動式プローブカード搬送装置、プローブ装置及びプローブ装置へのプローブカードの搬送方法
JP4623095B2 (ja) * 2004-06-17 2011-02-02 株式会社ニコン 液浸リソグラフィレンズの流体圧力補正
JP2008224586A (ja) * 2007-03-15 2008-09-25 Yokogawa Electric Corp 検査装置
JP2008294292A (ja) * 2007-05-25 2008-12-04 Tokyo Seimitsu Co Ltd プローバ、プローブ接触方法及びプログラム
JP2009276215A (ja) * 2008-05-15 2009-11-26 Tokyo Electron Ltd プローブ装置及びコンタクト位置の補正方法
JP5258395B2 (ja) * 2008-06-03 2013-08-07 株式会社日本マイクロニクス プロービング装置
US8587331B2 (en) * 2009-12-31 2013-11-19 Tommie E. Berry Test systems and methods for testing electronic devices
US9354254B2 (en) * 2013-03-14 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Test-yield improvement devices for high-density probing techniques and method of implementing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091262A (ja) * 2009-10-23 2011-05-06 Tokyo Seimitsu Co Ltd プローバおよびプローブ検査方法
WO2012026036A1 (ja) * 2010-08-27 2012-03-01 株式会社アドバンテスト 半導体ウェハの試験方法、半導体ウェハ搬送装置、及び半導体ウェハ試験装置
CN104380448A (zh) * 2012-06-04 2015-02-25 东京毅力科创株式会社 基板检查装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475648A (zh) * 2015-12-17 2018-08-31 东京毅力科创株式会社 晶片检查装置及其维护方法
CN108475648B (zh) * 2015-12-17 2022-05-27 东京毅力科创株式会社 晶片检查装置及其维护方法
CN110383445A (zh) * 2017-03-07 2019-10-25 东京毅力科创株式会社 检查装置和接触方法
CN110383445B (zh) * 2017-03-07 2023-06-16 东京毅力科创株式会社 检查装置和接触方法
CN111312618A (zh) * 2018-12-11 2020-06-19 东京毅力科创株式会社 检查装置和检查方法
CN111312618B (zh) * 2018-12-11 2023-11-24 东京毅力科创株式会社 检查装置和检查方法
CN113454467A (zh) * 2019-02-21 2021-09-28 维耶尔公司 用于微装置检验的探针结构
CN110187255A (zh) * 2019-04-15 2019-08-30 上海华力集成电路制造有限公司 一种建立探针测试程式时确定过驱动量的方法
CN111951880A (zh) * 2019-05-16 2020-11-17 第一检测有限公司 检测设备

Also Published As

Publication number Publication date
TW201421043A (zh) 2014-06-01
US20150219687A1 (en) 2015-08-06
CN104508812B (zh) 2017-03-08
JP6031292B2 (ja) 2016-11-24
WO2014021176A1 (ja) 2014-02-06
TWI593976B (zh) 2017-08-01
KR20150040286A (ko) 2015-04-14
KR101678898B1 (ko) 2016-11-23
JP2014029917A (ja) 2014-02-13
US9863977B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
CN104508812A (zh) 将衬底与探针卡抵接的方法
KR101658816B1 (ko) 웨이퍼 검사용 인터페이스 및 웨이퍼 검사 장치
JP5987967B2 (ja) プロービング装置及びプローブコンタクト方法
KR102282694B1 (ko) 검사 장치 및 콘택트 방법
JP5664938B2 (ja) プローバ及びプローブ検査方法
JP2021010023A (ja) プローバ
JP2014115115A (ja) 補正装置、プローブ装置、および試験装置
WO2016024346A1 (ja) プローバ及びプローブ検査方法
JP5747428B2 (ja) 位置決め固定装置
KR101744055B1 (ko) 프로브 카드에의 기판 접촉 장치 및 기판 접촉 장치를 구비한 기판 검사 장치
US11933839B2 (en) Inspection apparatus and inspection method
JP2021097086A (ja) プローバ及びプローブ検査方法
JP2010016053A (ja) 被検査体の受け渡し機構
JP5692621B1 (ja) 測定装置及び測定方法
JP4513978B2 (ja) Ｔｆｔアレイ検査装置
JP2007132785A (ja) Ｔｆｔアレイ検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant