CN104395993A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104395993A
CN104395993A CN201380032748.3A CN201380032748A CN104395993A CN 104395993 A CN104395993 A CN 104395993A CN 201380032748 A CN201380032748 A CN 201380032748A CN 104395993 A CN104395993 A CN 104395993A
Authority
CN
China
Prior art keywords
electrode
semiconductor
breakdown
type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380032748.3A
Other languages
English (en)
Other versions
CN104395993B (zh
Inventor
中岛昭
西泽伸一
大桥弘通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN104395993A publication Critical patent/CN104395993A/zh
Application granted granted Critical
Publication of CN104395993B publication Critical patent/CN104395993B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Abstract

在用于电力转换器的宽带隙半导体装置中，存在着由于高浪涌电压而导致装置被破坏的问题点，因而需要提高击穿耐量，并认识到该问题在单极型、横向型的半导体装置中更为明显。本发明提供一种半导体装置，其构成一种在装置内部具有穿通击穿单元的半导体装置，进一步构成为穿通击穿的击穿电压低于雪崩击穿电压，因而不会引起雪崩击穿，从而防止由雪崩击穿而导致半导体装置损坏，且击穿耐量大。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及一种提高了击穿耐量的功率半导体装置。
背景技术
功率半导体装置主要用于电力转换器(DC-DC、AC-DC、DC-AC以及DC-DC)和高频功率放大器。截至目前，广泛使用Si功率半导体装置。但是，近年来，缘于Si的材料特性的、Si功率半导体装置中的性能提高的局限性得到关注。
作为功率半导体装置要求具备的性能中的重要性能，列举出高装置耐受电压、低导通电阻以及低装置电容量这三个性能。但是，在这三个性能之间，存在着由材料特性而引起的相互制约的关系，有着一旦使一个性能提高、另外两个性能即会恶化的倾向。由此，采用Si的功率半导体装置的性能提高有其极限。为了打破由该相互制约关系而导致的极限，世界各地正在推动研发一种采用宽带隙半导体的功率半导体装置。
在本说明书中，以如下方式将满足以下(1)至(3)的半导体定义为宽带隙半导体。
(1)宽带隙半导体装置是指带隙能量(band gap energy)大于Si(1.1eV)以及GaAs(1.4eV)的半导体。具体是指具有大于等于2eV的带隙能量的半导体。
(2)另外，关于形成晶体的元素的构成，宽带隙半导体是以作为元素周期表第二周期元素的硼(B)、碳(C)、氮(N)以及氧(O)元素为主要成分的半导体。具体而言，相对于构成晶体的原子总数，第二周期元素的比例大于等于三分之一的半导体。
(3)另外，作为宽带隙半导体的特性，具有大于等于1MV/cm的绝缘破坏强度。
作为宽带隙半导体的具体例，可列举出碳化硅、氮化物半导体、氧化物半导体以及金刚石等。
作为碳化硅(以下称为SiC)的化学式用SiC表示，存在各种多型体。特别地，本说明书中的SiC是指4H-SiC、6H-SiC以及3C-SiC三种。
氮化硅半导体是由Ⅲ族原子(B、Al、In以及Ga)与氮原子(N)构成的化合物半导体。Ⅲ族原子的总数与氮原子的数量相同，作为其化学式由下式(1)表示。
(化学式1)
BxAlyInzGa1-x-y-zN    (1)
式中x、y以及z设为满足0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1的数值。特别是，GaN、InzGa1-zN(以下称为InGaN)、AlyGa1-yN(以下称为AlGaN)以及AlyInzGa1-y-zN(以下称为AlInGaN)作为功率半导体装置的材料尤为重要。AlN以及BxAl1-xN(以下称为BAlN)的带隙能量大于等于5eV，其是半导体，同时还可以用作绝缘体。
氧化物半导体是以氧原子(O)为主要成分的半导体，具体列举出ZnO、Ga2O3、MgO、CdO、NiO、SnO2、Cu2O、CuAlO2、TiO2、VO2、In2O3以及SrTiO3等。另外，也可以将两种以上的所述氧化物半导体进行组合，从而制作混晶。具体列举出被用作透明导电膜的ITO。另外，Ⅱ族氧化物半导体作为功率半导体装置的材料特别有效，其化学式由下式(2)表示。
(化学式2)
ZnxMgyCd1-x-yO    (2)
式中的x以及y设为满足0≦x≦1、0≦y≦1、x+y≦1的数值。
金刚石是绝缘体，同时通过添加施主以及受主也可以作为宽带隙半导体。
作为宽带隙半导体的优良的物理性质，特别列举出高绝缘破坏强度。Si的绝缘破坏强度约为0.2MV/cm，与此相对地，作为宽带隙半导体的SiC(约2MV/cm)、GaN(约3MV/cm)以及金刚石(5～10MV/cm)的绝缘破坏强度比Si的绝缘破坏强度大10倍左右。因此，通过将宽带隙半导体用于功率半导体装置中，可以克服Si功率半导体装置中耐受电压、导通电阻以及装置电容量的相互制约的关系，从而能够提高性能。
但是，作为宽带隙半导体装置在用于电力转换器时的问题点，列举出由于浪涌电压导致的装置损坏。在电力转换器应用中，当宽带隙半导体装置从导通状态切换为截止状态时，会被施加浪涌电压，该浪涌电压超过被输入到电力转换器中的电源电压。浪涌电压有时还会达到半导体装置的装置耐受电压。在这种情况下，在半导体装置中会产生雪崩击穿，如果该击穿状态持续下去，装置将被损坏。
因此，宽带隙半导体装置需要提高击穿耐量。在此，击穿耐量的定义是，在截止状态下被施加超过耐受电压的电压、并由此导致即使处于截止状态也有电流流动的状态(击穿状态)下，装置不被破坏而在装置中可消耗的能量的最大值。
作为基于现有技术的宽带隙半导体装置的一例，图1中示出了采用SiC的金属绝缘体半导体场效应晶体管(Metal Insulator Semiconductor Field EffectTransistor)(以下称为MISFET或者绝缘栅型场效应晶体管)的剖面结构图。另外，采用SiO2作为栅绝缘膜的金属氧化物半导体场效应晶体管(MetalOxide Semiconductor Field Effect Transistor)(以下称为MOSFET)也是MISFET的一种。
下面，举出图1的SiC-MISFET的例子，对半导体装置的击穿进行说明。
图2是表示图1中示出的SiC-MISFET的电流-电压特性的概略图。如图2所示，在导通状态下，通过施加正的Vds，漏极电流(drain current)从漏极流向源极。在此，Vds设为相对于源极电位的漏极电位。另一方面，通过在截止状态下施加Vds，首先会有微小的漏极电流流动，该微小的漏极电流流动起因于P型区域222以及N型传导区域(conductive region)203之间的体二极管(body diode)的反向漏电流。之后，进一步提高Vds，当Vds达到规定电压Vava时，会产生雪崩击穿，漏极电流急剧上升。如图1所示，此时的由雪崩所产生的击穿电流通过击穿电流的路径220，从漏极212朝着源极210流动。
在此，装置的耐受电压是指，在截止状态下电流开始流动导致无法维持截止状态的电压，在图1的Sic-MISFET中，耐受电压由雪崩击穿电压Vava决定。
雪崩击穿是指如下的现象：半导体装置内部的电场强度达到与半导体的绝缘破坏强度相当的值，基于雪崩倍增的电子和空穴的产生变得明显，由此，即使装置处于截止状态，电流也会流动。在图1的例子中，产生的空穴沿着击穿电流的路径220从源极212被排出，电子沿着击穿电流的路径220朝着相反方向从漏极212被排出。
在电力转换器中，作为由雪崩击穿而导致宽带隙半导体装置被破坏的重要原因，列举以下三个。
首先，第一个原因是，相比于Si功率装置，在宽带隙半导体装置中容易产生浪涌电压，会产生超过装置耐受电压的浪涌电压并容易形成击穿状态。浪涌电压的大小取决于电路的浮地电感(Ls)、以及漏极电流id的单位时间的变化量(did/dt)，与Ls×did/dt的大小成比例地变大。在宽带隙半导体装置中，由于装置电容量小并且可进行高速开关动作，因此did/dt较大，相应地浪涌电压本质上也较大。另外，由于装置电容量小，因而即使积蓄在浮地电感中的能量很少，也会产生较大的浪涌电压。这是在可进行高速开关的宽带隙半导体装置中无法回避的问题。
第二个原因是，基于雪崩击穿的电流在装置内部局部集中，并由此产生破坏。在宽带隙半导体装置中，无法在装置整体中产生均匀的雪崩击穿，击穿电流容易集中。该问题的起因在于，在宽带隙半导体中，不能同时在P型以及N型两者中获得低电阻率。特别是在SiC、氮化物半导体以及氧化物半导体中，在P型的宽带隙半导体中电阻率高。因此，无法有效地排出来自装置内部的由雪崩倍增产生的电子和空穴。由此，击穿电流集中在最初产生雪崩击穿的部位，从而导致装置在该集中部位被破坏。
第三个原因是，用于保护半导体装置表面的保护绝缘膜被破坏。宽带隙半导体的绝缘破坏强度与SiO2等通常所采用的保护绝缘膜的绝缘破坏强度相当。因此，当施加会产生雪崩击穿的强电场时，有时会在保护绝缘膜中发生绝缘破坏，而并非在半导体内部。
举出图1的SiC-MISFET的例子，对所述第二个原因中的破坏的具体例进行说明。向形成在P型区域222与N型传导区域203之间的体二极管施加电场，引起雪崩击穿。此时，由雪崩产生的空穴通过击穿电流的路径220被注入P型接触区域(contact region)206，并从源极210被排出。此时，P型区域222以及P型接触区域206的电阻较高、且其电压下降，由此P型接触区域206与N型接触区域205之间的二极管形成导通状态。由此，电子从源极210经由N型接触区域205被注入，击穿电流进一步增大。其结果是，击穿电流集中在装置内部的规定位置，导致局部破坏。也就是，作为单极型的装置的MISFET在击穿状态下会引起少数载流子的注入，从而变成双极动作，在该双极动作下，装置内部的电流集中将引起装置的损坏。
基于所述第二个原因，宽带隙半导体装置的特征在于运送导通状态下的导通电流的载流子是电子，在宽带隙半导体装置中，由雪崩击穿引起的破坏尤其明显。
此外，关于图1中的其他符号，符号200表示基板，符号207表示N型接触区域，符号211表示栅极，符号224表示栅绝缘膜。另外，在本说明书中，同一符号表示同一名称的部件。
另外，作为与所述第二个原因中的破坏相关的另一个具体例，对采用氮化物半导体的Heterojunction Field Effect Transistor(以下称为HFET、或者异质结场效应晶体管)进行说明。图3中示出了氮化物半导体HFET的剖面结构图。如该图所示，氮化物半导体HFET不具有通常由PN结所形成的体二极管。因此，不具有击穿电流流动的路径。在这种情况下，由于不具有用于排出由雪崩产生的空穴的P型区域、以及与该P型区域相对应的电极，因此，空穴的排出变得更加困难。因此，由雪崩倍增产生的空穴积蓄在装置的内部。空穴的积蓄诱发电场的集中，由此雪崩击穿的电流在装置的内部局部集中流动。由此，很小的雪崩电流也会破坏装置。此外，在图3中，符号103表示N型传导区域，符号110表示源极，符号111表示栅极，符号112表示漏极，符号117表示基板电极，符号124表示栅绝缘膜，符号133表示二维电子气，符号134表示表面势垒层，符号135表示GaN基底层，符号136表示初期生长层，符号137表示异质基板。
另外，公开了在氮化物半导体中也具有由PN结所形成的体二极管的结构(非专利文献1、专利文献1)，但是，与图1的SiC-MISFET相同，由于P型的电阻率高而导致雪崩击穿电流集中，从而引起装置的损坏。
另外，专利文献2中公开了使宽带隙半导体中的雪崩击穿的耐量提高的结构，但是，如前所述，并未解决宽带隙半导体中的雪崩击穿的根本性问题。
以上，举出图1的SiC-MISFET以及图3的氮化物半导体HFET的例子，对宽带隙半导体中的雪崩击穿中的装置损坏的问题进行了说明。但是，宽带隙半导体装置中由雪崩击穿所引起的损坏是各种宽带隙半导体装置中共通问题，如前所述，其起因在于浪涌电压较大、以及装置整体均匀地产生雪崩击穿、由可产生雪崩击穿的强度的强电场所进一步引起绝缘膜的劣化。
具体而言，单极型以及双极型的装置存在同样的问题。在此，单极型的装置是满足以下两个条件的半导体装置。作为第一个条件是，在导通状态下用于运送经由主电极流动的导通电流的载流子是电子或者空穴中的某一种。另外，作为第二个条件是，此时在半导体装置内部，电子或者空穴分别仅经过N型半导体或者P型半导体。图1以及图3的半导体装置归类为以电子为载流子的单极型。此处，N型半导体以及P型半导体在绝缘膜与半导体的界面分别包含N型反型层或者P型反型层。另外，将不满足所述两个条件的装置称作双极型的装置。
在此，主电极是指场效应晶体管的源极以及漏极、双极型晶体管的发射极和集电极、以及二极管的阴极和阳极。
更具体地说，在下述的宽带隙装置中存在同样的问题。作为被归类为单极型的装置的晶体管的Junction Field Effect Transistor(以下称为JFET、或者结型场效应晶体管)、Static Induction Transistor(以下称为SIT、或者静电感应晶体管)也存在同样的问题。
另外，作为被归类为双极型的装置的功率晶体管的Bipolar Transistor(以下称为BT、或者双极晶体管)、Heterojunction Bipolar Transistor(以下称为HBT、或者异质结双极晶体管)、以及Insulated Gate Bipolar Transistor(以下称为IGBT、或者绝缘栅双极晶体管)也存在同样的问题。
另外，二极管中也可观察到同样的问题，单极型的Schottky Barrier Diode(以下称为SBD、或者肖特基势垒二极管)、以及作为肖特基势垒二极管的一种的结势垒肖特基二极管(Junction Barrier Schottky Diode)(以下称为JBSD)、以及双极型的PN结二极管(P-N junction Diode)(以下为PND)、以及PiN结二极管(P-i-N junction Diode)(以下为PiND)也存在同样的问题。
另外，相比于双极型的装置，单极型的装置由于开关速度快，因此，由所述雪崩击穿所导致的破坏问题更为明显。
另外，相比于纵向型半导体装置，在横向型半导体装置中由所述雪崩击穿所导致的问题由于以下两个理由而变得更加明显。作为第一个理由是，横向型半导体装置相比于纵向型半导体装置的开关速度更快，由此浪涌电压变大。作为第二个理由是，由雪崩击穿产生的高能量的载流子流经半导体装置的表面，由此被注入用于保护半导体装置表面的绝缘膜中，在绝缘膜中发生电场集中，并在绝缘膜内部引起破坏。
此处，纵向型装置是指如下的半导体装置：主电极形成在半导体基板的两面，由此导通电流贯通半导体基板而流动。横向型装置是主电极形成在半导体基板的一个面上的半导体装置。另外，图1和图3是横向型半导体装置。
在先技术文献
专利文献
专利文献1：日本特开2011-82331
专利文献2：日本特开2004-342907
非专利文献
非专利文献1：W.Huang,T.Khan,and T.P.Chow,IEEE ELECTRONDEVICE LETTERS,Vol.27,pp.796-798,2006
发明内容
发明所要解决的技术问题
本发明目的在于，提供一种防止由于雪崩击穿而导致功率半导体装置被破坏、并由此提高击穿耐量的功率半导体装置。
用于解决技术问题的方案
本发明防止由于雪崩击穿而而导致半导体装置被破坏，由此提供一种击穿耐量大的半导体装置，具体而言，通过提供如下所述的半导体装置来解决所述技术问题。
(1)一种半导体装置，其特征在于，具有产生由穿通击穿引起的击穿电流的半导体结构。
(2)进一步，上述半导体装置的特征在于，穿通击穿的击穿电压低于雪崩击穿电压。
(3)进一步，上述半导体装置的特征在于，是单极型的晶体管或者二极管。
(4)进一步，上述半导体装置的特征在于，半导体结构的半导体由宽带隙半导体形成。
(5)进一步，上述半导体装置的特征在于，所述击穿电流流经异质结界面，该异质结界面具有与运送击穿电流的载流子相同的极性的极化电荷。
(6)进一步，上述半导体装置的特征在于，半导体结构的半导体具有六方晶的晶体结构，击穿电流在所述半导体的c轴方向上流动。
(7)进一步，上述半导体装置的特征在于，半导体结构由以下区域构成：具有配置在基板上的第一导电类型的第一半导体区域，具有所述第一导电类型的第二半导体区域，以及位于所述第一和第二半导体区域之间并具有第二导电类型的第三半导体区域；所述半导体装置具有：相对于所述第一半导体区域具有欧姆特性的第一电极，相对于所述第二半导体区域具有欧姆特性的第二电极，以及邻近所述第二电极的第三电极；当在导通状态下，向所述第二电极施加相对于所述第一以及第三电极为正或者为负的电压时，由所述第一导电类型的载流子引起的导通电流在所述第二以及第三电极之间流动；当在截止状态下，向所述第二电极施加相对于所述第一以及第三电极为正或者为负的电压时，由所述第一导电类型的载流子引起的击穿电流在所述第二电极与所述第一电极之间流动；并且，在所述第二以及第三电极之间流动的漏电流的电流值同所述导通电流的电流值相比，最大时为1/1000以下。
(8)进一步，上述半导体装置的特征在于，通过使位于所述基板与第二电极之间的所述第三半导体区域耗尽，从而产生穿通击穿。
(9)进一步，上述半导体装置的特征在于，所述第一电极与所述第三电极形成电短路。
(10)进一步，上述半导体装置的特征在于，所述第三半导体区域处于电浮置状态。
(11)进一步，上述半导体装置的特征在于，所述半导体装置是场效应型晶体管，所述第二电极是漏极，所述第三电极是源极，进一步在所述第二电极与所述第三电极之间具有作为第四电极的栅极。
(12)进一步，上述半导体装置的特征在于，所述半导体装置是肖特基势垒二极管，所述第二电极是阴极，所述第三电极是相对于所述第二半导体层具有肖特基特性的阳极。
(13)进一步，上述的半导体装置特征在于，通过使所述半导体装置的晶体管的源极与用于产生雪崩击穿的其他晶体管的漏极短路，从而形成共源共栅连接。
发明效果
根据本发明，通过使半导体装置的内部具备穿通击穿(punch-throughbreakdown)功能，能够实现提高了击穿耐量的半导体装置。通过使半导体装置的内部具备穿通的功能，从而当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。由此，能够防止半导体装置的损坏。
在此，穿通击穿是指以下的现象：具有第一导电类型的两个半导体区域通过形成在这两个半导体区域之间的、至少一个以上的具有第二导电类型的半导体区域而在电气上被PN结隔离(PN-junction-isolate)，在如此结构的半导体结构中，在具有所述第一导电类型的两个半导体区域分别形成欧姆电极、并向所述两个欧姆电极之间施加正的电压或者负的电压，由此，使所述第二导电类型的半导体区域的一部分或者全部耗尽，从而使具有所述第一导电类型的两个半导体区域通过耗尽层连接，由此，电流在所述两个电极之间流动。
进一步，在所述(2)中，防止由雪崩击穿引起的破坏，由此能够实现高可靠性的半导体装置。
进一步，在所述(3)中，在单极型的半导体装置中，通过使其具备穿通击穿功能，可实现包括击穿状态在内的单极型的动作。由此，当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。
进一步，在所述(4)中，能够解决由宽带隙半导体构成的半导体元件中的雪崩击穿的问题。另外，当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。
进一步，在所述(5)中，击穿电流流经具有与运送击穿电流的载流子相同的极性的极化电荷的异质结界面，由此，能够相对于温度变化防止基于穿通的击穿电压发生变动，并由此能够在较大的温度范围内实现高可靠性的半导体装置。在此，载流子的极性在电子以及空穴中分别为正和负。也就是说，运送击穿电流的载流子是电子的情况下，击穿电流流经具有负的极化电荷的异质界面。另外，运送击穿电流的载流子是空穴的情况下，击穿电流流经具有正的极化电荷的异质界面。
进一步，在所述(6)中，通过在介电常数大于a轴方向的c轴方向上产生击穿，能够改善在基于本发明的具有穿通击穿功能的半导体装置中的、雪崩击穿电压与特征导通电阻的相互制约的关系，从而提高性能。另外，由此使装置的芯片面积减小，因而能够控制装置的制造成本。
进一步，根据所述(7)的装置的结构，当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。由此，能够防止半导体装置的损坏。
进一步，在所述(8)中，使位于所述基板与第二电极之间的、所述第二电极的垂直下方的所述第三半导体区域耗尽，由此，所述第一以及第二半导体区域通过耗尽层相连，由此产生穿通击穿，从而能够降低半导体装置表面附近的电场和击穿电流，进一步提高装置的可靠性。此时，击穿电流在垂直于所述基板表面的方向上从所述第二电极朝着基板流动，从而能够降低半导体装置表面附近的电场和击穿电流。
进一步，在所述(9)中，半导体装置的特征在于，所述第一电极与所述第三电极形成电短路。由此，能够降低装置的导通电阻。
进一步，在所述(10)中，半导体装置的特征在于，所述第三半导体区域处于电浮置状态。由此，能够控制装置的制造成本。
进一步，在所述(11)中，在晶体管中，当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。
进一步，在所述(12)中，在肖特基势垒二极管中，当被施加了浪涌电压时，能够以快速的响应速度在元件整体中均匀地产生穿通击穿。
进一步，在所述(13)中，在使产生所述穿通击穿的晶体管与用于产生雪崩击穿的其他晶体管共源共栅连接而成的电路中，能够防止装置的损坏，并能够实现高可靠性。
附图说明
图1是现有技术中的SiC-MISFET的剖面结构图。
图2是用于说明图1中所记载的SiC-MISFET的动作的I-V特性的概略图。
图3是现有技术中的氮化物半导体HFET的剖面结构图。
图4是第一实施方式中的氮化物半导体HFET的剖面结构图。
图5是图4的氮化物半导体HFET在零偏压时的漏极下方的能带结构的概略图。
图6是用于说明图4的氮化物半导体HFET的动作的I-V特性的概略图。
图7是图4的氮化物半导体HFET在穿通击穿时的漏极下方的能带结构的概略图。
图8是图4的氮化物半导体HFET的元件耐受电压在300K条件下的仿真结果。
图9是第一实施方式的变形例的剖面结构图。
图10是第一实施方式的变形例的剖面结构图。
图11是第一实施方式的变形例的剖面结构图。
图12是第一实施方式的变形例的剖面结构图。
图13是第一实施方式的变形例的剖面结构图。
图14是第一实施方式的变形例的剖面结构图。
图15是第一实施方式的变形例的剖面结构图。
图16是第一实施方式的变形例的剖面结构图。
图17是第一实施方式的变形例的剖面结构图。
图18是第一实施方式的变形例的剖面结构图。
图19是第一实施方式的变形例的剖面结构图。
图20是第一实施方式的变形例的剖面结构图。
图21是第一实施方式的变形例的剖面结构图。
图22是第一实施方式的变形例的剖面结构图。
图23是第一实施方式的变形例的剖面结构图。
图24是第一实施方式的变形例的剖面结构图。
图25是第一实施方式的变形例的剖面结构图。
图26是第一实施方式的变形例的剖面结构图。
图27是图26的变形例在零偏压时的漏极下方的能带结构的概略图。
图28是图26的变形例在零偏压时的漏极下方的能带结构的变形例的概略图。
图29是第一实施方式的变形例的剖面结构图。
图30是图29的变形例在零偏压时的漏极下方的能带结构的概略图。
图31是图29的变形例在零偏压时的漏极下方的能带结构的变形例的变形例的概略图。
图32是第一实施方式的变形例的剖面结构图。
图33是图32的变形例在零偏压时的漏极下方的能带结构的概略图。
图34是第一实施方式的变形例的剖面结构图。
图35是第一实施方式的变形例的剖面结构图。
图36是第一实施方式的变形例的剖面结构图。
图37是第二实施方式中的SiC-MISFET的剖面结构图。
图38是图37的SiC-MISFET的元件耐受电压在300K条件下的仿真结果。
图39是第二实施方式的变形例的剖面结构图。
图40是第三实施方式中的SiC-JFET的剖面结构图。
图41是第四实施方式中的氮化物半导体SBD的剖面结构图。
图42是用于说明图41的氮化物半导体SBD的动作的I-V特性的概略图。
图43是第五实施方式中的氮化物半导体的集成电路的剖面结构图。
图44是第五实施方式中的氮化物半导体的集成电路的剖面结构图。
图45是图44的第五实施方式中的氮化物半导体的集成电路的变形例的剖面结构图。
具体实施方式
对用于实施发明的最佳方式(以下称作实施方式)进行说明。以下，特别是对与<第一实施方式>中由氮化物半导体构成的HFET、<第二实施方式>中由SiC构成的MISFET、<第三实施方式>中由SiC构成的JFET、以及<第四实施方式>中由氮化物半导体构成的SBD相关的实施方式进行说明。它们都是采用宽带隙半导体作为材料、且为单极型、并且以电子为载流子、并且为横向型半导体装置。本发明可适用于包括双极装置在内的各种材料的装置，但是，尤其是在单极型的半导体装置中特别有效，进一步在以电子为载流子的单极型中特别有效。通过应用于单极型的装置，能够实现包括击穿状态在内的全面的单极动作。另外，在采用宽带隙半导体的半导体装置中可实现效果，特别是在横向型宽带隙半导体装置中最能实现效果。
另外，如<第五实施方式>所述，通过在同一基板上集成基于本发明的半导体装置，能够实现高可靠性的集成电路。
实施例1
<第一实施方式>
对第一实施方式、即由氮化物半导体构成的HFET进行说明。图4中示出了基于本发明的氮化物半导体HFET的结构图。除了基板100以外，用于形成HFET的半导体材料的化学式为由下式(3)表示的氮化物半导体。
(化学式3)
BxAlyInzGa1-x-y-zN    (3)
式中x、y以及z设为满足0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1的数值。关于基板100，也能够采用氮化物半导体以外的材料。
另外，基于本发明的层构造优选为在六方晶的晶体结构中的c轴方向上层叠。c轴方向是[0001]或者[000-1]方向。
关于基板100的材料，优选为可进行高质量的氮化物半导体的晶体生长的材料。例如，列举出Si基板、SOI(Silicon-on-Insulator)基板、SOS(Silicon-on-Sapphire)基板、蓝宝石基板、SiC基板、金刚石基板以及氮化物半导体基板。如果是六方晶系，则基板的面取向优选为(0001)面或者(000-1)面，如果是立方晶系，则基板的面取向优选为(111)面。由此，能够在c轴方向上层叠图4的层构造。
在基板100上形成N型载流子供给区域(carrier supply region)101。N型载流子供给区域101由具有N型导电性的氮化物半导体构成。N型载流子供给区域101优选为由N型的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。为了形成N型，优选为掺入施主杂质，更优选为掺入Si。Si的掺杂浓度优选为大于等于5×1016cm-3，更优选为大于等于3×1017cm-3。但是，由于氮化物半导体根据生长条件也可以在无掺杂的情况下得到N型，因而也能够以无掺杂的方式制作N型载流子供给区域101。N型载流子供给区域101的膜厚优选为大于等于10nm，更优选为大于等于100nm。
在N型载流子供给区域101上形成P型势垒区域102。P型势垒区域102由具有P型导电性的氮化物半导体构成。P型势垒区域102优选为由InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。为了形成P型，优选为掺入受主杂质，更优选为掺入Mg。Mg的掺杂浓度优选为大于等于1×1016cm-3，更优选为大于等于3×1016cm-3。通过提高Mg浓度，在室温附近条件下的空穴的激活率会降低。由此，在装置内部中击穿所发生的位置，由于发热而使空穴的激活率上升，自动抑制穿通击穿。由此，能够在装置整体中产生均匀的击穿。但是，如果Mg浓度过高，则激活率会下降，由此，因温度变动而引起的穿通击穿电压的变动将变得过大。最坏的情况是，随着温度的上升，穿通击穿电压增大，并达到雪崩击穿电压。因此，Mg浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。另外，通过在N型载流子供给区域101中采用In组成为2％～30％的InGaN，能够抑制温度的变动。
在P型势垒区域102上形成低浓度耐压控制区域104。低浓度耐压控制区域104由低浓度P型、低浓度N型以及半绝缘的氮化物半导体构成。低浓度耐压控制区域104优选为由载流子浓度低的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两层以上的氮化物半导体层构成的多层膜。例如，交替反复层叠GaN层和AlGaN层、或者GaN层和AlN层而形成的超晶格结构，由此能够形成低浓度耐压控制区域104。为了降低载流子浓度，优选以无掺杂的方式进行制作。但是，也可以以低浓度的方式添加Si施主或者Mg受主。另外，为了形成高电阻，也可以添加O或C等形成深能级的杂质。载流子浓度优选为小于等于1×1016cm-3，更优选为小于等于5×1015cm-3。膜厚是决定耐受电压的重要参数，需要根据耐受电压进行设计，当耐受电压大于等于200V时，膜厚大于等于0.5μm。当耐受电压大于等于600V时，膜厚大于等于1.5μm。
在低浓度耐压控制区域104上形成表面势垒层134。通过在低浓度耐压控制区域104与表面势垒层134的异质结界面上诱发正的极化电荷，从而形成有二维电子气133。通过带隙大于低浓度耐压控制区域104的氮化物半导体层来形成表面势垒层134，由此得到高密度的二维电子气133。表面势垒层134的膜厚优选为2nm～70nm的范围。
在装置的导通状态下，作为载流子的电子通过二维电子气133，从源极110流向漏极112。因此，二维电子气133发挥N型传导区域103的作用。另外，可以在表面势垒层134的全部或一部分掺入Si，由此使二维电子气133的载流子密度增大，能够降低装置的导通电阻。此时的Si的掺杂浓度优选为小于等于5×1019cm-3，更优选为小于等于1×1019cm-3。但是，通过异质界面中的正的极化，也能够以无掺杂的方式形成二维电子气133，因此，表面势垒层134可以以无掺杂的方式制作。另外，也可以通过由组成不同的两层以上的氮化物半导体层构成的多层膜来形成表面势垒层134。具体而言，可以通过InGaN/InAlGaN的双层构造来形成表面势垒层134，另外，也可以通过GaN/AlGaN的双层构造来形成表面势垒层134。
在此，二维电子气是指，由异质结界面中的正的极化电荷诱发的、二维分布在异质结界面附近的电子。
在300K条件下的N型传导区域103的薄层电子浓度(sheet electronconcentration)优选为大于等于5×1012cm-2，更优选为大于等于1×1013cm-2。另外，N型传导区域103的薄层电子浓度优选为多于P型势垒区域102的薄层空穴浓度(sheet hole concentration)。由此，能够稳定地产生穿通击穿。在此，薄层电子浓度(单位为cm-2)设为，在相对于基板表面垂直的方向上对N型传导区域103的电子浓度(单位为cm-3)进行积分而得到的值。
穿通电极(punch-through electrode)115相对于N型载流子供给区域101形成涉及电子交换的欧姆接触。作为穿通电极115的材料，列举Ti系合金。
漏极112相对于N型传导区域103形成涉及电子交换的欧姆接触。作为漏极112的材料，可列举Ti系合金。
源极110相对于N型传导区域103形成涉及电子交换的欧姆接触。作为源极110的材料，可列举Ti系合金。
如图4所示，穿通电极115与源极110形成电短路。
栅极111形成在形成于表面势垒层134上的栅绝缘膜124之上。由此，形成MIS结构的栅。作为栅极111的材料，能够采用各种材料，例如列举出Ni系合金以及Pt系合金。栅绝缘膜124的材料没有特别的限定，例如列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。AlN和金刚石是半导体，同时还可用作绝缘膜。
但是，也可以将栅极111作为与N型载流子供给区域103相对应的肖特基电极，并且使该栅极111与表面势垒层134接触而形成。
源极110与栅极111的横向距离小于等于5μm，优选为小于等于2μm。栅极111与漏极的横向距离优选为大于低浓度耐压控制层104的膜厚，更优选为大于等于低浓度耐压控制层104的膜厚的1.2倍。
另外，对于P型势垒区域102，没有欧姆接触以及间接欧姆连接的电极。因此，P型势垒区域102通过N型传导区域103以及N型载流子供给区域101而从所有的电极上被PN结隔离，处于电浮置(electrically floating)状态。由此能够大幅降低装置的制作成本。
图5示出了图4中示出的氮化物半导体HFET在零偏压时(Vds＝0V)、在位于漏极112下方的半导体区域中、垂直于基板表面的方向上的能带结构的轮廓的概略图。N型传导区域103与P型势垒区域102之间的耗尽层宽度优选为大于P型势垒区域102与N型载流子供给区域101之间的耗尽层宽度，具体为大于等于2倍，更优选为大于等于5倍。
以下，对图4中示出的氮化物半导体HFET的动作进行说明。图6中示出了该氮化物半导体HFET的I-V特性的概略图。首先，在向图4的栅极111与源极110之间施加了大于等于阈值电压的电压的导通状态下，电子通过N型传导区域103从源极110向漏极112被运送。由于电子带负电荷，因此，作为导通电流从漏极112流向源极110。
接着，在向图4的栅极111与源极110之间施加了小于等于阈值电压的电压的截止状态下，栅极111下方的二维电子气133耗尽。在该状态下，当向漏极112以及源极110之间施加正电压Vds时，首先如图6所示，有微小的漏电流流动。漏电流的值小于等于导通状态下的漏极电流的最大值的1/1000，更优选为小于等于1/10000。
如果进一步使Vds增加，在P型势垒层102的一部分、特别是位于漏极112垂直下方的位置，会产生空穴的耗尽。当Vds达到穿通击穿电压(以下称为Vpt)时，N型传导区域103与N型载流子供给区域101通过耗尽层相连，从而形成穿通击穿状态。由此，电子从穿通电极115被注入，经由N型载流子供给区域101，并通过P型势垒区域102的空穴已耗尽的部位，从而到达漏极112。该穿通击穿电流的路径120与带负电荷的电子的流向相反。如图6所示，通过产生穿通，在大于等于Vpt的Vds的情况下，虽然是截止状态，但仍有漏极电流流动。
图7示出了在穿通击穿时位于漏极112下侧的半导体区域中、垂直于基板表面的方向上的能带结构的轮廓的概略图。如图7所示，位于漏极112下侧的P型势垒区域102耗尽，击穿电流朝着c轴方向流向击穿电流的路径120的方向。
在该穿通击穿状态下，电流从漏极112流向穿通电极115，电流几乎不在漏极112与源极110、以及漏极112与栅极111之间流动。具体而言，漏极112与源极110、以及漏极112与栅极111之间流动的电流分别小于等于从漏极112流向穿通电极115的电流的1/1000，更优选为分别小于等于1/10000。
另外，在基于本发明的半导体装置中，Vpt设计成低于雪崩击穿电压(以下称为Vava)，不会引起雪崩击穿。由此，能够防止由雪崩击穿导致的破坏。另外，由Vpt决定基于本发明的半导体装置中的装置耐受电压(以下称为BV)。
在此，半导体装置中的BV是指无法维持截止状态、电流开始流动的电压，在FET中是指使漏极电流开始流动的漏极与源极之间的电压Vds。
另外，虽然图6中没有示出，但即使在导通状态下，如果施加相当于Vpt的过电压(overvoltage)，则与截止状态同样地，基于穿通击穿的电流从漏极112流向穿通电极115。由此，即使在导通状态下，也能够防止雪崩击穿。
通过基于器件仿真的虚拟实验验证了图4的氮化物半导体HFET中的、与P型载流子供给区域102的薄层空穴浓度相对应的、在300K条件下的BV值。图8中示出了仿真结果。当薄层空穴浓度小于等于1.7×1013cm-2时，击穿由穿通引起，当薄层空穴浓度大于等于1.7×1013cm-2时，引起了雪崩击穿。因此，在本发明中，由氮化物半导体构成的半导体装置中的薄层空穴浓度小于等于1.7×1013cm-2。在此，薄层空穴浓度(单位为cm-2)设为，在位于漏极112下侧的P型势垒区域102中，在相对于基板表面垂直的方向上对空穴浓度(单位为cm-3)进行积分而得到的值。此外，空穴浓度能够通过电容-电压测定(CV测定)、霍尔(Hall)效应测定来进行测定。另外，通过基于透过型电子显微镜的观察、基于能量分散型X射线光谱法的分析、基于X射线衍射的测定、以及次级离子质谱分析等的各种评价法，确定半导体装置的结构，并根据该结果进行器件仿真，由此能够测算空穴浓度。
在装置内部，如果击穿电流局部集中，装置会从集中部位被破坏。因此，为了使尽可能多的击穿电流流动而不破坏装置，优选为击穿电流在装置整体中均匀地流动。
下面，对基于本发明的、在半导体装置内部获得均匀的击穿电流的原理进行说明。在装置内部，存在着由结构的差异引起的Vpt的差异。穿通击穿在装置内部从Vpt最小的部位开始产生。但是，在基于本发明的宽带隙半导体装置的穿通击穿中，根据以下说明的效果，在击穿产生的位置抑制了击穿电流，因而可获得自动使击穿电流均匀分布的效果。
首先，第一个效果可列举出：在该穿通击穿中，没有伴随着如雪崩击穿那样的电子以及空穴的产生。因此，无需进行空穴的排出。由此，相比于雪崩击穿，能够使击穿电流均匀地流动。
另外，第二个效果可列举出：由于温度上升导致迁移率下降，从而抑制了击穿状态。在穿通击穿中，即使处于击穿状态，也能够保持单极动作，因此，与单极装置的导通状态同样地，基于由发热所引起的温度上升而导致载流子迁移率降低，从而抑制击穿电流的集中，具有使击穿电流自动均匀分布的效果。
第三个效果是：在穿通击穿中，通过基于击穿而流动的电子的负电荷来抑制击穿状态。通过图4来进行说明：与P型势垒区域102中的被离子化的受主的负电荷具有相同极性的电子流动，由此，在耗尽层中存在电子，在实际效果上形成了与使P型势垒区域102的受主浓度增加相同的状态，进而抑制击穿电流的集中，具有使击穿电流自动均匀分布的效果。
第四个效果是：电流向击穿的位置流动，由此使该位置的温度上升，进而使受主的激活率提高，从而抑制击穿电流。通过图4来进行说明：P型势垒区域102中的空穴的激活率上升，在实际效果上形成了与使P型势垒区域102的受主浓度增加相同的状态，进而使击穿的位置的Vpt增加。由此，抑制击穿电流的集中，具有使击穿电流自动均匀分布的效果。
通过以上四个协同效果，在基于本发明的宽带隙半导体装置中，与以往会发生雪崩击穿的装置相比，在装置整体中可获得均匀的击穿。
另外，本发明中的击穿电流从漏极112朝基板方向(c轴方向)沿着击穿电流的路径120流动。由此，可以得到以下两个优点。
作为第一个优点是，由于击穿电流朝着装置的内部方向流动，因而能够防止表面附近的元件损坏。由此，提高装置的可靠性。作为第二个优点是，相比于a轴方向，c轴方向的介电常数更大，因而能够改善穿通击穿电压、雪崩击穿电压、以及特征导通电阻的相互制约的关系，从而能够在较小的芯片面积上兼顾高元件耐受电压和导通电阻。
另外，图4示出的基于本发明的氮化物半导体装置的结构可以根据本发明的宗旨进行变形。下面，列举出具体的变形例。
虽然在图4中没有示出，但在不偏离本发明宗旨的范围内，在基板100上与N型载流子供给区域101之间可以插入各种半导体、绝缘体以及金属。特别是，可以包含用于使氮化物半导体的结晶性提高的初期生长层。具体而言，列举出通常所采用的低温GaN缓冲层、低温AlGaN缓冲层、低温AlN缓冲层、用于横向生长的各种绝缘体等。
另外，虽然在图4中没有示出，但优选用绝缘保护膜覆盖装置的表面。作为绝缘膜，例如列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。
另外，虽然在图4中没有示出，但可以在表面势垒层134与低浓度耐压控制区域104之间插入分隔层(spacer layer)。通过插入分隔层以改善迁移率，由此能够降低导通电阻。分隔层是氮化物半导体，其带隙能量大于表面势垒层134。优选设为厚度小于等于3nm的AlN层。
另外，虽然在图4中没有示出，但可以在表面势垒层134与低浓度耐压控制区域104之间插入用于促进俘获载流子的阱层。由此，能够降低截止状态下的漏电流。阱层是氮化物半导体，其带隙能量小于低浓度耐压控制区域104。优选为厚度小于等于500nm的InGaN层。更优选为厚度小于等于50nm的InGaN层。
另外，可以是图9示出的变形例。在P型势垒区域102与N型载流子供给区域101之间添加低浓度耐压控制区域104b。通过添加低浓度控制区域104b来提高反向电压(负的Vds)的耐受电压。低浓度耐压控制区域104b由低浓度P型、低浓度N型以及半绝缘的氮化物半导体构成。优选为AlGaN、InGaN或者GaN。但是，也可以是由组成不同的两层以上的氮化物半导体层构成的多层膜。为了降低载流子浓度，优选以无掺杂的方式制作。但是，也可以以低浓度的方式添加Si施主或Mg受主。另外，为了形成高电阻，也可以添加O或C等形成深能级的杂质。载流子浓度优选为小于等于1×1016cm-3，更优选为小于等于5×1015cm-3。关于低浓度耐压控制区域104b的膜厚，优选为比低浓度耐压控制区域104b薄，优选为小于等于低浓度耐压控制区域104a的膜厚的1/2，更优选为小于等于低浓度耐压控制区域104a的膜厚的1/5。
另外，可以是图10示出的变形例。在N型载流子供给区域101与N型传导区域103之间，可以插入两个以上的P型势垒区域102(图10中为102a、102b)和低浓度耐压控制区域104(图10中为104a、104b)。由此，能够抑制相对于温度变动的击穿电压的变动。
另外，可以是图11示出的变形例。可以在多个P型势垒区域102(102a、102b)之间插入N型中间层125。在这种情况下，各P型势垒区域的薄层空穴浓度设为小于等于1.7×1013cm-2。由此，能够提高Vpt。
另外，可以是图12示出的变形例。由此，半导体装置的制造工序中的成品率将提高，从而降低制造成本。
另外，可以是图13示出的变形例。穿通电极115可以与P型势垒区域102相接触。由此降低了制造成本。
另外，可以是图14示出的变形例。采用N型氮化物半导体基板139作为基板，由此能够从装置的背面形成穿通电极115。N型氮化物半导体基板139优选为GaN或者AlN。由此，能够使体积较大的基板吸收产生浪涌电压的能量，从而提高击穿耐量。另外，作为图14的变形例，可以将N型氮化物半导体基板139替换为氮化物半导体以外的N型半导体基板。具体而言，可以采用N型Si基板以及N型SiC基板。但是，采用氮化物半导体以外的基板，在N型载流子供给区域101与N型半导体基板的界面，导带上会产生能带偏移，因此，为了使足够的击穿电流流动，优选为N型半导体基板为高浓度的N型。具体而言，优选采用电子浓度大于等于5×1018cm-3的N型Si基板、或者电子浓度大于等于1×1018cm-3的N型SiC基板。
另外，可以是图15示出的变形例。可以相对于多个单元形成一个穿通电极115，而不是相对于所有的单元分别形成穿通电极115。由此，可以缩小装置面积，削减制造成本。此外，符号110a、110b表示源极，符号111a、111b表示栅极，符号124a、124b表示栅绝缘膜。
另外，如图16所示，穿通电极115与源极110可以一体化地形成。由此，能够在装置整体中产生均匀的击穿。另外，能够缩小装置面积。
另外，如图17所示，也可以形成穿通电极绝缘膜152。由此，穿通电极115被与P型势垒区域102以及低浓度耐压控制区域104电绝缘，能够在击穿电压以下降低流向漏极112的漏电流。
另外，如图18所示，可以不使穿通电极115与源极110短路，而通过穿通控制电源150电连接。由此，能够通过穿通控制电源150控制穿通电压。
另外，如图19所示，可以不使穿通电极115与源极100短路，而通过电阻器154电连接。由此，由于能够在装置整体中使击穿电流均匀地流动，因此，能够提高击穿耐量。作为电阻器154，有金属体、利用了半导体的漂移电阻的电阻器、以及利用了金属和半导体的接触电阻的电阻器，可以与半导体元件形成在单芯片(one chip)上。另外，电阻器154可以设置在半导体装置的外部。
另外，如图20所示，可以不使穿通电极115与源极110短路，而通过二极管156电连接。由此，在反向电压(负的Vds)的情况下，二极管156形成反向偏压状态，能够提高反向电压情况下的雪崩击穿电压，防止元件的损坏。作为二极管156，如将在<第五实施方式>中详细说明的那样，可以与制作在同一基板上的二极管形成在单芯片上。另外，二极管156也可以设置在半导体装置的外部。
另外，如图21所示，可以设置与P型势垒层102欧姆接触的穿通辅助电极116。由此，能够降低开关时装置的导通电阻。此时，在该穿通击穿状态下，电流从漏极112向穿通电极115流动，电流几乎不在漏极112与穿通辅助电极116之间流动。具体而言，漏极112与穿通辅助电极116之间流动的电流小于等于从漏极112流向穿通电极115的电流的1/1000，更优选为小于等于1/10000。由此，即使设置了穿通辅助电极116，也可以保持击穿状态下的单极动作，并获得均匀的击穿电流分布。如图21所示，优选为使穿通辅助电极116与穿通电极115电短路。
另外，如图22所示，可以将穿通辅助电极116与穿通电极115一体地形成，由此使二者互相短路。由此，缩小装置面积并降低制造成本。
另外，如图23所示，可以使穿通辅助电极116与栅极111电短路。由此，能够降低截止状态下的漏电流。另外，虽然在图23中没有示出，但通过经由电阻器连接穿通辅助电极116与栅极111，能够提高击穿电流在装置内部中的均匀性。
另外，可以是图24示出的变形例。穿通电极115可以经由N型接触区域108间接地与N型载流子供给区域101相连接。另外，穿通辅助电极116可以经由P型接触区域109间接地与P型势垒区域102相连接。另外，源极110可以经由N型接触区域105间接地与N型传导区域103相连接。另外，漏极112可以经由N型接触区域107间接地与N型传导区域103相连接。由此，能够降低接触电阻，高速地进行开关动作。
另外，如图25所示，穿通电极115、穿通辅助电极116以及源极110可以一体化地形成。由此，能够缩小装置面积并抑制制造成本。
另外，可以是图26示出的变形例。通过与低浓度耐压控制区域104不同的组成的极化层138，使低浓度耐压控制区域104与极化层138的异质结界面产生负的极化，并通过由此诱发的二维空穴气132来形成P型势垒区域102。由此，能够形成不可能仅仅通过掺入Mg来形成的、具有高浓度的空穴的P型势垒区域102。通过极化产生的空穴浓度与温度无关。由此，通过利用极化，能够大幅减少相对于温度变动的、穿通击穿电压的变动。另外，通过在低浓度耐压控制区域104与极化层138的异质结界面附近进一步掺入Mg，能够进一步提高空穴浓度。与仅仅使用掺入Mg来形成P型势垒区域102的情况相比，由于Mg掺杂浓度被降低，因此，能够大幅减少相对于温度变动的、穿通击穿电压的变动。此时，Mg浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。该变形例中的击穿电流的路径120的特征在于，流经具有负的极化电荷的异质结界面。
此处，二维空穴气是指，由异质结界面中的负的极化电荷诱发的、二维分布在异质结界面处的空穴。
图27示出了在位于图26中的漏极112下侧的半导体区域中、垂直于基板表面的方向上的能带结构的轮廓的概略图。极化层138优选采用带隙能量大于低浓度耐压控制区域104的氮化物半导体。由此，能够产生高浓度的二维空穴气132。具体而言，极化层138优选由带隙能量大于低浓度耐压控制区域104的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。
图28示出了图26中的能带结构的变形例的概略图。通过在极化层138与低浓度耐压控制区域104之间使组成连续地变化，能够降低极化层138与耐压控制区域104的异质结中的能带不连续。由此，能够在装置整体中使穿通击穿电流均匀地流动，因而能够提高击穿耐量。
另外，可以是图29示出的变形例。通过与极化层138不同的组成的低浓度区域140，使极化层138与低浓度区域140的异质结界面产生正的极化，通过极化所诱发的二维电子气131来形成N型载流子供给区域101。由此，能够形成不可能仅仅通过掺入Si来形成的、具有高浓度的电子的N型载流子供给区域101。另外，通过在极化层138与低浓度区域140的异质结界面附近进一步掺入Si，能够进一步提高电子浓度。由此，Si掺杂浓度被降低，因而能够大幅减少与温度变动相对应的、穿通击穿电压的变动。此时，Si浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。另外，通过极化所产生的电子的迁移率高。因此，通过利用极化，相对于浪涌电压能够立刻使击穿电流流动，因此，能够增大装置的击穿耐量。另外，极化层138优选由InAlGaN、AlGaN或者InAlN形成。特别是，在采用InAlN的情况下，In组成优选为小于等于40％，更优选为In组成在13～25％的范围内。
图30示出了在位于图29中的漏极112下侧的半导体区域中、垂直于基板表面的方向上的能带结构的轮廓的概略图。低浓度区域140优选采用带隙能量小于极化层138的氮化物半导体。由此，能够产生高浓度的二维电子气131。具体而言，低浓度区域140优选由相对于极化层138带隙能量较小的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。
图31示出了图29中的能带结构的变形例的概略图。通过在极化层138与低浓度区域104之间使组成连续地变化，能够降低极化层138与低浓度区域104的异质结中的能带不连续。由此，能够在装置整体中使穿通击穿电流均匀地流动，因而能够提高击穿耐量。
另外，可以是图32示出的变形例。在低浓度区域140的下侧设置N型基底层126，相对于该N型基底层126形成穿通电极115。由此，能够降低装置的制作成本。图33示出了在位于图32中的漏极112下侧的半导体区域中、垂直于基板表面的方向上的能带结构的轮廓的概略图。
另外，如图34所示，通过在栅极111与表面势垒层134之间设置P型栅区域123，能够在常关型的HFET中防止雪崩击穿，并能够提高击穿耐量。此外，符号133a、133b表示二维电子气。
另外，如图35所示，通过设置成沟槽栅结构，能够在常关型的HFET中防止雪崩击穿，并能够提高击穿耐量。
另外，如图36所示，将基于本发明的常关型的、具有穿通击穿功能的晶体管153与常关型的Si-MISFET151共源共栅连接，能够等价地实现常关型的晶体管。在击穿状态下，Si-MISFET151产生雪崩击穿。具有穿通击穿功能的晶体管153的部分发生穿通击穿动作，而不发生雪崩击穿。具有穿通击穿功能的晶体管153的元件耐受电压大于常关型的Si-MISFET151。具体而言，具有穿通击穿功能的晶体管153的元件耐受电压是Si-MISFET151的3倍以上，更优选为6倍以上。由此，在击穿时产生雪崩击穿的Si-MISFET151中消耗的能量变小。在击穿时消耗的能量大的、具有穿通击穿功能的晶体管153中，穿通击穿的击穿耐量大，因此，作为图36的装置整体能够具备较大的击穿耐量。另外，Si-MISFET的栅绝缘膜的可靠性远高于宽带隙半导体的栅构造的可靠性，通过设置成图36的结构，作为装置整体可获得高可靠性。
另外，在图36中，虽然穿通电极115与源极110以及Si-MISFET151的漏极电短路，但是也可以变形成以下形式：将穿通电极115与源极110以及Si-MISFET151的漏极电隔离，并与Si-MISFET151的源极电短路。基于该变形，击穿状态下的电压的稳定性得以提高。另外，图36中的Si-MISFET151也可以替换成由Si构成的各种场效应型晶体管以及NPN双极晶体管等。
共源共栅连接是指以如下方式连接的电路：将第一晶体管的漏极与第二晶体管的源极短路，并且将第二晶体管的栅极与第一晶体管的源极电连接。第二晶体管的栅极与第一晶体管的源极之间的电连接优选为短路。但是，也可以经由电阻器、电压源、电感以及电容器相连接，由此能够稳定地控制击穿时施加到第一晶体管上的电压，因此，能够提高装置的可靠性。
另外，虽然在第一实施方式中示出了N沟道型的HFET，但是，通过将N型与P型、施主与受主、正的极化与负的极化、以及电子与空穴进行调换，也能够在P沟道型的HFET中使用本发明。
另外，虽然在第一实施方式中对由氮化物半导体构成的HFET进行了说明，但是，即使在由SiC、氧化物半导体以及金刚石等其他的宽带隙半导体构成的HFET中，也能够使用本发明。
但是，击穿电流的流动路径优选由一种宽带隙半导体制作。如果使用两种以上的宽带隙半导体，则在其接合界面会阻碍电子和空穴的流动，难以在装置整体中产生均匀的穿通击穿。具体而言，在图4中相当于击穿电流的路径120的表面势垒层134、低浓度耐压控制区域104、P型势垒区域102以及N型载流子供给区域101优选由同一种类的宽带隙半导体形成。
不过，将作为构成宽带隙半导体的晶体的主要成分的、周期表第二周期元素为同一元素的宽带隙半导体称作同一种类的宽带隙半导体。
进一步，为了产生均匀的穿通击穿，在击穿电流的路径120中，优选使异质结界面处的能带偏移较小。具体而言，在如图4所示的N沟道型装置中，导带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。在P沟道型装置的情况下，价电子带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。
另外，可以组合使用基于上述第一实施方式的氮化物半导体装置的变形例。而且，根据本发明的宗旨，可以做出适当变形。
实施例2
<第二实施方式>
对第二实施方式、即由SiC构成的MISFET进行说明。图37中示出了基于本发明的由SiC构成的MISFET的结构图。除了基板200以外，形成MISFET的半导体材料为SiC。SiC的多型体优选为3C、6H以及4H。关于基板200，也能够采用SiC以外的材料。
另外，特别是作为多型体优选六方晶系的6H以及4H，进一步地，层构造优选为在六方晶的晶体结构中的c轴方向上层叠。c轴方向是指[0001]或者[000-1]方向。相比于a轴方向，c轴方向的介电常数更大，因而能够改善穿通击穿电压、雪崩击穿电压、以及特征导通电阻的相互制约的关系，从而能够在较小的芯片面积上兼顾高元件耐受电压和导通电阻。
关于基板200的材料，优选为可进行高质量的SiC的晶体生长的材料。特别是，优选与形成在其上的生长层相同的多型体、并且使用c面的SiC基板。其他列举出Si基板、SOI(Silicon-on-Insulator)基板、SOS(Silicon-on-Sapphire)基板、蓝宝石基板、SiC基板、金刚石基板以及氮化物半导体基板。如果是六方晶系，则基板的面取向优选为(0001)面或者(000-1)面，如果是立方晶系，则基板的面取向优选为(111)面。由此，能够在c轴方向上层叠图37的层构造。
在基板200上形成N型载流子供给区域201。N型载流子供给区域201由具有N型导电性的SiC构成。为了形成N型，优选为掺入施主杂质，更优选为掺入N(氮)。N的掺杂浓度优选为大于等于5×1016cm-3，更优选为大于等于3×1017cm-3。但是，由于SiC根据生长条件也可以在无掺杂的情况下得到N型，因而也能够以无掺杂的方式制作N型载流子供给区域201。
在N型载流子供给区域201上形成P型势垒区域202。为了形成P型，优选为掺入受主杂质，更优选为掺入Al。Al的掺杂浓度优选为大于等于1×1016cm-3，更优选为大于等于3×1016cm-3。通过提高Al浓度，在室温附近条件下的空穴的激活率会降低。由此，在装置内部中击穿所发生的位置，由于发热而使空穴的激活率上升，自动抑制穿通击穿。由此，能够在装置整体中产生均匀的击穿。但是，如果Al浓度过高，则激活率会下降，由此，因温度变动而引起的穿通击穿电压的变动将变得过大。最坏的情况是，随着温度的上升，穿通击穿电压增大，并达到雪崩击穿电压。因此，Al浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。
在P型势垒区域202上形成低浓度耐压控制区域204。低浓度耐压控制区域204由低浓度P型、低浓度N型以及半绝缘的SiC构成。为了降低载流子浓度，优选以无掺杂的方式进行制作。但是，也可以以低浓度的方式添加N施主或者Al受主。另外，为了形成高电阻，也可以添加O或C等形成深能级的杂质。载流子浓度优选为小于等于1×1016cm-3，更优选为小于等于5×1015cm-3。膜厚是决定耐受电压的重要参数，需要根据耐受电压进行设计，当耐受电压大于等于200V时，膜厚大于等于0.7μm。当耐受电压大于等于600V时，膜厚大于等于2.1μm。
在低浓度耐压控制区域204上形成N型传导区域203。在装置的导通状态下，作为载流子的电子通过N型传导区域203，从源极210流向漏极212。在300K条件下的N型传导区域203的薄层电子浓度优选为大于等于3×1012cm-2，更优选为大于等于6×1012cm-2。另外，N型传导区域203的薄层电子浓度优选为多于P型势垒区域202的薄层空穴浓度。由此，能够稳定地产生穿通击穿。在此，薄层电子浓度设为，在相对于基板表面垂直的方向上对N型传导区域203的电子浓度进行积分而得到的值。
为了降低源极210的接触电阻，形成N型接触区域205以及P型接触区域206。另外，为了降低漏极212的接触电阻，形成N型接触区域207。
穿通电极215相对于N型载流子供给区域201形成涉及电子交换的欧姆接触。
漏极212相对于N型传导区域203形成涉及电子交换的欧姆接触。
源极210相对于N型传导区域203形成涉及电子交换的欧姆接触。
如图37所示，穿通电极215与源极210形成电短路。
栅极211形成在栅绝缘膜224之上。由此，形成MIS(Metal-Insulator-Semiconductor：金属-绝缘层-半导体)结构的栅极。作为栅极211的材料，能够采用各种材料，例如可列举出Ni系合金以及Pt系合金。栅绝缘膜224的材料没有特别的限定，例如可列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。AlN和金刚石是半导体，同时还可用作绝缘膜。
源极210与栅极211的横向距离小于等于5μm，优选为小于等于2μm。栅极211与漏极212的横向距离优选为大于低浓度耐压控制层204的膜厚，更优选为大于等于低浓度耐压控制层204的膜厚的1.2倍。
另外，对于P型势垒区域202，没有欧姆接触以及间接欧姆连接的电极。因此，P型势垒区域202通过N型传导区域203以及N型载流子供给区域201而从所有的电极上被PN结隔离，处于电浮置状态。由此，能够大幅降低装置的制作成本。
零偏压时(Vds＝0V)的N型传导区域203与P型势垒区域202之间的耗尽层宽度优选为大于P型势垒区域202与N型载流子供给区域201之间的耗尽层宽度，具体为大于等于2倍，更优选为大于等于5倍。
导通状态以及截止状态下的SiC-MISFET的动作与<第一实施方式>中的氮化物半导体HFET相同，其I-V特性相当于图6。
通过基于器件仿真的虚拟实验验证了图37的SiC-MISFET中的、与P型载流子供给区域202的薄层空穴浓度相对应的、在300K条件下的BV值。图38中示出了仿真结果。当薄层空穴浓度小于等于1.3×1013cm-2时，击穿由穿通引起，当薄层空穴浓度大于等于1.3×1013cm-2时，引起了雪崩击穿。因此，在本发明中，由SiC构成的半导体装置中的薄层空穴浓度小于等于1.3×1013cm-2。在此，薄层空穴浓度(单位为cm-2)设为，在位于漏极212下侧的P型势垒区域202中、在相对于基板表面垂直的方向上对空穴浓度(单位为cm-3)进行积分而得到的值。
另外，也可以将通过不同的多型体的SiC异质结界面中的负的极化而形成的二维空穴气作为P型势垒区域202使用。具体而言，列举出3C-SiC/6H-SiC异质结以及3C-SiC/4H-SiC异质结中的极化。通过利用极化，能够抑制相对于温度变化的、穿通击穿电压的变动。
另外，图37示出的基于本发明的SiC-MISFET的结构可以根据本发明的宗旨进行变形。下面，列举出具体的变形例。
虽然在图37中没有示出，但在不偏离本发明宗旨的范围内，在基板200上与N型载流子供给区域201之间可以插入各种半导体、绝缘体以及金属。例如可以插入由与基板200或者N型载流子供给区域201相同的多型体的SiC构成的层构造。
另外，虽然在图37中没有示出，但优选用绝缘保护膜覆盖装置的表面。作为绝缘膜，例如列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。
另外，如图39所示，可以将P型接触区域206与P型势垒区域202相连。由此，能够使源极210具备穿通辅助电极216的功能。由此，能够降低开关时的导通电阻。
另外，即使在SiC-MISFET中，也能够进行与<第一实施方式>中的变形例相同宗旨的变形。另外，虽然在第二实施方式中示出了N沟道型的MISFET，但是，通过将N型与P型、施主与受主、正的极化与负的极化、以及电子与空穴进行调换，也能够在P沟道型的MISFET中使用本发明。
另外，虽然在第二实施方式中对SiC-MISFET进行了说明，但是，即使在由氮化物半导体、氧化物半导体以及金刚石等其他的宽带隙半导体构成的MISFET中，也能够使用本发明。
但是，击穿电流的流动路径优选由一种宽带隙半导体制作。如果使用两种以上的宽带隙半导体，则在其接合界面会阻碍电子和空穴的流动，难以在装置整体中产生均匀的穿通击穿。具体而言，在图37中相当于击穿电流的路径220的N型接触区域207、N型传导区域203、低浓度耐压控制区域204、P型势垒区域202以及N型载流子供给区域201优选由同一种类的宽带隙半导体形成。
进一步，为了产生均匀的穿通击穿，在击穿电流的路径220中包含有异质结界面的情况下，优选使该异质结界面处的能带偏移较小。具体而言，在N沟道型装置中，导带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。在P沟道型装置的情况下，价电子带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。
实施例3
<第三实施方式>
对第三实施方式、即由SiC构成的JFET进行说明。图40中示出了基于本发明的由SiC构成的MISFET的结构图。除了基板300以外，形成MISFET的半导体材料为SiC。SiC的多型体优选为3C、6H以及4H。关于基板300，也能够采用SiC以外的材料。
另外，特别是作为多型体优选为六方晶系的6H以及4H，进一步地，层构造优选为在六方晶的晶体结构中的c轴方向上层叠。c轴方向是指[0001]或者[000-1]方向。相比于a轴方向，c轴方向的介电常数更大，因而能够改善穿通击穿电压、雪崩击穿电压、以及特征导通电阻的相互制约的关系，能够在较小的芯片面积上兼顾高元件耐受电压和导通电阻。
关于基板300的材料，优选为可进行高质量的SiC的晶体生长的材料。特别是，优选与形成在其上的生长层相同的多型体、并且使用c面的SiC基板。其他列举出Si基板、SOI(Silicon-on-Insulator)基板、SOS(Silicon-on-Sapphire)基板、蓝宝石基板、SiC基板、金刚石基板以及氮化物半导体基板。如果是六方晶系，则基板的面取向优选为(0001)面或者(000-1)面，如果是立方晶系，则基板的面取向优选为(111)面。由此，能够在c轴方向上层叠图40的层构造。
在基板300上形成N型载流子供给区域301。N型载流子供给区域301由具有N型导电性的SiC构成。为了形成N型，优选为掺入施主杂质，更优选为掺入N(氮)。N的掺杂浓度优选为大于等于5×1016cm-3，更优选为大于等于3×1017cm-3。但是，由于SiC根据生长条件也可以在无掺杂的情况下得到N型，因而也能够以无掺杂的方式制作N型载流子供给区域301。
在N型载流子供给区域301上形成P型势垒区域302。为了形成P型，优选为掺入受主杂质，更优选为掺入Al。Al的掺杂浓度优选为大于等于1×1016cm-3，更优选为大于等于3×1016cm-3。通过提高Al浓度，在室温附近条件下的空穴的激活率会降低。由此，在装置内部中击穿所发生的位置，由于发热而使空穴的激活率上升，自动抑制穿通击穿。由此，能够在装置整体中产生均匀的击穿。但是，如果Al浓度过高，则激活率会下降，由此，因温度变动而引起的穿通击穿电压的变动将变得过大。最坏的情况是，随着温度的上升，穿通击穿电压增大，并达到雪崩击穿电压。因此，Al浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。
在P型势垒区域302上形成低浓度耐压控制区域304。低浓度耐压控制区域304由低浓度P型、低浓度N型以及半绝缘的SiC构成。为了降低载流子浓度，优选以无掺杂的方式进行制作。但是，也可以以低浓度的方式添加N施主或者Al受主。另外，为了形成高电阻，也可以添加O或C等形成深能级的杂质。载流子浓度优选为小于等于1×1016cm-3，更优选为小于等于5×1015cm-3。膜厚是决定耐受电压的重要参数，需要根据耐受电压进行设计，当耐受电压大于等于200V时，膜厚大于等于0.7μm。当耐受电压大于等于600V时，膜厚大于等于2.1μm。
在低浓度耐压控制区域304上形成N型传导区域303。在装置的导通状态下，作为载流子的电子通过N型传导区域303，从源极310流向漏极312。在300K条件下的N型传导区域303的薄层电子浓度优选为大于等于3×1012cm-2，更优选为大于等于6×1012cm-2。另外，N型传导区域303的薄层电子浓度优选为多于P型势垒区域302的薄层空穴浓度。由此，能够稳定地产生穿通击穿。在此，薄层电子浓度设为，在相对于基板表面垂直的方向上对N型传导区域303的电子浓度进行积分而得到的值。
为了降低源极310的接触电阻，形成N型接触区域305。另外，为了降低漏极312的接触电阻，形成N型接触区域307。
穿通电极315相对于N型载流子供给区域301形成涉及电子交换的欧姆接触。
漏极312相对于N型传导区域303形成涉及电子交换的欧姆接触。
源极310相对于N型传导区域303形成涉及电子交换的欧姆接触。
如图40所示，穿通电极315与源极310形成电短路。
栅极311形成在P型栅区域323之上。由此，形成PN结构造的栅。作为P型栅区域323的材料，优选使用与N型传导区域303相同的多型体的SiC。
源极310与栅极311的横向距离小于等于5μm，优选为小于等于2μm。栅极311与漏极312的横向距离优选为大于低浓度耐压控制层304的膜厚，更优选为大于等于低浓度耐压控制层304的膜厚的1.2倍。
另外，对于P型势垒区域302，没有欧姆接触以及间接欧姆连接的电极。因此，P型势垒区域302通过N型传导区域303以及N型载流子供给区域301而从所有的电极上被PN结隔离，处于电浮置状态。由此，能够大幅降低装置的制作成本。
零偏压时(Vds＝0V)的N型传导区域303与P型势垒区域302之间的耗尽层宽度优选为大于P型势垒区域302与N型载流子供给区域301之间的耗尽层宽度，具体为大于等于2倍，更优选为大于等于5倍。
导通状态以及截止状态下的SiC-JFET的动作与<第一实施方式>中的氮化物半导体HFET相同，其I-V特性相当于图6。
另外，通过基于器件仿真的虚拟实验验证了在300K条件下的BV值。其结果是，当薄层空穴浓度小于等于1.3×1013cm-2时，击穿由穿通引起，当薄层空穴浓度大于等于1.3×1013cm-2时，引起了雪崩击穿。因此，在本发明中，由SiC构成的半导体装置中的薄层空穴浓度小于等于1.3×1013cm-2。在此，薄层空穴浓度(单位为cm-2)设为，在位于漏极312下侧的P型势垒区域302中、在相对于基板表面垂直的方向上对空穴浓度(单位为cm-3)进行积分而得到的值。
另外，也可以将通过不同的多型体的SiC异质结界面中的负的极化而形成的二维空穴气作为P型势垒区域302使用。具体而言，列举出3C-SiC/6H-SiC异质结以及3C-SiC/4H-SiC异质结中的极化。通过利用极化，能够抑制相对于温度变化的、穿通击穿电压的变动。
另外，图40示出的基于本发明的SiC-JFET的结构可以根据本发明的宗旨进行变形。下面，列举出具体的变形例。
虽然在图40中没有示出，但在不偏离本发明宗旨的范围内，在基板300上与N型载流子供给区域301之间可以插入各种半导体、绝缘体以及金属。例如可以插入由与基板300或者N型载流子供给区域301相同的多型体的SiC构成的层构造。
另外，虽然在图40中没有示出，但优选用绝缘保护膜覆盖装置的表面。作为绝缘膜，例如列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。
另外，即使在SiC-JFET中，也能够进行与<第一实施方式>以及<第二实施方式>中的变形例相同宗旨的变形。另外，虽然在第三实施方式中示出了N沟道型的JFET，但是，通过将N型与P型、施主与受主、正的极化与负的极化、以及电子与空穴进行调换，也能够在P沟道型的JFET中使用本发明。
另外，虽然在第三实施方式中对SiC-JFET进行了说明，但是，即使在由氮化物半导体、氧化物半导体以及金刚石等其他的宽带隙半导体构成的JFET中，也能够使用本发明。
但是，击穿电流的流动路径优选由一种宽带隙半导体制作。如果使用两种以上的宽带隙半导体，则在其接合界面会阻碍电子和空穴的流动，难以在装置整体中产生均匀的穿通击穿。具体而言，在图40中相当于击穿电流的路径320的N型接触区域307、N型传导区域303、低浓度耐压控制区域304、P型势垒区域302以及N型载流子供给区域301优选由同一种类的宽带隙半导体形成。
进一步，为了产生均匀的穿通击穿，在击穿电流的路径320中包含有异质结界面的情况下，优选使该异质结界面处的能带偏移较小。具体而言，在N沟道型装置中，导带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。在P沟道型装置的情况下，价电子带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。
实施例4
<第四实施方式>
对第四实施方式、即由氮化物半导体构成的SBD进行说明。图41中示出了基于本发明的氮化物半导体SBD的结构图。将<第一实施方式>中的源极110替换成相对于N型传导区域403具有肖特基特性的阳极413，并且将<第一实施方式>中的漏极112替换成相对于N型传导区域403具有欧姆特性的阴极414，并且将<第一实施方式>中的导通状态替换成二极管中的正向偏压状态、即相对于阴极414的电位的阳极413的电位(以下称为Vac)为正值且电流从阳极413流向阴极414的状态，并且将<第一实施方式>中的截止状态替换成二极管中的反向偏压状态、即Vac为负值且在阳极413与阴极414之间电流不流动的状态，由此能够将本发明应用于二极管。
具体而言，除了基板400以外，用于形成SBD的半导体材料的化学式为由下式(4)表示的氮化物半导体。
(化学式4)
BxAlyInzGa1-x-y-zN    (4)
式中x、y以及z设为满足0≦x≦1、0≦y≦1、0≦z≦1、x+y+z≦1的数值。关于基板400，也能够采用氮化物半导体以外的材料。
另外，基于本发明的层构造优选为在六方晶的晶体结构中的c轴方向上层叠。c轴方向是指[0001]或者[000-1]方向。
关于基板400的材料，优选为可进行高质量的氮化物半导体的晶体生长的材料。例如，列举出Si基板、SOI(Silicon-on-Insulator)基板、SOS(Silicon-on-Sapphire)基板、蓝宝石基板、SiC基板、金刚石基板以及氮化物半导体基板。如果是六方晶系，则基板的面取向优选为(0001)面或者(000-1)面，如果是立方晶系，则基板的面取向优选为(111)面。由此，能够在c轴方向上层叠图41的层构造。
在基板400上形成N型载流子供给区域401。N型载流子供给区域401由具有N型导电性的氮化物半导体构成。N型载流子供给区域401优选为由N型的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。为了形成N型，优选为掺入施主杂质，更优选为掺入Si。Si的掺杂浓度优选为大于等于5×1016cm-3，更优选为大于等于3×1017cm-3。但是，由于氮化物半导体根据生长条件也可以在无掺杂的情况下得到N型，因而也能够以无掺杂的方式制作N型载流子供给区域401。N型载流子供给区域401的膜厚优选为大于等于10nm，更优选为大于等于100nm。
在N型载流子供给区域401上形成P型势垒区域402。P型势垒区域402由具有P型导电性的氮化物半导体构成。P型势垒区域402优选为由P型的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，也可以是由组成不同的两种以上的氮化物半导体层构成的多层膜。
为了形成P型，优选为掺入受主杂质，更优选为掺入Mg。Mg的掺杂浓度优选为大于等于1×1016cm-3，更优选为大于等于3×1016cm-3。通过提高Mg浓度，在室温附近条件下的空穴的激活率会降低。由此，在装置内部中击穿所发生的位置，由于发热而使空穴的激活率上升，自动抑制穿通击穿。由此，能够在装置整体中产生均匀的击穿。但是，如果Mg浓度过高，则激活率会下降，由此，因温度变动而引起的穿通击穿电压的变动将变得过大。最坏的情况是，随着温度的上升，穿通击穿电压增大，并达到雪崩击穿电压。因此，Mg浓度优选为小于等于2×1019cm-3，更优选为小于等于5×1018cm-3。另外，通过在N型载流子供给区域401中使用In组成为2％～30％的InGaN，能够抑制温度的变动。
在P型势垒区域402上形成低浓度耐压控制区域404。低浓度耐压控制区域404由低浓度P型、低浓度N型以及半绝缘的氮化物半导体构成。低浓度耐压控制区域404优选为由载流子浓度低的InAlGaN、AlGaN、GaN、InAlN或者InGaN形成。但是，可以是由组成不同的两层以上的氮化物半导体层构成的多层膜。为了降低载流子浓度，优选以无掺杂的方式进行制作。但是，也可以以低浓度的方式添加Si施主或者Mg受主。另外，为了形成高电阻，也可以添加O或C等形成深能级的杂质。载流子浓度优选为小于等于1×1016cm-3，更优选为小于等于5×1015cm-3。膜厚是决定耐受电压的重要参数，需要根据耐受电压进行设计，当耐受电压大于等于200V时，膜厚大于等于0.5μm。当耐受电压大于等于600V时，膜厚大于等于1.5μm。
在低浓度耐压控制区域404上形成表面势垒层434。通过在低浓度耐压控制区域404与表面势垒层434的异质结界面诱发正的极化电荷，从而形成有二维电子气433。通过带隙大于低浓度耐压控制区域404的氮化物半导体层形成表面势垒层434，由此得到高密度的二维电子气433。表面势垒层434的膜厚优选为2nm～70nm的范围。
在装置的导通状态下，作为载流子的电子通过二维电子气433，从阴极414流向阳极413。因此，二维电子气433发挥N型传导区域403的作用。另外，可以在表面势垒层434的全部或一部分掺入Si，由此使二维电子气433的载流子密度增大，能够降低装置的导通电阻。此时的Si的掺杂浓度优选为小于等于5×1019cm-3，更优选为小于等于1×1019cm-3。但是，通过异质界面中的正的极化，也能够以无掺杂的方式形成二维电子气433，因此，表面势垒层434可以以无掺杂的方式制作。另外，也可以通过由组成不同的两层以上的氮化物半导体层构成的多层膜来形成表面势垒层434。具体而言，可以通过InGaN/InAlGaN的双层构造来形成表面势垒层434，另外，也可以通过GaN/AlGaN的双层构造来形成表面势垒层434。
在此，二维电子气是指，由异质结界面中的正的极化电荷诱发的、二维分布在异质结界面附近的电子。
在300K条件下的N型传导区域403的薄层电子浓度优选为大于等于5×1012cm-2，更优选为大于等于1×1013cm-2。另外，N型传导区域403的薄层电子浓度优选为多于P型势垒区域402的薄层空穴浓度。由此，能够稳定地产生穿通击穿。在此，薄层电子浓度设为，在相对于基板表面垂直的方向上对N型传导区域403的电子浓度进行积分而得到的值。
穿通电极415相对于N型载流子供给区域401形成涉及电子交换的欧姆接触。作为穿通电极415的材料，列举Ti系合金。
阴极414相对于N型传导区域403形成涉及电子交换的欧姆接触。作为阴极414的材料，列举Ti系合金。
阳极413相对于N型传导区域403形成涉及电子交换的肖特基接触。作为阳极413的材料，列举Ni系合金和Pt系合金。
如图41所示，穿通电极415与阳极413形成电短路。
阳极413与阴极414的横向距离优选为大于低浓度耐压控制层404的膜厚，更优选为大于等于低浓度耐压控制层404的膜厚的1.2倍。
另外，对于P型势垒区域402，没有欧姆接触以及间接欧姆连接的电极。因此，P型势垒区域402通过N型传导区域403以及N型载流子供给区域401而从所有的电极上被PN结隔离，处于电浮置状态。由此能够大幅降低装置的制作成本。
以下，对图41中示出的氮化物半导体SBD的动作进行说明。图42中示出了该氮化物半导体SBD的I-V特性的概略图。在此，将电流从半导体流出到阴极的情况设为正的阴极电流，将电流从阴极流入半导体的情况设为负的阴极电流。在图42的结构中，在Vac＝0V的情况下的能带结构相当于<第一实施方式>中的图5。在Vac为正值、且在与二极管的正向偏压状态相当的导通状态下，电子通过N型传导区域403从阴极414朝着阳极413被运送。由于电子带负电荷，因此，作为导通电流从阳极413流向阴极414。
接着，在Vac为负值、且在与二极管为反向偏压状态相当的截止状态下，如果施加负的Vac，首先如图42所示，有微小的漏电流流动。漏电流的值小于等于导通状态下的导通电流的1/1000，更优选为小于等于1/10000。
如果进一步使Vac向负方向增加，则在P型势垒层402的一部分、特别是位于阴极414垂直下方的部位，会产生空穴的耗尽。当Vac达到穿通击穿电压Vpt时，N型传导区域403与N型载流子供给区域401通过耗尽层相连，形成穿通击穿状态。由此，电子从穿通电极415被注入，经由N型载流子供给区域401，并通过P型势垒区域402的空穴已耗尽的部位，从而到达阴极414。该穿通击穿电流的路径420与带负电荷的电子的流向相反。如图42所示，通过产生穿通，在负方向上Vac大于Vpt的情况下，虽然是截止状态，但仍有阴极电流流动。
在该穿通击穿时位于阴极414下侧的半导体区域的能带结构相当于<第一实施方式>中的图7。
在该穿通击穿状态下，电流从阴极414流向穿通电极415，电流几乎不在阴极414与阳极413之间流动。具体而言，在阴极414与阳极413之间流动的电流分别小于等于从阴极414流向穿通电极415的电流的1/1000，更优选为分别小于等于1/10000。
另外，在基于本发明的半导体装置中，Vpt被设计成低于雪崩击穿电压Vava，不会产生雪崩击穿。由此，能够防止由雪崩击穿导致的破坏。另外，由Vpt决定基于本发明的半导体装置中的装置耐受电压BV。
在此，半导体装置中的BV是指，无法维持截止状态、电流开始流动的电压，在二极管中是指使阴极电流开始流动的Vac。
通过基于器件仿真的虚拟实验验证了图41的氮化物半导体SBD中的、与P型载流子供给区域402的薄层空穴浓度相对应的、在300K条件下的BV值。其结果是，当薄层空穴浓度小于等于1.7×1013cm-2时，击穿由穿通引起，当薄层空穴浓度大于等于1.7×1013cm-2时，引起了雪崩击穿。因此，在本发明中，由氮化物半导体构成的半导体装置中的薄层空穴浓度小于等于1.7×1013cm-2。
在此，薄层空穴浓度(单位为cm-2)设为，在位于漏极412下侧的P型势垒区域402中、在相对于基板表面垂直的方向上对空穴浓度(单位为cm-3)进行积分而得到的值。
另外，图41示出的基于本发明的氮化物半导体装置的结构可以根据本发明的宗旨进行变形。下面，列举出具体的变形例。
虽然在图41中没有示出，但在不偏离本发明宗旨的范围内，在基板400上与N型载流子供给区域401之间可以插入各种半导体、绝缘体以及金属。特别是，可以包含用于使氮化物半导体的结晶性提高的初期生长层。具体而言，列举出通常所采用的低温GaN缓冲层、低温AlGaN缓冲层、低温AlN缓冲层、用于横向生长的各种绝缘体等。
另外，虽然在图41中没有示出，但优选用绝缘保护膜覆盖装置的表面。作为绝缘膜，例如列举出SiO2、SiNx、Al2O3、AlN以及金刚石等。
另外，虽然在图41中没有示出，但可以在表面势垒层434与低浓度耐压控制区域404之间插入分隔层。通过插入分隔层以改善迁移率，由此能够降低导通电阻。分隔层是氮化物半导体，其带隙能量大于表面势垒层434。优选设为厚度小于等于3nm的AlN层。
另外，虽然在图41中没有示出，但可以在表面势垒层434与低浓度耐压控制区域404之间插入用于促进俘获载流子的阱层。由此，能够降低截止状态下的漏电流。阱层是氮化物半导体，其带隙能量小于低浓度耐压控制区域404。优选为厚度小于等于500nm的InGaN层。更优选为厚度小于等于50nm的InGaN层。
另外，将<第一实施方式>中的源极110替换成相对于N型传导区域403具有肖特基特性的阳极413，并且将<第一实施方式>中的漏极112替换成相对于N型传导区域403具有欧姆特性的阴极414，并且将<第一实施方式>中的导通状态替换成二极管中的正向偏压状态、即Vac为正值且电流从阳极413流向阴极414的状态，并且将<第一实施方式>中的截止状态替换成二极管中的反向偏压状态、即Vac为负值且在阳极413与阴极414之间电流不流动的状态，由此能够进行与<第一实施方式>中的变形例相同宗旨的变形。
虽然在第四实施方式中示出了在导通状态下、用于运送导通电流的载流子是电子的SBD，但是，通过将N型与P型、施主与受主、正的极化与负的极化、以及电子与空穴进行调换，能够在将空穴用作载流子的SBD中使用本发明。另外，在SBD以外的二极管中也能够使用本发明。特别是在JBSD等单极型的二极管中可实现效果。
另外，在第四实施方式中对由氮化物半导体构成的SBD进行了说明，但是，即使在由SiC、氧化物半导体以及金刚石等其他的宽带隙半导体构成的SBD中，也能够使用本发明。
但是，击穿电流的流动路径优选由一种宽带隙半导体制作。如果使用两种以上的宽带隙半导体，则在其接合界面会阻碍电子和空穴的流动，难以在装置整体中产生均匀的穿通击穿。具体而言，在图41中相当于击穿电流的路径420的表面势垒层434、低浓度耐压控制区域404、P型势垒区域402以及N型载流子供给区域401优选由同一种类的宽带隙半导体形成。
不过，将作为构成宽带隙半导体晶体的主要成分的、周期表第二周期元素为同一元素的宽带隙半导体称作同一种类的宽带隙半导体。
进一步，为了产生均匀的穿通击穿，在击穿电流的路径420中，优选使异质结界面处的能带偏移较小。具体而言，在如图41所示的由电子运送导通电流的装置中，导带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。在由空穴运送导通电流的装置的情况下，价电子带的偏移优选为小于等于0.5eV，更优选为小于等于0.1eV。
实施例5
<第五实施方式>
另外，通过将基于本发明的多个半导体装置制作在同一基板上，能够在单芯片上制作功率半导体装置的集成电路。在单芯片集成电路中，由于半导体元件的数量必然会增加，因此，由于雪崩击穿引起的破坏的问题更严重。也就是，即使集成电路内的一个装置由于雪崩击穿被破坏，也无法单独更换被破坏的装置，因此需要更换整个集成电路。由此，随着装置数量的增加，更换成本也变得昂贵。由于基于本发明的半导体装置能够防止由雪崩击穿引起的破坏，因此，通过在单芯片集成电路中使用基于本发明的半导体装置，能够显著地提高其可靠性。
作为基于本发明的集成电路的一例，图43中示出了一个简单的集成电路的结构图，该简单的集成电路是将由氮化物半导体构成的HFET553与SBD555在单芯片上组合而成的。在该电路中，HFET553的漏极512与SBD555的阳极513形成短路，该电路可以用于一种DC-DC电力转换器、即斩波电路。
HFET553与SBD555以单芯片的方式形成在同一基板500之上。HFET553的N型载流子供给区域501a与氮化物半导体的N型载流子供给区域501b电绝缘。此外，符号502a、502b表示P型势垒区域，503a、503b表示N型传导区域，504a、504b表示低浓度耐压控制区域，符号510表示源极，符号511表示栅极，符号515a、515b表示穿通电极，符号520a、520b表示击穿电流的路径，符号524表示栅绝缘膜，符号533a、533b表示二维电子气，符号534a、534b表示表面势垒层。
作为基于本发明的集成电路的一例，图44中示出了一个简单的集成电路，该简单的集成电路是将由氮化物半导体构成的HFET553与SBD555在单芯片上组合而成的。在该电路中，HFET553的漏极512与SBD555的阴极514、以及HFET553的源极510与SBD555的阳极513分别形成短路，整体作为逆导型晶体管而发挥其功能。此处，HFET553与SBD555以单芯片的方式形成在同一基板500之上。进一步，通过在同一基板上制作多个该逆导型晶体管，能够在单芯片上制作电力转换器的主电路。例如，使用6个逆导型晶体管，能够实现3相逆变器电路。
另外，在本发明的单芯片集成电路中，未必需要在电路内的所有的半导体中具备穿通击穿单元。对于不会由过电压而导致损坏的装置，无需具备穿通击穿单元。由此，能够去掉多余的穿通电极，并缩小单芯片集成电路的芯片面积。作为其一例，图45中示出了图44中的逆导型晶体管的变形例。氮化物半导体SBD555不具有穿通电极，而与之并联连接的氮化物半导体晶体管533具备穿通击穿单元，由此，不仅能够防止SBD553中的雪崩破坏，相对于图44还能够减小芯片面积。
产业上的利用可能性
基于本发明的半导体装置主要能够用于电力转换器(DC-DC、AC-DC、DC-AC以及DC-DC)和高频功率放大器。
附图标记说明
100：基板
101：N型载流子供给区域
102、102a、102b：P型势垒区域
103：N型传导区域
104、104a、104b：低浓度耐压控制区域
105：N型接触区域
107：N型接触区域
108：N型接触区域
109：P型接触区域
110、110a、110b：源极
111、111a、111b：栅极
112：漏极
115：穿通电极
116：穿通辅助电极
117：基板电极
120：击穿电流的路径
123：P型栅区域
124、124a、124b：栅绝缘膜
125：N型中间层
126：N型基底层
131：二维电子气
132：二维空穴气
133：二维电子气
134：表面势垒层
135：GaN基底层
136：初期生长层
137：异质基板
138：极化层
139：N型氮化物半导体基板
140：低浓度区域
150：穿通控制电源
151：Si-MISFET
152：穿通电极绝缘膜
153：具有穿通击穿功能的晶体管
154：电阻器
156：二极管
200：基板
201：N型载流子供给区域
202：P型势垒区域
203：N型传导区域
204：低浓度耐压控制区域
205：N型接触区域
206：P型接触区域
207：N型接触区域
210：源极
211：栅极
212：漏极
215：穿通电极
216：穿通辅助电极
220：击穿电流的路径
222：P型区域
224：栅绝缘膜
300：基板
301：N型载流子供给区域
302：P型势垒区域
303：N型传导区域
304：低浓度耐压控制区域
305：N型接触区域
307：N型接触区域
310：源极
311：栅极
312：漏极
315：穿通电极
320：击穿电流的路径
323：P型栅区域
400：基板
401：N型载流子供给区域
402：P型势垒区域
403：N型传导区域
404：低浓度耐压控制区域
413：阳极
414：阴极
415：穿通电极
420：击穿电流的路径
433：二维电子气
434：表面势垒层
500：基板
501a、501b：N型载流子供给区域
502a、502b：P型势垒区域
503a、503b：N型传导区域
504a、504b：低浓度耐压控制区域
510：源极
511：栅极
512：漏极
513：阳极
514：阴极
515a、515b：穿通电极
520a、520b：击穿电流的路径
524：栅绝缘膜
533a、533b：二维电子气
534a、534b：表面势垒层
533：宽带隙半导体晶体管
555：宽带隙半导体二极管

Claims (13)

1.一种半导体装置，其特征在于，
具有产生由穿通击穿引起的击穿电流的半导体结构。
2.根据权利要求1所述的半导体装置，其特征在于，
穿通击穿的击穿电压低于雪崩击穿电压。
3.根据权利要求1至2中的任一项所述的半导体装置，其特征在于，
所述半导体装置是单极型的晶体管或者二极管。
4.根据权利要求1至3中的任一项所述的半导体装置，其特征在于，
半导体结构的半导体由宽带隙半导体形成。
5.根据权利要求1至4中的任一项所述的半导体装置，其特征在于，
所述击穿电流流经异质结界面，该异质结界面具有与运送击穿电流的载流子相同的极性的极化电荷。
6.根据权利要求1至5中的任一项所述的半导体装置，其特征在于，
半导体结构的半导体具有六方晶的晶体结构，击穿电流在所述半导体的c轴方向上流动。
7.根据权利要求1至6中的任一项所述的半导体装置，其特征在于，
半导体结构由以下区域构成：
第一半导体区域，具有配置在基板上的第一导电类型；
第二半导体区域，具有所述第一导电类型；以及
第三半导体区域，位于所述第一和第二半导体区域之间，且具有第二导电类型；
所述半导体装置具有：
第一电极，相对于所述第一半导体区域具有欧姆特性；
第二电极，相对于所述第二半导体区域具有欧姆特性；以及
第三电极，邻近所述第二电极；
当在导通状态下，向所述第二电极施加相对于所述第一以及第三电极为正或者为负的电压时，由所述第一导电类型的载流子引起的导通电流在所述第二以及第三电极之间流动；
当在截止状态下，向所述第二电极施加相对于所述第一以及第三电极为正或者为负的电压时，由所述第一导电类型的载流子引起的击穿电流在所述第二电极与所述第一电极之间流动；
并且，在所述第二以及第三电极之间流动的漏电流的电流值同所述导通电流的电流值相比，最大时为1/1000以下。
8.根据权利要求7所述的半导体装置，其特征在于，
通过使位于基板与第二电极之间的第三半导体区域耗尽，从而产生穿通击穿。
9.根据权利要求7至8中的任一项所述的半导体装置，其特征在于，
第一电极与第三电极形成电短路。
10.根据权利要求7至8中的任一项所述的半导体装置，其特征在于，
第三半导体区域处于电浮置状态。
11.根据权利要求7至10中的任一项所述的半导体装置，其特征在于，
半导体装置是场效应型晶体管，
第二电极是漏极，
第三电极是源极，
进一步，在所述第二电极与所述第三电极之间具有作为第四电极的栅极。
12.根据权利要求7至10中的任一项所述的半导体装置，其特征在于，
半导体装置是肖特基势垒二极管，
第二电极是阴极，
第三电极是相对于第二半导体层具有肖特基特性的阳极。
13.一种半导体装置，其特征在于，
通过使权利要求11所述的晶体管的源极与用于产生雪崩击穿的其他晶体管的漏极短路，从而形成共源共栅连接。
CN201380032748.3A 2012-06-20 2013-06-05 半导体装置 Expired - Fee Related CN104395993B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012139202 2012-06-20
JP2012-139202 2012-06-20
PCT/JP2013/065552 WO2013190997A1 (ja) 2012-06-20 2013-06-05 半導体装置

Publications (2)

Publication Number Publication Date
CN104395993A true CN104395993A (zh) 2015-03-04
CN104395993B CN104395993B (zh) 2017-09-19

Family

ID=49768598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032748.3A Expired - Fee Related CN104395993B (zh) 2012-06-20 2013-06-05 半导体装置

Country Status (7)

Country Link
US (1) US9570436B2 (zh)
EP (1) EP2866250B1 (zh)
JP (1) JP5907582B2 (zh)
KR (2) KR101744960B1 (zh)
CN (1) CN104395993B (zh)
TW (1) TWI533454B (zh)
WO (1) WO2013190997A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679838A (zh) * 2016-01-11 2016-06-15 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN108140579A (zh) * 2015-11-25 2018-06-08 德州仪器公司 隔离式iii-n族半导体装置
CN111312815A (zh) * 2020-02-28 2020-06-19 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
DE102013207829A1 (de) * 2012-12-27 2014-07-03 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Chip-Antenne, Elektronisches Bauelement und Herstellungsverfahren dafür
US20150041820A1 (en) * 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6137621B2 (ja) * 2014-02-05 2017-05-31 トヨタ自動車株式会社 化合物半導体ｆｅｔ
CN104022163A (zh) * 2014-06-05 2014-09-03 中国电子科技集团公司第十三研究所 一种散热改进型GaAs基太赫兹倍频肖特基二极管
JP6553336B2 (ja) * 2014-07-28 2019-07-31 エア・ウォーター株式会社 半導体装置
JP2016039327A (ja) * 2014-08-08 2016-03-22 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6331907B2 (ja) * 2014-09-11 2018-05-30 株式会社デンソー 半導体装置
JP6561610B2 (ja) * 2015-06-16 2019-08-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6552925B2 (ja) * 2015-09-04 2019-07-31 株式会社東芝 半導体装置
US9706142B2 (en) * 2015-09-23 2017-07-11 Semiconductor Components Industries, Llc High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures
US9972710B2 (en) 2015-12-17 2018-05-15 Nichia Corporation Field effect transistor
JP6414576B2 (ja) * 2015-12-17 2018-10-31 日亜化学工業株式会社 電界効果トランジスタ
CN107611121B (zh) * 2016-07-11 2020-12-29 联华电子股份有限公司 用于静电放电保护的半导体结构
TWI626766B (zh) * 2017-06-01 2018-06-11 錼創科技股份有限公司 發光元件
TWI680580B (zh) * 2018-07-04 2019-12-21 穩懋半導體股份有限公司 具有電晶體與二極體之化合物半導體單晶集成電路元件
JP7257498B2 (ja) * 2019-03-20 2023-04-13 パナソニックホールディングス株式会社 窒化物半導体装置
JP6781293B2 (ja) * 2019-03-29 2020-11-04 エア・ウォーター株式会社 半導体装置
CN113809183A (zh) 2020-06-11 2021-12-17 珠海格力电器股份有限公司 一种mps二极管器件及其制备方法
US11848371B2 (en) * 2020-07-02 2023-12-19 Xerox Corporation Polarization controlled transistor
CN117133806B (zh) * 2023-10-23 2024-01-26 成都功成半导体有限公司 一种天然超结GaN HEMT器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371389A (en) * 1992-08-17 1994-12-06 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor with base layer having graded bandgap
CN1433082A (zh) * 2002-01-18 2003-07-30 Nec化合物半导体器件株式会社 异质结双极型晶体管和利用它构成的半导体集成电路器件
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117507A (en) 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
EP0872894A3 (en) * 1997-04-17 1999-01-07 Hitachi, Ltd. Static induction semiconductor device, and driving method and drive circuit thereof
JP3524395B2 (ja) * 1998-09-02 2004-05-10 株式会社ルネサステクノロジ 半導体スイッチング素子
JP4357127B2 (ja) * 2000-03-03 2009-11-04 株式会社東芝 半導体装置
US6855981B2 (en) 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP4961646B2 (ja) 2001-08-29 2012-06-27 株式会社デンソー 半導体装置およびその製造方法
DE10393777T5 (de) * 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
US7078743B2 (en) 2003-05-15 2006-07-18 Matsushita Electric Industrial Co., Ltd. Field effect transistor semiconductor device
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
US7528459B2 (en) 2003-05-27 2009-05-05 Nxp B.V. Punch-through diode and method of processing the same
JP2005011846A (ja) * 2003-06-16 2005-01-13 Nissan Motor Co Ltd 半導体装置
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP4775859B2 (ja) * 2007-08-24 2011-09-21 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
WO2010021099A1 (ja) * 2008-08-22 2010-02-25 パナソニック株式会社 電界効果トランジスタ
JP5338433B2 (ja) * 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP4822292B2 (ja) * 2008-12-17 2011-11-24 三菱電機株式会社 半導体装置
JP2010206020A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 半導体装置
JP2011082331A (ja) 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology 半導体素子
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
JP5545653B2 (ja) * 2010-08-31 2014-07-09 富士電機株式会社 窒化物系半導体装置
JP5424128B2 (ja) * 2010-11-09 2014-02-26 次世代パワーデバイス技術研究組合 保護素子およびそれを備えた半導体装置
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371389A (en) * 1992-08-17 1994-12-06 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor with base layer having graded bandgap
CN1433082A (zh) * 2002-01-18 2003-07-30 Nec化合物半导体器件株式会社 异质结双极型晶体管和利用它构成的半导体集成电路器件
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108140579A (zh) * 2015-11-25 2018-06-08 德州仪器公司 隔离式iii-n族半导体装置
JP2021141327A (ja) * 2015-11-25 2021-09-16 テキサス インスツルメンツ インコーポレイテッド 隔離されたｉｉｉ−ｎ半導体デバイス
JP7222581B2 (ja) 2015-11-25 2023-02-15 テキサス インスツルメンツ インコーポレイテッド 隔離されたｉｉｉ－ｎ半導体デバイス
CN105679838A (zh) * 2016-01-11 2016-06-15 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN105679838B (zh) * 2016-01-11 2018-10-23 西安电子科技大学 基于AlGaN/GaN异质结多沟道结构的太赫兹肖特基二极管及制作方法
CN111312815A (zh) * 2020-02-28 2020-06-19 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111312815B (zh) * 2020-02-28 2023-03-31 中国科学院微电子研究所 GaN基功率晶体管结构及其制备方法
CN111684603A (zh) * 2020-04-22 2020-09-18 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法
WO2021212367A1 (zh) * 2020-04-22 2021-10-28 英诺赛科（珠海）科技有限公司 具有多通道异质结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2013190997A1 (ja) 2013-12-27
KR101744960B1 (ko) 2017-06-09
JPWO2013190997A1 (ja) 2016-05-26
US9570436B2 (en) 2017-02-14
EP2866250A4 (en) 2016-09-28
CN104395993B (zh) 2017-09-19
EP2866250B1 (en) 2019-03-27
TWI533454B (zh) 2016-05-11
US20150155273A1 (en) 2015-06-04
KR20160134882A (ko) 2016-11-23
JP5907582B2 (ja) 2016-04-26
EP2866250A1 (en) 2015-04-29
KR20150032866A (ko) 2015-03-30
TW201405821A (zh) 2014-02-01

Similar Documents

Publication Publication Date Title
CN104395993A (zh) 半导体装置
US11404565B2 (en) Power semiconductor device with an auxiliary gate structure
Nomoto et al. GaN-on-GaN pn power diodes with 3.48 kV and 0.95 mΩ-cm2: A record high figure-of-merit of 12.8 GW/cm2
JP5940235B1 (ja) 半導体装置
US8269259B2 (en) Gated AlGaN/GaN heterojunction Schottky device
CN100388509C (zh) 功率半导体器件
US8421123B2 (en) Semiconductor device having transistor and rectifier
US20100207164A1 (en) Field effect transistor
US8975640B2 (en) Heterojunction semiconductor device and manufacturing method
US20140048850A1 (en) Semiconductor devices and methods of manufacturing the semiconductor device
Hilt et al. High-voltage normally OFF GaN power transistors on SiC and Si substrates
US9300223B2 (en) Rectifying circuit and semiconductor device
CN103824845A (zh) 半导体装置
Kaneko et al. Normally-off AlGaN/GaN HFETs using NiO x gate with recess
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
KR100770132B1 (ko) 질화물계 반도체 소자
Unni et al. 2.4 kV GaN polarization superjunction Schottky barrier diodes on semi-insulating 6H-SiC substrate
JP2010114285A (ja) 半導体装置
JP2013219306A (ja) 半導体ダイオード装置
CN214898452U (zh) 一种GaN HEMT器件
Wei et al. Proposal of a novel GaN/SiC hybrid FET (HyFET) with enhanced performance for high-voltage switching applications
CN115472686A (zh) 一种低动态电阻增强型GaN器件
Sheng et al. Recent advances in wide bandgap power switching devices
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170919