CN104282694B - 非易失性半导体存储器件及其制造方法 - Google Patents

非易失性半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN104282694B
CN104282694B CN201410314589.2A CN201410314589A CN104282694B CN 104282694 B CN104282694 B CN 104282694B CN 201410314589 A CN201410314589 A CN 201410314589A CN 104282694 B CN104282694 B CN 104282694B
Authority
CN
China
Prior art keywords
layer
insulating barrier
semiconductor
semiconductor layer
control grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410314589.2A
Other languages
English (en)
Other versions
CN104282694A (zh
Inventor
佐久间究
清利正弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104282694A publication Critical patent/CN104282694A/zh
Application granted granted Critical
Publication of CN104282694B publication Critical patent/CN104282694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及非易失性半导体存储器件及其制造方法。根据一个实施例，一种非易失性半导体存储器件包括：层叠的层结构(Fin)，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于半导体衬底(10)的表面，所述层叠的层结构(Fin)在与所述半导体衬底(10)的表面平行的第二方向上延伸；以及第一到第n NAND串(S1、S2、S3、S4)，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向。

Description

非易失性半导体存储器件及其制造方法
相关申请的交叉引用
本申请基于2013年7月3日提交的日本专利申请No.2013-139685并且要求其优先权，该申请的全部内容通过引用的方式并入本申请中。
技术领域
本申请中描述的实施例一般而言涉及非易失性半导体存储器件及其制造方法。
背景技术
NAND闪速存储器广泛用作大容量存储器件。近年来，已经为了降低成本和增加每比特的容量而使存储器件小型化，并且在本技术领域中进一步的小型化是极大的需要。然而，在进行闪速存储器的小型化之前，存在很多待解决的问题，例如光刻技术的开发和短沟道效应的抑制、器件间干扰以及器件间差异。因此，简单地涉及平面结构的改进的小型化技术将不足以在将来持续不断地增加存储器件的存储密度。
考虑到上述，近年来已经开发了将这种常规二维(平面)结构转移到三维(立体)结构的技术以进行更高的存储器基元(memory cell)集成，并且已经提出了各种三维非易失性半导体存储器件。它们中的一种是垂直栅(VG)半导体存储器结构，其包括具有层叠的半导体层(有源区)的鳍，在每一个所述层叠的半导体层上设置有NAND串。
VG半导体存储器结构具有与包括外围器件等的二维NAND的布局基本相似的布局，并且可以同时在其中形成与半导体层对应的接触和栅极接触。
VG半导体存储器结构按照其存储器基元结构大致可以分成两种类型。一种是其中电荷存储层为电浮置的垂直栅-浮栅(VG-FG)型，另一种是其中电荷存储层俘获电荷的垂直栅-金属/氧化物/氮化物/氧化物/硅(VG-MONOS)型。
在VG-FG型中，为了存储器件的正常工作，必须逐个存储器基元独立地提供电荷存储层。在VG-MONOS型中，为了提高存储器件的性能，尤其是在NAND串的延伸(鳍的延伸)方向上，必须逐个存储器基元地分隔开电荷存储层。
考虑这些点，在使用作为掩膜初步形成在鳍上的硬掩膜将控制栅构图(pattern)成线和间隔的同时，进行在NAND串的延伸方向上电荷存储层的分隔。
然而，所述硬掩膜也用于处理所述鳍。因此，在鳍被处理之后但在控制栅被构图成线和间隔之前，所述硬掩膜的宽度必须收缩到电荷存储层的自对准分隔所需的最佳值。
这种硬掩膜收缩通过各向同性蚀刻进行，并且通常有这样的问题：在蚀刻之前硬掩膜的初始厚度必须足够大。厚度足够大的硬掩膜变成鳍的一部分(最上层)并且扩大鳍的高度。因此，相邻鳍之间的沟槽的纵横比被放大，并且因此在每个半导体层上形成存储器基元的难度增加。
此外，在通过各向同性蚀刻进行硬掩膜收缩时可控制性不强。在这种情况下，必须将在分隔电荷存储层时的工艺余量(process margin)(即，收缩量)预设得相对大。由于该工艺余量，控制栅之间的鳍的宽度部分地变得很窄。为了防止这一点，必须将鳍的初始宽度设定得宽(这对于小型化的目的是不利的)。它们也是本技术领域中的问题。
发明内容
一般而言，根据一个实施例，一种非易失性半导体存储器件包括：半导体衬底；层叠的层结构，其包括在第一方向上层叠的第一到第n半导体层(n是等于或大于2的自然数)以及层叠在所述第n半导体层上的上绝缘层，所述第一方向垂直于所述半导体衬底的表面，所述层叠的层结构在与所述半导体衬底的表面平行的第二方向上延伸；以及第一到第nNAND串，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向。所述第一到第n NAND串中的每一个包括串联连接的存储器基元，并且每一个所述存储器基元都包括电荷存储层和控制栅电极。所述存储器基元的所述电荷存储层彼此分隔开。所述上绝缘层包括选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。
附图说明
图1是示出第一实施例的透视图；
图2是沿着图1中的箭头A所见的侧视图；
图3是沿着图2中的线III-III截取的横截面视图；
图4是沿着图2中的线IV-IV截取的横截面视图；
图5-20是示出制造图1-4的结构的方法的第一实例的横截面视图；
图21-31是示出制造图1-4的结构的方法的第二实例的横截面视图；
图32是示出第二实施例的透视图；
图33是沿着图32中的箭头A所见的侧视图；
图34是沿着图33中的线XXXIV-XXXIV截取的横截面视图；
图35是沿着图33中的线XXXV-XXXV截取的横截面视图；
图36-45是示出图32-35的结构的制造方法的横截面视图；
图46是示出第三实施例的透视图；
图47是沿着图46中的箭头A所见的侧视图；
图48是沿着图47中的线XLVIII-XLVIII截取的横截面视图；
图49是沿着图47中的线XLIX-XLIX截取的横截面视图；
图50-58是示出图46-49的结构的制造方法的横截面视图；
图59是示出第四实施例的透视图；
图60是示出图59中的结构的平面图；
图61是沿着图59中的箭头A所见的侧视图；
图62是沿着图61中的线LXII-LXII截取的横截面视图；
图63是沿着图61中的线LXIII-LXIII截取的横截面视图；
图64-68是示出图59-63的结构的制造方法的横截面视图；
图69是示出第五实施例的透视图；
图70是沿着图69中的箭头A所见的侧视图；
图71是沿着图70中的线LXXI-LXXI截取的横截面视图；
图72是沿着图70中的线LXXII-LXXII截取的横截面视图；
图73是示出了绝缘层25的结构的实例的横截面视图；
图74-80是示出图69-72的结构的制造方法的横截面视图；并且
图81是示出VLB作为应用实例的透视图。
具体实施方式
在下文中，参考附图描述实施例。
注意，在整个实施例中使用的结构性要素用相同的附图标记指示并且省略了被认为是冗余的解释。此外，每一幅图是仅用于参考的示意图以便解释和理解本发明；即，其中的形状、尺寸和比例可以不同于实际器件的形状、尺寸和比例，这是因为这些设计问题可以基于下文的描述和公知技术而被任意地改变。
下面的实施例涉及包括鳍结构的三维非易失性半导体存储器件，所述鳍结构包括层叠在半导体衬底上的多个半导体层(有源区)。
所述非易失性半导体存储器件的存储器基元形成在例如栅极结构中，在所述栅极结构中，第一绝缘层(隧道氧化层)、电荷存储层、第二绝缘层和控制栅电极以上述顺序层叠在所述鳍结构中的半导体层的侧面上。
作为垂直栅型三维层叠存储器的一个例子，有垂直栅梯位成本可扩展存储器(vertical gate ladder-bit cost scalable memory,VLB)，并且其为所述实施例的非易失性半导体存储器件的候选者。
如上所述，VLB大致可以分成两种类型：一种是VG-FG型，其中电荷存储层电浮置；并且另一种是VG-MONOS型，其中电荷存储层俘获电荷。下面的实施例对于这两种类型来说都是适用的。
在这种三维非易失性半导体存储器件中，为了提高性能，在NAND串(存储器串)的延伸(即，鳍结构的延伸)方向上电荷存储层必须逐存储器基元地分隔开。例如在使用初步形成在所述鳍上的硬掩膜作为掩膜将所述控制栅构图成线和间隔的同时，进行所述分隔。
下面的实施例建议一种技术，该技术用于在硬掩膜层的侧壁上形成侧掩膜壁，并且通过使用该硬掩膜层和侧壁掩膜层作为掩膜的各向同性蚀刻来对所述鳍结构进行构图。然后，选择性地去除所述侧壁掩膜层以形成其宽度对于电荷存储层的自对准分隔而言是最佳的硬掩膜层。
如果在所述鳍结构形成之后但在将所述控制栅电极构图成线和间隔之前选择性地去除所述侧壁掩膜层，则可以跳过常规上在该技术中需要的硬掩膜层收缩(各向同性蚀刻)。
由此，用于鳍结构构图和电荷存储层分隔的硬掩膜层的初始厚度可以减小，并且可以以高精确度形成用于电荷存储层分隔的硬掩膜层。
注意，用于所述硬掩膜层的材料被确定为满足以下要求：1.它们作为用于对鳍结构进行构图的掩膜而起作用；2.它们具有相对于所述侧壁掩膜层的蚀刻选择率以便选择性地去除所述侧壁掩膜层；以及3.它们作为用于分隔电荷存储层(用于蚀刻控制栅电极、鳍结构中的半导体层和绝缘层)的掩膜而起作用。
下面的实施例建议了这样的适当材料是选自Al、Hf、Ta、Ti和W的元素的氧化剂和氮化物。
基于这样的过程，可以实现适于小型化的三维非易失性半导体存储器件。
[第一实施例]
第一实施例涉及存储器基元结构是浮栅型的情况。
结构
图1示出了VG-FG型VLB的结构。图2是示出沿着箭头A所见的图1中的结构的侧视图。图3是沿着图2中的线III-III截取的横截面视图。图4是沿着图2中的线IV-IV截取的横截面视图。
在该实施例中，解释VG-FG型VLB的存储器基元阵列的主要部分。在下面的应用实例部分中描述该VG-FG型VLB的整个存储器基元阵列。
半导体衬底10例如是硅衬底。绝缘层11例如是称为掩埋氧化物(BOX)的氧化硅层并且用作器件分隔绝缘层。
在绝缘层11上，第一、第二、第三和第四半导体层(有源区)12-1、12-2、12-3和12-4彼此绝缘，并且在与半导体衬底10的表面垂直的第一方向上层叠的同时在与半导体衬底10的表面平行的第二方向上延伸。
在本实施例中，四个半导体层层叠在所述绝缘层上；然而，所述结构不限于此并且所述叠层可以简单地具有两个或更多个半导体层。由于存储容量随着层叠的半导体层数量增加而增加，因此所述数量较大是优选的。
通过绝缘层(例如，氧化硅层)13进行第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4之间的绝缘。
在这四个半导体层当中被设置在最上面的第四半导体层12-4上的绝缘层13上，形成绝缘层(上绝缘层)14a作为硬掩膜层。在本实施例中，绝缘层14a包含选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。例如，绝缘层14a包含氮化铝(AlN)。
鳍结构(层叠结构)由第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层13和14a构成。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4应当优选是单晶的，但替代地可以是多晶的或非晶的。
第一、第二、第三和第四NAND串(存储器串)S1、S2、S3和S4分别使用第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4作为沟道。第一、第二、第三和第四NAND串S1、S2、S3和S4中的每一个包括在所述第二方向上串联连接的存储器基元MC。
第一、第二、第三和第四NAND串S1、S2、S3和S4中的存储器基元MC中的每一个都在所述第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在与所述第一和第二方向垂直的第三方向上的表面上包括栅极绝缘层(隧道氧化层)15、浮栅电极16-FG、电极间绝缘层17以及控制栅电极18-CG。
浮栅电极16-FG包括第一导电层(例如导电多晶硅层)，该第一导电层独立于第一、第二、第三和第四NAND串S1、S2、S3和S4中的任何存储器基元MC。
此外，在本实施例中，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在所述第三方向上的宽度窄于绝缘层13在所述第三方向上的宽度，并且存储器基元MC的浮栅电极16-FG被容纳在绝缘层13之间的凹陷中。
控制栅电极18-CG包括第二导电层(例如，导电多晶硅层)，该第二导电层沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在所述第三方向上的表面在第一方向上延伸，并且由第一、第二、第三和第四NAND串S1、S2、S3和S4共享。
控制栅电极18-CG覆盖浮栅电极16-FG的在所述第一和第三方向上的表面，以增加存储器基元MC的耦合比。
此外，控制栅电极18-CG完全填充在所述第三方向上相邻的两个鳍结构Fin之间的间隔(填充被限制在两个相邻鳍结构Fin的存储器基元MC之间的间隔内)。控制栅电极18-CG，作为整体，当从半导体衬底10的上方观看时在第三方向上延伸。
此处，在本实施例中，如在下面的制造方法部分中所描述的，在被控制栅电极18-CG覆盖的区域内，用作硬掩膜的绝缘层14a在第三方向上具有宽度t1，该宽度t1等于或窄于第四半导体层12-4在第三方向上的宽度t2，以便分隔在第一、第二、第三和第四NAND串S1、S2、S3和S4中串联连接的存储器基元MC的浮栅电极16-FG。
由于存储器基元MC的浮栅电极16-FG的分隔工艺，绝缘层14a在第三方向上的横截面形状变化。所述横截面形状在被控制栅电极18-CG覆盖的区域中具有尖锐拐角(如图3中)，而在未被控制栅电极18-CG覆盖的区域中具有圆拐角(如图4中)。
注意，本实施例中的上述结构包括对应于四个半导体层的四个NAND串；然而，所述结构不限于此，并且在其仅包括对应于两个或多个半导体层的两个或更多个NAND串的情况下所述结构也起作用。
此外，在本实施例中，在未被控制栅电极18-CG覆盖的区域中栅极绝缘层15被去除(如在图4中)；然而，在浮栅电极16-FG被从该区域中去除的条件下，栅极绝缘层15可以保留在该区域中。
通过上述结构，能够实现可以跳过作为硬掩膜层的绝缘层14a的收缩(各向同性蚀刻)的制造方法。将在下文中描述细节。可以减小绝缘层14a的初始厚度并且可以以高精确度形成绝缘层14a在第三方向上的宽度。
材料
可以从适于各代半导体存储器的材料中任意选择用于上述VG-FG型VLB的材料。下文中，例如解释使用最多的材料。
半导体衬底10例如是单晶硅衬底。
此外，绝缘层11是例如氧化硅层。在绝缘层11的接触第一半导体层12-1的部分是氧化剂层的条件下，绝缘层11可以具有包括不同绝缘层的多层结构。
第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4中的每一层都是例如硅(Si)层。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4应当优选是单晶的，但它们不限于此并且可以是非晶或多晶的。
鳍结构Fin的最上绝缘层(硬掩膜层)14a包含选自Al、Hf、Ta、Ti和W的元素的氧化剂或氮化物。例如，绝缘层14a应当优选是氮化铝(AlN)。
存储器基元MC的栅极绝缘层(隧道氧化剂层)15是例如氧化硅层。栅极绝缘层15可以由氧氮化硅形成或者由氧化硅和氮化硅的层形成。此外，栅极绝缘层15可以包含硅纳米颗粒、金属离子等。
浮栅电极16-FG可以由诸如多晶硅(未掺杂的或添加了杂质的)、非晶硅(未掺杂的或添加了杂质的)和金属的材料形成。浮栅电极16-FG可以被构造成包括不同材料的层。
浮栅电极16-FG可以包含硅纳米颗粒、金属离子等。
存储器基元MC的电极间绝缘层17包含既用于提高耦合比又用于防止写/擦除处理中的泄露电流的材料。
电极间绝缘层17由选自下述材料的材料形成：氧化硅(SiO2)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧氮化铝(AlON)、铪(HfO2)、铝酸铪(HfAlO3)、氮化铪(HfON)、氮化铝酸铪(HfAlON)、硅酸铪(HfSiO)、氮化硅酸铪(HfSiON)、氧化镧(La2O3)、铝酸镧(LaAlO3)以及铝硅酸镧(LaAlSiO)。
电极间绝缘层17可以由修改了组成比的上述材料形成，或者由混合有硅纳米颗粒和金属离子的上述材料形成。
控制栅电极18-CG包含诸如导电的多晶硅层或硅化镍(NiSi)层的一个金属硅化物层。
控制栅电极18-CG可以由诸如氮化钽(TaN)、碳化钽(TaC)和氮化钛(TiN)的金属化合物形成，或者由诸如Ni、V、Cr、Mn、Y、Mo、Ru、Rh、Hf、Ta、W、Ir、Co、Ti、Er、Pt、Pd、Zr、Gd、Dy、Ho和Er的显示出金属电导性的元素形成，或者由这些元素的硅化物形成。
注意，覆盖图1-图4所示的结构的层间绝缘层应当优选由介电常数与氧化硅层的介电常数基本相同的材料形成，氧化硅层的相对介电常数为3.9。所述层间绝缘层是例如TEOS；然而，其不限于此并且可以是通过例如用热处理来焙制聚硅氮烷(polysilazane)溶剂而制造的氧化硅层。
浮栅电极16-FG和控制栅电极18-CG可以由任何材料形成，只要可以采用以下工艺即可。
制造方法的第一实例
图5-20示出了图1-4中的VG-FG型VLB的制造方法的第一实例。
最初，如图5所示，例如，准备面取向为(100)并且相对电阻为10-20Ωcm的p型或n型硅衬底作为半导体衬底10。在半导体衬底10上，交替形成作为氧化硅层的绝缘层11和13以及作为多晶硅层的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4。然后，在绝缘层13上形成作为硬掩膜层的绝缘层14a(例如，氮化铝层)。
现在，如图6所示，通过照相凸版工艺(photo engraving process,PEP)在绝缘层14a上形成抗蚀剂图形。然后，使用抗蚀剂图形作为掩膜通过反应离子蚀刻(RIE)对绝缘层14a进行构图。绝缘层14a在第三方向上的宽度被设定为适于下文中描述的浮栅电极的分隔工艺的值。之后，去除抗蚀剂图形。
然后，如图7所示，在绝缘层13上形成覆盖绝缘层14a的绝缘层14b。绝缘层14b是例如氧化硅层、氮化硅层、含碳抗蚀剂层等。在该实例中，绝缘层14b是氮化硅层。
然后，通过各向异性蚀刻来蚀刻绝缘层14b以将绝缘层14b仅保留在作为硬掩膜层的绝缘层14a的侧壁上。结果，可以获得图8中的结构。为了清楚起见，在下文中将形成于绝缘层14a的侧壁上的绝缘层14b称为侧壁掩膜层14b，而在下文中将绝缘层14a称为硬掩膜层14a。
接下来，如图9中所示，使用硬掩膜层14a和侧壁掩膜层14b作为掩膜，通过各向异性蚀刻，绝缘层13、第四半导体层12-4、绝缘层13、第三半导体层12-3、绝缘层13、第二半导体层12-2、绝缘层13和第一半导体层12-1以上述顺序被蚀刻。此时，绝缘层11的用作器件分隔绝缘层的部分也被蚀刻。
结果，形成了鳍结构Fin。
然后，如图10中所示，在鳍结构Fin的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4中，通过例如使用胆碱的湿法蚀刻、化学干法蚀刻(CDE)或者使用氯气的干法蚀刻来凹陷蚀刻(reces-etch)在第三方向上延伸的表面。结果，在鳍结构Fin的在第三方向上的表面中形成凹陷。
即，通过该蚀刻，将第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在第三方向上的表面设定为在绝缘层13的在第三方向上的表面内回缩。由此，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在第三方向上的宽度收缩。
此处，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的收缩量x(蚀刻宽度)必须等于或小于侧壁掩膜层在第三方向上的宽度a。这是因为，如下所述，在未被控制栅电极覆盖的区域中，存储器基元的浮栅电极被安全地分隔开。
接下来，如图11中所示，通过例如缝隙平面天线(slot plane antenna，SPA)等离子体产生技术，在鳍结构Fin的在第三方向上的凹陷上，即，在第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第三方向上的表面上，形成栅极绝缘层(例如，氧化硅层)15。
栅极绝缘层15用作存储器基元的隧道氧化层。
接下来，如图12中所示，通过例如CVD方法使用用作多晶硅层的第一导电层16覆盖鳍结构Fin的整个表面。第一导电层16完全填充在第三方向上两个彼此相邻的鳍结构Fin之间的间隔。
此外，通过例如化学机械抛光(CMP)来平坦化第一导电层16的上表面。此时，绝缘层14a的上表面可以用作CMP的终点。
注意，在考虑到与存储器基元一起形成的选择晶体管的情况下进行所述CMP。由于该实例主要涉及用于分隔存储器基元的浮栅电极的技术，省略了所述选择晶体管。因此，该CMP也可以被省略。
然后，通过RIE蚀刻第一导电层16以在鳍结构Fin的凹陷中形成浮栅电极16-FG，如图13中所示。即，浮栅电极16-FG以自对准的方式在上下方向(第一方向)上通过绝缘层13而彼此分隔开。
注意，在鳍结构Fin的凹陷中，浮栅电极16-FG仍然在垂直于图13绘制的第二方向上延伸。因此，浮栅电极16-FG在它们被认为是一个半导体层(一个NAND串)时彼此连接。
然后，如图14中所示，通过例如湿法蚀刻或者使用HF/NH3气体的各向同性干法蚀刻，凹陷蚀刻绝缘层13在第三方向上的表面。
此处，绝缘层13的收缩量y(蚀刻宽度)应当优选被设定为这样的值：使得绝缘层13在第三方向上的表面位于浮栅电极16-FG在第三方向上的两个表面之间(栅极绝缘层15侧的表面与对着栅极绝缘层15的表面之间)。
这样的值设定是优选的，因为稍后形成的控制栅电极能够在覆盖浮栅电极的三个表面的同时保持与第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的边缘相距一特定距离。
如果控制栅电极覆盖浮栅电极的三个表面，则控制栅电极与浮栅电极之间的面对面积增加，从而存储器基元的耦合比可以提高。
此外，如果绝缘层13的收缩量y达到浮栅电极16-FG的在栅极绝缘层15侧的表面内侧，则栅极绝缘层15有时与绝缘层13一起被蚀刻。这是因为在很多情况下绝缘层13和栅极绝缘层15二者都是氧化硅层。
出于这个原因，绝缘层13的收缩量y应当优选被设定为这样的值：使得绝缘层13在第三方向上的表面位于浮栅电极16-FG的在栅极绝缘层15侧的表面外侧。
接下来，如图15中所示，通过例如各向同性蚀刻选择性地去除侧壁掩膜层14b。结果，具有适于分隔浮栅电极16-FG的预定宽度的硬掩膜层14a单独留在绝缘层13上。
即，通过上述步骤，同样可以实现通过常规硬掩膜层收缩技术获得的优点。此外，由于可以跳过常规执行的硬掩膜层(整体掩膜)收缩步骤，可以减小硬掩膜层14a的初始厚度，并且可以以高精确度设定其宽度。
此外，通过上述步骤，在如下所述的对控制栅进行构图的过程中可以逐个存储器基元地使单个NAND串(在第二方向上延伸的一个层)中的浮栅电极16-FG被安全地分隔开。
接下来，如图16中所示，通过例如CVD方法制备用于覆盖鳍结构Fin的整个表面的电极间绝缘层(例如，SiO2/Si3N4/SiO2)17。然后，形成用于覆盖鳍结构Fin并且完全填充鳍结构Fin之间的间隔的第二导电层(例如多晶硅层)18a。
此处，如图17中所示，通过CMP抛光第二导电层18a的上表面和电极间绝缘层17的一部分。此时，硬掩膜层14a的上表面可以用作CMP的终点。
然后，通过例如CVD在第二导电层18a上形成第二导电层(例如金属层)18b。
此外，如果需要，可以通过CMP平坦化第二导电层18b的上表面(第一方向上的表面)。在这种情况下，应当优选在将诸如氧化硅的绝缘层形成于第二导电层18b上之后进行该CMP。
接下来，如图18和19中所示，通过PEP在第二导电层18b上形成抗蚀剂图形19。使用抗蚀剂图形19作为掩膜对控制栅电极18-CG进行构图。
用于进行构图的抗蚀剂图形19包括在第三方向上延伸的线和间隔图形。由此，完全去除未被抗蚀剂图形19覆盖的区域内的第一和第二导电层16和18以及电极间绝缘层17。
同时，在未被抗蚀剂图形19覆盖的区域中的浮栅电极16-FG也被去除。即，在单个NAND串中，通过该步骤逐个存储器基元地将组成在第二方向上延伸的单个层的浮栅电极16-FG彼此分隔开。
注意，即使在未被抗蚀剂图形19覆盖的区域中，被硬掩膜层14a覆盖的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11和13也未被去除。
此外，在控制栅电极18-CG的构图工艺期间，在未被抗蚀剂图形19覆盖的区域内的硬掩膜层14a在用作掩膜的同时被蚀刻到特定程度。结果，硬掩膜层14a的横截面形状在未被覆盖的区域内具有圆部分，如图18和19中所示。
因此，如图20中所示，硬掩膜层14a在第三方向上具有这样的横截面形状：其在被抗蚀剂图形19和控制栅电极18b覆盖的区域中具有拐角部分的形状，并且在未被抗蚀剂图形19和控制栅电极18b覆盖的区域中具有圆部分的形状。
当在被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有拐角部分的形状时，可以提高逐个存储器基元地分隔浮栅电极16-FG的精确度。
当在未被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有圆部分的形状时，用层间绝缘层填充字线(控制栅电极18-CG)之间的间隔的容易程度可以提高，如下文中所述。
之后，去除抗蚀剂图形19。
最后，尽管未示出这一点，但是通过例如CVD使用层间绝缘层(例如氧化硅层)填充具有线和间隔图形的控制栅电极18-CG之间的间隔。
通过上述工艺制成图1-4中的VG-FG型VLB。
注意，由于在以上实例中绝缘层11、13和15是氧化硅层的状况，因此侧壁掩膜层14b是氮化硅层；然而它们不限于此，并且，如果绝缘层11、13和15是氮化硅层，则侧壁掩膜层14b可以是氧化硅层。
此外，如果侧壁掩膜层14b是包含碳(c)的抗蚀剂层，则可以通过灰化进行选择性去除侧壁掩膜层14b的步骤。如果当侧壁掩膜层14b被去除时到硬掩膜层14a的蚀刻(尺寸减小)的效果不可接受，则使用含碳抗蚀剂层作为侧壁掩膜层14b来抑制在去除侧壁掩膜层14b时硬掩膜层14a的尺寸变化。
另一方面，灰化需要热，所述热可能损坏硬掩膜层14a。如果存在热可能严重损坏硬掩膜层14a的可能性，则应当像在上述工艺中那样优选通过例如各向同性蚀刻来去除侧壁掩膜层14b。
制造方法的第二实例
图21-31示出了图1-4中的VG-FG型VLB的制造方法的第二实例。
该第二实例的特征在于硬掩膜层14a由第一层14a-1和第二层14a-2构成的层叠结构。该层叠结构允许在蚀刻条件之间选择掩膜材料，所述蚀刻条件例如是形成鳍结构时的条件和分隔浮栅电极时的条件。
最初，如图21中所示，在半导体衬底10上形成：绝缘层11和13；第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4；以及作为掩膜层14a的第一和第二层14a-1和14a-2。除了硬掩膜层14a的材料之外，此处使用的材料例如是在第一实例中使用的材料。
在硬掩膜层14a中，作为下层的第一层14a-1包含选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。第一层14a-1例如是氮化铝层。
在硬掩膜层14a中，作为上层的第二层14a-2可以由选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物形成，或者可以由包含与在下文中描述的侧壁掩膜层中使用的元素相同的元素的材料形成。第二层14a-2例如是氮化钛层。
此外，例如，第二层14a-2可以是氧化硅层、氮化硅层和含碳抗蚀剂层中的任何一种。
现在，如图22所示，通过PEP在绝缘层14a上形成抗蚀剂图形。然后，使用抗蚀剂图形作为掩膜通过RIE对绝缘层14a进行构图。绝缘层14a在第三方向上的宽度被设定为适于下文中描述的浮栅电极的分隔工艺的值。之后，去除抗蚀剂图形。
然后，如图23所示，在绝缘层13上形成覆盖绝缘层14a的绝缘层14b。如上所述，绝缘层14b例如是氮化硅层。注意，替代地，绝缘层14b可以是氧化硅层或者含碳抗蚀剂层。
然后，通过各向异性蚀刻来蚀刻绝缘层14b以将绝缘层14b仅保留在绝缘层14a的侧壁上。结果，形成了侧壁掩膜层14b，如图24所示。
接下来，如图25中所示，使用硬掩膜层14a的第二层14a-2和侧壁掩膜层14b作为掩膜，通过各向异性蚀刻，绝缘层13、第四半导体层12-4、绝缘层13、第三半导体层12-3、绝缘层13、第二半导体层12-2、绝缘层13和第一半导体层12-1以上述顺序被蚀刻。此时，绝缘层11的作为器件分隔绝缘层的部分也被蚀刻。
结果，形成了鳍结构Fin。
注意，在该实例中，硬掩膜层14a的第二层14a-2可以由在用于形成鳍结构Fin的蚀刻条件中完全用作掩膜的材料形成。作为这种材料的例子，可以使用氮化钛层。
然后如图26中所示，顺序地凹陷蚀刻第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4，形成栅极绝缘层(例如，氧化硅层)15，形成浮栅电极16-FG，并且凹陷蚀刻绝缘层13。
此处使用的步骤和条件与上述第一实例(参考图10-14)中的那些相同。因此，省略详细描述。
注意，此时，浮栅电极16-FG以自对准方式在上下方向(第一方向)上通过绝缘层13而被彼此分隔；然而，它们仍然在垂直于图26绘制的第二方向上彼此连接，即，此时它们被认为是一个半导体层(一个NAND串)。
接下来，如图27中所示，通过例如各向同性蚀刻选择性地去除硬掩膜层14b的第二层14a-2和侧壁掩膜层14b。结果，具有适于分隔浮栅电极16-FG的预定宽度的硬掩膜层14a的第一层14a-1单独留在绝缘层13上。
注意，硬掩膜层14b的第二层14a-2和侧壁掩膜层14b可以在相同的蚀刻条件下同时被去除，或者在不同的蚀刻条件下分开被去除。
此外，在该步骤中，可以选择性地去除仅侧壁掩膜层14b，并且可以不触及硬掩膜层14a的第二层14a-2。
接下来，如图28中所示，通过例如CVD方法制备用于覆盖鳍结构Fin的整个表面的电极间绝缘层(例如，SiO2/Si3N4/SiO2)17。然后，形成用于覆盖鳍结构Fin并且完全填充鳍结构Fin之间的间隔的第二导电层(例如多晶硅层)18a。
此处，如图29中所示，通过CMP抛光第二导电层18a的上表面和电极间绝缘层17的一部分。此时，作为硬掩膜层的第一层14a-1的上表面可以用作CMP的终点。
然后，第二导电层(例如金属层)18b是通过例如CVD的第二导电层18a。
此外，如果需要，可以通过CMP平坦化第二导电层18b的上表面(第一方向上的表面)。在这种情况下，应当优选在将诸如氧化硅的绝缘层形成于第二导电层18b上之后进行所述CMP。
接下来，如图30和31中所示，通过PEP在第二导电层18b上形成抗蚀剂图形19。使用抗蚀剂图形19作为掩膜来对控制栅电极18-CG进行构图。
用于进行构图的抗蚀剂图形19包括在第三方向上延伸的线和间隔图形。由此，完全去除了未被抗蚀剂图形19覆盖的区域内的第一和第二导电层16和18以及电极间绝缘层17。
同时，也去除了在未被抗蚀剂图形19覆盖的区域中的浮栅电极16-FG。即，在单个NAND串中，通过该步骤逐个存储器基元地将组成在第二方向上延伸的单个层的浮栅电极16-FG彼此分隔开。
注意，即使在未被抗蚀剂图形19覆盖的区域中，被作为硬掩膜层的第一层14a-1覆盖的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11和13也未被去除。
此外，在控制栅电极18-CG的构图工艺期间，在未被抗蚀剂图形19覆盖的区域中的第一层(硬掩膜层)14a-1在用作掩膜的同时被蚀刻到特定程度。结果，硬掩膜层14a的横截面形状在未被覆盖的区域内具有圆的部分，如图30和31中所示。
之后，去除抗蚀剂图形19。
最后，尽管未示出这一点，但是通过例如CVD使用层间绝缘层(例如氧化硅层)填充具有线和间隔图形的控制栅电极18-CG之间的间隔。
通过上述工艺制成图1-4中的VG-FG型VLB。
注意，如在第一实例部分中所提及的，可以在该实例中类似地修改材料和步骤。例如，如果侧壁掩膜层14b是包含碳(c)的抗蚀剂层，则可以通过灰化进行用于选择性去除侧壁掩膜层14b的步骤。
[第二实施例]
第二实施例涉及第一实施例的修改例。
与第一实施例相比，该实例的特征在于电荷存储层的双浮栅结构，其包括两个浮栅电极(导电层)。所述双浮栅结构具有诸如下述的优点：电荷存储层中电荷量增加，以及电荷量的可控制性提高。
注意，可以用电荷俘获层(绝缘层)替代下层浮栅电极。这种结构被称为混合基元结构。此外，电荷存储层的数目不限于两层，而是可以为三层或更多层。
结构
图32示出了VG-FG型VLB的结构。图33是示出沿着箭头A所见的图32中的结构的侧视图。图34是沿着图33中的线XXXIV-XXXIV截取的横截面视图。图35是沿着图33中的线XXXV-XXXV截取的横截面视图。
在该实施例中，解释不同于上述第一实施例(图1-4中的VG-FG型VLB)的技术点。即，用相同的附图标记指示与第一实施例部分中解释的要素对应的要素，并且省略了被认为是冗余的解释。
在绝缘层11上，设置第一、第二、第三和第四半导体层(有源区)12-1、12-2、12-3和12-4。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4通过绝缘层13而彼此绝缘。用作硬掩膜层的绝缘层14a被设置在第四半导体层12-4上的绝缘层13上，在这四个半导体层当中，所述第四半导体层12-4设置在最上面。
第一、第二、第三和第四NAND串(存储器串)S1、S2、S3和S4分别使用第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4作为沟道。第一、第二、第三和第四NAND串S1、S2、S3和S4中的每一个包括在所述第二方向上串联连接的存储器基元MC。
第一、第二、第三和第四NAND串S1、S2、S3和S4中的存储器基元MC中的每一个都在所述第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在与所述第一和第二方向垂直的第三方向上的表面上包括栅极绝缘层(隧道氧化层)15、第一浮栅电极16-FG1、电极间绝缘层20、第二浮栅电极16-FG2、电极间绝缘层17以及控制栅电极18-CG。
第一浮栅电极16-FG1包括第一导电层(例如导电多晶硅层)，并且第二浮栅电极16-FG2包括第二导电层(例如导电多晶硅层)。
第一和第二浮栅电极16-FG1和16-FG2的第一和第二导电层独立于第一、第二、第三和第四NAND串S1、S2、S3和S4中的任何存储器基元MC。
此外，在本实施例中，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在所述第三方向上的宽度窄于绝缘层13在所述第三方向上的宽度，并且存储器基元MC的浮栅电极16-FG1和16-FG2被容纳在绝缘层13之间的凹陷中。
控制栅电极18-CG包括第三导电层(例如，导电多晶硅层)，该第三导电层在沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在所述第三方向上的表面在第一方向上延伸，并且由第一、第二、第三和第四NAND串S1、S2、S3和S4共享。
此处，在本实施例中，如在第一实施例部分中所描述的，在被控制栅电极18-CG覆盖的区域内，用作硬掩膜的绝缘层14a在第三方向上具有宽度t1，该宽度t1等于或窄于第四半导体层12-4在第三方向上的宽度t2，以便分隔在第一、第二、第三和第四NAND串S1、S2、S3和S4中串联连接的存储器基元MC的浮栅电极16-FG1和16-FG2。
由于存储器基元MC的浮栅电极16-FG1和16-FG2的分隔工艺，绝缘层14a在第三方向上的横截面形状变化。所述横截面形状在被控制栅电极18-CG覆盖的区域中具有尖锐拐角(如图34中)，而在未被控制栅电极18-CG覆盖的区域中具有圆拐角(如图35中)。
通过上述结构，能够实现可以跳过作为硬掩膜层的绝缘层14a的收缩步骤(各向同性蚀刻)的制造方法。将在下文中描述细节。可以减小绝缘层14a的初始厚度，并且可以以高精确度形成绝缘层14a在第三方向上的宽度。
材料
像在第一实施例中一样，可以从适于各代半导体存储器的材料中任意选择用于上述VG-FG型VLB的材料。由于已经在第一实施例部分中详细解释了这样的材料的例子，此处避免重复。
注意，电极间绝缘层20与电极间绝缘层17在材料方面是不同的，并且应当优选由允许在第一和第二浮栅电极16-FG1和16-FG2之间输运电荷的材料形成。例如，与栅极绝缘层15的情况一样，电极间绝缘层20用作隧道绝缘层(例如，氧化硅层)。
制造方法的实例
图36-45示出了图32-35中的VG-FG型VLB的制造方法的实例。
最初，如图36中所示，与在第一实施例的制造方法部分的第一实例(参考图5-11)中描述的工艺一致地，在鳍结构Fin中在第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第三方向上的表面上形成栅极绝缘层(隧道绝缘层)15。
此处，在图36中通过相同的附图标记表示与图5-11中示出的工艺一致地形成的结构要素。
接下来，如图12中所示，通过例如CVD方法使用用作多晶硅层的第一导电层16覆盖鳍结构Fin的整个表面。第一导电层16完全填充两个在第三方向上彼此相邻的鳍结构Fin之间的间隔。
此外，通过例如CMP来平坦化第一导电层16的上表面。此时，绝缘层14a的上表面可以用作CMP的终点。
注意，在考虑到与存储器基元一起形成的选择晶体管的情况进行所述CMP。由于与在第一实施例部分中阐述的相同的原因，可以省略该CMP。
然后，通过对第一导电层16进行RIE，在鳍结构Fin的凹陷中形成第一浮栅电极16-FG1，如图37中所示。即，浮栅电极16-FG1以自对准的方式在上下方向(第一方向)上通过绝缘层13而彼此分隔开。
接下来，如图38所示，通过SPA等离子体产生技术在第一浮栅电极16-FG1——即，第一浮栅电极16-FG1的表面——上形成电极间绝缘层(隧道绝缘层)20。
然后，如图39中所示，与如图36中用于形成第一浮栅电极16-FG1的工艺一致地形成第二浮栅电极16-FG2。第二浮栅电极16-FG2，像第一浮栅电极16-FG1一样，以自对准的方式在上下方向(第一方向)上通过绝缘层13而彼此分隔开。
注意，在该时间点，在鳍结构Fin的凹陷中，第一和第二浮栅电极16-FG1和16-FG2在垂直于图39绘制的第二方向上延伸，并且当它们被认为是一个半导体层(一个NAND串)时它们仍然彼此连接。
然后，如图40中所示，通过例如湿法蚀刻或者使用HF/NH3气体的各向同性干法蚀刻，凹陷蚀刻绝缘层13在第三方向上的表面。
此处，绝缘层13的收缩量y(蚀刻宽度)应当优选被设定为这样的值：使得绝缘层13在第三方向上的表面位于浮栅电极16-FG1在第三方向上的两个表面当中的在栅极绝缘层15侧的表面外侧。
接下来，如图41中所示，通过例如各向同性蚀刻，选择性地去除侧壁掩膜层14b。结果，具有适于分隔第一和第二浮栅电极16-FG1和16-FG2的预定宽度的硬掩膜层14a单独留在绝缘层13上。
即，通过上述步骤，可以实现通过常规硬掩膜层收缩技术获得的相同优点。此外，由于可以跳过常规执行的硬掩膜层(整体掩膜)的收缩步骤，可以减小硬掩膜层14a的初始厚度，并且可以以高精确度设定其宽度。
此外，通过上述步骤，在如下所述对控制栅进行构图的过程中可以逐个存储器基元地使单个NAND串(在第二方向上延伸的一个层)中的第一和第二浮栅电极16-FG1和16-FG2被安全地分隔开。
接下来，如图42中所示，通过例如CVD方法制备用于覆盖鳍结构Fin的整个表面的电极间绝缘层17。然后，形成用于覆盖鳍结构Fin并且完全填充鳍结构Fin之间的间隔的第二导电层18a。
此处，如图43中所示，通过CMP抛光第二导电层18a的上表面和电极间绝缘层17的一部分。此时，硬掩膜层14a的上表面可以用作CMP的终点。
然后，通过例如CVD在第二导电层18a上形成第二导电层(例如金属层)18b。
此外，如果需要，可以通过CMP平坦化第二导电层18b的上表面(第一方向上的表面)。在这种情况下，应当优选在将诸如氧化硅的绝缘层形成于第二导电层18b上之后进行该CMP。
接下来，如图44和45中所示，通过PEP在第二导电层18b上形成抗蚀剂图形19。使用抗蚀剂图形19作为掩膜对控制栅电极18-CG进行构图。
用于进行构图的抗蚀剂图形19包括在第三方向上延伸的线和间隔图形。由此，完全去除未被抗蚀剂图形19覆盖的区域内的第一和第二导电层16和18以及电极间绝缘层17。
同时，在未被抗蚀剂图形19覆盖的区域内的第一和第二浮栅电极16-FG1和16-FG2也被去除。即，在单个NAND串中，通过该步骤逐个存储器基元地将组成在第二方向上延伸的单个层的第一和第二浮栅电极16-FG1和16-FG2彼此分隔开。
注意，即使在未被抗蚀剂图形19覆盖的区域中，被硬掩膜层14a覆盖的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11和13也未被去除。
此外，在控制栅电极18-CG的构图工艺期间，在未被抗蚀剂图形19覆盖的区域内的硬掩膜层14a在用作掩膜的同时被蚀刻到特定程度。结果，硬掩膜层14a的横截面形状在未被覆盖的区域内具有圆部分，如图44和45中所示。
因此，当在被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有拐角部分的形状时，可以提高逐个存储器基元地分隔浮栅电极16-FG1和16-FG2的精确度。
当在未被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有圆部分的形状时，用层间绝缘层填充字线(控制栅电极18-CG)之间的间隔的容易程度可以提高，如下文中所述。
之后，去除抗蚀剂图形19。
最后，尽管未示出这一点，但是通过例如CVD使用层间绝缘层(例如氧化硅层)填充具有线和间隔图形的控制栅电极18-CG之间的间隔。
通过上述工艺制成图32-35中的VG-FG型VLB。
[第三实施例]
该实例的特征在于在鳍结构中穿过第一、第二、第三和第四半导体层(层叠的沟道有源区)的电极。该电极提高存储器基元的数据擦除操作(从浮栅电极提取电荷)的效率。
注意，本实施例可以与第一和第二实施例及下文中将描述的每个实施例相结合使用。
结构
图46示出了VG-FG型VLB的结构。图47是示出沿着箭头A所见的图46中的结构的侧视图。图48是沿着图47中的线XLVIII-XLVIII截取的横截面视图。图49是沿着图47中的线XLIX-XLIX截取的横截面视图。
该实施例基于上述第一实施例的结构(图1-4中的VG-FG型VLB)，并且解释不同于所述结构的技术点。即，用相同的附图标记表示与第一实施例中解释的要素对应的要素，并且省略了被认为是冗余的解释。
在绝缘层11上，设置第一、第二、第三和第四半导体层(有源区)12-1、12-2、12-3和12-4。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4优选通过绝缘层13而彼此绝缘。用作硬掩膜层的绝缘层14a和14b被设置在第四半导体层12-4上的绝缘层13上，在这四个半导体层当中，第四半导体层12-4被设置在最上面。
绝缘层14a包含选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。例如，绝缘层14a包含氮化铝(AlN)。绝缘层14b可以可选地是氧化硅层、氮化硅层、或者含碳抗蚀剂层。例如，绝缘层14b包含氮化硅层。
即，用于绝缘层14a的材料不同于用于绝缘层14b的材料，换而言之，用于绝缘层14a的材料具有相对于绝缘层14b的蚀刻选择比。
在鳍结构Fin中，槽(slit)在第一方向上穿过用作硬掩膜的绝缘层14a以及第一、第二、第三、第四半导体层12-1、12-2、12-3和12-4。
在所述槽内，绝缘层(例如，氧化硅层)22覆盖第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在第三方向上的表面。此外，在该槽内形成导电层(例如，金属层和导电多晶硅层)21。
导电层21的上表面(第一方向上的表面)至少低于绝缘层14a的在半导体衬底10侧的表面(即，与导电层21的表面相比，导电层21的上表面更靠近半导体衬底10)。在所述槽内在导电层21上形成用作硬掩膜的绝缘层14b。在该实施例中，绝缘层14b的上表面低于绝缘层14a的上表面；然而，这两个表面可以被设置在相同的水平面。
导电层21用作例如擦除电极，在鳍结构Fin中的存储器基元MC的数据擦除操作中向所述擦除电极施加正电压，以得到更好的擦除效率。
第一、第二、第三和第四NAND串S1、S2、S3和S4中的存储器基元MC中的每一个都在所述第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在与所述第一和第二方向垂直的第三方向上的表面上包括栅极绝缘层(隧道氧化层)15、浮栅电极16-FG、电极间绝缘层17以及控制栅电极18-CG。
浮栅电极16-FG的第一导电层独立于第一、第二、第三和第四NAND串S1、S2、S3和S4中的任何存储器基元MC。
此外，在本实施例中，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在所述第三方向上的宽度窄于绝缘层13在所述第三方向上的宽度，并且存储器基元MC的浮栅电极16-FG被容纳在绝缘层13之间的凹陷中。
控制栅电极18-CG包括第二导电层(例如，导电多晶硅层)，该第二导电层沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在所述第三方向上的表面在第一方向上延伸，并且由第一、第二、第三和第四NAND串S1、S2、S3和S4共享。
此处，在本实施例中，如在第一实施例部分中所描述的，在被控制栅电极18-CG覆盖的区域内，用作硬掩膜的绝缘层14a和14b在第三方向上具有总宽度t1，该总宽度t1等于或窄于第四半导体层12-4在第三方向上的宽度t2，以便分隔在第一、第二、第三和第四NAND串S1、S2、S3和S4中串联连接的存储器基元MC的浮栅电极16-FG。
由于存储器基元MC的浮栅电极16-FG的分隔工艺，绝缘层14a在第三方向上的横截面形状变化。所述横截面形状在被控制栅电极18-CG覆盖的区域中具有尖锐拐角(如图48中)，而在未被控制栅电极18-CG覆盖的区域中具有圆拐角(如图49中)。
通过上述结构，能够实现可以跳过作为硬掩膜层的绝缘层14a的收缩步骤(各向同性蚀刻)的制造方法。将在下文中描述细节。可以减小绝缘层14a的初始厚度，并且可以以高精确度形成绝缘层14a在第三方向上的宽度。
材料
像在第一实施例中一样，可以从适于各代半导体存储器的材料中任意选择用于上述VG-FG型VLB的材料。由于已经在第一实施例部分中详细解释了这样的材料的例子，此处避免重复。
注意，导电层21包含金属层和导电多晶硅层。例如，导电层21包含在浮栅电极16-FG中使用的相同的材料。
制造方法的实例
图50-58示出了图46-49中的VG-FG型VLB的制造方法的实例。
最初，如图46所示，例如，准备面取向为(100)并且相对电阻为10-20Ωcm的p型或n型硅衬底作为半导体衬底10。在半导体衬底10上，交替形成作为氧化硅层的绝缘层11和13以及作为多晶硅层的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4。然后，在绝缘层13上形成作为硬掩膜层的绝缘层14a(例如，氮化铝层)。
现在，如图51所示，通过PEP在绝缘层14a上形成抗蚀剂图形。然后，使用抗蚀剂图形作为掩膜通过RIE对绝缘层14a进行构图。绝缘层14a在第三方向上的宽度被设定为适于下文中描述的浮栅电极的分隔工艺的值。此外，绝缘层14a具有与半导体衬底10的表面平行并且在与第三方向正交的第二方向(垂直于图51绘制)上延伸的槽。之后，去除抗蚀剂图形。
然后，如图52所示，通过PEP在绝缘层13和14a上形成抗蚀剂图形23。抗蚀剂图形23具有与绝缘层14a中的槽对应的开口。然后，使用绝缘层14a和抗蚀剂图形23作为掩膜，通过RIE蚀刻绝缘层13以及第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4。
结果，如图53中所示，穿过绝缘层13以及第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4形成槽。
接下来，如图54中所示，通过例如热氧化，在所述槽中形成绝缘层(例如，氧化硅层)22，以镶嵌(fit)在第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第三方向上的表面上。
然后，通过例如LPCVD在绝缘层13和14a上形成用于填充所述槽的导电层(例如，导电多晶硅层)21。此外，如图56中所示，导电层21被蚀刻从而仅存在于所述槽中。
此处，在回蚀刻之后，将导电层21的上表面(层叠的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第一方向上的表面)设定为低于用作硬掩膜层的绝缘层14a的上表面，并且优选地，接近(in proximity to)在其它绝缘层13当中被设置在最上面的绝缘层13的上表面。
接下来，如图57中所示，在最上面的绝缘层13上形成绝缘层14b以覆盖绝缘层14a。绝缘层14b可以可选地是氧化硅层、氮化硅层、或者含碳抗蚀剂层。如果绝缘层14a是氮化铝层，则绝缘层14b应当优选是氮化硅层。
然后，通过各向异性蚀刻来蚀刻绝缘层14b以留在所述槽中和用作硬掩膜层的绝缘层14a的侧壁上。结果，绝缘层14b变成侧壁掩膜层。
接下来，如图58中所示，使用硬掩膜层14a和侧壁掩膜层14b作为掩膜，通过各向异性蚀刻，绝缘层13、第四半导体层12-4、绝缘层13、第三半导体层12-3、绝缘层13、第二半导体层12-2、绝缘层13和第一半导体层12-1以上述顺序被蚀刻。此时，绝缘层11的作为器件分隔绝缘层的一部分也被蚀刻。
结果，形成了鳍结构Fin。
之后执行的工艺与第一实施例中的那些(参考图10-20)相同，并且省略详细解释。
通过上述工艺制成图46-49中的VG-FG型VLB。
注意，在该制造方法中，与第一实施例的制造方法相比，作为擦除电极的导电层21可以用仅仅一个附加的PEP步骤形成。此外，用作擦除电极的导电层21可以提高擦除操作的效率。
[第四实施例]
本实施例的特征在于：在鳍结构延伸的第二方向上交替设置浮栅电极和控制栅电极。
在这种情况下，两个控制栅电极覆盖一个浮栅电极的在第二方向上的两个侧面。由此，与第一实施例相比，控制栅电极与浮栅电极之间的面对面积增加，结果，控制栅电极可以以更高的可控制性控制浮栅电极中的电荷量。
结构
图59示出了VG-FG型VLB的结构。图60是图59中的鳍结构的平面图；图61是示出沿着箭头A所见的图59中的结构的侧视图。图62是沿着图61中的线LXII-LXII截取的横截面视图。图63是沿着图61中的线LXIII-LXIII截取的横截面视图。
该实施例基于上述第一实施例的结构(图1-4中的VG-FG型VLB)，并且解释不同于所述结构的技术点。即，用相同的附图标记表示与第一实施例部分中解释的要素对应的要素，并且省略了被认为是冗余的解释。
在绝缘层11上，设置第一、第二、第三和第四半导体层(有源区)12-1、12-2、12-3和12-4。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4通过绝缘层13而彼此绝缘。用作硬掩膜层的绝缘层14a和14b被设置在第四半导体层12-4上的绝缘层13上，在这四个半导体层当中，第四半导体层12-4被设置在最上面。绝缘层14a包含选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。
第一、第二、第三和第四NAND串S1、S2、S3和S4中的存储器基元MC中的每一个都在所述第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在与所述第一和第二方向垂直的第三方向上的表面上包括栅极绝缘层(隧道氧化层)15、浮栅电极16-FG、电极间绝缘层17以及绝缘层24。
浮栅电极16-FG的第一导电层独立于第一、第二、第三和第四NAND串S1、S2、S3和S4中的任何存储器基元MC。
此外，在本实施例中，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4在所述第三方向上的宽度窄于绝缘层13在所述第三方向上的宽度，并且存储器基元MC的浮栅电极16-FG被容纳在绝缘层13之间的凹陷中。
此处，在本实施例中，电极间绝缘层17和控制栅电极18-CG未被设置在浮栅电极16-FG的在第三方向上的表面上。这是与第一实施例大大不同的技术点。电极间绝缘层17和控制栅电极18-CG被分别设置在浮栅电极16-FG的在第二方向(鳍结构Fin延伸的方向)上的两个表面上。
即，在本实施例中，用绝缘层24替代(图1-4中的)第一实施例中的电极间绝缘层17和控制栅电极18-CG。用电极间绝缘层17和绝缘层24替代第一实施例中控制栅电极18-CG之间的间隔。
控制栅电极18-CG包括第二导电层(例如，导电多晶硅层)，该第二导电层沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在所述第三方向上的表面在第一方向上延伸，并且由第一、第二、第三和第四NAND串S1、S2、S3和S4共享。
此处，在本实施例中，如在第一实施例部分中所描述的，在被控制栅电极18-CG覆盖的区域内，用作硬掩膜的绝缘层14a在第三方向上具有宽度t1，该宽度t1等于或窄于第四半导体层12-4在第三方向上的宽度t2，以便分隔在第一、第二、第三和第四NAND串S1、S2、S3和S4中串联连接的存储器基元MC的浮栅电极16-FG。
由于存储器基元MC的浮栅电极16-FG的分隔工艺，绝缘层14a在第三方向上的横截面形状变化。所述横截面形状在被绝缘层24覆盖的区域中具有尖锐拐角(如图62中)，而在未被绝缘层24覆盖的区域中(在被控制栅电极18-CG覆盖的区域中)具有圆拐角(如图63中)。
通过上述结构，能够实现可以跳过作为硬掩膜层的绝缘层14a的收缩步骤(各向同性蚀刻)的制造方法。将在下文中描述细节。可以减小绝缘层14a的初始厚度，并且可以以高精确度形成绝缘层14a在第三方向上的宽度。
材料
像在第一实施例中一样，可以从适于各代半导体存储器的材料中任意选择用于上述VG-FG型VLB的材料。由于已经在第一实施例部分中详细解释了这样的材料的例子，此处避免重复。
注意，绝缘层24由适用于层间绝缘层的绝缘层(例如氧化硅层)形成。
制造方法的实例
图64-68示出了图59-63中的VG-FG型VLB的制造方法的实例。
最初，如图64中所示，在鳍结构Fin中的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第三方向上的表面上，形成栅极绝缘层(隧道绝缘层)15以及用作第一导电层16的浮栅电极16-FG，使绝缘层13收缩，并且去除侧壁掩膜层14b。与第一实施例的制造方法的第一实例(参考图5-15)中进行的工艺一致地，进行这些工艺。
此处，在图64中通过相同的附图标记表示与图5-15中示出的工艺一致地形成的结构要素。
接下来，如图65中所示，通过例如CVD方法用绝缘层24覆盖鳍结构Fin的整个表面。绝缘层24完全填充在第三方向上两个彼此相邻的鳍结构Fin之间的间隔。通过例如CMP来平坦化绝缘层24的上表面。
接下来，如图和66和67所示，通过PEP在绝缘层24上形成抗蚀剂图形。使用抗蚀剂图形作为掩膜对绝缘层14a进行构图。
用于进行构图的抗蚀剂图形包括在第三方向上延伸的线和间隔图形。由此，去除了未被抗蚀剂图形覆盖的区域中的浮栅电极16-FG。即，在单个NAND串中，通过该步骤逐个存储器基元地将组成在第二方向上延伸的单个层的浮栅电极16-FG彼此分隔开。
注意，即使在未被抗蚀剂图形覆盖的区域中，被硬掩膜层14a覆盖的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11和13也未被去除。
此外，在绝缘层24的构图工艺期间，在未被抗蚀剂图形覆盖的区域内的硬掩膜层14a在用作掩膜的同时被蚀刻到特定程度。结果，硬掩膜层14a的横截面形状在未被覆盖的区域内具有圆部分，如图66和67中所示。
之后，去除抗蚀剂图形。
接下来，如图68中所示，通过例如CVD方法制备用于覆盖浮栅电极16-FG在第二方向上的两个侧面的电极间绝缘层(例如，SiO2/Si3N4/SiO2)17。电极间绝缘层17还覆盖绝缘层24在第二方向上的表面。然后，在绝缘层24之间的间隔中形成控制栅电极18-CG，以完全填充鳍结构Fin之间的间隔。
此处，电极间绝缘层17和控制栅电极18-CG通过镶嵌工艺形成。即，在形成在绝缘层24之间的间隔中之后，可以通过CMP抛光电极间绝缘层17和控制栅电极18-CG，从而仅留在绝缘层24之间的间隔中。此时，绝缘层24的上表面可以用作CMP的终点。
最后，尽管未示出这一点，但是通过例如CVD使用层间绝缘层(例如氧化硅层)填充具有线和间隔图形的控制栅电极18-CG之间的间隔。
通过上述工艺制成图59-63中的VG-FG型VLB。
[第五实施例]
本实施例的特征在于：使用用作电荷陷阱的绝缘层(例如，氮化硅层)作为存储器基元的电荷存储层(VG-MONOS型)。
与其它情况一样，在这种情况下，为了提高性能，在NAND串的延伸(鳍结构的延伸)方向上电荷存储层的分隔是有必要的。因此，下面描述的结构和制造方法对于提高VG-MONOS型VLB的性能是有效的。
结构
图69示出了VG-MONOS型VLB的结构。图70是示出沿着箭头A所见的图69中的结构的侧视图。图71是沿着图70中的线LXXI-LXXI截取的横截面视图。图72是沿着图72中的线LXXII-LXXII截取的横截面视图。
半导体衬底10是例如硅衬底。绝缘层11是例如称为掩埋氧化物(BOX)的氧化硅层并且用作器件分隔绝缘层。
在绝缘层11上，第一、第二、第三和第四半导体层(有源区)12-1、12-2、12-3和12-4彼此绝缘，并且在与半导体衬底10的表面垂直的第一方向上层叠的同时在与半导体衬底10的表面平行的第二方向上延伸。
在本实施例中，四个半导体层层叠在所述绝缘层上；然而，所述结构不限于此并且所述叠层可以简单地具有两个或更多个半导体层。由于存储容量随着层叠的半导体层数量增加而增加，因此所述数量较大是优选的。
通过绝缘层(例如，氧化硅层)13进行第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4之间的绝缘。
在这四个半导体层当中被设置在最上面的第四半导体层12-4上的绝缘层13上，形成绝缘层(上绝缘层)14a作为硬掩膜层。在本实施例中，绝缘层14a包含选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物。例如，绝缘层14a包含氮化铝(AlN)。
鳍结构由第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层13和14a构成。第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4应当优选是单晶的，但替代地可以是多晶的或非晶的。
第一、第二、第三和第四NAND串(存储器串)S1、S2、S3和S4分别使用第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4作为沟道。第一、第二、第三和第四NAND串S1、S2、S3和S4中的每一个包括在所述第二方向上串联连接的存储器基元MC。
第一、第二、第三和第四NAND串S1、S2、S3和S4中的存储器基元MC中的每一个都在所述第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在与所述第一和第二方向垂直的第三方向上的表面上包括电荷俘获层叠结构25和控制栅电极18-CG。
电荷俘获层叠结构25包括例如如图73中所示的栅极绝缘层(隧道氧化层)25a、电荷俘获层(例如，氮化硅层)25b、以及阻挡绝缘层25c。阻挡绝缘层25c阻挡电荷俘获层25b与控制栅电极18-CG之间的泄漏。
在电荷俘获层叠结构25中，在第一、第二、第三和第四NAND串S1、S2、S3和S4的延伸方向(鳍的延伸方向)上，电荷俘获层25b与阻挡绝缘层25c逐存储器基元地被彼此分隔开。
在本实施例中，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第三方向上的宽度宽于绝缘层13的在第三方向上的宽度，并且在绝缘层13之间沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的凸起形成存储器基元MC的电荷俘获层(电荷存储层)25b。
控制栅电极18-CG沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在所述第三方向上的表面在第一方向上延伸，并且由第一、第二、第三和第四NAND串S1、S2、S3和S4共享。
此外，控制栅电极18-CG完全填充在所述第三方向上相邻的两个鳍结构Fin之间的间隔(填充被限制在两个相邻鳍结构Fin的存储器基元MC之间的间隔内)。控制栅电极18-CG，作为整体，当从半导体衬底10的上方观看时在第三方向上延伸。
此处，在本实施例的下面描述的制造方法中，在被控制栅电极18-CG覆盖的区域内，用作硬掩膜的绝缘层14a在第三方向上具有宽度t1，该宽度t1等于或窄于最上绝缘层13的在第三方向上的宽度t3，以便分隔在第一、第二、第三和第四NAND串S1、S2、S3和S4中串联连接的存储器基元MC的电荷俘获层(电荷存储层)25b。
由于存储器基元MC的电荷俘获层(电荷存储层)的分隔工艺，绝缘层14a的在第三方向上的横截面形状变化。所述横截面形状在被控制栅电极18-CG覆盖的区域中具有尖锐拐角(如图71中)，而在未被控制栅电极18-CG覆盖的区域中具有圆拐角(如图72中)。
在本实施例中，四个NAND串对应于四个半导体层层叠；然而，所述结构不限于此并且所述叠层可以仅仅具有两个或更多个NAND串，对应于相同数量的半导体层。
此外，在本实施例中，在未被控制栅电极18-CG覆盖的区域中栅极绝缘层25a被去除(如在图72中)；然而，在电荷俘获层(电荷存储层)25b从该区域中被去除的条件下，栅极绝缘层25a可以保留在该区域中。
通过上述结构，能够实现可以跳过作为硬掩膜层的绝缘层14a的收缩步骤(各向同性蚀刻)的制造方法。将在下文中描述细节。可以减小绝缘层14a的初始厚度，并且可以以高精确度形成绝缘层14a的在第三方向上的宽度。
材料
像在第一实施例中一样，可以从适于各代半导体存储器的材料中任意选择用于上述VG-MONOS型VLB的材料。由于已经在第一实施例部分中详细解释了这样的材料的例子，此处避免重复。
注意，电荷俘获层(电荷存储层)25b由选自下述材料的材料形成：氮化硅(SiN，Si3N4)、氧氮化硅(SiON)、氧化铝(Al2O3)、氧氮化铝(AlON)、铪(HfO2)、铝酸铪(HfAlO3)、氮化铪(HfON)、氮化铝酸铪(HfAlON)、硅酸铪(HfSiO)、氮化硅酸铪(HfSiON)、氧化镧(La2O3)以及铝酸镧(LaAlO3)。
电荷俘获层(电荷存储层)25b可以由具有修改了的组成比的上述材料形成，例如由硅与氮化物的组成比不同于上述的硅氮化物形成。
栅极绝缘层25a和阻挡绝缘层25c由用于第一实施例中的栅极绝缘层15和电极间绝缘层17的相同材料形成。
制造方法的实例
图74-80示出了图69-73中的VG-MONOS型VLB的制造方法的实例。
最初，如图74中所示，与第一实施例的制造方法部分的第一实例(图5-9)中描述的工艺一致地制备鳍结构Fin。
此处，在图74中通过相同的附图标记表示与图5-9中示出的工艺一致地形成的结构要素。
然后，如图75中所示，通过例如湿法蚀刻或者使用HF/NH3气体的各向同性干法蚀刻，凹陷蚀刻绝缘层13在第三方向上的表面。
此处，绝缘层13的收缩量(蚀刻宽度)c需要被设定为等于或小于侧壁掩膜层14b在第三方向上的宽度的值。如下所述，这是为了安全地分隔未被控制栅电极覆盖的区域内的存储器基元的电荷俘获层(电荷存储层)25b。
结果，在鳍结构Fin的在第三方向上的表面上形成第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的凸起。
然后，去除侧壁掩膜层14b。
由此，如图76中所示，仅仅具有适于分隔电荷俘获层25b的预定宽度的硬掩膜层14a留在绝缘层13上。
即，通过上述步骤，可以实现通过常规硬掩膜层收缩技术获得的相同优点。此外，由于可以跳过常规执行的硬掩膜层(整体掩膜)收缩步骤，硬掩膜层14a的初始厚度可以减小，并且可以以高精确度设定其宽度。
此外，通过上述步骤，在如下所述的对控制栅进行构图的过程中，可以逐个存储器基元地使单个NAND串中的电荷俘获层(在第二方向上延伸的一个层)安全地分隔开。
然后，如图76所示，电荷俘获层叠结构25被形成为覆盖第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的凸起。在该实施例中，电荷俘获层叠结构25覆盖整个鳍结构Fin。
然后，如图77中所示，通过例如CVD使用用作多晶硅层的导电层18a覆盖鳍结构Fin的整个表面。导电层18a完全填充设置在第三方向上的两个相邻鳍结构Fin之间的间隔。
此处，如图78中所示，通过CMP抛光导电层18a的上表面和电荷俘获层叠结构25的一部分。此时，硬掩膜层14a的上表面可以用作CMP的终点。
然后，通过例如CVD在导电层18a上形成导电层(例如金属层)18b。
此外，如果需要，可以通过CMP平坦化导电层18b的上表面(第一方向上的表面)。在这种情况下，应当优选在将诸如氧化硅层的绝缘层形成于导电层18b上之后进行该CMP。
接下来，通过PEP在导电层18b上形成抗蚀剂图形。使用抗蚀剂图形作为掩膜对控制栅电极18-CG(导电层18a和18b)进行构图。
用于进行构图的抗蚀剂图形包括在第三方向上延伸的线和间隔图形。
由此，如图79和80所示，去除在未被抗蚀剂图形覆盖的区域中的导电层18a和18b以及电荷俘获层叠结构25。即，在单个NAND串中，通过该步骤逐个存储器基元地将组成在第二方向上延伸的单个层的电荷俘获层叠结构25彼此分隔开。
注意，即使在未被抗蚀剂图形覆盖的区域中，被硬掩膜层14a覆盖的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11和13也未被去除。
此外，在控制栅电极18-CG的构图工艺期间，在未被抗蚀剂图形覆盖的区域内的硬掩膜层14a在用作掩膜的同时被蚀刻到特定程度。结果，硬掩膜层14a的横截面形状在未被覆盖的区域内具有圆部分，如图79和80中所示。
当在被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有拐角部分的形状时，可以提高逐个存储器基元地分隔电荷俘获层叠结构25的精确度。
当在未被抗蚀剂图形19和控制栅电极18b覆盖的区域中硬掩膜层14a在第三方向上的横截面形状具有圆部分的形状时，用层间绝缘层填充字线(控制栅电极18-CG)之间的间隔的容易程度可以提高，如下文中所述。
之后，去除抗蚀剂图形。
最后，尽管未示出这一点，但是通过例如CVD使用层间绝缘层(例如氧化硅层)填充具有线和间隔图形的控制栅电极18-CG之间的间隔。
通过上述工艺制成图69-73中的VG-MONOS型VLB。
[应用实例]
现在，解释应用实例的VLB。
图81示出了用于应用实例的VLB。
第一、第二、第三和第四存储器串被分别形成在鳍结构Fin内的第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的表面区域上。第一、第二、第三和第四存储器串的一端被连接到共用的源极线SL而另一端被连接到束结构31。
第一、第二、第三和第四存储器串包括串联连接的存储器基元MC、被夹置在存储器基元MC之间的块选择晶体管SGT、以及被夹置在束结构31与存储器基元MC之间的辅助栅极晶体管(assist gate transistor)AGT。
块选择晶体管SGT由一个块BK中的鳍结构Fin共享，并且包括由一个块BK中的鳍结构Fin共用的一个选择栅极线。
辅助栅极晶体管AGT由一个鳍结构Fin中的第一、第二、第三和第四存储器串共享，并且包括由一个鳍结构Fin中的第一、第二、第三和第四存储器串共用的一个选择栅极线。即，在每个鳍结构Fin中，辅助栅极晶体管AGT的选择栅极线是独立的。
束结构31在第三方向上延伸以防止鳍结构Fin塌陷。与鳍结构Fin相似，束结构31包括第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4以及绝缘层11、13和14。在束结构31的在第三方向上的一端，设置第一、第二、第三和第四层选择晶体管LST。
第一、第二、第三和第四层选择晶体管LST使用第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4作为沟道，并且选择第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4之一。
第一、第二、第三和第四层选择晶体管LST在第三方向上排列，并且包括从接触插塞(plug)(共用电极)32侧依次以特定间距P设置的第一、第二、第三和第四选择栅电极33-1、33-2、33-3和33-4。
第一、第二、第三和第四选择栅电极33-1、33-2、33-3和33-4至少沿着第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的在第二方向上的表面在第一方向上延伸。
在该实例中，第一、第二、第三和第四选择栅电极33-1、33-2、33-3和33-4覆盖束结构31的在第一方向上的上表面以及其在第二方向上的两个侧面。即，层选择晶体管LST以双栅结构形成。
此外，包括第一选择栅电极33-1的第一层选择晶体管LST在第一半导体层12-1中具有常导通沟道。即，包括第一选择栅电极33-1的第一层选择晶体管LST在第一半导体层12-1中常导通，并且在第二、第三和第四半导体层12-2、12-3和12-4中可控地导通/关断。
包括第二选择栅电极33-2的第二层选择晶体管LST在第二半导体层12-2中具有常导通沟道。即，包括第二选择栅电极33-2的第二层选择晶体管LST在第二半导体层12-2中常导通，并且在第一、第三和第四半导体层12-1、12-3和12-4中可控地导通/关断。
包括第三选择栅电极33-3的第三层选择晶体管LST在第三半导体层12-3中具有常导通沟道。即，包括第三选择栅电极33-3的第三层选择晶体管LST在第三半导体层12-3中常导通，并且在第一、第二和第四半导体层12-1、12-2和12-4中可控地导通/关断。
包括第四选择栅电极33-4的第四层选择晶体管LST在第四半导体层12-4中具有常导通沟道。即，包括第四选择栅电极33-4的第四层选择晶体管LST在第四半导体层12-4中常导通，并且在第一、第二和第三半导体层12-1、12-2和12-3中可控地导通/关断。
注意，第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的常导通沟道可以由n型杂质(诸如砷和磷的五价元素)、p型杂质(诸如硼和铟的三价元素)或者包含两种杂质的杂质区形成。
对于上述的第一、第二、第三和第四层选择晶体管LST，接触插塞32可以用作到第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4的共用电极。即，没有必要在第一、第二、第三和第四半导体层12-1、12-2、12-3和12-4中提供单独的接触插塞，并且可以减小接触区域的尺寸。
注意，束结构31的在第二方向上的宽度可以与鳍结构Fin的在第三方向上的宽度相同或不同。优选地，束结构31的在第二方向上的宽度应当宽于鳍结构Fin的在第三方向上的宽度，这是为了减小束结构31中的布线电阻并且防止鳍结构Fin的塌陷。
此外，接触插塞(共用电极)32包含诸如W和Al的金属元素。位线BL被连接到接触插塞32。
[结论]
从上文中可以理解，本发明实施例可以减小用于鳍处理且分隔电荷存储层的硬掩膜的初始厚度，并且可以在鳍处理之后提高硬掩膜的收缩精确度。因此，可以实现适于小型化的非易失性半导体存储器件及其制造方法。
尽管已经描述了特定实施例，但是这些实施例仅以举例的方式给出，并不旨在限制本发明的范围。实际上，本申请中描述的新颖的实施例可以体现为各种其它形式；此外，可以在不脱离本发明的精神的情况下对本申请中描述的实施例的形式进行各种省略、替代和变化。所附权利要求及其等效物旨在覆盖应落入本发明的精神和范围内的这些形式或修改。

Claims (10)

1.一种非易失性半导体存储器件，包括：
半导体衬底；
层叠的层结构，其包括在第一方向上层叠的第一到第n半导体层以及层叠在所述第n半导体层上的上绝缘层，其中n是等于或大于2的自然数，所述第一方向垂直于所述半导体衬底的表面，所述层叠的层结构在与所述半导体衬底的表面平行的第二方向上延伸；以及
第一到第n NAND串，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向，
所述非易失性半导体存储器件的特征在于，所述第一到第n NAND串中的每一个包括串联连接的存储器基元，
每一个所述存储器基元都包括电荷存储层和控制栅电极，
所述存储器基元的所述电荷存储层彼此分隔开，
所述上绝缘层包括选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物，并且
被所述控制栅电极覆盖的所述上绝缘层在与所述第二方向垂直的横截面中具有拐角部分，并且未被所述控制栅电极覆盖的所述上绝缘层在所述横截面中具有圆部分。
2.一种非易失性半导体存储器件，包括：
半导体衬底；
层叠的层结构，其包括在第一方向上层叠的第一到第n半导体层以及层叠在所述第n半导体层上的上绝缘层，其中n是等于或大于2的自然数，所述第一方向垂直于所述半导体衬底的表面，所述层叠的层结构在与所述半导体衬底的表面平行的第二方向上延伸；以及
第一到第n NAND串，其被分别设置在所述第一到第n半导体层的在第三方向上的表面上，所述第三方向垂直于所述第一和第二方向，
所述非易失性半导体存储器件的特征在于，所述第一到第n NAND串中的每一个包括串联连接的存储器基元，
每一个所述存储器基元都包括电荷存储层和控制栅电极，
所述存储器基元的所述电荷存储层彼此分隔开，
所述上绝缘层包括选自Al、Hf、Ta、Ti和W的元素的氧化物或氮化物，并且
被所述控制栅电极覆盖的所述上绝缘层的宽度等于或者窄于所述第n半导体层的在所述第三方向上的宽度。
3.根据权利要求2所述的器件，其特征在于，被所述控制栅电极覆盖的所述上绝缘层在与所述第二方向垂直的横截面中具有拐角部分，并且未被所述控制栅电极覆盖的所述上绝缘层在所述横截面中具有圆部分。
4.根据权利要求1或2所述的器件，其特征在于，所述电荷存储层包括在所述第三方向上层叠的导电层以及所述导电层之间的绝缘层。
5.根据权利要求1或2所述的器件，其特征在于，每一个所述存储器基元都包括第一绝缘层、所述电荷存储层、第二绝缘层以及所述控制栅电极，所述第一绝缘层、所述电荷存储层、所述第二绝缘层以及所述控制栅电极以上述顺序位于所述第一到第n半导体层的在所述第三方向上的表面上。
6.根据权利要求1或2所述的器件，其特征在于，所述层叠的层结构包括：槽，其在所述第一方向上穿过所述上绝缘层和所述第一到第n半导体层；第一绝缘层，其覆盖被设置于所述槽中的所述第一到第n半导体层的在所述第三方向上的表面；导电层，其被设置在所述槽中；以及第二绝缘层，其在所述第一方向上覆盖所述导电层。
7.根据权利要求1或2所述的器件，其特征在于，每一个所述存储器基元包括第一绝缘层和所述电荷存储层并且包括第二绝缘层和所述控制栅电极，所述第一绝缘层和所述电荷存储层以上述顺序位于所述第一到第n半导体层的在所述第三方向上的表面上，并且所述第二绝缘层和所述控制栅电极覆盖所述电荷存储层的在所述第二方向上的表面。
8.根据权利要求1或2所述的器件，其特征在于，所述层叠的层结构包括在所述第一方向上层叠的第一到第(n+1)绝缘层，
所述第i半导体层被设置在所述第i绝缘层与所述第(i+1)绝缘层之间，其中i是1到n中的一个，
所述第一到第n半导体层中的每一个的宽度窄于所述第一到第(n+1)绝缘层中的每一个的在所述第三方向上的宽度，并且
所述存储器基元的所述电荷存储层被分别设置在所述第一到第(n+1)绝缘层之间的凹部中。
9.根据权利要求1或2所述的器件，其特征在于，所述层叠的层结构包括在所述第一方向上层叠的第一到第(n+1)绝缘层，
所述第i半导体层被设置在所述第i绝缘层与所述第(i+1)绝缘层之间，其中i是1到n中的一个，并且
被所述控制栅电极覆盖的所述上绝缘层的宽度等于或者窄于所述第(n+1)绝缘层的在所述第三方向上的宽度。
10.根据权利要求9所述的器件，其特征在于，所述第一到第n半导体层中的每一个的宽度宽于所述第一到第(n+1)绝缘层中的每一个的在所述第三方向上的宽度，并且
所述存储器基元的所述电荷存储层分别沿着所述第一到第n半导体层的凸部设置。
CN201410314589.2A 2013-07-03 2014-07-03 非易失性半导体存储器件及其制造方法 Active CN104282694B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-139685 2013-07-03
JP2013139685A JP2015015287A (ja) 2013-07-03 2013-07-03 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN104282694A CN104282694A (zh) 2015-01-14
CN104282694B true CN104282694B (zh) 2017-06-06

Family

ID=52132202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410314589.2A Active CN104282694B (zh) 2013-07-03 2014-07-03 非易失性半导体存储器件及其制造方法

Country Status (4)

Country Link
US (2) US9177809B2 (zh)
JP (1) JP2015015287A (zh)
CN (1) CN104282694B (zh)
TW (1) TWI545732B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6095951B2 (ja) * 2012-11-09 2017-03-15 エスケーハイニックス株式会社ＳＫ ｈｙｎｉｘ Ｉｎｃ． 半導体装置及びその製造方法
US9337195B2 (en) * 2013-12-18 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
TWI566294B (zh) * 2014-10-21 2017-01-11 力晶科技股份有限公司 快閃記憶體的製作方法
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
TWI569375B (zh) * 2015-03-24 2017-02-01 旺宏電子股份有限公司 記憶元件及其製造方法
US9548369B2 (en) * 2015-03-26 2017-01-17 Macronix International Co., Ltd. Memory device and method of manufacturing the same
KR102316119B1 (ko) * 2015-04-02 2021-10-21 삼성전자주식회사 반도체 장치
JP6489951B2 (ja) * 2015-06-12 2019-03-27 東芝メモリ株式会社 半導体装置の製造方法
US9997633B2 (en) * 2015-10-02 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
KR102315275B1 (ko) * 2015-10-15 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US9728621B1 (en) * 2016-09-28 2017-08-08 International Business Machines Corporation iFinFET
CN108630807B (zh) * 2017-03-23 2022-01-28 中芯国际集成电路制造(上海)有限公司 半导体器件、制造方法以及存储器
KR20190056118A (ko) * 2017-11-16 2019-05-24 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN107993952B (zh) * 2017-11-23 2020-04-14 长江存储科技有限责任公司 栅极线的对准测量方法
US20190341452A1 (en) 2018-05-04 2019-11-07 International Business Machines Corporation Iii-v-segmented finfet free of wafer bonding
US10840254B2 (en) 2018-05-22 2020-11-17 Macronix International Co., Ltd. Pitch scalable 3D NAND
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11362001B2 (en) 2018-08-14 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing nanostructures with various widths
US10720503B2 (en) * 2018-08-14 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device
US20200119041A1 (en) * 2018-10-16 2020-04-16 Macronix International Co., Ltd. Memory device and method for forming the same
US11380369B2 (en) * 2018-11-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cells and method for manufacturing thereof
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
JP7311615B2 (ja) 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法
US11145765B2 (en) * 2019-09-26 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around structure with self substrate isolation and methods of forming the same
CN110785847B (zh) 2019-09-29 2021-02-09 长江存储科技有限责任公司 三维存储器件及其形成方法
WO2021056515A1 (en) * 2019-09-29 2021-04-01 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same
CN110785846B (zh) 2019-09-29 2021-03-23 长江存储科技有限责任公司 三维存储器件及其形成方法
CN112951912B (zh) * 2019-12-10 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113629141A (zh) * 2020-05-06 2021-11-09 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369582A (zh) * 2007-08-15 2009-02-18 旺宏电子股份有限公司 垂直式非易失性存储器及其制造方法
CN101901868A (zh) * 2009-05-27 2010-12-01 佳能安内华股份有限公司 制造磁性器件的方法和设备
CN103151357A (zh) * 2013-03-26 2013-06-12 清华大学 存储结构及其形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654671B2 (ja) 2004-11-29 2011-03-23 ソニー株式会社 半導体記憶装置
US7352018B2 (en) 2005-07-22 2008-04-01 Infineon Technologies Ag Non-volatile memory cells and methods for fabricating non-volatile memory cells
US7662718B2 (en) 2006-03-09 2010-02-16 Micron Technology, Inc. Trim process for critical dimension control for integrated circuits
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7714377B2 (en) 2007-04-19 2010-05-11 Qimonda Ag Integrated circuits and methods of manufacturing thereof
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR20100001547A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 이의 제조 방법
US8860124B2 (en) 2009-01-15 2014-10-14 Macronix International Co., Ltd. Depletion-mode charge-trapping flash device
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
WO2010143306A1 (ja) 2009-06-12 2010-12-16 株式会社 東芝 不揮発性半導体記憶装置
JP4987918B2 (ja) 2009-08-27 2012-08-01 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2011114235A (ja) 2009-11-27 2011-06-09 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8482051B2 (en) * 2010-01-11 2013-07-09 Hynix Semiconductor Inc. 3D nonvolatile memory device including a plurality of channel contacts coupled to a plurality of channel layers and a plurality of section lines coupled to the plurality of channel contacts and method for fabricating the same
WO2011114502A1 (ja) 2010-03-19 2011-09-22 株式会社 東芝 不揮発性半導体記憶装置及びその製造方法
WO2011114503A1 (ja) 2010-03-19 2011-09-22 株式会社 東芝 不揮発性半導体記憶装置及びその製造方法
US8349681B2 (en) * 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
KR101699515B1 (ko) * 2010-09-01 2017-02-14 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP5624415B2 (ja) * 2010-09-21 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5651415B2 (ja) 2010-09-21 2015-01-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8455939B2 (en) 2010-12-21 2013-06-04 Sandisk Technologies Inc. Stacked metal fin cell
US8503213B2 (en) 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
JP2012227326A (ja) 2011-04-19 2012-11-15 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2012234980A (ja) 2011-05-02 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
JP2013016587A (ja) 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US8643078B2 (en) * 2012-04-10 2014-02-04 Macronix International Co., Ltd. Semiconductor structure and manufacturing method of the same
JP2013239622A (ja) 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369582A (zh) * 2007-08-15 2009-02-18 旺宏电子股份有限公司 垂直式非易失性存储器及其制造方法
CN101901868A (zh) * 2009-05-27 2010-12-01 佳能安内华股份有限公司 制造磁性器件的方法和设备
CN103151357A (zh) * 2013-03-26 2013-06-12 清华大学 存储结构及其形成方法

Also Published As

Publication number Publication date
TWI545732B (zh) 2016-08-11
CN104282694A (zh) 2015-01-14
TW201511237A (zh) 2015-03-16
US9177809B2 (en) 2015-11-03
JP2015015287A (ja) 2015-01-22
US20160005757A1 (en) 2016-01-07
US20150008501A1 (en) 2015-01-08
US9305936B2 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
CN104282694B (zh) 非易失性半导体存储器件及其制造方法
TWI500143B (zh) 非揮發性半導體記憶體裝置及製造其之方法
US10141328B2 (en) Three dimensional memory device and method for fabricating the same
TWI652805B (zh) 立體記憶體元件的製作方法及其結構
US8786004B2 (en) 3D stacked array having cut-off gate line and fabrication method thereof
JP5624567B2 (ja) 不揮発性半導体記憶装置及びその製造方法
CN107437550A (zh) Nvm存储器hkmg集成技术
KR102633484B1 (ko) 더미 패턴들을 갖는 반도체 소자들
US10685971B2 (en) Three dimensional memory device and method for fabricating the same
CN107039443A (zh) 存储器元件及其制作方法
TWI553776B (zh) 3d陣列的大馬士革導體
CN106206600A (zh) 存储器件及其制造方法及包括该存储器件的电子设备
TW201813061A (zh) 半導體裝置及其製造方法
CN106373964A (zh) 半导体存储装置及其制造方法
WO2020117330A1 (en) Finfet-based split gate non-volatile flash memory with extended source line finfet, and method of fabrication
CN107851581A (zh) 存储器单元、半导体集成电路装置及半导体集成电路装置的制造方法
CN104051331B (zh) 3d阵列的大马士革半导体装置及其形成方法
KR20080048313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN105448922B (zh) 具有交错的控制结构的三维阵列存储器装置
US20160181270A1 (en) Memory architecture of array with single gate memory devices
CN104576538B (zh) 存储器及其制造方法
CN106920799A (zh) 半导体结构及其制造方法
US20190206732A1 (en) Three-dimensional semiconductor device and method for manufacturing the same
TW202017113A (zh) 立體記憶體元件及其製作方法
JP5319092B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170717

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211020

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.