CN104241305B - 光电转换设备以及光电转换设备的制造方法 - Google Patents

光电转换设备以及光电转换设备的制造方法 Download PDF

Info

Publication number
CN104241305B
CN104241305B CN201410263602.6A CN201410263602A CN104241305B CN 104241305 B CN104241305 B CN 104241305B CN 201410263602 A CN201410263602 A CN 201410263602A CN 104241305 B CN104241305 B CN 104241305B
Authority
CN
China
Prior art keywords
semiconductor regions
plane
photoelectric conversion
rectangular projection
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410263602.6A
Other languages
English (en)
Other versions
CN104241305A (zh
Inventor
渡边高典
三木崇史
饭田聪子
小林昌弘
岩田旬史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104241305A publication Critical patent/CN104241305A/zh
Application granted granted Critical
Publication of CN104241305B publication Critical patent/CN104241305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了光电转换设备以及光电转换设备的制造方法。示例性实施例为一种光电转换设备，其具有光电转换部和传送部。传送部传送光电转换部的电荷。光电转换部包括第一导电类型的第一和第二半导体区域。通过光电转换生成的电荷累积在第一和第二半导体区域中。根据示例性实施例的第一和第二半导体区域的结构或者它们的制造方法，可在提高光电转换部的灵敏性的同时提高电荷的传送效率。

Description

光电转换设备以及光电转换设备的制造方法
技术领域
本发明涉及光电转换设备以及光电转换设备的制造方法。
背景技术
日本专利公开No.2005-167187(下文被称为PTL1)公开了一种具有多个传感器单元的成像设备。每个传感器单元具有光电二极管，其包括累积阱(accumulation well)以及深电荷收集扩散区域。累积阱在基板的深度方向上相对浅，并且在水平方向上相对宽。深电荷收集扩散区域大致位于累积阱的中心。深电荷收集扩散区域在深度方向上达到适当深的位置，并且仅关于水平方向在相对窄的区域中形成。根据这样的配置，可防止电荷的收集效率下降。
根据PTL1，在用于形成累积阱的离子注入的步骤中以及用于形成深电荷收集扩散区域的离子注入的步骤中，同一导电类型的杂质被注入同一区域。具体而言，在PTL1的图4(D)中，公开了通过离子注入来形成深电荷收集扩散区域(PTL1的图4的31)。通过此离子注入而注入的硼离子的分布在大约0.2微米的深度处具有峰值。在PTL1的图5(c)中，公开了通过离子注入来形成累积阱(PTL1的图5的4)。通过此离子注入而注入的硼离子的分布在大约0.2微米的深度处具有峰值。因此，同一导电类型的杂质被注入为使得浓度分布的峰值位于同一深度处。在这两个离子注入步骤中使用的两个掩模(PTL1的图4的31a以及PTL1的图5的4a)在相同区域中具有开口。
发明内容
在本发明的一个方面中，光电转换设备包括半导体基板、设置在所述半导体基板中的包括第一导电类型的第一和第二半导体区域的光电转换部，以及被配置用于传送第一和第二半导体区域的电荷的传送部。第一半导体区域沿平行于半导体基板的表面的第一方向延伸。第一半导体区域包括如下这样的部分，该部分具有比第一半导体区域的不同部分的杂质浓度低的杂质浓度。第二半导体区域设置在该具有较低杂质浓度的部分之下。第一半导体区域的沿第一方向的长度大于第二半导体区域的沿第一方向的长度。
在本发明的另一个方面中，光电转换设备包括半导体基板、设置在所述半导体基板中的包括第一导电类型的第一和第二半导体区域的光电转换部，被配置用于传送第一和第二半导体区域的电荷的传送部，设置在第一半导体区域之上的第二导电类型的第三半导体区域，以及第二导电类型的第四半导体区域。第一半导体区域包括第一部分和与第一部分不同的第二部分。第一部分、第二部分以及第四半导体区域设置在相同深度处。第一部分、第四半导体区域以及第二部分沿与半导体基板的表面平行的第一方向按此顺序布置。第二半导体区域设置在第四半导体区域之下。第一半导体区域的沿第一方向的长度大于第二半导体区域的沿第一方向的长度。
在本发明的另一实施例中，提供了一种光电转换设备的制造方法，该光电转换设备包括半导体基板、包括第一导电类型的第一和第二半导体区域的光电转换部，被配置用于传送第一和第二半导体区域的电荷的传送部，以及设置在第一半导体区域之上的第二导电类型的第三半导体区域。该方法包括使用具有第一开口的第一掩模将第一导电类型的第一杂质离子注入半导体基板以形成第一半导体区域的步骤。该方法包括使用具有第二开口的第二掩模将第一导电类型的第二杂质离子注入半导体基板以形成第二半导体区域的步骤。该方法包括使用具有第三开口的第三掩模将第二导电类型的第三杂质离子注入半导体基板以形成第三半导体区域的步骤。该方法进一步包括使用具有第四开口的第四掩模将第二导电类型的第四杂质离子注入半导体基板的步骤。第一开口在平行于半导体基板的表面的平面上的正交投影包围第二开口在该平面上的正交投影以及第四开口在该平面上的正交投影。第二开口在该平面上的正交投影以及第四开口在该平面上的正交投影至少部分地相互重叠。第三开口的形状和第四开口的形状彼此不同。第二杂质被注入比第一杂质被注入的区域深的位置。第四杂质被注入第一杂质被注入的区域中的至少一部分。
在本发明的另一实施例中，提供了一种光电转换设备的制造方法，该光电转换设备包括半导体基板、包括第一导电类型的第一和第二半导体区域的光电转换部，以及被配置用于传送第一和第二半导体区域的电荷的传送部。该方法包括使用具有第一开口的第一掩模将第一导电类型的第一杂质离子注入半导体基板以形成第一半导体区域的步骤。该方法包括使用具有第二开口的第二掩模将第一导电类型的第二杂质离子注入半导体基板以形成第二半导体区域的步骤。第一开口在平行于半导体基板的表面的平面上的正交投影包围第二开口在该平面上的正交投影。第二杂质的杂质浓度分布的峰值位于比第一杂质的杂质浓度分布的峰值深的位置处。
在本发明的另一实施例中，提供了一种光电转换设备的制造方法，该光电转换设备包括半导体基板、包括第一导电类型的第一和第二半导体区域的光电转换部，以及被配置用于传送第一和第二半导体区域的电荷的传送部。该方法包括使用具有第一开口的第一掩模将第一导电类型的第一杂质离子注入半导体基板以形成第一半导体区域的步骤。该方法包括使用具有第二开口的第二掩模将第一导电类型的第二杂质离子注入半导体基板以形成第二半导体区域的步骤。第一掩模包括通过第一开口彼此分离的第一掩模部和第二掩模部。第一开口在平行于半导体基板的表面的平面上的正交投影围绕(surround)第一掩模部在该平面上的正交投影。第一掩模部在该平面上的正交投影以及第二开口在该平面上的正交投影至少部分地相互重叠。第二杂质被注入比第一杂质被注入的区域深的位置。
在本发明的另一实施例中，提供了一种光电转换设备的制造方法，该光电转换设备包括半导体基板。该方法包括形成光电转换部的步骤，该光电转换部包括沿平行于半导体基板的表面的第一方向延伸的第一导电类型的第一半导体区域以及设置在比第一半导体区域深的位置处的第二半导体区域。第二半导体区域的沿第一方向的长度小于第一半导体区域的沿第一方向的长度。该方法包括形成设置在第一半导体区域之上的第二导电类型的第三半导体区域的步骤。该方法包括形成被配置用于传送第一和第二半导体区域的电荷的传送部的步骤。该方法进一步包括减小区域的第一导电类型的浓度的步骤以及使得该区域为第二导电类型的步骤中的任一个。该区域被定位在与第一半导体区域相同的深度处并且在第二半导体区域之上。
参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1A到1C示意性地示出光电转换设备的截面结构以及光电转换设备的制造中所使用的掩模的图案。
图2示意性地示出光电转换设备的截面结构。
图3A至3C示意性地示出光电转换设备的截面结构以及光电转换设备的制造中所使用的掩模的图案。
图4示意性地示出光电转换设备的截面结构。
图5A至5D示意性地示出光电转换设备的截面结构以及光电转换设备的制造中所使用的掩模的图案。
图6A至6C示意性地示出光电转换设备的截面结构以及光电转换设备的制造中所使用的掩模的图案。
图7A至7C示意性地示出光电转换设备的截面结构以及光电转换设备的制造中所使用的掩模的图案。
具体实施方式
发明人公开了能够提高电荷的传送效率的技术。
在发明人已知的成像设备中，累积阱和深电荷收集扩散区域相互重叠的重叠区域具有高杂质浓度。出于此原因，重叠区域对于电荷具有低电势。因此当传送电荷时，在重叠区域中趋向于形成电势凹部(potential pocket)，并且一些电荷可能被剩余而没有被传送。如果一些电荷被剩余而没有被传送，则可传送电荷的最大数量可能被限制。在另一情况中，如果一些电荷被剩余而没有被传送，则传送电荷可能花费长时间。也就是说，电荷传送效率可能将降低。
根据本发明的一些实施例提供了一种光电转换设备，其具有光电转换部以及用于传送光电转换部的电荷的传送部。根据本发明的一些实施例提供了一种光电转换设备，其具有多个像素(诸如CCD图像传感器或CMOS图像传感器)。每个像素包括光电转换部以及用于传送光电转换部的电荷的传送部。
光电转换部包括第一导电类型的第一半导体区域和第一导电类型的第二半导体区域，通过光电转换产生的电荷被累积在第一和第二半导体区域中。在根据本发明的示例性实施例中，通过发明了第一和第二半导体区域的结构或者它们的制造方法，可在提高光电转换部的灵敏度的同时提高电荷的传送效率。
下文将参照附图描述根据本发明的示例性实施例。在下文的示例性实施例中，信号电荷为电子。因此，第一导电类型为N型，第二导电类型为P型。在一些示例性实施例中，信号电荷可能是空穴。当信号电荷为空穴时，第一导电类型为P型，而第二导电类型为N型。
在此说明书中，第一导电类型的杂质是第一导电类型的半导体区域中包含的主要杂质。当第一导电类型是N型时，第一导电类型的杂质是施主，诸如磷或砷。第二导电类型的杂质是第二导电类型的半导体区域中包含的主要杂质。当第二导电类型是P型时，第二导电类型的杂质是受主，诸如硼。
在此说明书中，当关于距半导体基板的表面的沿垂直于该表面的方向的距离提及两个半导体区域之间的位置关系时，使用术语“深”或“浅”。当暗指两个半导体区域在平行于半导体基板的表面的平面上的正交投影相互重叠时，使用术语“之上”或“之下”。也就是说，“第一半导体区域位于第二半导体区域之上”指的是第一半导体区域位于比第二半导体区域浅的位置处，并且第一和第二半导体区域的在平行于半导体基板的表面的平面上的正交投影相互重叠。更接近于半导体基板的光入射到其上的表面的位置将被称为“浅”或者“之上”。光入射到其上的半导体基板的表面是在设置光电转换部的位置处的半导体基板与设置在其上的绝缘体之间的界面。
第一示例性实施例
将描述第一示例性实施例的光电转换设备。图1A示意性地示出光电转换设备的截面结构。光电转换设备具有半导体基板101。半导体基板101是例如N型硅基板。半导体基板101通过外延生长来形成。用于形成光电转换部、晶体管等的半导体区域在半导体基板101中形成。在半导体基板101的部分101a中没有形成半导体区域。
在半导体基板101中，设置阱区域102、元件隔离部103、浮置扩散部(下文被称为FD部)104、表面区域106、第一和第二累积区域107和108、以及P型半导体区域150。
阱区域102是P型半导体区域。元件隔离部103由绝缘体形成。例如，元件隔离部103是浅沟槽隔离(STI)部。FD部104是N型半导体区域。FD部104形成放大部(未示出)的输入节点。传送栅极电极105设置在半导体基板101上且在它们之间具有绝缘膜(未示出)。传送栅极电极105例如由多晶硅形成。传送栅极电极105将光电转换部的电荷传送到FD部104。也就是说，传送栅极电极105形成传送部。作为FD部104的替代，可设置CCD的沟道部或者溢漏(overflow drain)。传送部可传送电荷以便排出电荷。
光电转换部是例如光电二极管。具体而言，在此示例性实施例中，光电转换部包括第一累积区域107和第二累积区域108。第一和第二累积区域107和108两者都是N型半导体区域。第一和第二累积区域107和108与P型半导体区域(诸如阱区域102)形成PN结。通过光电转换产生的电荷由于与阱区域102形成的PN结的耗尽层中的电场而漂移至第一和第二累积区域107和108。
传送部传送第一和第二累积区域107和108中的任一个中累积的电荷。传送部可传送电荷以使得第一和第二累积区域107和108全体可被耗尽。也就是说，传送部可实行完全耗尽传送。
表面区域106被设置在第一累积区域107之上。表面区域106是P型半导体区域。表面区域106防止在半导体基板的表面SR上产生的暗电流进入第一累积区域107。第一累积区域107的一部分可与表面区域106设置在同一深度处。例如，在此示例性实施例中，为了提高传送效率，第一累积区域107延伸至在传送栅极电极105之下的位置。第一累积区域107的设置在传送栅极电极105之下的部分与表面区域106设置在同一深度处。表面区域106可被省略，并且第一累积区域107可延伸至半导体基板的表面SR。
P型半导体区域150设置在表面区域106的一部分之下。P型半导体区域150的杂质浓度可基本与阱区域102的杂质浓度相同。由于来自表面区域106的杂质的扩散，P型半导体区域150的杂质浓度可以是表面区域106的杂质浓度与阱区域102的杂质浓度之间的中间值。
第一累积区域107包括第一部分和第二部分。在图1A中，附图标记107指示的两个区域中的左手侧区域示意性地示出第一部分的截面，并且右手侧区域示意性地示出第二部分的截面。如图1A所示，第一累积区域107的第一部分、P型半导体区域150以及第一累积区域107的第二部分沿平行于半导体基板101的表面SR的第一方向布置。
第二累积区域108设置在P型半导体区域150之下。第二累积区域108的至少一部分被设置在比第一累积区域107深的位置处。第二累积区域108全体可设置在比第一累积区域107深的位置处。
在此示例性实施例中，第一累积区域107和第二累积区域108是彼此连续的N型半导体区域。但是，P型半导体区域可被置于第一累积区域107和第二累积区域108之间。当第一累积区域107和第二累积区域108全体被耗尽时，第一和第二累积区域107和108之间的P型半导体区域可被耗尽。由于这样的配置，第一和第二累积区域107和108相互电连接。
在图1A中，第一累积区域107的沿第一方向的长度由箭头L1示出。第二累积区域108的沿第一方向的长度由箭头L2示出。第一累积区域107的沿第一方向的长度L1大于第二累积区域108的沿第一方向的长度L2。
在图1A所示的截面中，第一累积区域107的第一部分和第二部分被分离。但是，实际上，第一累积区域107在纸平面的远侧或近侧是连续的。
根据这样的配置，第一累积区域107和第二累积区域108相互重叠的重叠区域可被减小。作为替代，第一累积区域107和第二累积区域108根本没有重叠。即，在光电转换部中，具有高N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。结果，可提高传送效率。
当第一累积区域107的一部分被设置在第二累积区域108之上时，来自下方的耗尽层几乎不到达该部分。因此，通过P型半导体区域150被设置在第二累积区域108之上这一事实，第一累积区域107和第二累积区域108可容易地耗尽。换句话说，第一和第二累积区域107和108全体可在较低的电压被耗尽。因此，电荷可在较低的电压被传送。
第一累积区域107的沿第一方向的长度L1大于第二累积区域108的沿第一方向的长度L2。即，比第一累积区域107窄的第二累积区域108在基板的深度方向上延伸。出于此原因，可在维持传送效率的同时提高饱和电荷量和灵敏度。
接下来，将描述此示例性实施例的光电转换设备的制造方法以及其中使用的掩模。第一累积区域107和第二累积区域108均通过如下方法形成，该方法包括将N型杂质离子注入半导体基板的步骤。通过在这两个离子注入操作中使用不同的掩模，在这两个离子注入操作两者中被注入杂质的区域(即第一和第二累积区域107和108之间的重叠区域)可被减小。
图1B和1C示意性地示出各离子注入过程中使用的掩模的图案。图1B和1C示出在平行于半导体基板的表面SR的平面上的掩模的图案的正交投影。当使用CAD设计掩模时，通常，在平行于半导体基板的表面SR的平面上的掩模的图案的正交投影等同于在显示器或纸上显示的CAD绘图。当然，CAD绘图是一种设计绘图，因此在实际掩模图案与CAD绘图之间可存在制造误差。
用于形成第一累积区域107的第一掩模在图1B中示意性地示出。在图1B中，传送栅极电极105的位置由虚线示出。沿图1B的线IA-IA取得的截面对应于在图1A中示意性示出的截面。
第一掩模具有开口201。第一掩模包括第一掩模部210和第二掩模部211。在用于形成第一累积区域107的离子注入中，通过开口201将杂质注入半导体基板中。杂质没有被注入在其中设置第一掩模部210或第二掩模部211的区域中。因此，第一累积区域107在对应于开口201的位置处形成。也就是说，图1B的开口201示出第一累积区域107的平面布局。但是，由于离子注入的倾角、在半导体基板中的散播等，第一累积区域107在平行于半导体基板的表面SR的平面上的正交投影不必须与开口201在该平面上的正交投影精确一致(coincide)。
传送栅极电极105可在形成第一累积区域107之前被形成。在此情况中，用于形成第一累积区域107的离子注入在传送栅极电极105的至少一部分从开口201露出的情况下被执行。
用于形成第二累积区域108的第二掩模在图1C中示意性地示出。在图1C中，传送栅极电极105的位置由虚线示出。沿图1C的线IA-IA取得的截面对应于在图1A中示意性示出的截面。
第二掩模具有开口202。第二掩模包括掩模部212。在用于形成第二累积区域108的离子注入中，通过开口202将杂质注入半导体基板中。杂质没有被注入在其中设置掩模部212的区域中。因此，第二累积区域108在对应于开口202的位置处形成。也就是说，图1C的开口202示出第二累积区域108的平面布局。但是，由于离子注入的倾角、在半导体基板中的散播(scattering)等，第二累积区域108在平行于半导体基板的表面SR的平面上的正交投影不必须与开口202在该平面上的正交投影精确一致。
在用于形成第二累积区域108的离子注入中，杂质被注入比通过用于形成第一累积区域107的离子注入而被注入杂质的区域更深的位置中。通常，通过以更高能量实行离子注入，杂质可被注入更深的位置。因此，在此示例性实施例中，用于形成第二累积区域108的离子注入的能量高于用于形成第一累积区域107的离子注入的能量。但是，杂质的穿透深度可根据离子的价态和离子种类而改变。
由于沟道效应等，通过离子注入被注入杂质的区域可能宽。在这样的情况中，通过离子注入被注入杂质的区域可被定义为例如在杂质浓度分布的峰值处的杂质浓度的半值宽度的区域。作为替代，通过离子注入被注入杂质的区域可被定义为如下这样的区域，该区域至少具有比在杂质浓度分布的峰值处的杂质浓度低一个量级的杂质浓度。
这里，在图1C中，第一掩模的开口201的外缘由实线220示出。如图1C所示，第二掩模的开口202在平行于半导体基板的表面SR的平面上的正交投影被第一掩模的开口201的外缘围绕(surround)。也就是说，第一掩模的开口201的在平行于半导体基板的表面SR的平面上的正交投影包围(encompass)第二掩模的开口202的在平行于半导体基板的表面SR的平面上的正交投影。
由于第一掩模的开口和第二掩模的开口具有这样的关系，可使得第一累积区域107的沿第一方向的长度L1大于第二累积区域108的沿第一方向的长度L2。
当使用CAD设计掩模图案时，可通过将两个掩模的设计绘图叠置在CAD绘图上来确认两个掩模之间的位置关系。
在此示例性实施例的一个方面中，通过用于形成第二累积区域108的离子注入形成的杂质浓度分布的峰值位于比通过用于形成第一累积区域107的离子注入形成的杂质浓度分布的峰值深的位置处。当通过用于形成第二累积区域108的离子注入形成多个峰值时，所有它们都位于比通过用于形成第一累积区域107的离子注入形成的杂质浓度分布的峰值深的位置处。
根据这样的配置，可减小第一累积区域107和第二累积区域108之间的重叠区域。作为替代，第一累积区域107和第二累积区域108根本不重叠。也就是说，在光电转换部中，具有高的N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。作为结果，可提高传送效率。
将描述此实施例的另一方面。图1B中所示的第一掩模包括通过开口201相互分离的第一掩模部210和第二掩模部211。在第一掩模中，开口201被形成为使得围绕第一掩模部210。杂质未被注入在第一掩模的第一掩模部210之下的区域。出于此原因，该区域的N型杂质浓度几乎不高于在形成第一累积区域107之前的N型杂质浓度。
这里，第一掩模部210的在平行于半导体基板的表面SR的平面上的正交投影与图1C中所示的第二掩模的开口202在该平面上的正交投影相互一致。也就是说，第一累积区域107可形成为使得在用于形成第二累积区域108的离子注入中被注入N型杂质的区域(对应于开口202的区域)的杂质浓度几乎不增加。
根据这样的配置，可减小第一累积区域107和第二累积区域108之间的重叠区域。作为替代，第一累积区域107和第二累积区域108根本不重叠。也就是说，在光电转换部中，具有高的N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。作为结果，可提高传送效率。
在此示例性实施例中，第一掩模部210的在平行于半导体基板的表面SR的平面上的正交投影与第二掩模的开口202的该平面上的正交投影相互一致。但是，只要第一掩模部210的正交投影与第二掩模的开口202的正交投影至少部分重叠，就可获得上述提高传送效率的有利效果。
接下来，将描述使用图1B和1C所示的掩模的制造方法的变型。在一些变型中，在用于形成第一累积区域107的离子注入和用于形成第二累积区域108的离子注入中，杂质可被注入相同深度。
图2示意性地示出光电转换设备的截面结构。第二累积区域108包括第一部分108a和第二部分108b。不同部分与图1A中的那些相同。第一部分108a和第二部分108b通过使用图1C所示的掩模实行能量不同的两个离子注入操作形成。
如图2所示，第二累积区域108的第一部分108a被设置在与第一累积区域107相同的深度处。具体而言，用于形成第一累积区域107的离子注入中形成的杂质浓度分布的峰值和用于形成第二累积区域108的第一部分108a的离子注入中形成的杂质浓度分布的峰值位于相同深度P1处。用于形成第二累积区域108的第二部分108b的离子注入中形成的杂质浓度分布的峰值位于深度P2处。第二部分108b在比第一累积区域107深的位置处形成。
还在这样的配置中，通过以下事实可获得提高传送效率的有利效果：第一掩模的第一掩模部210的在平行于半导体基板的表面SR的平面上的正交投影与第二掩模的开口202的在该平面上的正交投影相互一致或者部分重叠。
通过在实行用于形成第一累积区域107的离子注入之前在第一掩模部210的区域中形成P型半导体区域(诸如阱区域)102，P型半导体区域150可与形成第一累积区域107同时被形成。
即，通过使用图1B中所示的第一掩模实行离子注入，在第一方向上布置的第一累积区域107的第一部分、P型半导体区域150、和第一累积区域107的第二部分可被容易地形成。
根据这样的配置，第一累积区域107和第二累积区域108可被容易地耗尽。也就是说，第一和第二累积区域107和108全体可在较低电压被耗尽。因此，电荷可在较低电压被传送。
在此示例性实施例中，通过使用具有形状与第二掩模的开口202不同的开口的第三掩模进行离子注入来形成表面区域106。第三掩模的图案可以是例如图1B或者图3B所示的图案。当第二掩模的开口202和第三掩模的开口彼此相似但是没有彼此全等时，则他们的形状不同。通常在本说明书中，彼此相似但是没有彼此全等的两个物体被称为形状不同。表面区域106可使用本领域中已知的技术来形成。
在形成表面区域106之前，可形成传送栅极电极105。在此情况中，在传送栅极电极105的至少一部分从第三掩模的开口露出的情况下，实行用于形成表面区域106的离子注入。
在此示例性实施例中，N型杂质为施主(诸如磷或砷)。在用于形成第一累积区域的离子注入以及用于形成第二累积区域108的离子注入中，可使用相同类型的杂质。作为替代，在它们中可使用不同类型的杂质。例如，可使用砷来形成第一累积区域107，并且可使用磷来形成第二累积区域108。
在此示例性实施例中，P型杂质是受主(诸如硼)。在用于形成表面区域106的离子注入中使用硼。
此示例性实施例的掩模由光致抗蚀剂形成。在此情况中，使用光刻法来对掩模进行构图。作为替代，掩模可以是由氧化物膜或者氮化物膜形成的硬掩模。在此情况中，掩模通过蚀刻被构图。
将描述此示例性实施例的变型。从第二累积区域108的在平行于半导体基板的表面SR的平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第一距离。从第一累积区域107的在该平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第二距离。这里，在此示例性实施例的变型中，第一距离可小于第二距离。根据这样的配置，第二累积区域108被设置在传送栅极电极105附近，因此可进一步提高传送效率。
第二示例性实施例
将描述另一示例性实施例。此示例性实施例与第一示例性实施例的不同之处在于第一累积区域的结构及其制造方法。因此，将仅描述与第一示例性实施例的不同之处，并且与第一示例性实施例相同的部分的描述将被省略。
图3A示意性地示出光电转换设备的截面结构。使用相同的附图标记来指示与图1A中的那些部分相同的部分。这里，将省略详细描述。
在此示例性实施例中，第一累积区域包括第一部分109和与第一部分109不同的第二部分107。第一部分109和第二部分107在沿半导体基板的表面SR的方向上布置。第一部分109的杂质浓度低于第二部分107的杂质浓度。第二部分107与第一示例性实施例的第一累积区域107相同。
在此示例性实施例中，第二累积区域108被设置在第一累积区域的第一部分109之下。换句话说，第一累积区域的设置在第二累积区域108之上的部分(第一部分109)具有比第一累积区域的不同部分(第二部分107)的杂质浓度低的杂质浓度。
根据这样的配置，在光电转换部中，具有高N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。作为结果，可提高传送效率。
在此示例性实施例中，第一累积区域的第二部分107和第二累积区域108是相互连续的N型半导体区域。但是，P型半导体区域可被置于第一累积区域的第二部分107和第二累积区域108之间。当第一累积区域和第二累积区域全体被耗尽时，设置在第二部分107和第二累积区域108之间的P型半导体区域可被耗尽。由于这样的配置，第一累积区域和第二累积区域108相互电连接。
第一累积区域的沿第一方向的长度L1大于第二累积区域108的沿第一方向的长度L2。即，比第一累积区域窄的第二累积区域108在基板的深度方向上延伸。出于此原因，可在维持传送效率的同时提高饱和电荷量和灵敏度。
接下来，将描述此示例性实施例的光电转换设备的制造方法以及其中使用的掩模。第一累积区域和第二累积区域108均通过如下方法形成，该方法包括将N型杂质离子注入半导体基板的步骤。通过将P型杂质离子注入第一累积区域的第一部分109这一事实，调整杂质浓度。
图3B和3C示意性地示出各离子注入过程中使用的掩模的图案。图3B和3C示出在平行于半导体基板的表面SR的平面上的掩模的图案的正交投影。当使用CAD设计掩模时，通常，在平行于半导体基板的表面SR的平面上的掩模的图案的正交投影等同于在显示器或纸上显示的CAD绘图。当然，CAD绘图是一种设计绘图，因此在实际掩模图案与CAD绘图之间可存在制造误差。
用于形成第一累积区域的第一掩模在图3B中示意性地示出。在图3B中，传送栅极电极105的位置由虚线示出。沿图3B的线IIIA-IIIA的截面对应于在图3A中示意性示出的截面。
第一掩模具有开口201。第一掩模包括掩模部213。在用于形成第一累积区域的离子注入中，通过开口201将杂质注入半导体基板中。杂质没有被注入在其中设置掩模部213的区域中。因此，第一累积区域在对应于开口201的位置处形成。也就是说，图3B的开口201示出第一累积区域的平面布局。但是，由于离子注入的倾角、在半导体基板中的散播等，第一累积区域在平行于半导体基板的表面SR的平面上的正交投影不必须与开口201在该平面上的正交投影精确一致。
传送栅极电极105可在形成第一累积区域之前被形成。在此情况中，用于形成第一累积区域的离子注入在传送栅极电极105的至少一部分从开口201露出的情况下被执行。
用于形成第二累积区域108的第二掩模在图3C中示意性地示出。在图3C中，传送栅极电极105的位置由虚线示出。沿图3C的线IIIA-IIIA取得的截面对应于在图3A中示意性示出的截面。
第二掩模具有开口202。第二掩模包括掩模部212。在用于形成第二累积区域108的离子注入中，通过开口202将杂质注入半导体基板中。杂质没有被注入在其中设置掩模部212的区域中。因此，第二累积区域108在对应于开口202的位置处形成。也就是说，图3C的开口202示出第二累积区域108的平面布局。但是，由于离子注入的倾角、在半导体基板中的散播等，第二累积区域108在平行于半导体基板的表面SR的平面上的正交投影不必须与开口202在该平面上的正交投影精确一致。
在用于形成第二累积区域108的离子注入中，杂质被注入比通过用于形成第一累积区域的离子注入而被注入杂质的区域更深的位置。通常，通过以更高能量实行离子注入，杂质可被注入更深的位置。因此，在此示例性实施例中，用于形成第二累积区域108的离子注入的能量高于用于形成第一累积区域107的离子注入的能量。但是，即使能量相同，穿透深度仍可根据离子的价态和离子种类而改变。
这里，在图3C中，第一掩模的开口201的外缘由实线220示出。如图3C所示，第二掩模的开口202在平行于半导体基板的表面SR的平面上的正交投影被第一掩模的开口201的外缘围绕。也就是说，第一掩模的开口201的在平行于半导体基板的表面SR的平面上的正交投影包围第二掩模的开口202的在平行于半导体基板的表面SR的平面上的正交投影。
由于第一掩模的开口和第二掩模的开口具有这样的关系，可使得第一累积区域的沿第一方向的长度L1大于第二累积区域108的沿第一方向的长度L2。
当使用CAD设计掩模图案时，可通过将两个掩模的设计绘图叠置在CAD绘图上来确认两个掩模之间的位置关系。
在此示例性实施例中，通过使用具有形状与第二掩模不同的开口的第三掩模进行离子注入来形成表面区域106。表面区域106可使用本领域中已知的技术来形成。
在形成表面区域106之前，可形成传送栅极电极105。在此情况中，在传送栅极电极105的至少一部分从第三掩模的开口露出的情况下，实行用于形成表面区域106的离子注入。
图3C示意性地示出第四掩模的图案。使用第四掩模，P型杂质被离子注入第一累积区域的第一部分109中。第四掩模具有开口202。第四掩模包括掩模部212。在P型杂质的离子注入中，通过开口202将杂质注入半导体基板中。杂质没有被注入在其中设置掩模部212的区域中。因此，第一累积区域的第一部分109在对应于开口202的位置处形成。也就是说，图3C的开口202示出第一累积区域的第一部分109的平面布局。但是，由于离子注入的倾角、在半导体基板中的散播等，第一累积区域的第一部分109在平行于半导体基板的表面SR的平面上的正交投影不必须与开口202在该平面上的正交投影精确一致。
在使用第四掩模的离子注入中，P型杂质被注入比第二累积区域108浅的位置。通常，通过以较低能量实行离子注入，杂质可被注入较浅的位置。因此，在此示例性实施例中，使用第四掩模的离子注入的能量低于用于形成第二累积区域108的离子注入的能量。但是，杂质的穿透深度可根据离子的价态和离子种类而改变。
在图3C中，第一掩模的开口201的外缘由实线220示出。如图3C所示，第四掩模的开口202在平行于半导体基板的表面SR的平面上的正交投影被第一掩模的开口201的外缘围绕。也就是说，第一掩模的开口201的在平行于半导体基板的表面SR的平面上的正交投影包围第四掩模的开口202的在平行于半导体基板的表面SR的平面上的正交投影。
在此示例性实施例中，公共掩模被用作第二掩模和第四掩模。也就是说，第二掩模的开口202的在平行于半导体基板的表面SR的平面上的正交投影和第四掩模的开口202的在该平面上的正交投影彼此一致。第二掩模的开口的正交投影和第四掩模的开口的正交投影仅需至少部分重叠。在此情况中，第二掩模和第四掩模可分别形成。
第一掩模的开口和第四掩模的开口具有这样的关系。因此，通过使用第四掩模的离子注入，P型杂质被注入第一累积区域的设置在第二累积区域108之上的一部分。被注入P型杂质的部分具有低的N型杂质浓度。因此，可形成具有比第二部分107低的杂质浓度的第一部分109。
根据这样的配置，在光电转换部中，具有高N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。结果，可提高传送效率。
特别地，第一累积区域的设置在第二累积区域之上的一部分趋向于具有高杂质浓度。因此，P型杂质被离子注入该部分，因此提高传送效率的有利效果高。
在此示例性实施例中，在图1B中所示的掩模可在用于形成第一累积区域的离子注入中使用。在此情况中，第一掩模包括开口201，以及通过开口201被分离的第一掩模部210和第二掩模部211。第一掩模部210的在平行于半导体基板的表面SR的平面上的正交投影和第二掩模的开口202的该平面上的正交投影一致或者至少部分重叠。
根据这样的配置，可减小第一累积区域107和第二累积区域108之间的重叠区域。作为替代，第一累积区域107和第二累积区域108根本不重叠。也就是说，在光电转换部中，具有高的N型杂质浓度的区域可被减小。因此，当传送光电转换部的电荷时，几乎不形成电势凹部。作为结果，可进一步提高传送效率。
在用于形成第一累积区域的离子注入和用于形成第二累积区域108的离子注入中，N型杂质可被注入同一区域中。在此情况下，由于通过使用第四掩模进行离子注入来将P型杂质注入该区域这一事实，提高传送效率的有利效果变得更加显著。
通过此示例性实施例的制造方法制造的光电转换设备可具有P型半导体区域150，而不是第一累积区域的第一部分109。通过增加使用第四掩模的离子注入的剂量，形成P型半导体区域150。在此情况中的光电转换设备可具有图1A所示的结构。
在此示例性实施例中，N型杂质为施主(诸如磷或砷)。在用于形成第一累积区域的离子注入以及用于形成第二累积区域108的离子注入中，可使用相同类型的杂质。作为替代，在它们中可使用不同类型的杂质。例如，可使用砷来形成第一累积区域107，并且可使用磷来形成第二累积区域108。
在此示例性实施例中，P型杂质是受主(诸如硼)。在用于形成表面区域106的离子注入中使用硼。在使用第四掩模的离子注入中使用硼。
此示例性实施例的掩模由光致抗蚀剂形成。在此情况中，使用光刻法来对掩模进行构图。作为替代，掩模可以是由氧化物膜或者氮化物膜形成的硬掩模。在此情况中，掩模通过蚀刻被构图。
将描述此示例性实施例的变型。从第二累积区域108的在平行于半导体基板的表面SR的平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第一距离。从第一累积区域107的在该平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第二距离。这里，在此示例性实施例的变型中，第一距离可小于第二距离。根据这样的配置，第二累积区域108被设置在传送栅极电极105附近，因此可进一步提高传送效率。
第三示例性实施例
将描述另一示例性实施例。此示例性实施例与第二示例性实施例的不同之处在于不实行使用第四掩模的P型杂质的离子注入。因此，将仅描述与第二示例性实施例的不同之处，并且与第二示例性实施例相同的部分的描述将被省略。
图4示意性地示出光电转换设备的截面结构。在图4中，使用相同的附图标记来指示与图1A、图2或图3A中的那些部分相同的部分。如图4所示，第一示例性实施例的P型半导体区域150未被设置。不同于第二示例性实施例，第一累积区域107不包含具有低杂质浓度的第一部分109。也就是说，第一累积区域107具有如下这样的杂质浓度分布，除了PN结附近之外，该杂质浓度分布沿平行于半导体基板的表面SR的第一方向基本均匀。
此示例性实施例中的光电转换设备的制造方法与第一示例性实施例的制造方法相同。但是，在用于形成第一累积区域107的离子注入中，使用图3B中所示的掩模。即，第一累积区域107的一部分在第二累积区域108之上形成。
在此示例性实施例中，通过用于形成第二累积区域108的离子注入形成的杂质浓度分布的峰值位于比通过用于形成第一累积区域107的离子注入形成的杂质浓度分布的峰值深的位置处。当通过用于形成第二累积区域108的离子注入形成多个峰值时，所有它们都位于比通过用于形成第一累积区域107的离子注入形成的杂质浓度分布的峰值深的位置处。
根据这样的配置，杂质浓度分布的峰值不重叠。因此，在光电转换部中，具有高N型杂质浓度的区域可被减小。因而，当传送光电转换部的电荷时，几乎不形成电势凹部。作为结果，可提高传送效率。
第四示例性实施例
将描述另一示例性实施例。此示例性实施例与第一至第三示例性实施例的不同之处在于第二累积区域的结构。因此，将仅描述与第一至第三示例性实施例的不同之处，并且与第一至第三示例性实施例相同的部分的描述将被省略。
图5A示意性地示出光电转换设备的截面结构。在此示例性实施例中，每个第一累积区域107设置多个第二累积区域108。第二累积区域108中的每一个在深度方向上延伸。第一累积区域107的沿平行于半导体基板的表面SR的第一方向的长度L1大于在其中设置多个第二累积区域108的区域的沿第一方向的长度L2。
此示例性实施例的光电转换设备的制造方法与第二示例性实施例的制造方法相同。在用于形成第一累积区域107的离子注入中使用的第一掩模的图案在图5B中示意性地示出。在用于形成多个第二累积区域108的离子注入中使用的第二掩模的图案在图5C中示意性地示出。如图5C中所示，在此示例性实施例中，形成四个第二累积区域108。沿图5B、5C的线VA-VA取得的截面对应于图5A中示意性示出的截面。
图5C中示意性地示出用于P型杂质的离子注入的第四掩模。但是，可将P型杂质注入仅在多个第二累积区域108中的一些之上的部分中。作为替代，如在第三示例性实施例中那样，可不实行P型杂质的离子注入。
根据上文所述的配置，设置多个第二累积区域108。由此可增大光电转换部的PN结的面积。因此，除了第一到第三示例性实施例的有利效果之外，还可增大饱和电荷的数量。
从第二累积区域108的在平行于半导体基板的表面SR的平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第一距离。从第一累积区域107的在该平面上的正交投影的重心到传送栅极电极105的在该平面上的正交投影的距离将被称为第二距离。在此示例性实施例中，在多个第二累积区域108中的至少一个中，第一距离小于第二距离。根据这样的配置，第二累积区域108被设置在传送栅极电极105附近，因此可进一步提高传送效率。
将描述此示例性实施例的变型。图5D示意性地示出用于形成第二累积区域108的离子注入中所使用的第二掩模的图案。如图5D中所示，第二掩模的开口202是矩形。该矩形的短边短于第一累积区域107在平行于该短边的方向上的长度。另一方面，该矩形的长边可长于第一累积区域107在平行于该长边的方向上的长度。
根据这样的配置，通过从邻近该矩形的长边的阱区域102延伸出的耗尽层，第二累积区域108可被耗尽。图5D的箭头203示出耗尽层从邻近该矩形的长边的阱区域102延伸出的方向。因此，可在不增大用于耗尽第二累积区域108的电压的情况下增大第二累积区域108的体积。即，可在降低用于电荷传送的电压的同时增大饱和电荷的数量。
第五示例性实施例
将描述另一示例性实施例。此示例性实施例与第一示例性实施例的不同之处在于第一累积区域和第二累积区域之间的位置关系。因此，将仅描述与第一示例性实施例的不同之处，并且与第一示例性实施例相同的部分的描述将被省略。
图6A示意性地示出光电转换设备的截面结构。使用相同的附图标记来指示与图1A中的那些部分相同的部分。因此，将省略详细描述。
此示例性实施例的制造方法与第一示例性实施例的制造方法相同。但是，用于形成第二累积区域108的离子注入中使用的掩模与第一示例性实施例中的不同。
图6B示意性地示出用于形成第一累积区域107的离子注入中使用的第一掩模的图案。第一掩模与第一示例性实施例的第一掩模相同。
图6C示意性地示出用于形成第二累积区域108的离子注入中使用的第二掩模的图案。这里，在图6C中，第一掩模的第一掩模部210的外缘由实线600示出。如图6C中所示，第一掩模部210的在平行于半导体基板的表面SR的平面上的正交投影包围开口202的在该平面上的正交投影。
在使用这样的掩模制造的光电转换设备中，P型半导体区域150的在平行于半导体基板的表面SR的平面上的正交投影包围第二累积区域108的在该平面上的正交投影。
根据这样的配置，可差不多消除了第一累积区域107和第二累积区域108之间的重叠区域。可进一步提高传送效率。
发明人的检查示出第一累积区域107和第二累积区域108之间的势垒足够小，因此第一累积区域107和第二累积区域108之间的电连接被保持。出于此原因，还在图6A所示的结构中，第二累积区域108的电荷可被传送。
图6B和6C示出掩模的图案在平行于半导体基板的平面SR的平面上的正交投影。当使用CAD设计掩模时，掩模的图案在平行于半导体基板的表面SR的平面上的正交投影等同于在显示器上或者纸上显示的CAD绘图。当然，CAD绘图是一种设计绘图，因此在实际掩模图案与CAD绘图之间可存在制造误差。
第六示例性实施例
将描述另一示例性实施例。此示例性实施例与第一示例性实施例的不同之处在于第一累积区域和第二累积区域之间的位置关系。因此，将仅描述与第一示例性实施例的不同之处，并且与第一示例性实施例相同的部分的描述将被省略。
图7A示意性地示出光电转换设备的截面结构。使用相同的附图标记来指示与图1A中的那些部分相同的部分。因此，将省略详细描述。
此示例性实施例的制造方法与第一示例性实施例的制造方法相同。但是，用于形成第二累积区域108的离子注入中使用的掩模与第一示例性实施例中的不同。
图7B示意性地示出用于形成第一累积区域107的离子注入中使用的第一掩模的图案。第一掩模与第一示例性实施例的第一掩模相同。
图7C示意性地示出用于形成第二累积区域108的离子注入中使用的第二掩模的图案。这里，在图7C中，第一掩模的第一掩模部210的外缘由实线700示出。如图7C中所示，开口202的在平行于半导体基板的表面SR的平面上的正交投影包围第一掩模部210的在该平面上的正交投影。
在使用这样的掩模制造的光电转换设备中，第二累积区域108的在平行于半导体基板的表面SR的平面上的正交投影包围P型半导体区域150的在该平面上的正交投影。
根据这样的配置，即使发生标记不对准，第一累积区域107和第二累积区域108之间的电连接仍被充分维持。因此，由于掩模的未对准而形成电势凹部的可能性可降低，同时减小第一累积区域107和第二累积区域108之间的重叠区域。
图7B和7C示出掩模的图案在平行于半导体基板的表面SR的平面上的正交投影。当使用CAD设计掩模时，掩模的图案在平行于半导体基板的表面SR的平面上的正交投影等同于在显示器上或者纸上显示的CAD绘图。当然，CAD绘图是一种设计绘图，因此在实际掩模图案与CAD绘图之间可存在制造误差。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变更方式和等同的结构和功能。

Claims (24)

1.一种光电转换设备，包括：
半导体基板；
设置在所述半导体基板中的包括第一导电类型的第一半导体区域和第二半导体区域的光电转换部；以及
被配置用于传送第一半导体区域和第二半导体区域的电荷的传送部，
其中，第一半导体区域包括具有与第一半导体区域的不同部分的杂质浓度相比较低的杂质浓度的部分，
其中，该具有较低的杂质浓度的部分与所述第一半导体区域的所述不同部分沿平行于所述半导体基板的表面的第一方向布置，
其中，第二半导体区域设置在该具有较低的杂质浓度的部分之下，所述第二半导体区域和该具有较低的杂质浓度的部分沿与所述表面垂直的第二方向布置，以及
其中，第一半导体区域的沿第一方向的长度大于第二半导体区域的沿第一方向的长度，并且
第二导电类型的半导体区域沿所述第一方向布置在所述第二半导体区域的侧面，并且沿所述第二方向布置在所述第一半导体区域的所述不同部分下面。
2.根据权利要求1所述的光电转换设备，还包括：
设置在第一半导体区域之上的第二导电类型的第三半导体区域。
3.根据权利要求1所述的光电转换设备，其中，该具有较低的杂质浓度的部分在平行于半导体基板的表面的平面上的正交投影和第二半导体区域在该平面上的正交投影相互一致。
4.根据权利要求1所述的光电转换设备，其中，该具有较低的杂质浓度的部分在平行于半导体基板的表面的平面上的正交投影包围第二半导体区域在该平面上的正交投影。
5.根据权利要求1所述的光电转换设备，其中，第二半导体区域在平行于半导体基板的表面的平面上的正交投影包围该具有较低的杂质浓度的部分的在该平面上的正交投影。
6.根据权利要求1所述的光电转换设备，
其中，传送部包括传送栅极电极，以及
其中，从第二半导体区域在平行于半导体基板的表面的平面上的正交投影的中心到传送栅极电极在该平面上的正交投影的距离小于从第一半导体区域在该平面上的正交投影的中心到传送栅极电极在该平面上的正交投影的距离。
7.一种光电转换设备，包括：
半导体基板；
设置在所述半导体基板中的包括第一导电类型的第一半导体区域和第二半导体区域的光电转换部，所述第一半导体区域包括第一部分和与所述第一部分不同的第二部分；
被配置用于传送第一半导体区域和第二半导体区域的电荷的传送部；
设置在第一半导体区域的第一部分和第二部分之上的第二导电类型的第三半导体区域；以及
第二导电类型的第四半导体区域，
其中，第一部分、第四半导体区域以及第二部分沿与半导体基板的表面平行的第一方向依次布置，
其中，第二半导体区域设置在第四半导体区域之下，所述第二半导体区域和所述第四半导体区域沿与所述表面垂直的第二方向布置，以及
其中，第一半导体区域的沿第一方向的长度大于第二半导体区域的沿第一方向的长度，并且
第二导电类型的半导体区域沿所述第一方向布置在所述第二半导体区域的侧面，并且沿所述第二方向布置在所述第一半导体区域的第一部分和第二部分下面。
8.根据权利要求7所述的光电转换设备，其中，第二半导体区域在平行于半导体基板的表面的平面上的正交投影和第四半导体区域在该平面上的正交投影相互一致。
9.根据权利要求7所述的光电转换设备，其中，第二半导体区域在平行于半导体基板的表面的平面上的正交投影包围第四半导体区域在该平面上的正交投影。
10.根据权利要求7所述的光电转换设备，其中，第四半导体区域在平行于半导体基板的表面的平面上的正交投影包围第二半导体区域在该平面上的正交投影。
11.根据权利要求7所述的光电转换设备，
其中，传送部包括传送栅极电极，以及
其中，从第二半导体区域在平行于半导体基板的表面的平面上的正交投影的中心到传送栅极电极在该平面上的正交投影的距离小于从第一半导体区域在该平面上的正交投影的中心到传送栅极电极在该平面上的正交投影的距离。
12.一种光电转换设备的制造方法，该光电转换设备包括：
半导体基板，
包括第一导电类型的第一半导体区域和第二半导体区域的光电转换部，
被配置用于传送第一半导体区域和第二半导体区域的电荷的传送部，以及
设置在第一半导体区域之上的第二导电类型的第三半导体区域，
该方法包括：
使用具有第一开口的第一掩模将第一导电类型的第一杂质离子注入半导体基板以形成第一半导体区域；
使用具有第二开口的第二掩模将第一导电类型的第二杂质离子注入半导体基板以形成第二半导体区域；
使用具有第三开口的第三掩模将第二导电类型的第三杂质离子注入半导体基板以形成第三半导体区域；以及
使用具有第四开口的第四掩模将第二导电类型的第四杂质离子注入半导体基板，
其中，第一开口在平行于半导体基板的表面的平面上的正交投影包围第二开口在该平面上的正交投影以及第四开口在该平面上的正交投影，
其中，第二开口在该平面上的正交投影和第四开口在该平面上的正交投影至少部分地相互重叠，
其中，第三开口的形状和第四开口的形状彼此不同，
其中，第二杂质被注入比第一杂质被注入的区域深的位置，以及
其中，第四杂质被注入第一杂质被注入的区域中的至少一部分。
13.根据权利要求12所述的光电转换设备的制造方法，
其中，使用第一掩模的离子注入以第一能量被实行，以及
其中，使用第二掩模的离子注入以第二能量被实行，该第二能量高于第一能量。
14.根据权利要求13所述的光电转换设备的制造方法，
其中，使用第四掩模的离子注入以第三能量被实行，该第三能量低于第二能量。
15.根据权利要求12所述的光电转换设备的制造方法，
其中，公共掩模被用作第二和第四掩模，以及
其中，第二开口在该平面上的正交投影和第四开口在该平面上的正交投影相互一致。
16.根据权利要求12所述的光电转换设备的制造方法，
其中，第二杂质和第四杂质两者被注入第一杂质被注入的区域的至少一部分。
17.根据权利要求12所述的光电转换设备的制造方法，
其中，传送部包含传送栅极电极，以及
其中，使用第一掩模的离子注入在传送栅极电极通过第一开口露出的情况下被实行。
18.根据权利要求12所述的光电转换设备的制造方法，
其中，传送部包含传送栅极电极，以及
其中，使用第三掩模的离子注入在传送栅极电极通过第三开口露出的情况下被实行。
19.根据权利要求12所述的光电转换设备的制造方法，
其中，第一掩模包括通过第一开口相互分离的第一掩模部和第二掩模部，
其中，在该平面中，第一开口在该平面上的正交投影围绕该第一掩模部在该平面上的正交投影，以及
其中，该第一掩模部在该平面上的正交投影和该第二开口在该平面上的正交投影至少部分地相互重叠。
20.根据权利要求19所述的光电转换设备的制造方法，
其中，该第一掩模部在该平面上的正交投影与该第二开口在该平面上的正交投影相互一致。
21.根据权利要求19所述的光电转换设备的制造方法，
其中，该第一掩模部在该平面上的正交投影包围该第二开口在该平面上的正交投影。
22.根据权利要求19所述的光电转换设备的制造方法，
其中，该第二开口在该平面上的正交投影包围该第一掩模部在该平面上的正交投影。
23.根据权利要求12所述的光电转换设备的制造方法，
其中，第二掩模对于每个光电转换部具有多个第二开口。
24.根据权利要求12所述的光电转换设备的制造方法，
其中，第一杂质和第二杂质包含相同类型的杂质，以及
其中，第三杂质和第四杂质是相同类型的杂质。
CN201410263602.6A 2013-06-13 2014-06-13 光电转换设备以及光电转换设备的制造方法 Active CN104241305B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-124592 2013-06-13
JP2013124592A JP5932720B2 (ja) 2013-06-13 2013-06-13 光電変換装置、および、光電変換装置の製造方法。

Publications (2)

Publication Number Publication Date
CN104241305A CN104241305A (zh) 2014-12-24
CN104241305B true CN104241305B (zh) 2017-04-12

Family

ID=52009985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410263602.6A Active CN104241305B (zh) 2013-06-13 2014-06-13 光电转换设备以及光电转换设备的制造方法

Country Status (5)

Country Link
US (1) US9437764B2 (zh)
JP (1) JP5932720B2 (zh)
CN (1) CN104241305B (zh)
DE (1) DE102014211226B4 (zh)
GB (1) GB2518261B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706481B2 (ja) 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6946379B2 (ja) * 2016-12-28 2021-10-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP6840555B2 (ja) * 2017-01-30 2021-03-10 キヤノン株式会社 固体撮像装置及び撮像システム
CN108198829A (zh) * 2018-01-29 2018-06-22 德淮半导体有限公司 Cmos图像传感器及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621067A (zh) * 2008-07-02 2010-01-06 索尼株式会社 固体摄像器件及其制造方法和电子装置
CN101853867A (zh) * 2009-03-31 2010-10-06 索尼公司 固态成像装置及其制造方法和电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012828A (ja) 1998-06-24 2000-01-14 Sony Corp Ｃｃｄ固体撮像素子の製造方法
JP2000031451A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 固体撮像装置およびその製造方法
JP3621273B2 (ja) * 1998-09-09 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP2000150857A (ja) 1998-11-18 2000-05-30 Nec Corp 固体撮像装置及びその製造方法
JP2002164529A (ja) 2000-11-28 2002-06-07 Sony Corp 固体撮像素子およびその製造方法
JP2005167187A (ja) 2003-11-13 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
KR20080016259A (ko) * 2006-08-18 2008-02-21 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2011108824A (ja) 2009-11-17 2011-06-02 Panasonic Corp 固体撮像素子
JP2011146747A (ja) 2011-04-28 2011-07-28 Sony Corp 固体撮像装置の製造方法および半導体装置の製造方法
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP2013051327A (ja) * 2011-08-31 2013-03-14 Sony Corp 固体撮像素子および電子機器
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621067A (zh) * 2008-07-02 2010-01-06 索尼株式会社 固体摄像器件及其制造方法和电子装置
CN101853867A (zh) * 2009-03-31 2010-10-06 索尼公司 固态成像装置及其制造方法和电子设备

Also Published As

Publication number Publication date
GB2518261A (en) 2015-03-18
JP5932720B2 (ja) 2016-06-08
US20140367747A1 (en) 2014-12-18
DE102014211226B4 (de) 2017-11-30
CN104241305A (zh) 2014-12-24
JP2015002192A (ja) 2015-01-05
GB201410584D0 (en) 2014-07-30
DE102014211226A1 (de) 2014-12-18
GB2518261B (en) 2016-06-29
US9437764B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US7855406B2 (en) Solid-state imaging device and method of manufacturing the same
US7205627B2 (en) Image sensor cells
KR101485653B1 (ko) Ｃｍｏｓ 이미지 센서 및 이의 형성 방법
CN101383367B (zh) 图像传感器及其制造方法
CN108281434A (zh) 图像传感器及其制造方法
JP2000031525A (ja) イメ―ジセンサのピンドフォトダイオ―ド及びその製造方法
US20080251822A1 (en) Amplification-type solid-state image sensing device
CN102637753B (zh) 固态图像拾取装置
JP2001185711A (ja) 固体撮像素子
CN104241305B (zh) 光电转换设备以及光电转换设备的制造方法
CN102163611B (zh) 固态图像拾取装置和用于制造固态图像拾取装置的方法
CN104716150B (zh) 半导体装置制造方法以及半导体装置
TW200834898A (en) Image sensor having two epitaxial layers
KR101517664B1 (ko) 접합 격리 영역들을 형성하기 위한 자가정렬된 임플란테이션 공정
US20090166687A1 (en) Image Sensor and Method for Manufacturing the Same
JP2009071308A (ja) イメージセンサの製造方法
CN105304658B (zh) 固态摄像装置
CN105990387B (zh) 固体摄像元件及其制造方法
KR100924045B1 (ko) 이미지 센서 및 그 제조 방법
KR100303323B1 (ko) 이미지센서의핀드포토다이오드및그제조방법
US20070023803A1 (en) CMOS image sensor and method of fabricating the same
JP2012069641A (ja) 固体撮像装置及びその製造方法
KR100935051B1 (ko) 이미지 센서 및 그 제조방법
JP6609948B2 (ja) 固体撮像素子及びその製造方法
KR100718775B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant