JP2015002192A - 光電変換装置、および、光電変換装置の製造方法。 - Google Patents

光電変換装置、および、光電変換装置の製造方法。 Download PDF

Info

Publication number
JP2015002192A
JP2015002192A JP2013124592A JP2013124592A JP2015002192A JP 2015002192 A JP2015002192 A JP 2015002192A JP 2013124592 A JP2013124592 A JP 2013124592A JP 2013124592 A JP2013124592 A JP 2013124592A JP 2015002192 A JP2015002192 A JP 2015002192A
Authority
JP
Japan
Prior art keywords
mask
photoelectric conversion
region
orthogonal projection
onto
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013124592A
Other languages
English (en)
Other versions
JP2015002192A5 (ja
JP5932720B2 (ja
Inventor
渡邉　高典
Takanori Watanabe
高典 渡邉
崇史 三木
Takashi Miki
崇史 三木
聡子 飯田
Satoko Iida
聡子 飯田
小林　昌弘
Masahiro Kobayashi
昌弘 小林
旬史 岩田
Junji Iwata
旬史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013124592A priority Critical patent/JP5932720B2/ja
Priority to US14/300,028 priority patent/US9437764B2/en
Priority to DE102014211226.5A priority patent/DE102014211226B4/de
Priority to CN201410263602.6A priority patent/CN104241305B/zh
Priority to GB1410584.5A priority patent/GB2518261B/en
Publication of JP2015002192A publication Critical patent/JP2015002192A/ja
Publication of JP2015002192A5 publication Critical patent/JP2015002192A5/ja
Application granted granted Critical
Publication of JP5932720B2 publication Critical patent/JP5932720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 電荷の転送効率を向上させることが可能である。【解決手段】 本発明に係る実施例は、光電変換部と、光電変換部の電荷を転送するための転送部とを備えた光電変換装置である。光電変換部は、第１導電型の第１、および、第２の半導体領域を含む。第１、および、第２の半導体領域に、光電変換によって生じた電荷が蓄積される。本発明に係る実施例では、当該第１、および、第２の半導体領域の構造、あるいは、それらの製造方法を工夫することにより、光電変換部の感度を向上させつつ、電荷の転送効率を向上させることができる。【選択図】 図１

Description

本発明は、光電変換装置、および、光電変換装置の製造方法に関する。
特許文献１には、複数のセンサセルを備える撮像装置が開示されている。各センサセルは、蓄積ウェルと、深部電荷収集拡散領域とを含むフォトダイオードを備えている。蓄積ウェルは、基板深さ方向には比較的浅い領域であり、水平方向には比較的広い領域である。深部電荷収集拡散領域は、蓄積ウェルのほぼ中央に位置する。また、深部電荷収集拡散領域は、基板深さ方向には適当に深い位置に達し、かつ、水平方向には比較的狭い領域のみに形成される。このような構成によって、電荷の収集効率が低下することを防止することができるとされている。
特許文献１によれば、蓄積ウェルを形成するためのイオン注入と、深部電荷収集拡散領域を形成するためのイオン注入とにおいて、同じ領域に同じ導電型の不純物が注入されている。具体的に、特許文献１の図４（Ｄ）において、深部電荷収集拡散領域（特許文献１の図４の３１）をイオン注入によって形成することが開示されている。このとき注入されるボロンイオンの分布が、深さ約０．２マイクロメートルの位置にピークを持つ。また、特許文献１の図５（Ｃ）において、蓄積ウェル（特許文献１の図５の４）をイオン注入によって形成することが開示されている。このとき注入されるボロンイオンの分布が、深さ約０．２マイクロメートルの位置にピークを持つ。このように、同じ深さに濃度分布のピークが位置するように、同じ導電型の不純物が注入される。そして、２つのイオン注入で使われる２つのマスク（特許文献１の図４の３１ａ、同じく図５の４ａ）は、同じ領域に開口を有している。
特開２００３−２９８０３８
特許文献１に開示された撮像装置では、蓄積ウェルと深部電荷収集拡散領域とが重なった領域の不純物濃度が高い。そのため、当該重なった領域は電荷に対するポテンシャルが低い。したがって、電荷を転送する際に、当該重なった領域にポテンシャルポケットが生じやすく、電荷の転送残りが生じる可能性がある。電荷の転送残りが生じることは、転送可能な電荷の最大量を制約する要因となりうる。あるいは、電荷の転送残りが生じることで、電荷の転送に時間を要する可能性がある。つまり、電荷の転送効率が低下する可能性がある。
このような課題に鑑み、本発明者らは、電荷の転送効率を向上させることが可能な技術を開示する。
本発明の１つの側面に係る実施例の光電変換装置は、半導体基板と、前記半導体基板に配された第１導電型の第１および第２の半導体領域を含む光電変換部と、前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置であって、前記第１の半導体領域は、前記半導体基板の表面と平行な第１方向に沿って延在し、前記第１の半導体領域は、前記第１の半導体領域の他の部分よりも不純物濃度の低い部分を有し、前記第２の半導体領域は、前記不純物濃度の低い部分の下に配され、前記第１の半導体領域の前記第１方向に沿った長さは、前記第２の半導体領域の前記第１方向に沿った長さより長いことを特徴とする。
本発明の別の側面に係る実施例の光電変換装置は、半導体基板と、前記半導体基板に配された第１導電型の第１および第２の半導体領域を含む光電変換部と、前記第１および前記第２の半導体領域の電荷を転送するための転送部と、前記第１の半導体領域の上に配された第２導電型の第３の半導体領域と、第２導電型の第４の半導体領域と、を備える光電変換装置であって、前記第１の半導体領域は、第１部分と、前記第１部分とは別の第２部分とを含み、前記第１部分と、前記第２部分と、前記第４の半導体領域とは、同じ深さに配され、前記半導体基板の表面と平行な第１方向に沿って、前記第１部分と、前記第４の半導体領域と、前記第２部分とが、この順に並び、前記第２の半導体領域が、前記第４の半導体領域の下に配され、前記第１の半導体領域の前記第１方向に沿った長さは、前記第２の半導体領域の前記第１方向に沿った長さより長いことを特徴とする。
本発明のさらに別の側面に係る実施例は、半導体基板と、第１導電型の第１および第２の半導体領域を含む光電変換部と、前記第１および前記第２の半導体領域の電荷を転送するための転送部と、前記第１の半導体領域の上に配された第２導電型の第３の半導体領域と、を備える光電変換装置の製造方法であって、前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、前記第３の半導体領域を形成するために、第３の開口を有する第３のマスクを用いて、前記半導体基板へ第２導電型の第３の不純物をイオン注入する工程と、第４の開口を有する第４のマスクを用いて、前記半導体基板へ第２導電型の第４の不純物をイオン注入する工程と、を有し、前記第１の開口の前記半導体基板の表面と平行な面への正射影は、前記第２の開口の前記面への正射影、および、前記第４の開口の前記面への正射影を内包し、前記第２の開口の前記面への正射影と、前記第４の開口の前記面への正射影とは、部分的に重なり、前記第３の開口の形状と、前記第４の開口の形状とは互いに異なり、前記第１の不純物が注入される領域よりも深い位置に、前記第２の不純物を注入し、前記第１の不純物が注入される領域の少なくとも一部に、前記第４の不純物を注入することを特徴とする。
本発明のさらに別の側面に係る実施例は、半導体基板と、第１導電型の第１および第２の半導体領域を含む光電変換部と、前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置の製造方法であって、前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、を有し、前記第１の開口の前記半導体基板の表面と平行な面への正射影は、前記第２の開口の前記面への正射影を内包し、前記第２の不純物の不純物濃度の分布のピークは、いずれも、前記第１の不純物の不純物濃度の分布のピークよりも深い位置にあることを特徴とする。
本発明のさらに別の側面に係る実施例は、半導体基板と、第１導電型の第１および第２の半導体領域を含む光電変換部と、前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置の製造方法であって、前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、を有し、前記第１のマスクは、前記第１の開口によって互いに隔てられた、第１のマスク部分と、第２のマスク部分とを含み、前記第１の開口の前記半導体基板の表面と平行な面への正射影が、前記第１のマスク部分の前記面への正射影を囲み、前記第１のマスク部分の前記面への正射影と、前記第２の開口の前記面への正射影とが、部分的に重なり、前記第１の不純物が注入される領域よりも深い位置に、前記第２の不純物を注入することを特徴とする。
本発明のさらに別の側面に係る実施例は、半導体基板を備える光電変換装置の製造方法であって、前記半導体基板の表面と平行な第１方向に沿って延在する第１導電型の第１の半導体領域、および、前記第１の半導体領域よりも深い位置に配され、前記第１方向に沿った長さが、前記第１の半導体領域の前記第１方向に沿った長さよりも短い第２の半導体領域を含む光電変換部を形成する工程と、前記第１の半導体領域の上に配された第２導電型の第３の半導体領域を形成する工程と、前記第１および前記第２の半導体領域の電荷を転送するための転送部を形成する工程と、前記第１の半導体領域と同じ深さであって、かつ、前記第２の半導体領域の上の領域に対して、前記領域の第１の導電型の不純物濃度を低くする、あるいは、前記領域を第２導電型とする工程と、を含むことを特徴とする。
本発明によれば、電荷の転送効率を向上させることが可能である。
光電変換装置の断面構造、および、光電変換装置の製造に用いられるマスクのパターンを模式的に示す図。 光電変換装置の断面構造を模式的に示す図。 光電変換装置の断面構造、および、光電変換装置の製造に用いられるマスクのパターンを模式的に示す図。 光電変換装置の断面構造を模式的に示す図。 光電変換装置の断面構造、および、光電変換装置の製造に用いられるマスクのパターンを模式的に示す図。 光電変換装置の断面構造、および、光電変換装置の製造に用いられるマスクのパターンを模式的に示す図。 光電変換装置の断面構造、および、光電変換装置の製造に用いられるマスクのパターンを模式的に示す図。
本発明に係るいくつかの実施形態は、光電変換部と、光電変換部の電荷を転送するための転送部とを備えた光電変換装置である。また、本発明に係るいくつかの実施形態は、ＣＣＤイメージセンサや、ＣＭＯＳイメージセンサなどの、複数の画素を備えた光電変換装置である。各画素が、光電変換部と、光電変換部の電荷を転送するための転送部とを含む。
光電変換部は、第１導電型の第１、および、第２の半導体領域を含む。第１、および、第２の半導体領域に、光電変換によって生じた電荷が蓄積される。本発明に係る実施例では、当該第１、および、第２の半導体領域の構造、あるいは、それらの製造方法を工夫することにより、光電変換部の感度を向上させつつ、電荷の転送効率を向上させることができる。
以下、図面を用いて、本発明に係る実施例について説明する。以下の実施例では、信号電荷が電子である。そのため、第１導電型がＮ型であり、第２導電型がＰ型である。しかし、信号電荷はホールであってもよい。信号電荷がホールの場合には、第１導電型がＰ型であり、第２導電型がＮ型である。
本明細書において、第１導電型の不純物は、第１導電型の半導体領域に主として含まれる不純物である。第１導電型がＮ型の場合、第１導電型の不純物はドナーのことである。第２導電型の不純物は、第２導電型の半導体領域に主として含まれる不純物である。第２導電型がＰ型の場合、第２導電型の不純物はアクセプタのことである。
また、本明細書において、半導体基板の表面からの、当該表面に垂直な方向に沿った距離に関して、２つの半導体領域の位置の関係を言及する場合には、「深い」または「浅い」という表現を用いる。２つの半導体領域の、半導体基板の表面と平行な面への正射影が重なることを含意する場合には、「上」または「下」という表現を用いる。つまり、「第１の半導体領域が第２の半導体領域の上にある」という表現は、第１の半導体領域が第２の半導体領域よりも浅い位置にあって、かつ、第１、および、第２の半導体領域の、半導体基板の表面と平行な面への正射影が、互いに重なることを意味する。半導体基板の光が入射する側の表面に、より近い位置を、「浅い」または「上」と定義する。半導体基板の光が入射する側の表面は、光電変換部が配された位置における、半導体基板とその上に配された絶縁体との界面である。
実施例１の光電変換装置について説明する。図１（ａ）は、光電変換装置の断面構造を模式的に示している。光電変換装置は半導体基板１０１を備える。半導体基板１０１は、例えば、Ｎ型のシリコン基板である。半導体基板１０１は、エピタキシャル成長によって形成される。半導体基板１０１に、光電変換部やトランジスタなどを構成するための半導体領域が形成される。半導体基板１０１の一部１０１ａには、半導体領域が形成されていない。
半導体基板１０１に、ウェル領域１０２、素子分離部１０３、フローティングディフュージョン部（以下、ＦＤ部）１０４、表面領域１０６、第１、および、第２の蓄積領域１０７、１０８、ならびに、Ｐ型の半導体領域１５０が配される。
ウェル領域１０２はＰ型の半導体領域である。素子分離部１０３は絶縁体で構成される。例えば、素子分離部１０３はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）である。ＦＤ部１０４は、Ｎ型の半導体領域である。ＦＤ部１０４は、不図示の増幅部の入力ノードを構成する。半導体基板１０１の上に、不図示の絶縁膜を介して、転送ゲート電極１０５が配される。転送ゲート電極１０５は、例えばポリシリコンで形成される。転送ゲート電極１０５は、光電変換部の電荷をＦＤ部１０４に転送する。つまり、転送ゲート電極１０５は転送部を構成する。なお、ＦＤ部１０４の代わりに、オーバーフロードレインやＣＣＤのチャネル部が配されてもよい。転送部は、電荷を排出するために電荷の転送を行いうる。
光電変換部は、例えば、フォトダイオードである。具体的に本実施例において、光電変換部は第１の蓄積領域１０７と第２の蓄積領域１０８を含む。第１、および、第２の蓄積領域１０７、１０８は、いずれもＮ型の半導体領域である。第１、および、第２の蓄積領域１０７、１０８がウェル領域１０２などのＰ型の半導体領域とＰＮ接合を構成する。光電変換によって生じた電荷は、ＰＮ接合の空乏層電界によって、第１、および、第２の蓄積領域１０７、１０８に移動する。
転送部は、第１、および、第２の蓄積領域１０７、１０８のいずれかに蓄積されている電荷を転送する。転送部が電荷を転送することによって、第１、および、第２の蓄積領域１０７、１０８の全体が空乏化してもよい。つまり、転送部が完全空乏転送を行ってもよい。
第１の蓄積領域１０７の上に、表面領域１０６が配される。表面領域１０６は、Ｐ型の半導体領域である。表面領域１０６は、半導体基板の表面ＳＲで生じた暗電流が、第１の蓄積領域１０７に混入することを抑制する。第１の蓄積領域１０７の一部が、表面領域１０６と同じ深さに配されてもよい。例えば、本実施例では、転送効率を向上させるため、第１の蓄積領域１０７が転送ゲート電極１０５の下にまで延在している。そして、第１の蓄積領域１０７の、転送ゲート電極１０５の下に配された部分が、表面領域１０６と同じ深さに配されている。なお、表面領域１０６が省略され、第１の蓄積領域１０７が半導体基板の表面ＳＲまで延在していてもよい。
表面領域１０６の一部の下に、Ｐ型の半導体領域１５０が配される。Ｐ型の半導体領域１５０の不純物濃度は、ウェル領域１０２の不純物濃度と同程度であってもよい。表面領域１０６からの不純物の拡散によって、Ｐ型の半導体領域１５０の不純物濃度が、表面領域１０６の不純物濃度と、ウェル領域１０２の不純物濃度との中間の値になっていてもよい。
第１の蓄積領域１０７は、第１部分と第２部分とを含む。図１（ａ）において、１０７の符号が付された２つの領域のうち、左側の領域が第１部分の断面を、右側の領域が第２部分の断面を模式的に示している。図１（ａ）に示される通り、第１の蓄積領域１０７の第１部分と、Ｐ型の半導体領域１５０と、第１の蓄積領域１０７の第２部分とが、半導体基板１０１の表面ＳＲと平行な第１方向に沿って並んでいる。
第２の蓄積領域１０８は、Ｐ型の半導体領域１５０の下に配される。また、第２の蓄積領域１０８の少なくとも一部は、第１の蓄積領域１０７よりも深い位置に配される。第２の蓄積領域１０８の全体が、第１の蓄積領域１０７よりも深い位置に配されてもよい。
本実施例では、第１の蓄積領域１０７と第２の蓄積領域１０８とは、互いに連続したＮ型の半導体領域である。しかし、第１の蓄積領域１０７と第２の蓄積領域１０８との間に、Ｐ型の半導体領域が配されてもよい。第１、および、第２の蓄積領域１０７、１０８の全体が空乏化した際に、第１、および、第２の蓄積領域１０７、１０８の間のＰ型の半導体領域が空乏化することが好ましい。このような構成により、第１、および、第２の蓄積領域１０７、１０８が互いに電気的に導通する。
図１（ａ）において、第１の蓄積領域１０７の、第１方向に沿った長さが、矢印Ｌ１で示されている。また、第２の蓄積領域１０８の、第１方向に沿った長さが、矢印Ｌ２で示されている。第１の蓄積領域１０７の、第１方向に沿った長さＬ１が、第２の蓄積領域１０８の、第１方向に沿った長さＬ２より長い。
なお、図１（ａ）が示す断面では、第１の蓄積領域１０７の第１部分と第２部分とは離間している。しかし、実際には、紙面の奥側あるいは手前側において、第１の蓄積領域１０７は連続している。
このような構成によれば、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域を小さくできる。あるいは、第１の蓄積領域１０７と、第２の蓄積領域１０８とがまったく重ならない。つまり、光電変換部において、Ｎ型の不純物濃度が高い領域を低減できる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
また、第２の蓄積領域１０８の上に第１の蓄積領域の一部が配されると、当該一部には下からの空乏層が到達しにくい。したがって、第２の蓄積領域１０８の上にＰ型の半導体領域１５０が配されたことによって、第１の蓄積領域１０７、および、第２の蓄積領域１０８を空乏化させることが容易になる。換言すると、より低い電圧で、第１の蓄積領域１０７、および、第２の蓄積領域１０８の全体を空乏化することができる。したがって、より低電圧での電荷の転送が可能である。
なお、第１の蓄積領域１０７の、第１方向に沿った長さＬ１が、第２の蓄積領域１０８の、第１方向に沿った長さＬ２より長い。つまり、第１の蓄積領域１０７よりも幅の狭い第２の蓄積領域１０８が、基板の深さ方向に延在する。このため、転送効率を維持しつつ、飽和電荷量、および、感度を向上させることができる。
次に、本実施例の光電変換装置の製造方法と、そこで用いられるマスクについて説明する。第１の蓄積領域１０７、および、第２の蓄積領域１０８は、それぞれ、Ｎ型の不純物を半導体基板にイオン注入する工程を含む方法によって形成される。この２回のイオン注入において、異なるマスクを用いることにより、２回のイオン注入の両方で不純物が注入される領域、つまり、第１、および、第２の蓄積領域１０７、１０８が重なる領域を小さくすることができる。
図１（ｂ）、（ｃ）が、それぞれのイオン注入で用いられるマスクのパターンを模式的に示している。図１（ｂ）、（ｃ）は、マスクのパターンの、半導体基板の表面ＳＲと平行な面への正射影を示している。ＣＡＤを用いてマスクの設計を行う場合には、通常、マスクのパターンの半導体基板の表面ＳＲと平行な面への正射影は、ディスプレイや紙面に表示されるＣＡＤ図面と等価である。もちろん、ＣＡＤ図面は設計図であるため、実際のマスクのパターンはＣＡＤ図面に対して製造誤差があってもよい。
第１の蓄積領域１０７を形成するために用いられる第１のマスクが、図１（ｂ）に模式的に示される。図１（ｂ）においては、転送ゲート電極１０５の位置が点線で示されている。また、図１（ｂ）の線分ＡＢに沿った断面が、図１（ａ）に模式的に示された断面に対応する。
第１のマスクは、開口２０１を有する。また、第１のマスクは、第１マスク部分２１０と、第２マスク部分２１１とを含む。第１の蓄積領域１０７を形成するためのイオン注入において、不純物は開口２０１を通って半導体基板に注入される。また、第１マスク部分２１０、または、第２マスク部分２１１が配された領域には、不純物が注入されない。したがって、第１の蓄積領域１０７は、開口２０１に対応する位置に形成される。つまり、図１（ｂ）の開口２０１が、第１の蓄積領域１０７の平面レイアウトを示している。ただし、イオン注入の傾斜角や、半導体基板での散乱などにより、第１の蓄積領域１０７の半導体基板の表面ＳＲと平行な面への正射影が、開口２０１の当該面への正射影と厳密に一致していなくてもよい。
第１の蓄積領域１０７を形成する前に、転送ゲート電極１０５が形成されていてもよい。この場合には、開口２０１から転送ゲート電極１０５の少なくとも一部が露出した状態で、第１の蓄積領域１０７を形成するためのイオン注入が行われる。
第２の蓄積領域１０８を形成するために用いられる第２のマスクが、図１（ｃ）に模式的に示される。図１（ｃ）においては、転送ゲート電極１０５の位置が点線で示されている。また、図１（ｃ）の線分ＡＢに沿った断面が、図１（ａ）に模式的に示された断面に対応する。
第２のマスクは、開口２０２を有する。また、第２のマスクは、マスク部分２１２を含む。第２の蓄積領域１０８を形成するためのイオン注入において、不純物は開口２０２を通って半導体基板に注入される。また、マスク部分２１２が配された領域には、不純物が注入されない。したがって、第２の蓄積領域１０８は、開口２０２に対応する位置に形成される。つまり、図３（ｃ）の開口２０２が、第２の蓄積領域１０８の平面レイアウトを示している。ただし、イオン注入の傾斜角や、半導体基板での散乱などにより、第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影が、開口２０２の当該面への正射影と厳密に一致していなくてもよい。
第２の蓄積領域１０８を形成するためのイオン注入においては、第１の蓄積領域１０７を形成するためのイオン注入によって不純物が注入される領域よりも、深い位置に不純物が注入される。一般には、より高いエネルギーでイオン注入を行うことによって、より深い位置に不純物を注入することができる。そこで、本実施例では、第２の蓄積領域１０８を形成するためのイオン注入のエネルギーのほうが、第１の蓄積領域１０７を形成するためのイオン注入のエネルギーより高い。ただし、不純物の侵入深さは、イオンの価数、および、イオン種によっても変化しうる。
また、チャネリングなどの影響により、イオン注入によって不純物が注入される領域が広範にわたる場合がある。そのような場合には、例えば、不純物濃度分布のピークにおける不純物濃度の半値幅の領域としてもよい。あるいは、不純物濃度分布のピークにおける不純物濃度に対して、一桁濃度が落ちるところまでを、イオン注入によって不純物が注入される領域としてもよい。
ここで、図１（ｃ）において、第１のマスクの開口２０１の外縁が、実線２２０で示されている。図１（ｃ）が示す通り、第２のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影は、第１のマスクの開口２０１の外縁に囲まれている。つまり、第１のマスクの開口２０１の半導体基板の表面ＳＲと平行な面への正射影は、第２のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影を内包している。
第１のマスクの開口と、第２のマスクの開口がこのような関係を有するため、第１の蓄積領域１０７の、第１方向に沿った長さＬ１を、第２の蓄積領域１０８の、第１方向に沿った長さＬ２より長くすることができる。
なお、ＣＡＤを用いてマスクパターンを設計する場合には、２つのマスクの設計図を１つのＣＡＤ図面に重ねて表示することで、２つのマスクの位置関係を確認することができる。
本実施例の１つの観点においては、第２の蓄積領域１０８を形成するためのイオン注入によって形成される不純物濃度分布のピークは、第１の蓄積領域１０７を形成するためのイオン注入によって形成される不純物濃度分布のピークよりも深い位置にある。第２の蓄積領域１０８を形成するためのイオン注入によって複数のピークが形成される場合には、そのいずれもが、第１の蓄積領域１０７を形成するためのイオン注入によって形成される不純物濃度分布のピークよりも深い位置にある。
このような構成によれば、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域を小さくできる。あるいは、第１の蓄積領域１０７と、第２の蓄積領域１０８とがまったく重ならない。つまり、光電変換部において、Ｎ型の不純物濃度が高い領域を小さくできる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
本実施例の別の観点について説明する。図１（ｂ）に示された第１のマスクは、開口２０１によって互いに隔てられた、第１マスク部分２１０と、第２マスク部分２１１とを含む。第１のマスクにおいて、開口２０１は、第１マスク部分２１０を囲むように形成されている。第１のマスクの第１マスク部分２１０の下の領域には、不純物が注入されない。そのため、当該領域のＮ型の不純物濃度は、第１の蓄積領域１０７を形成する前に比べてほとんど高くならない。
ここで、第１マスク部分２１０の半導体基板の表面ＳＲと平行な面への正射影と、図１（ｃ）に示された第２のマスクの開口２０２の当該面への正射影とは、一致している。つまり、第２の蓄積領域１０８を形成するためのイオン注入においてＮ型の不純物が注入される領域（開口２０２に対応する領域）の不純物濃度がほとんど増加しないように、第１の蓄積領域１０７を形成することができる。
このような構成によれば、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域を小さくできる。あるいは、第１の蓄積領域１０７と、第２の蓄積領域１０８とがまったく重ならない。つまり、光電変換部において、Ｎ型の不純物濃度が高い領域を低減できる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
本実施例では、第１マスク部分２１０の半導体基板の表面ＳＲと平行な面への正射影と、第２のマスクの開口２０２の当該面への正射影とは、一致している。しかし、第１マスク部分２１０の正射影と、第２のマスクの開口２０２の正射影とが、少なくとも部分的に重なっていれば、上述の転送効率の向上の効果を得ることができる。
次に、図１（ｂ）、（ｃ）に示されたマスクを用いた製造方法の変形例について説明する。いくつかの変形例では、第１の蓄積領域１０７を形成するためのイオン注入と、第２の蓄積領域を形成するためのイオン注入とにおいて、同じ深さに不純物が注入されてもよい。
図２は、光電変換装置の断面構造を模式的に示している。第２の蓄積領域１０８は、第１部分１０８ａと、第２部分１０８ｂとを含んでいる。その他の部分は、図１（ａ）と同様である。第１部分１０８ａと、第２部分１０８ｂは、図１（ｃ）に示されたマスクを用いて、エネルギーの異なる２回のイオン注入を行うことによって形成される。
図２が示すように、第２の蓄積領域１０８の第１部分１０８ａは、第１の蓄積領域１０７と同じ深さに配される。詳細には、第１の蓄積領域１０７を形成するためのイオン注入において生じる不純物濃度分布のピークと、第２の蓄積領域１０８の第１部分１０８ａを形成するためのイオン注入において生じる不純物濃度分布のピークとは、同じ深さＰ１に位置する。第２の蓄積領域１０８の第２部分１０８ｂを形成するためのイオン注入において生じる不純物濃度分布のピークとは、深さＰ２に位置する。第２部分１０８ｂは、第１の蓄積領域１０７よりも深い位置に形成される。
このような構成においても、第１のマスクの第１マスク部分２１０の半導体基板の表面ＳＲと平行な面への正射影と、第２のマスクの開口２０２の当該面への正射影とが、一致する、または、部分的に重なることによって、転送効率の向上の効果を得られる。
また、第１の蓄積領域１０７を形成するためのイオン注入を行う前に、第１マスク部分２１１の領域にウェル領域１０２など、Ｐ型の半導体領域を形成しておくことで、第１の蓄積領域１０７を形成すると同時にＰ型の半導体領域１５０を形成することができる。
つまり、図１（ｂ）に示された第１のマスクを用いてイオン注入を行うことで、第１方向に沿って並んだ、第１の蓄積領域１０７の第１部分と、Ｐ型の半導体領域１５０と、第１の蓄積領域１０７の第２部分とを容易に形成することができる。
このような構成によれば、第１の蓄積領域１０７、および、第２の蓄積領域１０８を空乏化させることが容易になる。つまり、より低い電圧で、第１の蓄積領域１０７、および、第２の蓄積領域１０８の全体を空乏化することができる。したがって、より低電圧での電荷の転送が可能である。
なお、本実施例において、表面領域１０６は、第２のマスクの開口２０２とは異なる開口の形状を有する第３のマスクを用いたイオン注入によって形成される。第３のマスクのパターンは、たとえば、図１（ｂ）や図３（ｂ）に示されたものであってもよい。第２のマスクの開口２０２と、第３のマスクの開口とが、互いに相似である場合も、両者は異なる形状である。表面領域１０６を形成する方法は、公知の技術を用いることができる。
表面領域１０６を形成する前に、転送ゲート電極１０５が形成されていてもよい。この場合には、第３のマスクの開口から転送ゲート電極１０５の少なくとも一部が露出した状態で、表面領域１０６を形成するためのイオン注入が行われる。
本実施例において、Ｎ型の不純物は、リンやヒ素などのドナーである。第１の蓄積領域を形成するためのイオン注入と、第２の蓄積領域１０８を形成するためのイオン注入とにおいて、同じ種類の不純物が使われてもよい。あるいは、両者に異なる種類の不純物を使ってもよい。例えば、第１の蓄積領域１０７を形成するために砒素を用い、第２の蓄積領域１０８を形成するためにリンを用いてもよい。
本実施例において、Ｐ型の不純物は、ボロンなどのアクセプタである。表面領域１０６を形成するためのイオン注入には、ボロンが用いられる。
本実施例のマスクは、フォトレジストで形成される。この場合、フォトリソグラフィーを用いて、マスクがパターニングされる。あるいは、マスクは酸化膜や窒化膜などのハードマスクでもよい。この場合、エッチングにより、マスクがパターニングされる。
本実施例の変形例を説明する。第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影の重心から、転送ゲート電極１０５の当該面への正射影までの距離を第１の距離とする。第１の蓄積領域１０７の当該面への正射影の重心から転送ゲート電極１０５の当該面への正射影までの距離を第２の距離とする。ここで、本実施例の変形例では、第１の距離が第２の距離よりも短くてもよい。このような構成によれば、第２の蓄積領域１０８が転送ゲート電極１０５の近くに配置されるため、転送効率をさらに向上させることができる。
別の実施例を説明する。本実施例は、第１の蓄積領域の構造、および、その製造方法が実施例１と異なる。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。
図３（ａ）は、光電変換装置の断面構造を模式的に示している。図１（ａ）と同様の部分には、同じ符号を付してある。ここでは詳細な説明は省略する。
本実施例では、第１の蓄積領域が、第１部分１０９と、第１部分１０９とは別の第２部分１０７を含む。第１部分１０９と、第２部分１０７とは、半導体基板の表面ＳＲに沿った方向に並んでいる。第１部分１０９の不純物濃度は、第２部分１０７の不純物濃度よりも低い。第２部分１０７は、実施例１の第１の蓄積領域１０７と同様である。
本実施例では、第１の蓄積領域の第１部分１０９の下に、第２の蓄積領域１０８が配される。言い換えると、第１の蓄積領域のうち、第２の蓄積領域１０８の上に配された部分（第１部分１０７）の不純物濃度が低い。
このような構成によれば、光電変換部において、Ｎ型の不純物濃度が高い領域を小さくできる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
本実施例では、第１の蓄積領域の第２部分１０７と第２の蓄積領域１０８とは、互いに連続したＮ型の半導体領域である。しかし、第１の蓄積領域の第２部分１０７と第２の蓄積領域１０８との間に、Ｐ型の半導体領域が配されてもよい。第１、および、第２の蓄積領域の全体が空乏化した際に、第２部分１０７、および、第２の蓄積領域１０８の間に配されたＰ型の半導体領域が空乏化することが好ましい。このような構成により、第１の蓄積領域と、第２の蓄積領域１０８とが、互いに電気的に導通する。
なお、第１の蓄積領域の、第１方向に沿った長さＬ１が、第２の蓄積領域１０８の、第１方向に沿った長さＬ２より長い。つまり、第１の蓄積領域よりも幅の狭い第２の蓄積領域１０８が、基板の深さ方向に延在する。このため、転送効率を維持しつつ、飽和電荷量、および、感度を向上させることができる。
次に、本実施例の光電変換装置の製造方法と、そこで用いられるマスクについて説明する。第１の蓄積領域、および、第２の蓄積領域１０８は、それぞれ、Ｎ型の不純物を半導体基板にイオン注入する工程を含む方法によって形成される。そして、第１の蓄積領域の第１部分１０９に、Ｐ型の不純物がイオン注入されることによって、不純物濃度が調整される。
図３（ｂ）、（ｃ）が、それぞれのイオン注入で用いられるマスクのパターンを模式的に示している。図３（ｂ）、（ｃ）は、マスクのパターンの、半導体基板の表面ＳＲと平行な面への正射影を示している。ＣＡＤを用いてマスクの設計を行う場合には、通常、マスクのパターンの半導体基板の表面ＳＲと平行な面への正射影は、ディスプレイや紙面に表示されるＣＡＤ図面と等価である。もちろん、ＣＡＤ図面は設計図であるため、実際のマスクのパターンはＣＡＤ図面に対して製造誤差があってもよい。
第１の蓄積領域を形成するために用いられる第１のマスクが、図３（ｂ）に模式的に示される。図３（ｂ）においては、転送ゲート電極１０５の位置が点線で示されている。また、図３（ｂ）の線分ＣＤに沿った断面が、図３（ａ）に模式的に示された断面に対応する。
第１のマスクは、開口２０１を有する。また、第１のマスクは、マスク部分２１３を含む。第１の蓄積領域を形成するためのイオン注入において、不純物は開口２０１を通って半導体基板に注入される。また、マスク部分２１３が配された領域には、不純物が注入されない。したがって、第１の蓄積領域１０７は、開口２０１に対応する位置に形成される。つまり、図３（ｂ）の開口２０１が、第１の蓄積領域の平面レイアウトを示している。ただし、イオン注入の傾斜角や、半導体基板での散乱などにより、第１の蓄積領域の半導体基板の表面ＳＲと平行な面への正射影が、開口２０１の当該面への正射影と厳密に一致していなくてもよい。
第１の蓄積領域を形成する前に、転送ゲート電極１０５が形成されていてもよい。この場合には、開口２０１から転送ゲート電極１０５の少なくとも一部が露出した状態で、第１の蓄積領域を形成するためのイオン注入が行われる。
第２の蓄積領域１０８を形成するために用いられる第２のマスクが、図３（ｃ）に模式的に示される。図３（ｃ）においては、転送ゲート電極１０５の位置が点線で示されている。また、図３（ｃ）の線分ＣＤに沿った断面が、図３（ａ）に模式的に示された断面に対応する。
第２のマスクは、開口２０２を有する。また、第２のマスクは、マスク部分２１２を含む。第２の蓄積領域１０８を形成するためのイオン注入において、不純物は開口２０２を通って半導体基板に注入される。また、マスク部分２１２が配された領域には、不純物が注入されない。したがって、第２の蓄積領域１０８は、開口２０２に対応する位置に形成される。つまり、図３（ｃ）の開口２０２が、第２の蓄積領域１０８の平面レイアウトを示している。ただし、イオン注入の傾斜角や、半導体基板での散乱などにより、第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影が、開口２０２の当該面への正射影と厳密に一致していなくてもよい。
第２の蓄積領域１０８を形成するためのイオン注入においては、第１の蓄積領域を形成するためのイオン注入によって不純物が注入される領域よりも、深い位置に不純物が注入される。一般には、より高いエネルギーでイオン注入を行うことによって、より深い位置に不純物を注入することができる。そこで、本実施例では、第２の蓄積領域１０８を形成するためのイオン注入のエネルギーのほうが、第１の蓄積領域１０７を形成するためのイオン注入のエネルギーより高い。ただし、同じエネルギーであっても、イオンの価数、および、イオン種によって、侵入深さは変化しうる。
ここで、図３（ｃ）において、第１のマスクの開口２０１の外縁が、実線２２０で示されている。図３（ｃ）が示す通り、第２のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影は、第１のマスクの開口２０１の外縁に囲まれている。つまり、第１のマスクの開口２０１の半導体基板の表面ＳＲと平行な面への正射影は、第２のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影を内包している。
第１のマスクの開口と、第２のマスクの開口がこのような関係を有するため、第１の蓄積領域の、第１方向に沿った長さＬ１を、第２の蓄積領域１０８の、第１方向に沿った長さＬ２より長くすることができる。
なお、ＣＡＤを用いてマスクパターンを設計する場合には、２つのマスクの設計図を１つのＣＡＤ図面に重ねて表示することで、２つのマスクの位置関係を確認することができる。
本実施例において、表面領域１０６は、第２のマスクとは異なる開口の形状を有する第３のマスクを用いたイオン注入によって形成される。表面領域１０６を形成する方法は、公知の技術を用いることができる。
表面領域１０６を形成する前に、転送ゲート電極１０５が形成されていてもよい。この場合には、第３のマスクの開口から転送ゲート電極１０５の少なくとも一部が露出した状態で、表面領域１０６を形成するためのイオン注入が行われる。
図３（ｃ）は、また、第４のマスクのパターンを模式的に示している。第４のマスクを用いて、第１の蓄積領域の第１部分１０９への、Ｐ型の不純物のイオン注入が行われる。第４のマスクは、開口２０２を有する。また、第４のマスクは、マスク部分２１２を含む。Ｐ型の不純物のイオン注入において、不純物は開口２０２を通って半導体基板に注入される。また、マスク部分２１２が配された領域には、不純物が注入されない。したがって、第１の蓄積領域の第１部分１０９は、開口２０２に対応する位置に形成される。つまり、図３（ｃ）の開口２０２が、第１の蓄積領域の第１部分１０９の平面レイアウトを示している。ただし、イオン注入の傾斜角や、半導体基板での散乱などにより、第１の蓄積領域の第１部分１０９の半導体基板の表面ＳＲと平行な面への正射影が、開口２０２の当該面への正射影と厳密に一致していなくてもよい。
第４のマスクを用いたイオン注入においては、Ｐ型の不純物が、第２の蓄積領域１０８よりも浅い位置に注入される。一般には、より低いエネルギーでイオン注入を行うことによって、より浅い位置に不純物を注入することができる。そこで、本実施例では、第４のマスクを用いたイオン注入のエネルギーのほうが、第２の蓄積領域１０８を形成するためのイオン注入のエネルギーより低い。ただし、不純物の侵入深さは、イオンの価数、および、イオン種によっても変化しうる。
図３（ｃ）において、第１のマスクの開口２０１の外縁が、実線２２０で示されている。図３（ｃ）が示す通り、第４のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影は、第１のマスクの開口２０１の外縁に囲まれている。つまり、第１のマスクの開口２０１の半導体基板の表面ＳＲと平行な面への正射影は、第４のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影を内包している。
本実施例では、第２のマスク、および、第４のマスクとして、共通のマスクが用いられる。つまり、第２のマスクの開口２０２の半導体基板の表面ＳＲと平行な面への正射影と、第４のマスクの開口２０２の当該面への正射影とが一致している。なお、第２のマスクの開口の正射影と、第４のマスクの開口の正射影とは、少なくとも部分的に重なっていればよい。この場合には、第２のマスクと、第４のマスクとは別々に形成されうる。
第１のマスクの開口と、第４のマスクの開口とが、このような関係を有するため、第４のマスクを用いたイオン注入によって、第１の蓄積領域のうち、第２の蓄積領域１０８の上に配される部分に、Ｐ型の不純物が注入される。Ｐ型の不純物が注入された部分は、Ｎ型の不純物濃度が低くなる。したがって、第２部分１０７よりも不純物濃度の低い第１部分１０９を形成することができる。
このような構成によれば、光電変換部において、Ｎ型の不純物濃度が高い領域を小さくできる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
とくに、第１の蓄積領域のうち、第２の蓄積領域１０８の上に配される部分は、不純物濃度が高くなりやすい。したがって、その部分にＰ型の不純物をイオン注入されるため、転送効率の向上の効果が高い。
また、本実施例において、第１の蓄積領域を形成するためのイオン注入に、図１（ｂ）に示されたマスクを用いてもよい。この場合、第１のマスクが、開口２０１と、開口２０１とによって隔てられた第１マスク部分２１０、および、第２マスク部分２１１とを含む。そして、第１マスク部分２１０の半導体基板の表面ＳＲと平行な面への正射影と、第２のマスクの開口２０２の当該面への正射影とが一致、または、少なくとも部分的に重なっている。
このような構成によれば、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域を小さくできる。あるいは、第１の蓄積領域１０７と、第２の蓄積領域１０８とがまったく重ならない。つまり、光電変換部において、Ｎ型の不純物濃度が高い領域を低減できる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率をさらに向上させることが可能である。
なお、第１の蓄積領域を形成するためのイオン注入と、第２の蓄積領域１０８を形成するためのイオン注入とにおいて、同じ領域にＮ型の不純物が注入されてもよい。この場合には、第４のマスクを用いたイオン注入によって、当該領域にＰ型の不純物が注入されることで、転送効率の向上の効果がより顕著になる。
また、本実施例の製造方法によって製造された光電変換装置が、第１の蓄積領域の第１部分１０９の代わりに、Ｐ型の半導体領域１５０を有していてもよい。第４のマスクを用いたイオン注入のドーズを多くすることによって、Ｐ型の半導体領域１５０が形成される。この場合の光電変換装置の構造は、図１（ａ）に示された構造となってもよい。
本実施例において、Ｎ型の不純物は、リンやヒ素などのドナーである。第１の蓄積領域を形成するためのイオン注入と、第２の蓄積領域１０８を形成するためのイオン注入とにおいて、同じ種類の不純物が使われてもよい。あるいは、両者に異なる種類の不純物を使ってもよい。例えば、第１の蓄積領域１０７を形成するために砒素を用い、第２の蓄積領域１０８を形成するためにリンを用いてもよい。
本実施例において、Ｐ型の不純物は、ボロンなどのアクセプタである。表面領域１０６を形成するためのイオン注入には、ボロンが用いられる。また、第４のマスクを用いたイオン注入では、ボロンが用いられる。
本実施例のマスクは、フォトレジストで形成される。この場合、フォトリソグラフィーを用いて、マスクがパターニングされる。あるいは、マスクは酸化膜や窒化膜などのハードマスクでもよい。この場合、エッチングにより、マスクがパターニングされる。
本実施例の変形例を説明する。第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影の重心から、転送ゲート電極１０５の当該面への正射影までの距離を第１の距離とする。第１の蓄積領域１０７の当該面への正射影の重心から転送ゲート電極１０５の当該面への正射影までの距離を第２の距離とする。ここで、本実施例の変形例では、第１の距離が第２の距離よりも短くてもよい。このような構成によれば、第２の蓄積領域１０８が転送ゲート電極１０５の近くに配置されるため、転送効率をさらに向上させることができる。
別の実施例を説明する。本実施例の実施例２との相違は、第４のマスクを用いたＰ型の不純物のイオン注入が行われないことである。そこで、実施例２と異なる点のみを説明し、実施例２と同様の部分についての説明は省略する。
図４は、光電変換装置の断面構造を模式的に示している。図４において、図１（ａ）、図２、または、図３（ａ）と同様の部分には、同じ符号を付してある。図４に示される通り、実施例１のＰ型の半導体領域１５０は配されていない。また、実施例２とは異なり、第１の蓄積領域１０７は、不純物濃度の低い第１部分１０９を含んでいない。つまり、第１の蓄積領域１０７は、ＰＮ接合の近傍を除き、半導体基板の表面ＳＲと平行な第１方向に沿ってほぼ均一な不純物濃度の分布を有する。
本実施例の光電変換装置を製造する方法は、実施例１と同様である。ただし、第１の蓄積領域１０８を形成するためのイオン注入では、図２（ｂ）に示されたマスクが用いられる。つまり、第２の蓄積領域１０８の上に、第１の蓄積領域１０７の一部が形成される。
本実施例においては、第２の蓄積領域１０８を形成するためのイオン注入によって形成される不純物濃度分布のピークは、第１の蓄積領域１０７を形成するためのイオン注入によって形成される不純物濃度分布のピークよりも深い位置にある。第２の蓄積領域１０８を形成するためのイオン注入によって複数のピークが形成される場合には、そのいずれもが、第１の蓄積領域１０７を形成するためのイオン注入によって形成される不純物濃度分布のピークよりも深い位置にある。
このような構成によれば、不純物濃度分布のピークが重ならないため、光電変換部において、Ｎ型の不純物濃度が高い領域を小さくできる。そのため、光電変換部の電荷を転送する際に、ポテンシャルポケットが生じにくい。結果として、転送効率を向上させることが可能である。
別の実施例を説明する。本実施例では、第２の蓄積領域の構造が、実施例１〜３と異なる。そこで、実施例１〜３と異なる点のみを説明し、実施例１〜３と同様の部分についての説明は省略する。
図５（ａ）は、光電変換装置の断面構造を模式的に示している。本実施例では、１つの第１の蓄積領域１０７の１つに対して、複数の第２の蓄積領域１０８が配されている。第２の蓄積領域１０８のそれぞれは、深さ方向に延在している。また、第１の蓄積領域１０７の半導体基板の表面ＳＲと平行な第１方向に沿った長さＬ１は、複数の第２の蓄積領域１０８が配された領域の、第１方向に沿った長さＬ２よりも長い。
本実施例の光電変換装置を製造する方法は、実施例２と同様である。第１の蓄積領域１０７を形成するためのイオン注入で用いられる第１のマスクのパターンが、図５（ｂ）に模式的に示される。複数の第２の蓄積領域１０８を形成するためのイオン注入で用いられる第１のマスクのパターンが、図５（ｃ）に模式的に示される。図５（ｃ）に示されるように、本実施例では、４つの第２の蓄積領域１０８が形成される。図５（ｂ）、図５（ｃ）の線分ＥＦに沿った断面が、図５（ａ）に模式的に示された断面に対応する。
第５（ｃ）は、また、Ｐ型の不純物のイオン注入に用いられる第４のマスクを模式的に示している。ただし、Ｐ型の不純物は、複数の第２の蓄積領域１０８のうちの一部のみの上に注入されてもよい。あるいは、実施例３のように、Ｐ型の不純物のイオン注入は行われなくてもよい。
以上に説明した構成によれば、複数の第２の蓄積領域１０８が配される。これによって、光電変換部のＰＮ接合の面積を大きくすることができる。したがって、実施例１〜３の効果に加えて、飽和電荷の量を増やすことができる。
第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影の重心から、転送ゲート電極１０５の当該面への正射影までの距離を第１の距離とする。第１の蓄積領域１０７の当該面への正射影の重心から転送ゲート電極１０５の当該面への正射影までの距離を第２の距離とする。本実施例では、複数の第２の蓄積領域１０８のうちの少なくとも１つについて、第１の距離が第２の距離よりも短い。このような構成によれば、第２の蓄積領域１０８が転送ゲート電極１０５の近くに配置されるため、転送効率をさらに向上させることができる。
本実施例の変形例を説明する。図５（ｄ）は、第２の蓄積領域１０８を形成するためのイオン注入に用いられる、第２のマスクのパターンを模式的に示している。図５（ｄ）が示す通り、第２のマスクの開口２０２が長方形である。長方形の短辺は、第１の蓄積領域１０７の当該短辺と平行な方向における長さよりも短い。一方で、長方形の長辺は、第１の蓄積領域１０７の当該長辺と平行な方向における長さよりも長くてもよい。
このような構成によれば、長方形の長辺側に隣接するウェル領域１０２から延びる空乏層によって、第２の蓄積領域１０８を空乏化することができる。図５（ｄ）の矢印２０３が、長方形の長辺側に隣接するウェル領域１０２からの空乏層が延びる方向を示している。したがって、第２の蓄積領域１０８を空乏化するために用いられる電圧を高くすることなく、第２の蓄積領域１０８の体積を大きくすることができる。つまり、電荷の転送に用いられる電圧を下げつつ、飽和電荷の量を増やすことができる。
別の実施例を説明する。本実施例では、第１の蓄積領域と、第２の蓄積領域との位置関係が、実施例１と異なる。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。
図６（ａ）は、光電変換装置の断面構造を模式的に示している。図１（ａ）と同様の部分には、同じ符号を付してある。ここでは詳細な説明は省略する。
本実施例の製造方法は、実施例１と同様である。ただし、第２の蓄積領域１０８を形成するためのイオン注入で用いられるマスクが、実施例１とは異なっている。
図６（ｂ）が、第１の蓄積領域１０７を形成するためのイオン注入で用いられる第１のマスクのパターンを模式的に示している。第１のマスクは、実施例１と同じである。
図６（ｃ）が、第２の蓄積領域１０８を形成するためのイオン注入で用いられる第２のマスクのパターンを模式的に示している。ここで、図６（ｃ）において、第１のマスクの第１マスク部分２１０の外縁が、実線６００で示されている。図６（ｃ）が示すように、第１マスク部分２１０の半導体基板の表面ＳＲと平行な面への正射影が、開口２０２の当該面への正射影を内包する。
このようなマスクを用いて製造される光電変換装置においては、Ｐ型の半導体領域１５０半導体基板の表面ＳＲと平行な面への正射影が、第２の蓄積領域１０８の当該面への正射影を内包する。
このような構成によれば、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域をほとんどなくすことができる。転送効率をさらに向上させることが可能である。
なお、本発明者らの検討によれば、第１の蓄積領域１０７と第２の蓄積領域１０８との間のポテンシャル障壁が十分に小さいため、第１の蓄積領域１０７と第２の蓄積領域１０８とお電気的接続が保たれることが分かっている。そのため、図６（ａ）に示された構造においても、第２の蓄積領域１０８の電荷を転送することが可能である。
なお、図６（ｂ）、（ｃ）は、マスクのパターンの、半導体基板の表面ＳＲと平行な面への正射影を示している。ＣＡＤを用いてマスクの設計を行う場合には、通常、マスクのパターンの半導体基板の表面ＳＲと平行な面への正射影は、ディスプレイや紙面に表示されるＣＡＤ図面と等価である。もちろん、ＣＡＤ図面は設計図であるため、実際のマスクのパターンはＣＡＤ図面に対して製造誤差があってもよい。
別の実施例を説明する。本実施例では、第１の蓄積領域と、第２の蓄積領域との位置関係が、実施例１と異なる。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。
図７（ａ）は、光電変換装置の断面構造を模式的に示している。図１（ａ）と同様の部分には、同じ符号を付してある。ここでは詳細な説明は省略する。
本実施例の製造方法は、実施例１と同様である。ただし、第２の蓄積領域１０８を形成するためのイオン注入で用いられるマスクが、実施例１とは異なっている。
図７（ｂ）が、第１の蓄積領域１０７を形成するためのイオン注入で用いられる第１のマスクのパターンを模式的に示している。第１のマスクは、実施例１と同じである。
図７（ｃ）が、第２の蓄積領域１０８を形成するためのイオン注入で用いられる第２のマスクのパターンを模式的に示している。ここで、図７（ｃ）において、第１のマスクの第１マスク部分２１０の外縁が、実線７００で示されている。図７（ｃ）が示すように、開口２０２の半導体基板の表面ＳＲと平行な面への正射影が、第１マスク部分２１０の当該面への正射影を内包する。
このようなマスクを用いて製造される光電変換装置においては、第２の蓄積領域１０８の半導体基板の表面ＳＲと平行な面への正射影が、Ｐ型の半導体領域１５０の当該面への正射影を内包する。
このような構成によれば、マスクのアライメントずれが生じても、第１の蓄積領域１０７と第２の蓄積領域１０８との間の電気的接続を十分に保つことができる。したがって、第１の蓄積領域１０７と、第２の蓄積領域１０８とが重なった領域を小さくしつつ、マスクのアライメントずれによってポテンシャルポケットが生じる可能性を低減できる。
なお、図７（ｂ）、（ｃ）は、マスクのパターンの、半導体基板の表面ＳＲと平行な面への正射影を示している。ＣＡＤを用いてマスクの設計を行う場合には、通常、マスクのパターンの半導体基板の表面ＳＲと平行な面への正射影は、ディスプレイや紙面に表示されるＣＡＤ図面と等価である。もちろん、ＣＡＤ図面は設計図であるため、実際のマスクのパターンはＣＡＤ図面に対して製造誤差があってもよい。
１０１ 半導体基板
１０５ 転送ゲート電極
１０６ 表面領域
１０７ 第１の蓄積領域
１０８ 第２の蓄積領域
１０９ 第１の蓄積領域の第１部分
２０１ 開口
２０２ 開口
２１０ 第１マスク部分
２１１ 第２マスク部分
２１２ マスク部分

Claims (25)

  1. 半導体基板と、
    前記半導体基板に配された第１導電型の第１および第２の半導体領域を含む光電変換部と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置であって、
    前記第１の半導体領域は、前記半導体基板の表面と平行な第１方向に沿って延在し、
    前記第１の半導体領域は、前記第１の半導体領域の他の部分よりも不純物濃度の低い部分を有し、
    前記第２の半導体領域は、前記不純物濃度の低い部分の下に配され、
    前記第１の半導体領域の前記第１方向に沿った長さは、前記第２の半導体領域の前記第１方向に沿った長さより長いことを特徴とする光電変換装置。
  2. 半導体基板と、
    前記半導体基板に配された第１導電型の第１および第２の半導体領域を含む光電変換部と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部と、
    前記第１の半導体領域の上に配された第２導電型の第３の半導体領域と、
    第２導電型の第４の半導体領域と、を備える光電変換装置であって、
    前記第１の半導体領域は、第１部分と、前記第１部分とは別の第２部分とを含み、
    前記第１部分と、前記第２部分と、前記第４の半導体領域とは、同じ深さに配され、
    前記半導体基板の表面と平行な第１方向に沿って、前記第１部分と、前記第４の半導体領域と、前記第２部分とが、この順に並び、
    前記第２の半導体領域が、前記第４の半導体領域の下に配され、
    前記第１の半導体領域の前記第１方向に沿った長さは、前記第２の半導体領域の前記第１方向に沿った長さより長いことを特徴とする光電変換装置。
  3. 前記不純物濃度の低い部分の、前記半導体基板の表面と平行な面への正射影と、前記第４の半導体領域の前記面への正射影とが一致することを特徴とする請求項１に記載の光電変換装置。
  4. 前記不純物濃度の低い部分の、前記半導体基板の表面と平行な面への正射影が、前記第４の半導体領域の前記面への正射影を内包することを特徴とする請求項１に記載の光電変換装置。
  5. 前記第４の半導体領域の前記半導体基板の表面と平行な面への正射影が、前記不純物濃度の低い部分の、前記面への正射影を内包することを特徴とする請求項１に記載の光電変換装置。
  6. 前記第２の半導体領域の前記半導体基板の表面と平行な面への正射影と、前記第４の半導体領域の前記面への正射影とが一致することを特徴とする請求項２に記載の光電変換装置。
  7. 前記第２の半導体領域の前記半導体基板の表面と平行な面への正射影が、前記第４の半導体領域の前記面への正射影を内包することを特徴とする請求項２に記載の光電変換装置。
  8. 前記第４の半導体領域の前記半導体基板の表面と平行な面への正射影が、前記第２の半導体領域の前記面への正射影を内包することを特徴とする請求項２に記載の光電変換装置。
  9. 前記転送部は、転送ゲート電極を含み、
    前記第２の半導体領域の前記半導体基板の表面と平行な面への正射影の重心から、前記転送ゲート電極の前記面への正射影までの距離が、前記第１の半導体領域の前記面への正射影の重心から前記転送ゲート電極の前記面への正射影までの距離よりも短いことを特徴とする請求項１または請求項２に記載の光電変換装置。
  10. 半導体基板と、
    第１導電型の第１および第２の半導体領域を含む光電変換部と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部と、
    前記第１の半導体領域の上に配された第２導電型の第３の半導体領域と、を備える光電変換装置の製造方法であって、
    前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、
    前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、
    前記第３の半導体領域を形成するために、第３の開口を有する第３のマスクを用いて、前記半導体基板へ第２導電型の第３の不純物をイオン注入する工程と、
    第４の開口を有する第４のマスクを用いて、前記半導体基板へ第２導電型の第４の不純物をイオン注入する工程と、を有し、
    前記第１の開口の前記半導体基板の表面と平行な面への正射影は、前記第２の開口の前記面への正射影、および、前記第４の開口の前記面への正射影を内包し、
    前記第２の開口の前記面への正射影と、前記第４の開口の前記面への正射影とは、部分的に重なり、
    前記第３の開口の形状と、前記第４の開口の形状とは互いに異なり、
    前記第１の不純物が注入される領域よりも深い位置に、前記第２の不純物を注入し、
    前記第１の不純物が注入される領域の少なくとも一部に、前記第４の不純物を注入することを特徴とする光電変換装置の製造方法。
  11. 前記第１のマスクを用いたイオン注入を、第１のエネルギーで行い、
    前記第２のマスクを用いたイオン注入を、前記第１のエネルギーより高い第２のエネルギーで行うことを特徴とする請求項１０に記載の光電変換装置の製造方法。
  12. 前記第４のマスクを用いたイオン注入を、前記第２のエネルギーよりも低い第３のエネルギーで行うことを特徴とする請求項１１に記載の光電変換装置の製造方法。
  13. 前記第２および前記第４のマスクとして、共通のマスクを用い、
    前記第２の開口の前記面への正射影と、前記第４の開口の前記面への正射影とが、一致していることを特徴とする請求項１０乃至請求項１２のいずれか一項に記載の光電変換装置の製造方法。
  14. 前記第１の不純物が注入される領域の少なくとも一部に、前記第２の不純物、および、前記第４の不純物の両方を注入することを特徴とする請求項１０乃至請求項１３のいずれか一項に記載の光電変換装置の製造方法。
  15. 前記転送部が、転送ゲート電極を含み、
    前記第１のマスクを用いたイオン注入を、前記第１の開口から前記転送ゲート電極が露出した状態で行うことを特徴とする請求項１０乃至請求項１４のいずれか一項に記載の光電変換装置の製造方法。
  16. 前記転送部が、転送ゲート電極を含み、
    前記第３のマスクを用いたイオン注入を、前記第３の開口から前記転送ゲート電極が露出した状態で行うことを特徴とする請求項１０乃至請求項１５のいずれか一項に記載の光電変換装置の製造方法。
  17. 前記第１のマスクは、前記第１の開口によって互いに隔てられた、第１のマスク部分と、第２のマスク部分とを含み、
    前記面において、前記第１の開口の前記面への正射影が、前記第１のマスク部分の前記面への正射影を囲み、
    前記第１のマスク部分の前記面への正射影と、前記第２の開口の前記面への正射影とが、部分的に重なることを特徴とする請求項１０乃至請求項１６のいずれか一項に記載の光電変換装置の製造方法。
  18. 前記第１のマスク部分の前記面への正射影と、前記第２の開口の前記面への正射影とが一致することを特徴とする請求項１７に記載の光電変換装置の製造方法。
  19. 前記第１のマスク部分の前記面への正射影が、前記第２の開口の前記面への正射影を内包することを特徴とする請求項１７に記載の光電変換装置の製造方法。
  20. 前記第２の開口の前記面への正射影が、前記第１のマスク部分の前記面への正射影を内包することを特徴とする請求項１７に記載の光電変換装置の製造方法。
  21. 前記第２のマスクは、前記光電変換部の１つに対して、複数の前記第２の開口を有することを特徴とする請求項１０乃至請求項２０のいずれか一項に記載の光電変換装置の製造方法。
  22. 前記第１の不純物と、前記第２の不純物とは、同じ種類の不純物であり、
    前記第３の不純物と、前記第４の不純物とは、同じ種類の不純物であることを特徴とする請求項１０乃至請求項２１のいずれか一項に記載の光電変換装置の製造方法。
  23. 半導体基板と、
    第１導電型の第１および第２の半導体領域を含む光電変換部と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置の製造方法であって、
    前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、
    前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、を有し、
    前記第１の開口の前記半導体基板の表面と平行な面への正射影は、前記第２の開口の前記面への正射影を内包し、
    前記第２の不純物の不純物濃度の分布のピークは、いずれも、前記第１の不純物の不純物濃度の分布のピークよりも深い位置にあることを特徴とする光電変換装置の製造方法。
  24. 半導体基板と、
    第１導電型の第１および第２の半導体領域を含む光電変換部と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部と、を備える光電変換装置の製造方法であって、
    前記第１の半導体領域を形成するために、第１の開口を有する第１のマスクを用いて、前記半導体基板へ第１導電型の第１の不純物をイオン注入する工程と、
    前記第２の半導体領域を形成するために、第２の開口を有する第２のマスクを用いて、前記半導体基板へ第１導電型の第２の不純物をイオン注入する工程と、を有し、
    前記第１のマスクは、前記第１の開口によって互いに隔てられた、第１のマスク部分と、第２のマスク部分とを含み、
    前記第１の開口の前記半導体基板の表面と平行な面への正射影が、前記第１のマスク部分の前記面への正射影を囲み、
    前記第１のマスク部分の前記面への正射影と、前記第２の開口の前記面への正射影とが、部分的に重なり、
    前記第１の不純物が注入される領域よりも深い位置に、前記第２の不純物を注入することを特徴とする光電変換装置の製造方法。
  25. 半導体基板を備える光電変換装置の製造方法であって、
    前記半導体基板の表面と平行な第１方向に沿って延在する第１導電型の第１の半導体領域、および、前記第１の半導体領域よりも深い位置に配され、前記第１方向に沿った長さが、前記第１の半導体領域の前記第１方向に沿った長さよりも短い第２の半導体領域を含む光電変換部を形成する工程と、
    前記第１の半導体領域の上に配された第２導電型の第３の半導体領域を形成する工程と、
    前記第１および前記第２の半導体領域の電荷を転送するための転送部を形成する工程と、
    前記第１の半導体領域と同じ深さであって、かつ、前記第２の半導体領域の上の領域に対して、前記領域の第１の導電型の不純物濃度を低くする、あるいは、前記領域を第２導電型とする工程と、を含むことを特徴とする光電変換装置の製造方法。
JP2013124592A 2013-06-13 2013-06-13 光電変換装置、および、光電変換装置の製造方法。 Active JP5932720B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013124592A JP5932720B2 (ja) 2013-06-13 2013-06-13 光電変換装置、および、光電変換装置の製造方法。
US14/300,028 US9437764B2 (en) 2013-06-13 2014-06-09 Photoelectric conversion device and method for manufacturing photoelectric conversion device
DE102014211226.5A DE102014211226B4 (de) 2013-06-13 2014-06-12 Photoelektrische umwandlungseinrichtung und verfahren zum herstellen einer photoelektrischen umwandlungseinrichtung
CN201410263602.6A CN104241305B (zh) 2013-06-13 2014-06-13 光电转换设备以及光电转换设备的制造方法
GB1410584.5A GB2518261B (en) 2013-06-13 2014-06-13 Photoelectric conversion device and method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124592A JP5932720B2 (ja) 2013-06-13 2013-06-13 光電変換装置、および、光電変換装置の製造方法。

Publications (3)

Publication Number Publication Date
JP2015002192A true JP2015002192A (ja) 2015-01-05
JP2015002192A5 JP2015002192A5 (ja) 2016-02-04
JP5932720B2 JP5932720B2 (ja) 2016-06-08

Family

ID=52009985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124592A Active JP5932720B2 (ja) 2013-06-13 2013-06-13 光電変換装置、および、光電変換装置の製造方法。

Country Status (5)

Country Link
US (1) US9437764B2 (ja)
JP (1) JP5932720B2 (ja)
CN (1) CN104241305B (ja)
DE (1) DE102014211226B4 (ja)
GB (1) GB2518261B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092149A (ja) * 2015-11-05 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2018125347A (ja) * 2017-01-30 2018-08-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP2019169744A (ja) * 2016-12-28 2019-10-03 キヤノン株式会社 固体撮像装置及び撮像システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198829A (zh) * 2018-01-29 2018-06-22 德淮半导体有限公司 Cmos图像传感器及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031451A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 固体撮像装置およびその製造方法
JP2000091550A (ja) * 1998-09-09 2000-03-31 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
JP2008047896A (ja) * 2006-08-18 2008-02-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2010016114A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010239075A (ja) * 2009-03-31 2010-10-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012828A (ja) 1998-06-24 2000-01-14 Sony Corp Ｃｃｄ固体撮像素子の製造方法
JP2000150857A (ja) 1998-11-18 2000-05-30 Nec Corp 固体撮像装置及びその製造方法
JP2002164529A (ja) 2000-11-28 2002-06-07 Sony Corp 固体撮像素子およびその製造方法
JP2005167187A (ja) 2003-11-13 2005-06-23 Seiko Epson Corp 固体撮像装置及びその製造方法
JP2011108824A (ja) 2009-11-17 2011-06-02 Panasonic Corp 固体撮像素子
JP2011146747A (ja) 2011-04-28 2011-07-28 Sony Corp 固体撮像装置の製造方法および半導体装置の製造方法
US9570489B2 (en) * 2011-07-12 2017-02-14 Sony Corporation Solid state imaging device having impurity concentration on light receiving surface being greater or equal to that on opposing surface
JP2013051327A (ja) * 2011-08-31 2013-03-14 Sony Corp 固体撮像素子および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031451A (ja) * 1998-07-13 2000-01-28 Toshiba Corp 固体撮像装置およびその製造方法
JP2000091550A (ja) * 1998-09-09 2000-03-31 Matsushita Electronics Industry Corp 固体撮像装置およびその製造方法
JP2008047896A (ja) * 2006-08-18 2008-02-28 Dongbu Hitek Co Ltd イメージセンサー及びその製造方法
JP2010016114A (ja) * 2008-07-02 2010-01-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2010239075A (ja) * 2009-03-31 2010-10-21 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2014165286A (ja) * 2013-02-23 2014-09-08 Nikon Corp フォトダイオード、固体撮像素子及び撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092149A (ja) * 2015-11-05 2017-05-25 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP2019169744A (ja) * 2016-12-28 2019-10-03 キヤノン株式会社 固体撮像装置及び撮像システム
JP2018125347A (ja) * 2017-01-30 2018-08-09 キヤノン株式会社 固体撮像装置及び撮像システム

Also Published As

Publication number Publication date
CN104241305B (zh) 2017-04-12
GB2518261B (en) 2016-06-29
GB201410584D0 (en) 2014-07-30
JP5932720B2 (ja) 2016-06-08
DE102014211226B4 (de) 2017-11-30
US9437764B2 (en) 2016-09-06
GB2518261A (en) 2015-03-18
DE102014211226A1 (de) 2014-12-18
CN104241305A (zh) 2014-12-24
US20140367747A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
US7205627B2 (en) Image sensor cells
JP5721147B2 (ja) 半導体装置及び半導体装置の製造方法
KR100997326B1 (ko) 이미지 센서 및 그 제조방법
KR100959435B1 (ko) 이미지 센서 및 그 제조방법
JP5558859B2 (ja) 固体撮像装置および固体撮像装置の製造方法
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
US8952428B2 (en) Element isolation structure of a solid-state pickup device
KR101420710B1 (ko) 고체 촬상장치 및 그 제조방법
JP5932720B2 (ja) 光電変換装置、および、光電変換装置の製造方法。
CN105990387B (zh) 固体摄像元件及其制造方法
KR102009931B1 (ko) 씨모스 이미지센서 및 그 제조 방법
JP5312511B2 (ja) 固体撮像装置
KR100935269B1 (ko) 이미지 센서 및 그 제조방법
US9520436B2 (en) Solid-state imaging device and manufacturing method thereof
JP6012831B2 (ja) 固体撮像装置
JP6265731B2 (ja) 撮像装置、撮像システム、および、撮像装置の製造方法。
US20070023803A1 (en) CMOS image sensor and method of fabricating the same
JP6007524B2 (ja) 固体撮像装置
KR100924045B1 (ko) 이미지 센서 및 그 제조 방법
KR100871798B1 (ko) 이미지 센서 및 그 제조방법
US9818789B2 (en) Solid-state imaging device and manufacturing method thereof
JP2016207791A (ja) 撮像装置の製造方法
US9627433B2 (en) Method of manufacturing junction field effect transistor
JP5623349B2 (ja) 固体撮像装置
KR20070049410A (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R151 Written notification of patent or utility model registration

Ref document number: 5932720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151