CN104103567A - 晶片尺度外延石墨烯转移 - Google Patents

晶片尺度外延石墨烯转移 Download PDF

Info

Publication number
CN104103567A
CN104103567A CN201410122665.XA CN201410122665A CN104103567A CN 104103567 A CN104103567 A CN 104103567A CN 201410122665 A CN201410122665 A CN 201410122665A CN 104103567 A CN104103567 A CN 104103567A
Authority
CN
China
Prior art keywords
layer
substrate
stressor
individual layer
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410122665.XA
Other languages
English (en)
Other versions
CN104103567B (zh
Inventor
S·W·比德尔
C·D·迪米特罗普洛斯
K·E·福格尔
J·B·汗农
金志焕
朴弘植
D·法伊弗
D·K·萨达那
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104103567A publication Critical patent/CN104103567A/zh
Application granted granted Critical
Publication of CN104103567B publication Critical patent/CN104103567B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及晶片尺度外延石墨烯转移。一种用于二维材料的转移的方法包括：在衬底上形成二维材料的扩展层，扩展层具有单层。在扩展层上形成应力源层，以及应力源层被配置为向扩展层的最近单层施加应力。通过机械分裂扩展层剥落最近单层，其中最近单层保留在应力源层上。

Description

晶片尺度外延石墨烯转移
技术领域
本发明涉及半导体器件及制造，更具体地，涉及使用应力源层分离石墨烯层中的单层（monolayer）的方法和器件。
背景技术
微电子器件越来越广泛的应用石墨烯器件，因为它们具有导电、机械以及其它特性。相对于传统工艺，石墨的处理相对于传统处理技术通常不是常规的并且通常难以控制以及难以与半导体处理集成。可以使用多种技术获得石墨烯。一种流行的技术包括石墨烯的微机械减层（alleviation）。其包括使用粘性带将石墨晶体重复分裂成越来越薄的片。具有附着的光学透明薄片（flake）的带在丙酮中溶解，并且在硅晶片上沉淀包括单层的薄片。这已经通过干沉积改善，避免了石墨烯漂浮在液体中的阶段。此方法通常被称为“透明胶带（scotch tape）”或者拖拉法。此技术不能制造均匀石墨烯膜。
获得石墨烯的另一种方法是在低压力(～10-6托)下加热碳化硅(SiC)到高温(>1100℃)以将其还原为石墨烯。此工艺制造的外延石墨烯具有依赖于SiC衬底（晶片）尺寸的尺寸。用于石墨烯形成的SiC的面、硅-或者碳-封端极大影响石墨烯的厚度、迁移率和载流子密度。石墨烯层的剥落和转移通常很困难。
另一种方法使用金属衬底的原子结构以提供石墨烯生长的种子（外延生长）。在一种技术中，使用铜箔并且在很低的气压下，在单个石墨烯层形成之后石墨烯的生长自动停止。还可以通过化学气相沉积（CVD）生长制造任意大的石墨烯膜。在铜上还可以形成多层石墨烯。然而，石墨烯层很难剥落和转移。在金属衬底上的CVD生长的另一个优点是生长的石墨烯层是多晶。
发明内容
一种用于二维材料的转移的方法包括：在衬底上形成二维材料的扩展层，扩展层具有单层（monolayer）。在扩展层上形成应力源层，以及应力源层被配置为向扩展层的最近单层施加应力。通过机械分裂扩展层剥落最近单层，其中最近单层保留在应力源层上。
一种用于转移石墨烯的方法包括在碳化硅（SiC）衬底上形成石墨烯的扩展层，扩展层具有至少一个单层；在扩展层上沉积应力源层，应力源层被配置为向扩展层的至少最近单层施加应力；接合处理衬底到应力源层；通过从扩展层剥落至少最近单层而分裂扩展层，其中至少最近单层保留在应力源层上；以及使用处理衬底转移应力源层上的至少最近单层。
另一用于转移石墨烯的方法包括：通过加热衬底到大于1000℃的温度，在碳化硅衬底上形成包括石墨烯的单层的扩展层，其中与衬底接触的SiC缓冲层包括与下面材料的共价接合；在扩展层上沉积应力源层，应力源层被配置为向扩展层的至少最近单层施加应力；接合处理衬底到应力源层；通过从扩展层剥落至少最近单层分裂扩展层，其中通过使用应力源层的诱导应力克服将至少最近单层保持到邻近材料的范德瓦尔斯力，至少最近单层保留在应力源层上；使用处理衬底转移在应力源层上的至少最近单层；以及蚀刻掉应力源层以将至少最近单层释放到用于器件形成的第二衬底上。
从联系附图阅读的随后对示出的实施例的详细描述，将明白这些和其它特征以及优点。
附图说明
在参考随后的附图的优选实施例的描述详细提供了本发明：
图1示出了根据本发明的具有在其上形成的扩展层的衬底的截面图；
图2A示出了根据本发明的在扩展层上形成应力源层的截面图；
图2B示出了根据本发明的在SiC衬底上的石墨烯扩展层上形成应力源层的截面图；
图3A示出了根据本发明的用于处理扩展层的一个或多个单层的分裂而粘接到应力源层的处理衬底的截面图；
图3B示出了根据本发明的用于处理一个或多个石墨烯单层从缓冲层的分裂而粘接到应力源层的处理衬底的截面图；
图4示出了根据本发明的其中单层将被转移的第二衬底上的处理衬底；
图5示出了根据本发明的具有在其上形成的单层的第二衬底的截面图；
图6是根据本发明的示出了已被转移的高质量单层的拉曼谱强度（任意单位）对拉曼移动（cm-1)的图；以及
图7是根据示例实施例的用于转移单层的方法的框/流程图。
具体实施方式
根据本发明，提供了用于转移大截面的二维（2D）材料的方法。在一个实施例中，在衬底上提供2D材料，其具有一个或多个单层的厚度。在一个实施例中，2D材料包括石墨烯并且衬底可以包括SiC。在2D材料上形成应力源层并且将处理衬底接合到应力源层上。应力源层在至少最近单层中引起应力。因为2D材料依靠弱范德瓦尔斯力将单层保持在一起，所以2D材料可以是化学接合到衬底。应力源层抓牢至少最近单层，并且提升处理衬底导致高质量机械剥落以及至少最近单层的剥离。可以很少或者无伤害地剥离顶单层。现在应力源层可以用于进一步的处理或者2D材料的剥落单层可以转移到另一个衬底。2D材料可以在晶片尺度上转移，这在其它技术中很难或者不可能。当能够在晶片尺度上转移时，更小的部分或者图形也可以转移。
应该明白，本发明将以具有衬底或者挠性衬底的给定的说明性体系结构来描述；然而，其它体系结构、结构、衬底、材料以及工艺特征和步骤可以在本发明的范围内变化。
还应该明白，当如层、区域或者衬底的元件被指出在另一个元件“上”或者“上面”时，其可以直接在其它元件上或者还可以存在间隔元件。相反，当元件被指出“直接在另一元件上”或者“直接在另一元件上面”时，不存在间隔元件。还应该明白，当元件被指出被“连接”或者“耦合”到另一个元件时，其可以直接连接或者耦合到其它元件或者可以存在间隔元件。相反，当元件被指出被“直接连接”或者“直接耦合”到另一元件时，则不存在间隔元件
根据本发明的实施例可以包括用于集成电路芯片的设计，芯片设计以图形计算机程序语言创造并且存储在计算机存储介质中（例如，硬盘、磁带、物理硬盘驱动器或者如存取网络中的虚拟硬盘驱动器）。如果设计者不制造芯片或者用于制造芯片的光刻掩模，设计者通过物理工具（例如，通过提供储介质存储的设计的拷贝）或者电学（例如通过互联网）直接或者间接地传输最终的设计到这样的实体。然后，存储设计转换为用于光刻掩模制造的合适的形式（例如，GDSII），其典型地包括将在晶片上形成的所讨论的芯片设计的多个拷贝。利用光刻掩模限定将被蚀刻或者处理的晶片区域（和/或其上的层）。
如这里描述的方法可以用在集成电路芯片的制造中。产生的集成电路芯片可以通过未加工形式（即，作为具有在其上形成的多个结构的单个挠性衬底）、作为裸管芯或者以封装形式由制造者分布。在后一种情况中，芯片以单个芯片封装（例如，具有附着在主板或者更高级载体上的引线的塑料载体）或以多芯片封装（例如具有任一或者两个表面互连或者掩埋互连的陶瓷载体）而安装。在任意情况中，随后将芯片与其它芯片、分离电路元件、和/或其它信号处理器件集成作为（a）如主板的中间产品或者（b）最终产品的一部分。最终产品可以是任意包括集成电路芯片的产品，范围从玩具和其它低端应用到具有显示器、键盘或者其它输入装置以及中央处理器的先进计算机产品。
在本发明的说明书中的参考“一个实施例”或者“实施例”，以及它的其它变化表示联系实施例描述的特定特征、结构、特性等等被包括在本发明的至少一个实施例中。因此，短语“在一个实施例中”或者“在实施例中”的出现以及在整个说明书的不同地方出现的任意其它变化不必都指相同的实施例。
应该明白，下列“/”，“和/或”以及“中的至少一个”中的任意词的使用，例如，在“A/B”，“A和/或B”和“A和B中的至少一个”旨在包括仅第一列表选项（A）的选择或者仅第二列表选项（B）的选择或者两个选项（A和B）的选择。作为进一步的实例，在“A、B和/或C”以及“A、B和C的至少一个”的情况中，这样的短语旨在包括仅第一列表选项（A）的选择或者仅第二列表选项（B）的选择或者仅第三列表选项（C）的选择或者仅第一和第二列表选项（A和B）的选择，或者仅第一和第三列表选项（A和C）的选择或者仅第二和第三列表选项（B和C）的选择或者所有三个选项（A和B和C）的选择。这可以延伸到与列出的项一样多，如本领域的或者相关技术的技术人员容易理解的。
现在参考附图，其中相似的标号表示相同或者类似元件并且。从图1开始，示意性示出了结构10用于进行根据示范性实施例形成电子器件的剥离工艺。结构10包括单晶衬底12。在一个实施例中，单晶衬底12包括Si、Ge、SiC或其合金。二-维材料形成伸展或者分离层14，其在衬底12上形成。
二-维（2D）材料层14包括在二维中的强键和在第三维中的弱键。2D材料可以包括垂直于层的弱范德瓦尔斯力（弱垂直接合）以便材料容易地沿原子层或者基层（strata）分离（例如，在2D方向中的强度）。这样的2D材料可以用作中间层以促进随后生长的半导体膜的层转移。
虽然可以使用任意衬底作为基础衬底12，但是基础衬底12应该能够为单晶沉积或者形成（例如，单晶石墨烯沉积）提供种子（seed）位置。2D材料层14可以沉积（外延生长）在衬底12上。扩展层14可以包括石墨烯或者其它2D材料，例如，如MoS2或者WS2、氮化硼、云母、二硫属化物（dichalcogenides）以及复合氧化物（complex oxide）。
参考图2A，在扩展层14（例如，石墨烯）上生长应力源层16。层16可以包括金属、氧化物、半导体等。配置应力源层16以与扩展层14的2D材料的至少最近层或者单层接合并且向扩展层14的2D材料的最近层施加应力。优选应力源层16和单层14之间接合强度大于扩展层14和衬底12之间的范德瓦尔斯力。扩展层14可以包括与衬底12的共价接合。应该明白，根据选择的材料在衬底12和扩展层14之间可以形成其它接合（例如，离子接合）。
优选应力源层16不与下面的衬底12晶格失配，虽然可以晶格匹配。可以基于热导率、膨胀/收缩的差、增加密度或者厚度或者通过其它方法施加应力。晶格失配或者其它应力诱导机制有利于向层14施加在剥落期间有帮助的应力。在特定的有用实施例中，通过如化学气相沉积（CVD）、物理气相沉积（PVD）（例如，溅射、蒸镀）等的沉积工艺施加应力源层16。应力源层16可以包括SiGe、氧化铝、Ni等。
参考图2B，在一个特定有用实施例中，扩展层14包括在SiC衬底12上的石墨烯15和最可能的缓冲层13。石墨烯15被应用并且可以通过热解SiC晶片（衬底12）的面形成。从SiC表面除去Si导致在SiC表面形成石墨烯。在SiC衬底12中，在外延石墨烯层15的下面，在SiC面（0001）上，始终存在富碳层或者缓冲层13，其为对石墨烯15的关于C原子的2D安排的等同结构。缓冲层13不具有石墨烯15的sp2结构并且因此不是石墨烯。缓冲层13又称为SiC表面的6rt3x6rt3.R30重构。估计在缓冲层13中的约30-40%的碳原子共价接合到下面的SiC衬底12中的Si原子。缓冲层13绝缘并且不具有任何石墨烯特有的特性。根据本发明，可以剥除共价接合以能够使能石墨烯15的单层（或者多个单层）的剥落。
在一个实施例中，可以使用外延碳单层沉积以在SiC衬底12的表面上形成石墨烯15。仍在另一实施例中，可以通过其它方法在衬底12上沉积石墨烯或者其它2D材料。
在另一实施例中，通过加热SiC衬底到温度大于1000℃引起Si蒸发逸出衬底而留下单晶碳（石墨烯）的一个或多个单层，从而形成石墨烯15。使用包括表面制备步骤的多步工艺，可以在位于真空室（例如，不锈钢真空室或石英管炉）中的感应加热石墨接受器内的半绝缘4H-或6H-（0001）SiC晶片表面上生长外延石墨烯。例如，这些步骤可以包括在He中的20%二硅烷的流动下，在810℃退火10分钟并且在1140℃退火7分钟或者在H2气下约1600℃的温度下退火。然后，在从3.5毫托到900毫托的室压力下，在1450–1620℃下，在Ar气流量下持续5分钟到2小时的时长，来实施石墨化步骤。还考虑了其它工艺参数。
石墨烯15具有原子级平整度并且当向衬底12施加时，期望厚度小。在一个实施例中，石墨烯扩展层14的厚度优选一个或多个单层。在有用的实施例中，可以根据整洁分离石墨烯以产生将要描述的分裂所需要的条件确定石墨烯单层的数量。将以在SiC缓冲层13上的石墨烯单层结构描述本实施例；然而，其它2D材料可以用于在其它衬底材料上的扩展层14。
在石墨烯15上生长应力源层16。层16可以包括金属、氧化物、半导体等。配置应力源层16以与石墨烯15的最近层接合并且向其施加应力。优选应力源层16和石墨烯15之间的接合强度大于石墨烯15和缓冲层13之间的范德瓦尔斯力。缓冲层13包括与衬底12的共价接合。
优选应力源层16不与下面的衬底12晶格匹配，虽然可以晶格匹配。可以基于热导率、膨胀/收缩的差、增加密度或者厚度或者通过其它方法施加应力。晶格失配或者其它应力诱导机制有利于向石墨烯单层15施加在剥落期间有帮助的应力。在特定有用实施例中，通过如化学气相沉积（CVD）、物理气相沉积（PVD）（例如，溅射、蒸镀）等的沉积工艺施加应力源层16。应力源层16可以包括SiGe、氧化铝、Ni等。
在本实例中，SiC上的石墨烯接合能可以确定为约0.7J/m2。在石墨中的石墨烯的典型接合能约为0.3J/m2。因此，在SiC12上的石墨烯15更难被剥落。对于应力源层16，层16应该提供接近0.7J/m2的能量，并且层16应该以特定的厚度和应力沉积。厚度越大，为了剥落要施加更大的应力/应变（能量）。应力应该开始于在与石墨烯15的界面的边缘处打开开裂。例如，350nm厚、1Gpa拉伸金属膜可以提供～0.7J/m2，例如使用蒸镀Ni。因此，用于层16的Ni膜应该比约350nm更薄以便提供恰好低于0.7J/m2的应变能。以该方式，可以防止在沉积期间的剥落。为剥落而提供的能量随着处理衬底或带的添加而增加，如将要描述的，为剥落提供小的额外能量。
在一个实例中，在10托下溅射的Ni显示600MPa的应力水平。一微米的溅射Ni可以提供0.7J/m2的能量。如果使用附加的层、处理衬底或带，那么仅需要0.8微米。当在应力源层16中的应力可以开裂在剥落工艺期间剥落的层时，应力应被控制。一旦剥落，层16的拉伸膜收缩。在此工艺期间，剥落膜可以开裂，因为膜该膜粘贴到防止收缩的带或处理衬底。可允许的应力范围在约500M Pa–800MPa之间。较厚的膜更好地避免开破，因为它们在机械上更强健。优选一微米或者更大的厚度。
参考图3A，处理衬底（或带）20可以粘贴到层16。处理衬底20可以包括任意合适的材料并且可以包括晶体衬底、陶瓷或者挠性材料。处理或挠性衬底20可以包括聚合物材料，如，例如热塑性塑料，例如聚对苯二甲酸乙二醇酯（PET）、聚酰亚胺等等；增强环氧树脂，例如，如预浸板等。挠性衬底20可以通过粘接或者粘合层18胶合或者粘接到应力源层16。在其它实施例中，可以在挠性衬底20和层16之间采用附加的层。
下一步，采用劈裂工艺以分裂或者展开扩展层14以分离单层或者多个单层。根据能量和接合，可以分裂扩展层14以在应力源层16上提供扩展层14的一个或多个单层14a以及在衬底12上的扩展层14的零个或更多单层14b。如果扩展层14共价接合到单晶衬底12，在分裂工艺期间部分14b仍保留在衬底12上，虽然一些实施例没有扩展层的部分保留在衬底12上。单晶衬底12可以重复用于其它步骤或者用于为其它器件生长附加的层。
劈裂工艺包括通过机械力的层分裂（例如，剥脱、智能切割等）。以该方式，可以从具有单层14a附着其上的衬底12剥离层16。单层14a可以是晶片尺寸的，意味着可以在单个工艺中在整个晶片上进行剥落。通过施压应力，扩展层14被分裂，留下与层16接触的材料（石墨烯）的一个或多个单层14a。
参考图3B，处理衬底20可以粘贴到层16，如前所述。应用劈裂工艺以分裂或者展开扩展层14以分离单层或者多个单层。因为缓冲层13接合到单晶衬底12，在分裂工艺期间，此部分可以原位保留在衬底12上。然而，所有、一些或者没有缓冲层13可以通过石墨烯15除去。单晶衬底12可以重复用于其它步骤或者用于为其它器件生长附加的层。
劈裂工艺包括通过机械力的层分裂（例如，剥脱、智能切割等）。以该方式，可以从具有石墨烯单层15附着其上的衬底12剥离层16。单层15可以是晶片尺寸的，意味着可以在单个工艺中在整个晶片上进行剥落。通过施压应力，扩展层14被分裂，留下与层16接触的材料（石墨烯15）的一个或多个单层。
参考图4，器件叠层24可以用于制造器件或者可以用于转移扩展层14的一个单层或者多个单层（14a、15）（为了容易引用，下文称为单层14）到另一个晶片或者衬底22。单层14可以包括整个扩展层14、扩展层14a的一部分、石墨烯层15或者石墨烯层15以及没有、所有或者部分缓冲层13。在一个实施例中，单层14与衬底22接触并且接合或者粘接到衬底22。应该明白，衬底22表示为单层，但是可以包括多个层。然后通过除去粘合层18除去处理衬底20，或者例如通过选择性蚀刻或者其它工艺除去应力源层16。在一个实施例中，挠性衬底20可以永久或者临时安装到附加的衬底22上或者与其一起。
参考图5，在衬底22上示出了单层14。单层14可以在整个芯片或者晶片上延伸。可以继续工艺或者使用根据本发明形成的单层14的特性。可以使用单层14以形成晶体管器件、电容器、电线、光敏器件、生物传感器、卷绕多沟道晶体管等。应该明白，可以蚀刻掉部分单层14以制造纳米结构（例如，带、线、点等）。以该方式，可以局部使用纳米结构以在其它器件的隔离中形成器件。单层14没有缺陷或者具有可以忽略的缺陷，如图6所示。
注意，如果应力源层16的应力太小，单层14（例如石墨烯）将不会粘接到衬底22。因此，需要足够量的应力以帮助释放单层14。同样，因为石墨烯倾向于收缩，如果应力源层16具有的应力水平太低，在除去处理衬底的带之后，单层（石墨烯15）和/应力源层16会弯曲。因此，在应力源层16中的应力应该保持到大于约500MPa的值。
参考图6，示出了由石墨烯形成的转移单层14的拉曼谱数据。绘制了任意单位（a.u.）的密度对拉曼移动（cm-1)的图。在图中示出了三个感兴趣的点并标记为G、D和2D。为了确定是否获得了单层，对于石墨烯，在G峰处的强度应该小于在2D峰处的强度。这是图6中的情况。因此，最可能存在单层。如果在D处（约1350cm-1)存在明显的峰，那么在单层中存在缺陷。如果在D处不存在明显的峰，那么单层具有良好的质量。
参考图7，根据示范性实施例示出了用于获得并转移单层的方法。注意，在一些可选实施中，在框中标注的功能可能与图中标注的顺序不一致。例如，连续显示的两个框实际上可能基本同时发生或者这些框有时候会以相反的次序发生，这根据涉及的功能性。还应该注意，框图的每个框和/或示出的流程以及在框图中的框和/或示出的流程的组合，可以通过基于专用硬件的系统或专用硬件和计算机指令的组合来实施，该基于专用硬件的系统进行特定的功能或者作用。
在框202中，提供衬底，为了在其上形成2D材料。在一个实施例中，衬底包括碳化硅衬底，虽然还可以使用其它材料。在框204中，在包括至少一个单层的衬底上形成扩展层。单层可以包括任意2D材料，但是根据特定有用实施例，2D材料包括石墨烯。在一个实施例中，在与衬底接触的缓冲层上形成石墨烯单层。缓冲层可以包括与衬底中的材料的共价接合。虽然可以通过任意数目的工艺形成单层，当用SiC作为衬底时，可以通过加热衬底到高于1000℃的温度以驱除Si，而形成石墨烯。
在框206中，在扩展层上形成应力源层。配置应力源层以向扩展层的最近单层施加应力。当形成应力源层时可以提供应力，或者可以在其形成后施加。例如，在框208中，可以调整应力源层中的应力。可以在框210中形成应力源层之后进行调节。这可以包括在分裂扩展层之前，加热、冷却应力源层等。在框211中，可以在其形成期间通过调节厚度、密度等调节在应力源层中的应力。应力源层可以是沉积金属、氧化物、半导体等，以在扩展层的最近单层中诱导应力。
在框212中，处理衬底（或者带）可以接合（例如，胶粘、粘接等）到应力源层以便使能应力源层和从扩展层分裂的单层的处理。在框214中，通过从扩展层剥落至少最近单层或多个单层到应力源层而分裂扩展层，其中通过使用应力源层诱导的应力克服将最近单层保持到扩展层的范德瓦尔斯力，最近单层保留在应力源层上。可以晶片尺度或者更小的尺度，如果希望，剥落最近单层。
在框216中，使用处理衬底转移在应力源层上的单层。单层可以放置在表面上、器件上或者另一个衬底上。在框218中，应力源层被蚀刻或被处理以释放最近单层或者多个单层到表面、器件或者第二衬底上，用于器件形成或者其它应用。在框220中可以继续工艺以形成器件或者以其他方式使用转移的单层。
已经描述了用于晶片尺度外延石墨烯转移的优选实施例（旨在示例而非限制），注意，对于上述教导，本领域的技术人员可以进行修改和变化。因此，应该明白，在所附权利要求描述的本发明的范围内，可对公开的具体实施例做出修改。已经描述了本发明的方面，具有专利法所要求的细节，在所附权利要求中阐明了通过专利证书所要求和保护的内容。

Claims (20)

1.一种用于二维材料的转移的方法，包括：
在衬底上形成二维材料的扩展层，所述扩展层具有至少一个单层；
在所述扩展层上形成应力源层，所述应力源层被配置为向所述扩展层的至少最近单层施加应力；以及
通过机械分裂所述扩展层剥落至少所述最近单层，其中至少所述最近单层保留在所述应力源层上。
2.根据权利要求1的方法，其中所述衬底包括SiC并且所述扩展层包括石墨烯，并且其中形成所述扩展层包括加热所述SiC衬底到大于1000℃的温度。
3.根据权利要求1的方法，其中形成所述应力源层包括沉积金属、氧化物和半导体中的一种以在所述扩展层的所述至少最近单层中诱导应力。
4.根据权利要求1的方法，其中剥落所述至少最近单层包括通过使用所述应力源层的诱导应力克服将所述最近单层保持到邻近材料的范德瓦尔斯力来剥离所述至少最近单层。
5.根据权利要求1的方法，还包括：
将处理衬底接合到所述应力源层以进行剥落步骤。
6.根据权利要求1的方法，还包括：
转移至少所述最近单层到第二衬底。
7.根据权利要求1的方法，其中在晶片尺度上剥落至少所述最近单层。
8.根据权利要求1的方法，还包括在所述应力源层形成期间或者之后调整在所述应力源层中的应力。
9.根据权利要求8的方法，其中调整所述应力源层中的应力包括在分裂所述扩展层之前进行所述应力源层的加热、冷却、增厚或者致密化中的一种。
10.一种用于石墨烯的转移的方法，包括：
在碳化硅（SiC）衬底上形成石墨烯的扩展层，所述扩展层具有至少一个单层；
在所述扩展层上沉积应力源层，所述应力源层被配置为向所述扩展层的至少最近单层施加应力；
将处理衬底接合到所述应力源层；
通过从所述扩展层剥落至少所述最近单层分裂所述扩展层，其中所述至少最近单层保留在所述应力源层上；以及
使用所述处理衬底转移在所述应力源层上的所述至少最近单层。
11.根据权利要求10的方法，其中形成所述扩展层包括加热所述SiC衬底到大于1000℃的温度。
12.根据权利要求10的方法，其中形成所述应力源层包括沉积金属、氧化物和半导体中的一种以在所述扩展层的所述至少最近单层中诱导应力。
13.根据权利要求10的方法，其中分裂包括通过使用所述应力源层的诱导应力克服将所述至少最近单层保持到邻近材料的范德瓦尔斯力来剥离所述至少最近单层。
14.根据权利要求10的方法，其中转移所述至少最近单层包括转移所述至少最近单层到第二衬底。
15.根据权利要求10的方法，其中在晶片尺度上剥落所述至少最近单层。
16.根据权利要求10的方法，还包括在所述应力源层形成期间或者之后调整在所述应力源层中的应力。
17.根据权利要求16的方法，其中调整所述应力源层中的应力包括在分裂所述扩展层之前进行所述应力源层的加热、冷却、增厚或致密化中的一种。
18.一种用于石墨烯的转移的方法，包括：
通过加热所述衬底到大于1000℃的温度在碳化硅衬底上形成包括石墨烯的单层的扩展层，其中与所述衬底接触的SiC缓冲层包括与下面材料的共价接合；
在所述扩展层上沉积应力源层，所述应力源层被配置为向所述扩展层的至少最近单层施加应力；
将处理衬底接合到所述应力源层；
通过从所述扩展层剥落至少所述最近单层分裂所述扩展层，其中通过使用所述应力源层的诱导的应力克服将至少所述最近单层保持到邻近材料的范德瓦尔斯力，至少所述最近单层保留在所述应力源层上；
使用所述处理衬底转移在所述应力源层上的至少所述最近单层；以及
蚀刻掉所述应力源层以将至少所述最近单层释放到用于器件形成的第二衬底上。
19.根据权利要求18的方法，其中形成所述应力源层包括沉积金属、氧化物和半导体中的一种以在所述扩展层的所述最近单层中诱导应力。
20.根据权利要求10的方法，其中在晶片尺度上剥落至少所述最近单层。
CN201410122665.XA 2013-04-02 2014-03-28 晶片尺度外延石墨烯转移 Expired - Fee Related CN104103567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/855,313 2013-04-02
US13/855,313 US9096050B2 (en) 2013-04-02 2013-04-02 Wafer scale epitaxial graphene transfer

Publications (2)

Publication Number Publication Date
CN104103567A true CN104103567A (zh) 2014-10-15
CN104103567B CN104103567B (zh) 2017-12-08

Family

ID=51619788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410122665.XA Expired - Fee Related CN104103567B (zh) 2013-04-02 2014-03-28 晶片尺度外延石墨烯转移

Country Status (2)

Country Link
US (2) US9096050B2 (zh)
CN (1) CN104103567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887319A (zh) * 2017-11-16 2018-04-06 中国科学院上海微系统与信息技术研究所 一种绝缘体上石墨烯的制备方法
CN110699661A (zh) * 2019-09-30 2020-01-17 中国电子科技集团公司第五十五研究所 一种在SiC衬底上制备易剥离碳膜的方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9475709B2 (en) 2010-08-25 2016-10-25 Lockheed Martin Corporation Perforated graphene deionization or desalination
KR101793684B1 (ko) * 2010-11-19 2017-11-03 한화테크윈 주식회사 그래핀 전사장치
US10418143B2 (en) 2015-08-05 2019-09-17 Lockheed Martin Corporation Perforatable sheets of graphene-based material
US10653824B2 (en) 2012-05-25 2020-05-19 Lockheed Martin Corporation Two-dimensional materials and uses thereof
US9744617B2 (en) 2014-01-31 2017-08-29 Lockheed Martin Corporation Methods for perforating multi-layer graphene through ion bombardment
US9834809B2 (en) 2014-02-28 2017-12-05 Lockheed Martin Corporation Syringe for obtaining nano-sized materials for selective assays and related methods of use
US10376845B2 (en) 2016-04-14 2019-08-13 Lockheed Martin Corporation Membranes with tunable selectivity
US10980919B2 (en) 2016-04-14 2021-04-20 Lockheed Martin Corporation Methods for in vivo and in vitro use of graphene and other two-dimensional materials
WO2014164621A1 (en) 2013-03-12 2014-10-09 Lockheed Martin Corporation Method for forming filter with uniform aperture size
US9096050B2 (en) * 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer
US9572918B2 (en) 2013-06-21 2017-02-21 Lockheed Martin Corporation Graphene-based filter for isolating a substance from blood
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
CA2938305A1 (en) 2014-01-31 2015-08-06 Lockheed Martin Corporation Processes for forming composite structures with a two-dimensional material using a porous, non-sacrificial supporting layer
CN105940479A (zh) 2014-01-31 2016-09-14 洛克希德马丁公司 使用宽离子场穿孔二维材料
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
CA2942496A1 (en) 2014-03-12 2015-09-17 Lockheed Martin Corporation Separation membranes formed from perforated graphene
US10562278B2 (en) 2014-05-30 2020-02-18 University Of Massachusetts Multilayer graphene structures with enhanced mechanical properties resulting from deterministic control of interlayer twist angles and chemical functionalization
CN106458602B (zh) 2014-06-20 2019-05-03 加利福尼亚大学校董会 石墨烯的制造和转移方法
EA201790508A1 (ru) 2014-09-02 2017-08-31 Локхид Мартин Корпорейшн Мембраны гемодиализа и гемофильтрации на основе двумерного мембранного материала и способы их применения
US20160268460A1 (en) * 2015-03-12 2016-09-15 International Business Machines Corporation SINGLE CRYSTALLINE CZTSSe PHOTOVOLTAIC DEVICE
US10453978B2 (en) * 2015-03-12 2019-10-22 International Business Machines Corporation Single crystalline CZTSSe photovoltaic device
KR102335773B1 (ko) * 2015-04-30 2021-12-06 삼성전자주식회사 그래핀을 포함한 2d 물질을 사용한 유연소자 및 그 제조방법
JP2018530499A (ja) 2015-08-06 2018-10-18 ロッキード・マーチン・コーポレーション グラフェンのナノ粒子変性及び穿孔
JP6938468B2 (ja) 2015-09-08 2021-09-22 マサチューセッツ インスティテュート オブ テクノロジー グラフェンベースの層転写のためのシステム及び方法
US9935214B2 (en) 2015-10-12 2018-04-03 International Business Machines Corporation Liftoff process for exfoliation of thin film photovoltaic devices and back contact formation
JP6560594B2 (ja) * 2015-11-06 2019-08-14 住友電気工業株式会社 積層体および電子素子
JP2019511451A (ja) * 2016-04-14 2019-04-25 ロッキード・マーチン・コーポレーション 浮遊法を用いてグラフェンシートを大判転写用に処理する方法
SG11201808961QA (en) 2016-04-14 2018-11-29 Lockheed Corp Methods for in situ monitoring and control of defect formation or healing
WO2017180139A1 (en) 2016-04-14 2017-10-19 Lockheed Martin Corporation Two-dimensional membrane structures having flow passages
WO2017180141A1 (en) 2016-04-14 2017-10-19 Lockheed Martin Corporation Selective interfacial mitigation of graphene defects
US9991113B2 (en) 2016-06-03 2018-06-05 Massachusetts Institute Of Technology Systems and methods for fabricating single-crystalline diamond membranes
CN106298458B (zh) * 2016-09-22 2018-12-25 成都海威华芯科技有限公司 一种功率半导体器件的衬底转移方法
KR20190073558A (ko) 2016-11-08 2019-06-26 메사추세츠 인스티튜트 오브 테크놀로지 층 전달을 위한 전위 필터링 시스템 및 방법들
WO2018156877A1 (en) 2017-02-24 2018-08-30 Massachusetts Institute Of Technology Apparatus and methods for curved focal plane array
WO2019089793A1 (en) * 2017-11-01 2019-05-09 The Regents Of The University Of California Selective transfer of a thin pattern from layered material using a patterned handle
WO2019087157A1 (en) * 2017-11-03 2019-05-09 Ecole Polytechnique Federale De Lausanne (Epfl) Layer transfer of epitaxial layers and thin films obtained by van der waals growth initiation
US10692996B1 (en) 2018-02-05 2020-06-23 United States Of America As Represented By The Secretary Of The Air Force Systems, methods and apparatus for radio frequency devices
CN112469665B (zh) 2018-05-22 2023-10-17 Etx公司 用于二维材料的转移的方法和装置
WO2020041650A1 (en) * 2018-08-23 2020-02-27 Massachusetts Institute Of Technology Atomic precision control of wafer-scale two-dimensional materials
WO2020081623A1 (en) * 2018-10-16 2020-04-23 Massachusetts Institute Of Technology Epitaxial growth template using carbon buffer on sublimated sic substrate
CN110156001B (zh) * 2019-07-11 2023-01-03 电子科技大学 一种转移石墨烯薄膜的方法
US20230048760A1 (en) * 2020-02-04 2023-02-16 Massachusetts Institute Of Technology Fabrication of single-crystalline ionically conductive materials and related articles and systems
GB202205998D0 (en) * 2022-04-25 2022-06-08 Univ Manchester Process and device for assembly of van der waals heterostructures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101927998A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 石墨烯晶片、制造石墨烯晶片的方法、释放石墨烯层的方法和制造石墨烯器件的方法
CN102060292A (zh) * 2009-11-12 2011-05-18 三星电子株式会社 制造和转移大尺寸石墨烯的方法
US20110223094A1 (en) * 2010-03-12 2011-09-15 The Regents Of The University Of California Method for synthesis of high quality graphene
WO2011141885A1 (en) * 2010-05-13 2011-11-17 Nokia Corporation Manufacture of graphene-based apparatus

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503527B1 (ko) * 2003-02-12 2005-07-26 삼성전자주식회사 퍼하이드로 폴리실라잔을 포함하는 반도체 소자 제조용조성물 및 이를 이용한 반도체 소자의 제조방법
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
DE102007016995A1 (de) 2007-04-11 2008-10-16 Beyer, André Verfahren zum Übertragen einer Nanoschicht
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101344493B1 (ko) 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
JP5303957B2 (ja) 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法
US8535553B2 (en) 2008-04-14 2013-09-17 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
TWI412493B (en) 2008-07-08 2013-10-21 Graphene and hexagonal boron nitride planes and associated methods
KR101245001B1 (ko) 2008-08-28 2013-03-18 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 그래핀/ＳｉＣ 복합 재료의 제조 방법 및 그것에 의해 얻어지는 그래핀/ＳｉＣ 복합 재료
JP5070247B2 (ja) 2009-06-23 2012-11-07 株式会社沖データ 半導体装置の製造方法、及び半導体装置
US8409366B2 (en) * 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
US8753468B2 (en) 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
WO2011046415A2 (ko) 2009-10-16 2011-04-21 성균관대학교산학협력단 그래핀의 롤투롤 전사 방법, 그에 의한 그래핀 롤, 및 그래핀의 롤투롤 전사 장치
KR101630291B1 (ko) 2010-06-17 2016-06-14 한화테크윈 주식회사 그래핀의 전사 방법
US8541769B2 (en) 2010-11-09 2013-09-24 International Business Machines Corporation Formation of a graphene layer on a large substrate
KR101793684B1 (ko) 2010-11-19 2017-11-03 한화테크윈 주식회사 그래핀 전사장치
JP5739175B2 (ja) 2011-01-24 2015-06-24 株式会社カネカ グラフェン／高分子積層体およびその利用
KR101878730B1 (ko) 2011-03-31 2018-07-16 삼성전자주식회사 3차원 그래핀 구조체, 그의 제조방법 및 전사방법
US20120261073A1 (en) 2011-04-13 2012-10-18 Empire Technology Development Llc Conforming graphene to a target substrate
CN102206867B (zh) 2011-05-03 2012-12-26 杭州格蓝丰纳米科技有限公司 一种石墨烯单晶片的制备方法
KR101286106B1 (ko) 2011-05-30 2013-07-16 한국과학기술연구원 화학적 박리를 이용한 그라핀의 제조방법
KR101878737B1 (ko) 2011-08-19 2018-07-17 삼성전자주식회사 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
CN102492922B (zh) 2011-12-27 2013-07-03 哈尔滨工业大学 一种采用热蒸发GeC制备石墨烯的方法
CN102586868B (zh) 2012-02-06 2014-11-05 中国科学院金属研究所 一种大尺寸单晶石墨烯及其连续薄膜的制备方法
CN102592973B (zh) 2012-03-02 2014-04-02 山东师范大学 一种大面积石墨烯的转移方法
US9845551B2 (en) 2012-07-10 2017-12-19 William Marsh Rice University Methods for production of single-crystal graphenes
CN102795619B (zh) 2012-09-04 2014-07-09 南开大学 一种基于物理吸附的石墨烯薄膜转移方法
US9096050B2 (en) * 2013-04-02 2015-08-04 International Business Machines Corporation Wafer scale epitaxial graphene transfer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101927998A (zh) * 2009-06-23 2010-12-29 日本冲信息株式会社 石墨烯晶片、制造石墨烯晶片的方法、释放石墨烯层的方法和制造石墨烯器件的方法
CN102060292A (zh) * 2009-11-12 2011-05-18 三星电子株式会社 制造和转移大尺寸石墨烯的方法
US20110223094A1 (en) * 2010-03-12 2011-09-15 The Regents Of The University Of California Method for synthesis of high quality graphene
WO2011141885A1 (en) * 2010-05-13 2011-11-17 Nokia Corporation Manufacture of graphene-based apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887319A (zh) * 2017-11-16 2018-04-06 中国科学院上海微系统与信息技术研究所 一种绝缘体上石墨烯的制备方法
CN110699661A (zh) * 2019-09-30 2020-01-17 中国电子科技集团公司第五十五研究所 一种在SiC衬底上制备易剥离碳膜的方法
CN110699661B (zh) * 2019-09-30 2021-07-02 中国电子科技集团公司第五十五研究所 一种在SiC衬底上制备易剥离碳膜的方法

Also Published As

Publication number Publication date
US20150336800A1 (en) 2015-11-26
US9394178B2 (en) 2016-07-19
US9096050B2 (en) 2015-08-04
CN104103567B (zh) 2017-12-08
US20140291282A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
CN104103567A (zh) 晶片尺度外延石墨烯转移
US9666674B2 (en) Formation of large scale single crystalline graphene
CN110265356B (zh) 基于石墨烯的氮化镓外延层剥离方法
US8043687B2 (en) Structure including a graphene layer and method for forming the same
CN109585269B (zh) 一种利用二维晶体过渡层制备半导体单晶衬底的方法
US8158200B2 (en) Methods of forming graphene/(multilayer) boron nitride for electronic device applications
CN101866834A (zh) 低温减压化学气相淀积选择性外延高Ge组分SiGe材料
CN109585270B (zh) 基于非晶衬底生长氮化物的方法及结构
CN103352202A (zh) 一种常压化学气相沉积大面积高质量双层石墨烯薄膜的可控制备方法
JP2010103514A5 (zh)
CN104733522A (zh) AlGaN/GaN HEMT压力传感器工艺实现方法
CN103050432A (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
JP4894780B2 (ja) 半導体基板の製造方法
CN110828292A (zh) 基于复合衬底的半导体器件及其制备方法
CN103915327B (zh) 利用岛状石墨烯片在石墨烯上生长高k介质的方法
CN110767533B (zh) 一种晶圆级MoS2单层薄膜的制备方法
JP5931803B2 (ja) 窒化物半導体装置の製造方法
JP2022504927A (ja) 昇華させられたｓｉｃ基板上のカーボンバッファを用いたエピタキシャル成長テンプレート
CN107785304B (zh) 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN113666364B (zh) 石墨烯连续膜的干法转移方法
RU2577355C1 (ru) Способ получения монокристаллических алмазных эпитаксиальных пленок большой площади
CN113594110B (zh) 一种半导体器件及其制备方法
JP6636239B2 (ja) 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス
WO2014002123A1 (en) Method for realizing monoatomic layers of crystalline silicium upon a substrate of crystalline "beta" - silicium nitride

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171208

Termination date: 20210328