CN104064344A - 电子部件的制造方法 - Google Patents
电子部件的制造方法 Download PDFInfo
- Publication number
- CN104064344A CN104064344A CN201410076435.4A CN201410076435A CN104064344A CN 104064344 A CN104064344 A CN 104064344A CN 201410076435 A CN201410076435 A CN 201410076435A CN 104064344 A CN104064344 A CN 104064344A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductor
- raw cook
- coil
- electronic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种能够减少在电子部件的制造中使用的掩模的种类的电子部件的制造方法。在母生片(116a)的表面上形成引出导体层(20a)以及朝向与该引出导体层(20a)相差180°的方向的引出导体层(20d)。此时,以关于母生片(116a、116d)的表面的中心点(P)构成点对称的关系的方式形成引出导体层(20a)和引出导体层(20d)。同样地,在母生片(116b、116c)的表面上形成线圈导体层(18a、18b)以及引出导体层(20b、20c)。使母生片(116c、116d)相对于母生片(116a、116b)以中心点(P)为中心旋转180度之后,层叠母生片(116a~116d)。
Description
技术领域
本发明涉及电子部件的制造方法,更加特定地说,涉及具备通过层叠绝缘体层而成的层叠体的电子部件的制造方法。
背景技术
作为涉及以往的电子部件的制造方法的发明,例如,已知有专利文献1中记载的共模扼流线圈的制造方法。该共模扼流线圈具备第1线圈导体层、第2线圈导体层、第1引出电极层以及第2引出电极层。第1线圈导体层以及第2线圈导体层呈漩涡状。第1引出电极层与第1线圈导体层连接。第2引出电极层与第2线圈导体层连接。另外,第1线圈导体层、第2线圈导体层、第1引出电极层以及第2引出电极层形成在不同的绝缘体层上。
然而,制成上述共模扼流线圈需要准备形成有第1线圈导体层、第2线圈导体层、第1引出电极层以及第2引出电极层的4种绝缘体层,并将它们层叠。因此,在该共模扼流线圈的制造方法中,需要4种用于将第1线圈导体层、第2线圈导体层、第1引出电极层以及第2引出电极层形成在绝缘体层的掩模。这样,就需要较多的掩模,从而共模扼流线圈的制造成本较高。
专利文献1:日本特开2005-116647号公报
发明内容
鉴于此,本发明的目的在于提供一种能够减少在电子部件的制造中使用的掩模的种类的电子部件的制造方法。
本发明的一个实施方式的电子部件的制造方法的特征在于,电子部件具备:层叠体,该层叠体通过对包括第1绝缘体层~第2n(n为自然数)绝缘体层的多个绝缘体层进行层叠而成;和第1导体层~第2n导体层,它们分别设置在该第1绝缘体层~该第2n绝缘体层,上述电子部件的制造方法包括如下工序:导体形成工序,该工序中,将在从多个第m(m为1~n的自然数)导体层以及第m生片的法线方向俯视时朝向与上述多个第m导体层相差180°的不同的方向的多个第2n-m+1导体层形成于该第m生片,以使上述多个第m导体层与上述多个第2n-m+1导体层相对于该第m生片的规定的点构成点对称的关系;第一层叠工序,该工序中,依次层叠上述第1生片~上述第m生片;以及第二层叠工序,该工序中,对于在上述第一层叠工序中层叠的上述第1生片~上述第m生片,将以上述规定的点为中心旋转了180°的上述第1生片~上述第m生片按与该顺序相反的顺序层叠于在该第一层叠工序中层叠了的上述第m生片上。
根据本发明,能够减少在电子部件的制造中使用的掩模的种类。
附图说明
图1是在第一实施方式的电子部件的制造方法中制造的电子部件的外观立体图。
图2是图1的电子部件的层叠体的分解立体图。
图3是表示层叠母生片(mother green sheet)的情况的立体图。
图4是俯视在电子部件的制造方法中使用的母生片的图。
图5是俯视在电子部件的制造方法中使用的母生片的图。
图6是俯视在电子部件的制造方法中使用的母生片的图。
图7是俯视在电子部件的制造方法中使用的母生片的图。
图8是第一图案的层叠体的剖面结构图。
图9是第二图案的层叠体的剖面结构图。
图10是在第二实施方式的电子部件的制造方法中制造的电子部件的外观立体图。
图11是图10的电子部件的层叠体的分解立体图。
图12是表示层叠母生片的情况的立体图。
图13是俯视在电子部件的制造方法中使用的母生片的图。
图14是俯视在电子部件的制造方法中使用的母生片的图
图15是俯视在电子部件的制造方法中使用的母生片的图。
图16是俯视在电子部件的制造方法中使用的母生片的图。
附图标记说明:
G…组;L1、L2…线圈;10、10a…电子部件;12…层叠体;14a~14d…外部电极;16a~16j…绝缘体层;18a、18b、18’a、18’b…线圈导体层;20a~20d、20’a~20’d…引出导体层;116a~116l…母生片。
具体实施方式
(第一实施方式)
以下,对本发明的第一实施方式的电子部件的制造方法进行说明。图1是在第一实施方式的电子部件的制造方法中制造的电子部件10的外观立体图。图2是图1的电子部件10的层叠体12的分解立体图。以下,将电子部件10的层叠方向定义为z轴方向,将从z轴方向俯视电子部件10时两边延伸的方向定义为x轴方向以及y轴方向。x轴方向、y轴方向以及z轴方向相互正交。
如图1以及图2所示,电子部件10具备层叠体12、外部电极14a~14d、线圈导体层18a、18b、引出导体层20a~20d以及通路孔导体b1、b2。电子部件10例如作为共模扼流线圈而被使用。此外,由于共模扼流线圈是一般的电子部件,所以省略详细的说明。
层叠体12呈长方体形状,通过从z轴方向的正方向侧向负方向侧依次层叠绝缘体层16a~16j而构成。如图2所示,绝缘体层16a~16c、16g~16j形成正方形,例如,由Ni-Cu-Zn系的磁性铁氧体制成。如图2所示,绝缘体层16d~16f呈正方形,例如,由Cu-Zn系的非磁性铁氧体制成。以下,将绝缘体层16a~16j的z轴方向的正方向侧的面称为表面,将绝缘体层16a~16j的z轴方向的负方向侧的面称为背面。
线圈导体层18a设置在绝缘体层16e的表面上,呈一边沿顺时针方向卷绕一边朝向中心的漩涡状。线圈导体层18b设置在绝缘体层16f的表面上,呈一边沿逆时针方向卷绕一边朝向中心的漩涡状。从z轴方向俯视时,线圈导体层18a、18b重合。由此,线圈导体层18a、18b相互磁性结合。
引出导体层20a设置在绝缘体层16d的表面上,并被从绝缘体层16d的中央附近引出至绝缘体层16d的y轴方向的正方向侧的边。从z轴方向俯视时,引出导体层20a的y轴方向的负方向侧的端部与线圈导体层18a的内侧的端部重叠。引出导体层20a的y轴方向的正方向侧的端部位于比绝缘体层16d的y轴方向的正方向侧的边的中央更靠近x轴方向的负方向侧。
引出导体层20b设置在绝缘体层16e的表面上,并被从线圈导体层18a的外侧的端部引出至绝缘体层16e的y轴方向的负方向侧的边。引出导体层20b的y轴方向的负方向侧的端部位于比绝缘体层16e的y轴方向的负方向侧的边的中央更靠近x轴方向的负方向侧。
引出导体层20c设置在绝缘体层16f的表面上,并被从线圈导体层18b的外侧的端部绝缘体层16f的y轴方向的负方向侧的边引出。引出导体层20c的y轴方向的负方向侧的端部位于比绝缘体层16f的y轴方向的负方向侧的边的中央更靠近x轴方向的正方向侧。
引出导体层20d设置在绝缘体层16g的表面上,并被从绝缘体层16g的中央附近向绝缘体层16g的y轴方向的正方向侧的边引出。从z轴方向俯视时,引出导体层20d的y轴方向的负方向侧的端部与线圈导体层18b的内侧的端部重叠。引出导体层20d的y轴方向的正方向侧的端部位于比绝缘体层16g的y轴方向的正方向侧的边的中央更靠近x轴方向的正方向侧。
通路孔导体b1在z轴方向贯通绝缘体层16d,并连接引出导体层20a的y轴方向的负方向侧的端部与线圈导体层18a的内侧的端部。通路孔导体b2在z轴方向贯通绝缘体层16f,并连接引出导体层20d的y轴方向的负方向侧的端部与线圈导体层18b的内侧的端部。
外部电极14a、14d在层叠体12的y轴方向的正方向侧的侧面在z轴方向延伸。另外,外部电极14a、14d的z轴方向的两端向层叠体12的z轴方向的正方向侧的上表面以及z轴方向的负方向侧的底面折回。外部电极14a与引出导体层20a连接。外部电极14d与引出导体层20d连接。
外部电极14b、14c在层叠体12的y轴方向的负方向侧的侧面在z轴方向延伸。另外,外部电极14b、14c的z轴方向的两端向层叠体12的z轴方向的正方向侧的上表面以及z轴方向的负方向侧的底面折回。外部电极14b与引出导体层20b连接。外部电极14c与引出导体层20c连接。
参照附图对以上那样构成的电子部件10的制造方法进行说明。图3是表示层叠母生片116a~116d的情况的立体图。图4是俯视在电子部件10的制造方法中使用的母生片116a的图。图5是俯视在电子部件10的制造方法中使用的母生片116b的图。图6是俯视在电子部件10的制造方法中使用的母生片116c的图。图7是俯视在电子部件10的制造方法中使用的母生片116d的图。
如图3所示,在电子部件10的制造方法中,从z轴方向的正方向侧向负方向侧依次层叠母生片116a~116d。此外,在比母生片116a~116d更靠近z轴方向的正方向侧以及负方向侧也层叠有母生片(未图示),但对此以下省略说明。
首先,准备母生片116a~116d。母生片116a、116d是以六行六列的行列状的方式配置有绝缘体层16d、16g的未烧制的片。母生片116b、116c是以六行六列的行列状的方式配置有绝缘体层16e、16f的未烧制的片。
接下来,在母生片116a上,对形成有通路孔导体b1、b11的位置照射激光束,从而形成通路孔。通路孔导体b11连接引出导体层20d的y轴方向的正方向侧的端部与线圈导体层18b的内侧的端部。而且,通过对形成的通路孔填充导电糊来形成通路孔导体b1、b11。
接下来,在母生片116c上,对形成通路孔导体b2、b12的位置照射激光束,从而形成通路孔。通路孔导体b12连接线圈导体层18a的内侧的端部与引出导体层20a的y轴方向的负方向侧的端部。而且,通过对形成的通路孔填充导电糊来形成通路孔导体b2、b12。
接下来,如图4所示,在母生片116a(第1生片)的表面上行列状地排列形成多个引出导体层20a(第1导体层)以及多个引出导体层20d(第4导体层)。更具体而言,在从z轴方向俯视时,图4示出的引出导体层20a在母生片116a的表面上被形成为朝向与图2示出的引出导体层20a相同的方向。另一方面,在从z轴方向俯视时,图4示出的引出导体层20d在母生片116a的表面上被形成为朝向与图2示出的引出导体层20d相差180°的方向。即,在从z轴方向俯视时,在母生片116a上,引出导体层20d朝向与引出导体层20a相差180°的方向。
另外,引出导体层20a与引出导体层20d被形成为关于母生片116a的表面的中心点P构成点对称的关系。在本实施方式中,在第一行(最靠y轴方向的正方向侧的行)、第三行(从y轴方向的正方向侧开始第三行)以及第五行(从y轴方向的正方向侧开始第五行)分别排列有六个引出导体层20a。在第二行(y轴方向的正方向侧开始的第二行)、第四行(从y轴方向的正方向侧开始第四行)以及第六行(从y轴方向的正方向侧开始第六行)分别排列有六个引出导体层20d。此外,引出导体层20a、20d的形成可以通过丝网印刷隔着掩模来进行,也可以通过使用掩模的光刻来进行。
接下来,如图5所示,在母生片116b(第2生片)的表面上行列状地排列形成多个线圈导体层18a和多个引出导体层20b(第2导体层)、以及多个线圈导体层18b和多个引出导体层20c(第3导体层)。更具体而言,在从z轴方向俯视时,图5示出的线圈导体层18a以及引出导体层20b在母生片116b的表面上被形成为朝向与图2示出的线圈导体层18a以及引出导体层20b相同的方向。另一方面,在从z轴方向俯视时,图5示出的线圈导体层18b以及引出导体层20c在母生片116b的表面上被形成为朝向与图2示出的线圈导体层18b以及引出导体层20c相差180°的方向。即,在从z轴方向俯视时,在母生片116b上,线圈导体层18b以及引出导体层20c朝向与线圈导体层18a以及引出导体层20b相差180°的方向。
另外,线圈导体层18a和引出导体层20b、以及线圈导体层18b和引出导体层20c被形成为关于母生片116b的表面的中心点P构成点对称的关系。在本实施方式中,在第一行(最靠y轴方向的正方向侧的行)、第三行(从y轴方向的正方向侧开始第三行)以及第五行(从y轴方向的正方向侧开始第五行)分别排列有六个线圈导体层18a以及引出导体层20b。在第二行(y轴方向的正方向侧的第二行)、第四行(从y轴方向的正方向侧开始第四行)以及第六行(从y轴方向的正方向侧开始第六行)分别排列有六个线圈导体层18b以及引出导体层20c。此外,线圈导体层18a、18b以及引出导体层20b、20c的形成可以经由掩模通过丝网印刷来进行,也可以由使用掩模的光刻来进行。
接下来,如图6所示,在母生片116c(第3生片)的表面上行列状地排列形成有多个线圈导体层18a、多个引出导体层20b(第2导体层)、多个线圈导体层18b以及多个引出导体层20c(第3导体层)。此外,线圈导体层18a、18b以及引出导体层20b、20c形成于母生片116c的形成工序由于与线圈导体层18a、18b以及引出导体层20b、20c形成于母生片116b的形成工序相同,所以省略说明。
接下来,如图7所示,在母生片116d(第4生片)的表面上行列状地排列形成有多个引出导体层20a(第1导体层)以及多个引出导体层20d(第4导体层)。此外,由于引出导体层20a、20d形成于母生片116d的形成工序与引出导体层20a、20d形成于母生片116a的形成工序相同,所以省略说明。
接下来,从z轴方向的正方向侧向负方向侧依次层叠母生片116a~116d。以下,对母生片116a~116d的层叠工序进行说明。
具体而言,将母生片116a设置成表面朝向下侧。而且,以表面朝向下侧的方式将母生片116b层叠在母生片116a上。
接下来,以表面朝向下侧的方式将母生片116c层叠在母生片116b上。此时,使图6示出的状态下的母生片116c以中心点P为中心旋转180°后层叠在母生片116b上。即,将相对于母生片116b以中心点P为中心旋转180°后的母生片116c层叠在母生片116b上。
接下来,以表面朝向下侧的方式将母生片116d层叠在母生片116c上。此时,使图7示出的状态下的母生片116d以中心点P为中心旋转180°后层叠在母生片116c上。即,将相对于母生片116a以中心点P为中心旋转180°后的母生片116d层叠在母生片116c上。此外,在母生片116a的z轴方向的正方向侧层叠成为绝缘体层16a~16c的三层母生片。另外,在母生片116d的z轴方向的负方向侧层叠成为绝缘体层16h~16j的三层母生片。其中,上述的母生片的层叠工序由于是一般的工序,所以省略说明。在层叠工序的最后,对由母生片116a~116d构成的母层叠体施加等静压压力。
接下来,利用切刃将母层叠体切为规定尺寸的层叠体12。然后,对未烧制的层叠体12实施脱粘合剂处理以及烧制。
接下来,形成外部电极14a~14d。首先,在层叠体12的表面涂敷由以Ag为主成分的导电性材料构成的电极糊。接下来,在约800℃的温度下以一个小时对涂敷的电极糊进行烧结。由此,形成外部电极14a~14d的基底电极。
最后,在基底电极的表面实施Ni/Sn镀覆。由此,形成外部电极14a~14d。通过以上的工序制成电子部件10。
此外,在本实施方式的电子部件10的制造方法中,对由引出导体层20a(第1导体层)、线圈导体层18a和引出导体层20b(第2导体层)、线圈导体层18b和引出导体层20c(第3导体层)、以及引出导体层20d(第4导体层)这四层导体层构成的电子部件10的制造方法进行了说明。然而,电子部件10的制造方法也适用于具备2n(n为自然数)层导体层的电子部件的制造方法。在电子部件中,第1导体层~第2n导体层分别设置在第1绝缘体层~第2n绝缘体层。
首先,将从多个第m(m为1~n的自然数)导体层以及第m生片的法线方向俯视时,朝向与上述多个第m导体层相差180°的方向的多个第2n-m+1导体层以使多个第m导体层与多个第2n-m+1的导体层相对于第m生片的规定的点构成点对称的关系的方式形成于第m生片。
接下来,依次层叠第1生片~第m生片。而且,将相对于层叠了的第1生片~第m生片以中心点为中心旋转180°后的第1生片~第m生片按与该顺序相反的顺序层叠在层叠了的第m生片上。由此,制成具备2n层导体层的电子部件。
(效果)
根据本实施方式的电子部件10的制造方法,能够减少在电子部件10的制造中使用的掩模的种类。更具体而言,在母生片116a、116d(第1生片以及第4生片)的表面上形成图4示出的引出导体层20a(第1导体层),该引出导体层20a在从z轴方向俯视时朝向与图2示出的引出导体层20a(第1导体层)相同的方向。另外,在母生片116a、116d(第1生片以及第4生片)的表面上形成图4示出的引出导体层20d(第4导体层),该引出导体层20d在从z轴方向俯视时朝向与图2示出的引出导体层20d(第4导体层)相差180°的方向。此时,以相对于母生片116a、116d(第1生片以及第4生片)的表面的中心点P构成点对称的关系的方式形成引出导体层20a(第1导体层)和引出导体层20d(第4导体层)。同样地,在母生片116b、116c(第3生片以及第4生片)的表面上形成线圈导体层18a和引出导体层20b(第3导体层)、以及线圈导体层18b和引出导体层20c(第4导体层)。而且,使母生片116c、116d(第3生片以及第4生片)相对于母生片116a、116b(第1生片以及第2生片)以中心点P为中心旋转180度之后,层叠母生片116a~116d。由此,能够得到下文中说明的第一图案以及第二图案这两种层叠体12。图8是第一图案的层叠体12的剖面结构图。图9是第二图案的层叠体12的剖面结构图。以下,示出第一图案以及第二图案的层叠体12的第1导体层(引出导体层20a)、第2导体层(线圈导体层18a和引出导体层20b)、第3导体层(线圈导体层18b和引出导体层20c)以及第4导体层(引出导体层20d)的层叠顺序。
第一图案:第1导体层、第2导体层、第3导体层、第4导体层
第二图案:第4导体层、第3导体层、第2导体层、第1导体层
如图8以及图9所示,以上的两种层叠体12虽然通路孔导体的方向不同,但实际上具有相同的内部结构。即,由通过层叠母生片116a~116d而得到的母生片能够得到实际上具有相同的结构的层叠体12。所以,根据电子部件10的制造方法,能够利用两种掩模来制造由四层导体层构成的电子部件10,从而能够减少在电子部件10的制造中使用的掩模的种类。
另外,在本实施方式的电子部件10的制造方法中,能够抑制在母生片116a~116d产生无用的区域。引出导体层20a与引出导体层20d被形成为相对于母生片116a、116d的表面的中心点P构成点对称的关系。因此,通过使母生片116d相对于母生片116a以中心点P为中心旋转180°,来使母生片116a的全部的引出导体层20a与母生片116d的引出导体层20d重叠以及使母生片116a的全部的引出导体层20d与母生片116d的引出导体层20a重叠。另外,也可以说母生片116b、116c的关系与母生片116a、116d的关系相同。因此,在本实施方式的电子部件10的制造方法中,未用于层叠体12的形成而废弃的部分较少。
此外,在本实施方式的电子部件10的制造方法中,引出导体层20a与引出导体层20d被形成为相对于母生片116a、116d的表面的中心点P构成点对称的关系即可。同样地,线圈导体层18a和引出导体层20b、以及线圈导体层18b和引出导体层20c被形成为相对于母生片116b、116c的表面的中心点P构成点对称的关系即可。因此,引出导体层20a~20d以及线圈导体层18a、18b的配置并不局限于图4~图6示出的配置。例如,也可以在母生片116a上,在y轴方向的正方向侧的三行形成引出导体层20a,在y轴方向的负方向侧的三行形成引出导体层20d。
(第二实施方式)
以下,对本发明的第二实施方式的电子部件的制造方法进行说明。图10是在第二实施方式的电子部件的制造方法中制造的电子部件10a的外观立体图。图11是图10的电子部件10a的层叠体12的分解立体图。此外,针对电子部件10a的与电子部件10相同的结构赋予与电子部件10相同的附图标记。
如图10以及图11所示,电子部件10a与电子部件10在线圈导体层18a、18b的形状上不同。更具体而言,电子部件10的线圈导体层18a、18b呈圆形状,相对于此,电子部件10a的线圈导体层18a、18b呈椭圆形状。由于电子部件10a的其它的结构与电子部件10相同,所以省略说明。
接下来,参照附图对电子部件10a的制造方法进行说明。图12是表示层叠母生片116e~116h的情况的立体图。图13是俯视在电子部件10a的制造方法中使用的母生片116e的图。图14是俯视在电子部件10a的制造方法中使用的母生片116f的图。图15是俯视在电子部件10a的制造方法中使用的母生片116g的图。图16是俯视在电子部件10a的制造方法中使用的母生片116h的图。
如图12所示,在电子部件10a的制造方法中,从z轴方向的正方向侧向负方向侧依次层叠母生片116e~116h。此外,在比母生片116e~116h更靠近z轴方向的正方向侧以及负方向侧也层叠有母生片(未图示),但对此以下省略说明。
首先,准备母生片116e~116h。母生片116e、116h是以四行四列的行列状的方式配置有绝缘体层16d、16’d、16g、16’g的未烧制的片。母生片116f、116g是以四行四列的行列状的方式配置有绝缘体层16e、16’e、16f、16’f的未烧制的片。
接下来,在母生片116e上,对形成有通路孔导体b1、b’1、b11、b’11的位置照射激光束,从而形成通路孔。通路孔导体b’1连接后述的线圈导体层20’a的y轴方向的正方向侧的端部与线圈导体18’a的内侧的端部。通路孔导体b11连接引出导体层20d的y轴方向的正方向侧的端部与线圈导体层18b的内侧的端部。通路孔导体b’11连接后述的引出导体层20’d的y轴方向的负方向侧的端部与线圈导体层18’b的内侧的端部。而且,通过对形成的通路孔填充导电糊来形成通路孔导体b1、b’1、b11、b’11。
接下来,在母生片116g上,对形成通路孔导体b2、b’2、b12、b’12的位置照射激光束,从而形成通路孔。通路孔导体b’2连接后述的线圈导体层18’b的内侧的端部与引出导体层20’d的y轴方向的负方向侧的端部。通路孔导体b12连接线圈导体层18a的内侧的端部与引出导体层20a的y轴方向的负方向侧的端部。通路孔导体b’12连接线圈导体层18’a的内侧的端部与引出导体层20’a的y轴方向的正方向侧的端部。而且,通过对形成的通路孔填充导电糊来形成通路孔导体b2、b’2、b12、b’12。
接下来,如图13所示,在母生片116e(第1生片)的表面上行列状地排列形成多个引出导体层20a、20’a(第1导体层)以及多个引出导体层20d、20’d(第4导体层)。更具体而言,在从z轴方向俯视时,图13示出的引出导体层20a在母生片116e的表面上被形成为朝向与图11示出的引出导体层20a相同的方向。另一方面,在从z轴方向俯视时,图13示出的引出导体层20d在母生片116e的表面上被形成为朝向与图11示出的引出导体层20d相差180°的方向。即,在从z轴方向俯视时,在母生片116e上,引出导体层20d朝向与引出导体层20a相差180°的方向。
另外,引出导体层20’a具有与引出导体层20a关于平行于x轴的直线线对称的结构。引出导体层20’d具有与引出导体层20d关于平行于x轴的直线线对称的结构。
另外,引出导体层20a与引出导体层20d被形成为关于母生片116e的表面的中心点P构成点对称的关系。在本实施方式中,在第一行(最靠y轴方向的正方向侧的行)排列有四个引出导体层20a。在第四行(最靠y轴方向的正方向侧的行)排列有四个引出导体层20d。
引出导体层20’a与引出导体层20’d被形成为关于母生片116e的表面的中心点P构成点对称的关系。在第二行(最靠y轴方向的正方向侧的行)排列有四个引出导体层20’a。在第三行(最靠y轴方向的正方向侧的行)排列有四个引出导体层20’d。此外,引出导体层20a、20’a、20d、20’d的形成可以通过丝网印刷隔着掩模来进行,也可以通过使用掩模的光刻来进行。
接下来,如图14所示,在母生片116f(第2生片)的表面上行列状地排列形成多个线圈导体层18a、18’a和多个引出导体层20b、20’b(第2导体层)、以及多个线圈导体层18b、18’b和多个引出导体层20c、20’c(第3导体层)。更具体而言,在从z轴方向俯视时,图14示出的线圈导体层18a、18’a以及引出导体层20b、20’b在母生片116f的表面上被形成为朝向与图11示出的线圈导体层18a以及引出导体层20b相同的方向。另一方面,在从z轴方向俯视时,图11示出的线圈导体层18b以及引出导体层20c在母生片116f的表面上被形成为朝向与图12示出的线圈导体层18b以及引出导体层20c相差180°的方向。即,在母生片116f上,在从z轴方向俯视时,线圈导体层18b以及引出导体层20c朝向与线圈导体层18a以及引出导体层20b相差180°的方向。
另外,线圈导体层18’a以及引出导体层20’a具有与线圈导体层18a以及引出导体层20a关于平行于x轴的直线线对称的结构。线圈导体层18b以及引出导体层20’d具有与线圈导体层18b以及引出导体层20d关于x轴线对称的结构。
线圈导体层18a和引出导体层20b、以及线圈导体层18b和引出导体层20c被形成为关于母生片116f的表面的中心点P构成点对称的关系。在本实施方式中,在第一行(最靠y轴方向的正方向侧的行)排列有四个线圈导体层18a以及引出导体层20b。在第四行(y轴方向的正方向侧的第二行)排列有四个线圈导体层18b以及引出导体层20c。
线圈导体层18’a和引出导体层20’b、以及线圈导体层18’b和引出导体层20’c被形成为关于母生片116f的表面的中心点P构成点对称的关系。在本实施方式中,在第二行(最靠y轴方向的正方向侧的行)排列有四个线圈导体层18’a以及引出导体层20’b。在第三行(y轴方向的正方向侧的第二行)排列有四个线圈导体层18’b以及引出导体层20’c。此外,线圈导体层18a、18’a、18b、18’b以及引出导体层20b、20’b、20c、20’c的形成可以通过丝网印刷隔着掩模来进行,也可以由使用掩模的光刻来进行。
接下来,如图15所示,在母生片116g(第3生片)的表面上行列状地排列形成多个线圈导体层18a、18’a和多个引出导体层20b、20’b(第2导体层)、以及多个线圈导体层18b、18’b和多个引出导体层20c、20’c(第3导体层)。此外,线圈导体层18a、18’a、18b、18’b以及引出导体层20b、20’b、20c、20’c形成于母生片116g的形成工序由于与线圈导体层18a、18’a、18b、18’b以及引出导体层20b、20’b、20c、20’c形成于母生片116f的形成工序相同,所以省略说明。
接下来,如图16所示,在母生片116h(第4生片)的表面上行列状地排列形成多个引出导体层20a、20’a(第1导体层)以及多个引出导体层20d、20’d(第4导体层)。此外,引出导体层20a、20’a、20d、20’d形成于母生片116h的形成工序由于与引出导体层20a、20’a、20d、20’d形成于母生片116e的形成工序相同,所以省略说明。
接下来,从z轴方向的正方向侧向负方向侧依次层叠母生片116e~116h。以下,对母生片116e~116h的层叠工序进行说明。
具体而言,将母生片116e设置成表面朝向下侧。而且,以表面朝向下侧的方式将母生片116f层叠在母生片116e上。
接下来,以表面朝向下侧的方式将母生片116g层叠在母生片116f上。此时,使图15示出的状态下的母生片116g以中心点P为中心旋转180°后层叠在母生片116f上。即,将相对于母生片116f以中心点P为中心旋转180°后的母生片116g层叠在母生片116f上。
接下来,以表面朝向下侧的方式将母生片116h层叠在母生片116g上。此时,将图16示出的状态下的母生片116h以中心点P为中心旋转180°后层叠在母生片116g上。即,将相对于母生片116e以中心点P为中心旋转180°后的母生片116h层叠在母生片116g上。此外,在母生片116e的z轴方向的正方向侧层叠成为绝缘体层16a~16c的三层母生片。另外,在母生片116h的z轴方向的负方向侧层叠成为绝缘体层16h~16j的三层母生片。其中,上述的母生片的层叠工序由于是一般的工序,所以省略说明。在层叠工序的最后,对由母生片116e~116h构成的母层叠体施加等静压压力。
接下来,利用切刃将母层叠体切为规定尺寸的层叠体12。然后,对未烧制的层叠体12实施脱粘合剂处理以及烧制。
接下来,形成外部电极14a~14d。首先,在层叠体12的表面涂敷由以Ag为主成分的导电性材料构成的电极糊。接下来,在约800℃的温度下以一个小时对涂敷的电极糊进行烧结。由此,形成外部电极14a~14d的基底电极。
最后,在基底电极的表面实施Ni/Sn镀覆。由此,形成外部电极14a~14d。通过以上的工序制成电子部件10。
(效果)
根据本实施方式的电子部件10a的制造方法,能够减少在电子部件10a的制造中使用的掩模的种类。更具体而言,在电子部件10a的制造方法中,用于在母生片116e上形成引出导体层20a、20’a、20d、20’d的掩模与用于在母生片116h上形成引出导体层20a、20’a、20d、20’d的掩模相同。另外,用于在母生片116f上形成引出导体层20b、20’b、20c、20’c以及线圈导体层18a、18’a、18b、18’b的掩模与用于在母生片116g上形成引出导体层20b、20’b、20c、20’c以及线圈导体层18a、18’a、18b、18’b的掩模相同。因此,在电子部件10a的制造方法中,与电子部件10的制造方法相同,能够利用两种掩模来制造电子部件10a。
(其它的实施方式)
此外,本发明的电子部件的制造方法并不局限于上述电子部件10、10a的制造方法,在其要旨的范围内能够进行变更。
此外,电子部件10、10a作为共模扼流线圈而被使用,但也可以作为其它的电路元件而被使用。另外,电子部件10、10a也可以内置线圈以外的电路元件。
工业上的可利用性
如上所述,本发明对电子部件的制造方法有用,特别是在能够减少在电子部件的制造中使用的掩模的种类的方面优异。
Claims (1)
1.一种电子部件的制造方法,该电子部件具备:通过层叠包括第1绝缘体层~第2n绝缘体层的多个绝缘体层而成的层叠体;和分别设置在该第1绝缘体层~该第2n绝缘体层的第1导体层~第2n导体层,其中,n为自然数,
所述电子部件的制造方法的特征在于,包括:
导体形成工序,在该工序中,将多个第m导体层以及在从第m生片的法线方向俯视时朝向与所述多个第m导体层相差180°的方向的多个第2n-m+1导体层形成于该第m生片,以使所述多个第m导体层与所述多个第2n-m+1导体层成为关于该第m生片的规定的点构成点对称的关系,其中,m为1~n的自然数;
第一层叠工序,在该工序中,依次层叠所述第1生片~所述第m生片;以及
第二层叠工序,在该工序中,将在所述第一层叠工序中层叠的所述第1生片~所述第m生片以所述规定的点为中心旋转了180°后的所述第1生片~所述第m生片按与该顺序相反的顺序层叠在该第一层叠工序中层叠了的所述第m生片上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013059752A JP5716778B2 (ja) | 2013-03-22 | 2013-03-22 | 電子部品の製造方法 |
JP2013-059752 | 2013-03-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104064344A true CN104064344A (zh) | 2014-09-24 |
CN104064344B CN104064344B (zh) | 2016-08-17 |
Family
ID=51552012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410076435.4A Active CN104064344B (zh) | 2013-03-22 | 2014-03-04 | 电子部件的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5716778B2 (zh) |
CN (1) | CN104064344B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135935A (ja) * | 1999-11-02 | 2001-05-18 | Koa Corp | 積層型チップ部品の製造方法 |
JP2004127966A (ja) * | 2002-09-30 | 2004-04-22 | Tdk Corp | インダクティブ素子とその製造方法 |
JP2005116647A (ja) * | 2003-10-06 | 2005-04-28 | Tdk Corp | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ |
CN101752083A (zh) * | 2008-12-12 | 2010-06-23 | 株式会社村田制作所 | 芯片状电子零件的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744114B2 (ja) * | 1988-12-16 | 1995-05-15 | 株式会社村田製作所 | 積層チップコイル |
JPH0618140B2 (ja) * | 1990-04-18 | 1994-03-09 | 太陽誘電株式会社 | 積層チップインダクタの製法 |
JP3126255B2 (ja) * | 1993-03-24 | 2001-01-22 | ティーディーケイ株式会社 | マーク付きチップコイルの製造方法 |
JPH06333742A (ja) * | 1993-05-19 | 1994-12-02 | Sumitomo Electric Ind Ltd | 積層コイル |
JPH0963848A (ja) * | 1995-08-29 | 1997-03-07 | Soshin Denki Kk | 積層インダクタ |
JPH10223467A (ja) * | 1997-02-13 | 1998-08-21 | Matsushita Electric Ind Co Ltd | 積層部品の製造装置および製造方法 |
JP2000082626A (ja) * | 1998-07-06 | 2000-03-21 | Tdk Corp | インダクタ素子およびその製造方法 |
JP2000173835A (ja) * | 1998-12-05 | 2000-06-23 | Tdk Corp | 積層電子部品及びその製造方法 |
CN1220222C (zh) * | 2000-03-08 | 2005-09-21 | 松下电器产业株式会社 | 噪音滤波器和使用噪音滤波器的电子机器 |
JP5104587B2 (ja) * | 2008-06-23 | 2012-12-19 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP5459327B2 (ja) * | 2012-01-24 | 2014-04-02 | 株式会社村田製作所 | 電子部品 |
-
2013
- 2013-03-22 JP JP2013059752A patent/JP5716778B2/ja active Active
-
2014
- 2014-03-04 CN CN201410076435.4A patent/CN104064344B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001135935A (ja) * | 1999-11-02 | 2001-05-18 | Koa Corp | 積層型チップ部品の製造方法 |
JP2004127966A (ja) * | 2002-09-30 | 2004-04-22 | Tdk Corp | インダクティブ素子とその製造方法 |
JP2005116647A (ja) * | 2003-10-06 | 2005-04-28 | Tdk Corp | コモンモードチョークコイル及びその製造方法並びにコモンモードチョークコイルアレイ |
CN101752083A (zh) * | 2008-12-12 | 2010-06-23 | 株式会社村田制作所 | 芯片状电子零件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104064344B (zh) | 2016-08-17 |
JP2014187106A (ja) | 2014-10-02 |
JP5716778B2 (ja) | 2015-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237528B2 (en) | Electronic component | |
CN104021913B (zh) | 层叠线圈及其制造方法 | |
JP5900373B2 (ja) | 電子部品 | |
CN104347239A (zh) | 层叠线圈 | |
JP2008054287A (ja) | ノイズフィルタアレイ | |
JP4209851B2 (ja) | コモンモードチョークコイル | |
KR101156986B1 (ko) | 적층 인덕터 | |
JP7456468B2 (ja) | 積層型コイル部品 | |
JP2006210403A (ja) | 積層型コモンモードチョークコイルアレイ及び製造方法 | |
JP2006041081A (ja) | 複合コモンモードチョークコイル及びその製造方法 | |
JP7476937B2 (ja) | 積層型コイル部品 | |
JP5458603B2 (ja) | 電子部品 | |
CN103137285B (zh) | 电子元件及其制造方法 | |
CN104064344A (zh) | 电子部件的制造方法 | |
CN103563022A (zh) | 电子部件 | |
JP4317179B2 (ja) | 積層型フィルタ | |
JP6007399B2 (ja) | コモンモードノイズフィルタ | |
JP7088083B2 (ja) | 積層型コイル部品 | |
JP5802240B2 (ja) | コモンモードノイズフィルタ | |
JP2006066848A (ja) | 複合コモンモードチョークコイル | |
JP2016157897A (ja) | コモンモードノイズフィルタ | |
JP2006041820A (ja) | 積層型フィルタアレイ | |
JP7107250B2 (ja) | 積層型コイル部品 | |
JP2005310959A (ja) | 積層コイル部品およびその製造方法 | |
JP7003948B2 (ja) | 積層型コイル部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |