JP3126255B2 - マーク付きチップコイルの製造方法 - Google Patents
マーク付きチップコイルの製造方法Info
- Publication number
- JP3126255B2 JP3126255B2 JP05065014A JP6501493A JP3126255B2 JP 3126255 B2 JP3126255 B2 JP 3126255B2 JP 05065014 A JP05065014 A JP 05065014A JP 6501493 A JP6501493 A JP 6501493A JP 3126255 B2 JP3126255 B2 JP 3126255B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- laminate
- chip
- mark
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コイルの巻き方向と端
子方向との関係を明確にしたマークをチップコイルに付
けることにより、マザーボード等への実装時に該マーク
を利用してチップコイルのマウント方向を決定できるよ
うにしたマーク付きチップコイルの製造方法に関する。
子方向との関係を明確にしたマークをチップコイルに付
けることにより、マザーボード等への実装時に該マーク
を利用してチップコイルのマウント方向を決定できるよ
うにしたマーク付きチップコイルの製造方法に関する。
【０００２】
【従来の技術】図４、図５は従来技術の説明図であり、
図４はチップコイルの分解斜視図、図５Ａは図４のＸ−
Ｙ線断面図、図５Ｂはチップコイルの実装説明図であ
る。
図４はチップコイルの分解斜視図、図５Ａは図４のＸ−
Ｙ線断面図、図５Ｂはチップコイルの実装説明図であ
る。
【０００３】図４、図５中、１は積層体、１−１〜１−
４は、積層体の第１〜第４の絶縁体層、２はコイルパタ
ーン、４−１、４−２は端子（外部電極）、５はマザー
ボード、６はＧＮＤパターン、７は配線パターンを示
す。
４は、積層体の第１〜第４の絶縁体層、２はコイルパタ
ーン、４−１、４−２は端子（外部電極）、５はマザー
ボード、６はＧＮＤパターン、７は配線パターンを示
す。
【０００４】このチップコイルは、積層体を構成する各
絶縁体層に、コイルパターン（導体パターン）を形成し
て、ヘリカルコイルを構成した例である。図示のよう
に、積層体を構成する絶縁体層を、第１〜第４の絶縁体
層１−１〜１−４で構成する。
絶縁体層に、コイルパターン（導体パターン）を形成し
て、ヘリカルコイルを構成した例である。図示のよう
に、積層体を構成する絶縁体層を、第１〜第４の絶縁体
層１−１〜１−４で構成する。
【０００５】上記第１の絶縁体層１−１上には、何もパ
ターニングしないで、保護層として使用し、第２〜第４
の絶縁体層１−２〜１−４上には、それぞれ、コイルパ
ターン（導体パターン）２をパターニングする。
ターニングしないで、保護層として使用し、第２〜第４
の絶縁体層１−２〜１−４上には、それぞれ、コイルパ
ターン（導体パターン）２をパターニングする。
【０００６】そして、第２〜第４の絶縁体層１−２〜１
−４上の各コイルパターン２を、それぞれ、ビア（Ｖｉ
ａ）により接続（図の点線部分）して、１つのヘリカル
コイルとする。
−４上の各コイルパターン２を、それぞれ、ビア（Ｖｉ
ａ）により接続（図の点線部分）して、１つのヘリカル
コイルとする。
【０００７】また、積層体の両端部には、端子（外部電
極）４−１、４−２を設け、この端子と、上記コイルパ
ターンの端部を接続してチップコイルとする。上記のよ
うなチップコイルを、マザーボード５に実装する場合に
は、該マザーボード５に形成した配線パターン７上に載
せて、半田付けする。この場合、例えば、チップコイル
の片側には、ＧＮＤパターン６が形成されている。
極）４−１、４−２を設け、この端子と、上記コイルパ
ターンの端部を接続してチップコイルとする。上記のよ
うなチップコイルを、マザーボード５に実装する場合に
は、該マザーボード５に形成した配線パターン７上に載
せて、半田付けする。この場合、例えば、チップコイル
の片側には、ＧＮＤパターン６が形成されている。
【０００８】上記チップコイルは、図４のＸ−Ｙ線方向
（両端子方向と垂直な方向）の断面をみると（図５Ａ参
照）、ライン（導体）の数は、Ｘ側は、Ｙ側より、必ず
１本多くなる。
（両端子方向と垂直な方向）の断面をみると（図５Ａ参
照）、ライン（導体）の数は、Ｘ側は、Ｙ側より、必ず
１本多くなる。
【０００９】例えば、チップコイルをマザーボード５に
実装した状態で、該チップコイルの両端子４−１、４−
２方向をＭ−Ｎ方向とし、これと直角な方向をＰ−Ｑ方
向とすると、チップコイル３は、Ｍ−Ｎ方向の中心線に
対して左右非対称形のライン構造となっている。
実装した状態で、該チップコイルの両端子４−１、４−
２方向をＭ−Ｎ方向とし、これと直角な方向をＰ−Ｑ方
向とすると、チップコイル３は、Ｍ−Ｎ方向の中心線に
対して左右非対称形のライン構造となっている。
【００１０】また、チップコイルの実装部付近では、Ｍ
−Ｎ方向に対して、導体パターン（ＧＮＤパターン、配
線パターン等）が、左右非対称形となっている。
−Ｎ方向に対して、導体パターン（ＧＮＤパターン、配
線パターン等）が、左右非対称形となっている。
【００１１】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。 ：上記チップコイル３は、両端子方向（Ｍ−Ｎ方向）
に対して、非対称形のライン構造となっている。
のにおいては、次のような課題があった。 ：上記チップコイル３は、両端子方向（Ｍ−Ｎ方向）
に対して、非対称形のライン構造となっている。
【００１２】また、チップコイルをマザーボード上に実
装した状態では、マザーボード上のパターン（ＧＮＤパ
ターン等）が、チップコイルの両端子方向（Ｍ−Ｎ方
向）に対して、非対称形のパターンとなっている。
装した状態では、マザーボード上のパターン（ＧＮＤパ
ターン等）が、チップコイルの両端子方向（Ｍ−Ｎ方
向）に対して、非対称形のパターンとなっている。
【００１３】このため、チップコイルの実装方向を変え
る（例えば、端子を逆にしたり、表裏を逆にする）と、
マザーボードのパターンの非対称形のために、チップコ
イルのインピーダンスがずれる場合がある。
る（例えば、端子を逆にしたり、表裏を逆にする）と、
マザーボードのパターンの非対称形のために、チップコ
イルのインピーダンスがずれる場合がある。
【００１４】この現象は、数１００ＭＨZ 〜数ＧＨZ 帯
の高周波回路で使用される空芯形のチップコイルでみら
れていた。 ：上記のように、チップコイルの実装方向を変える
と、チップコイルのインピーダンスがずれる場合があ
る。このため、狭偏差で空芯チップコイルを使用する事
が出来なかった。
の高周波回路で使用される空芯形のチップコイルでみら
れていた。 ：上記のように、チップコイルの実装方向を変える
と、チップコイルのインピーダンスがずれる場合があ
る。このため、狭偏差で空芯チップコイルを使用する事
が出来なかった。
【００１５】本発明は、このような従来の課題を解決
し、チップコイルの巻き方向と、端子方向を明確にする
ことにより、実装時の定数バラツキを無くし、狭偏差で
空芯チップコイルが使用出来るようにすることを目的と
する。
し、チップコイルの巻き方向と、端子方向を明確にする
ことにより、実装時の定数バラツキを無くし、狭偏差で
空芯チップコイルが使用出来るようにすることを目的と
する。
【００１６】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、図４、図５と同じものは、同一符号
で示してある。また、９は端部電極導体、１０−１〜１
０−４は第１〜第４の絶縁体層、１１はマーク、１２は
コイルパターン間の領域（導体の無い領域）、１３は分
割位置を示す。
図であり、図１中、図４、図５と同じものは、同一符号
で示してある。また、９は端部電極導体、１０−１〜１
０−４は第１〜第４の絶縁体層、１１はマーク、１２は
コイルパターン間の領域（導体の無い領域）、１３は分
割位置を示す。
【００１７】本発明は、前記目的を達成するため、次の
ようにした。： 複数の絶縁体層１０−１〜１０−４を積層した積層
体１を具備し、前記積層体１のいずれか一方の表面層を
除く他の絶縁体層にそれぞれコイルパターン２を設定
し、前記積層体１の積層方向に配置された各コイルパタ
ーン間をビアで接続して一体化すると共に、前記表面層
にコイルの巻き方向と端子方向との関係を明確にしたマ
ーク１１を設けると共に、前記積層体１の両端部に端子
４−１、４−２を設けたマーク付きチップコイルの製造
方法であって、各コイルパターン２を端部電極導体９付
きのコイルパターンとし、これら隣接する各コイルパタ
ーン２の端部電極導体９同士を一体的に形成して所定間
隔おきに繰り返し配列した第１の絶縁体層１０−２、１
０−４と、独立したコイルパターン２を一定間隔おきに
繰り返し配列した第２の絶縁体層１０−３を有し、前記
第１の絶縁体層の間に前記第２の絶縁体層が挿入される
ように、前記第１、第２の絶縁体層を積層し、更にその
いずれか一方の表面側に、前記コイルの巻き方向と端子
方向との関係を明確にしたマーク１１を所定間隔おきに
繰り返し配列した第３の絶縁体層１０−１を積層し、前
記第１の絶縁体層の各コイルパターン２は、隣り合うコ
イル同士が常に反対方向となるようにコイルの巻き方向
を設定してパターニングすると共に、前記マーク１１
は、隣り合うマーク同士が常に１８０°回転された方向
となるようにしてパターニングし、その後、前記積層体
を熱プレスし、脱バインダー及び焼成して分割すること
によりチップコイルとするようにした。
ようにした。： 複数の絶縁体層１０−１〜１０−４を積層した積層
体１を具備し、前記積層体１のいずれか一方の表面層を
除く他の絶縁体層にそれぞれコイルパターン２を設定
し、前記積層体１の積層方向に配置された各コイルパタ
ーン間をビアで接続して一体化すると共に、前記表面層
にコイルの巻き方向と端子方向との関係を明確にしたマ
ーク１１を設けると共に、前記積層体１の両端部に端子
４−１、４−２を設けたマーク付きチップコイルの製造
方法であって、各コイルパターン２を端部電極導体９付
きのコイルパターンとし、これら隣接する各コイルパタ
ーン２の端部電極導体９同士を一体的に形成して所定間
隔おきに繰り返し配列した第１の絶縁体層１０−２、１
０−４と、独立したコイルパターン２を一定間隔おきに
繰り返し配列した第２の絶縁体層１０−３を有し、前記
第１の絶縁体層の間に前記第２の絶縁体層が挿入される
ように、前記第１、第２の絶縁体層を積層し、更にその
いずれか一方の表面側に、前記コイルの巻き方向と端子
方向との関係を明確にしたマーク１１を所定間隔おきに
繰り返し配列した第３の絶縁体層１０−１を積層し、前
記第１の絶縁体層の各コイルパターン２は、隣り合うコ
イル同士が常に反対方向となるようにコイルの巻き方向
を設定してパターニングすると共に、前記マーク１１
は、隣り合うマーク同士が常に１８０°回転された方向
となるようにしてパターニングし、その後、前記積層体
を熱プレスし、脱バインダー及び焼成して分割すること
によりチップコイルとするようにした。
【００１８】
【００１９】
【００２０】：前記のマーク付きチップコイルの製
造方法であって、前記マーク１１は、ガラス材料に発色
材料を混合してペースト化し、印刷法で形成するように
した。
造方法であって、前記マーク１１は、ガラス材料に発色
材料を混合してペースト化し、印刷法で形成するように
した。
【００２１】：前記のマーク付きチップコイルの製
造方法であって、前記積層体に各コイル単位に分割する
ための分割溝を形成し、前記分割溝により分割して各マ
ーク付きチップコイルとするようにした。
造方法であって、前記積層体に各コイル単位に分割する
ための分割溝を形成し、前記分割溝により分割して各マ
ーク付きチップコイルとするようにした。
【００２２】
【作用】上記構成に基づく本発明の作用を、図１に基づ
いて説明する。例えば、図１Ａに示したように、絶縁体
層１０−１〜１０−４を積層して、チップコイルを製作
する場合、第１の絶縁体層１０−１上には、マーク１１
を形成する。
いて説明する。例えば、図１Ａに示したように、絶縁体
層１０−１〜１０−４を積層して、チップコイルを製作
する場合、第１の絶縁体層１０−１上には、マーク１１
を形成する。
【００２３】この場合、絶縁体層を上から見た場合、各
コイルの巻方向が必ず、右回りになっている。この為、
第１の絶縁体層１０−１上に形成するマーク１１は、各
コイルに関して同一関係となるように、コイル１個毎
に、１８０°方向を変えて形成する。
コイルの巻方向が必ず、右回りになっている。この為、
第１の絶縁体層１０−１上に形成するマーク１１は、各
コイルに関して同一関係となるように、コイル１個毎
に、１８０°方向を変えて形成する。
【００２４】また、第２、第４の絶縁体層１０−２、１
０−４上には、それぞれ端部電極導体９付きのコイルパ
ターン２を形成し、第３の絶縁体層１０−３上には、独
立したコイルパターン２を形成する。
０−４上には、それぞれ端部電極導体９付きのコイルパ
ターン２を形成し、第３の絶縁体層１０−３上には、独
立したコイルパターン２を形成する。
【００２５】すなわち、第２、第４の絶縁体層１０−
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
【００２６】また、第３の絶縁体層１０−３上では、独
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。このようにすると、積層
体の積層方向に対して、端部電極導体９の位置と、コイ
ルパターン間の領域（導体の無い領域）１２の位置が、
互いに対向するように（積層方向で向かい合うように）
１組となって配列され、この配列が積層体の幅方向に対
して、交互に、逆の組み合わせとなって配列される。
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。このようにすると、積層
体の積層方向に対して、端部電極導体９の位置と、コイ
ルパターン間の領域（導体の無い領域）１２の位置が、
互いに対向するように（積層方向で向かい合うように）
１組となって配列され、この配列が積層体の幅方向に対
して、交互に、逆の組み合わせとなって配列される。
【００２７】上記の様な各パターンを形成した積層体に
対して、外側の分割位置１３に分割溝を形成し、焼成
後、分割して、マーク付きのチップコイルとする。以上
のようにして、マーク１１により、チップコイルの巻き
方向と、端子方向を明確にすることにより、実装時の定
数バラツキを無くし、狭偏差で空芯チップコイルが使用
出来るようになる。
対して、外側の分割位置１３に分割溝を形成し、焼成
後、分割して、マーク付きのチップコイルとする。以上
のようにして、マーク１１により、チップコイルの巻き
方向と、端子方向を明確にすることにより、実装時の定
数バラツキを無くし、狭偏差で空芯チップコイルが使用
出来るようになる。
【００２８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図２、図３は、本発明の実施例の説明図であり、
図２、図３中、図１、図４、図５と同じものは、同一符
号で示してある。
する。図２、図３は、本発明の実施例の説明図であり、
図２、図３中、図１、図４、図５と同じものは、同一符
号で示してある。
【００２９】 ：チップコイル製造時の説明・・・図２参照 本実施例は、図２に示したように、第１〜第４の絶縁体
層１０−１〜１０−４を積層して、マーク付きのチップ
コイル（ヘリカルコイル）を製作する例である。
層１０−１〜１０−４を積層して、マーク付きのチップ
コイル（ヘリカルコイル）を製作する例である。
【００３０】先ず、積層体の表面層となる第１の絶縁体
層１０−１上には、マーク１１を形成する（マークの詳
細な説明は、後述する）。また、第２、第４の絶縁体層
１０−２、１０−４上には、それぞれ端部電極導体９付
きのコイルパターン２を形成し、第３の絶縁体層１０−
３上には、独立したコイルパターン２のみを形成する。
層１０−１上には、マーク１１を形成する（マークの詳
細な説明は、後述する）。また、第２、第４の絶縁体層
１０−２、１０−４上には、それぞれ端部電極導体９付
きのコイルパターン２を形成し、第３の絶縁体層１０−
３上には、独立したコイルパターン２のみを形成する。
【００３１】すなわち、第２、第４の絶縁体層１０−
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
２、１０−４上に形成するパターンは、端部電極導体９
付きのコイルパターン２とし、これら隣接した各コイル
パターン間の端部電極導体９同士を一体化してパターニ
ングする。そして、このパターンを、所定の間隔をおい
て、繰り返しパターンとして形成する。
【００３２】また、第３の絶縁体層１０−３上では、独
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。なお、積層体の積層方向
で向かい合った位置に配置されたコイルパターン間は、
ビア（図示省略）により接続し、一体化する（全体が接
続されたパターンとなる）。
立したコイルパターン２を、一定の間隔をおいて、繰り
返しパターンとして形成する。なお、積層体の積層方向
で向かい合った位置に配置されたコイルパターン間は、
ビア（図示省略）により接続し、一体化する（全体が接
続されたパターンとなる）。
【００３３】このようにパターニングすると、第２、第
４の絶縁体層１０−２、１０−４上には、２つのコイル
パターン２を１組として、端部電極導体９間を一体化し
たパターンが、所定の間隔で繰り返し形成され、その間
には、コイルパターン間の領域（導体の無い領域）１２
が存在するようになる。
４の絶縁体層１０−２、１０−４上には、２つのコイル
パターン２を１組として、端部電極導体９間を一体化し
たパターンが、所定の間隔で繰り返し形成され、その間
には、コイルパターン間の領域（導体の無い領域）１２
が存在するようになる。
【００３４】そして、積層体の積層方向に対して、端部
電極導体９の位置と、コイルパターン間の領域（導体の
無い領域）１２の位置が、互いに積層方向で向かい合う
ように、１組となって配列され、この配列が積層体１の
幅方向に対して、交互に、逆の組み合わせとなって配列
される。
電極導体９の位置と、コイルパターン間の領域（導体の
無い領域）１２の位置が、互いに積層方向で向かい合う
ように、１組となって配列され、この配列が積層体１の
幅方向に対して、交互に、逆の組み合わせとなって配列
される。
【００３５】例えば、ある位置では、第２の絶縁体層１
０−２上の端部電極導体９と、第４の絶縁体層１０−４
上のコイルパターン間の領域（導体の無い領域）１２と
が、互いに積層方向で向かい合うように配置され、その
隣の位置（幅方向の隣）では、第２の絶縁体層１０−２
上のコイルパターン間の領域（導体の無い領域）１２
と、第４の絶縁体層１０−４上の端部電極導体９とが、
互いに積層方向で向かい合うように配置される。
０−２上の端部電極導体９と、第４の絶縁体層１０−４
上のコイルパターン間の領域（導体の無い領域）１２と
が、互いに積層方向で向かい合うように配置され、その
隣の位置（幅方向の隣）では、第２の絶縁体層１０−２
上のコイルパターン間の領域（導体の無い領域）１２
と、第４の絶縁体層１０−４上の端部電極導体９とが、
互いに積層方向で向かい合うように配置される。
【００３６】上記の様な各パターンを形成した積層体に
対して、図示点線の位置に、分割溝を形成する（積層体
の外側に形成）。 ：マークの説明 上記第１の絶縁体層１０−１上に形成するマーク１１
は、次のようにして形成する。
対して、図示点線の位置に、分割溝を形成する（積層体
の外側に形成）。 ：マークの説明 上記第１の絶縁体層１０−１上に形成するマーク１１
は、次のようにして形成する。
【００３７】図２に示した絶縁体層を上から見た場合、
各コイルの巻方向が必ず、右回りになっている。すなわ
ち、コイルの巻方向が常に一定となるようにパターニン
グされている。
各コイルの巻方向が必ず、右回りになっている。すなわ
ち、コイルの巻方向が常に一定となるようにパターニン
グされている。
【００３８】この為、第１の絶縁体層１０−１上に形成
するマーク１１は、各コイルに関して同一関係となるよ
うに、コイル１個毎に、方向を変えて（１８０°方向を
変えて）形成する。
するマーク１１は、各コイルに関して同一関係となるよ
うに、コイル１個毎に、方向を変えて（１８０°方向を
変えて）形成する。
【００３９】このマークを形成するには、例えば、着色
ガラス等のペーストを、印刷等で形成する（コイルパタ
ーンと同じように形成する）。また、このマークは、完
成したチップコイルの巻方向と、端子方向を明確にし
て、マウント方向を決定するためのマークであるから、
例えば、チップコイルの定数（インダクタンス値等）、
文字、記号等、何でもよい。
ガラス等のペーストを、印刷等で形成する（コイルパタ
ーンと同じように形成する）。また、このマークは、完
成したチップコイルの巻方向と、端子方向を明確にし
て、マウント方向を決定するためのマークであるから、
例えば、チップコイルの定数（インダクタンス値等）、
文字、記号等、何でもよい。
【００４０】なお、この例では、チップコイルのインダ
クタンス値である「１００」を、マーク１１として用い
た。 ：製造工程の説明・・・図２、図３参照 上記のチップコイルは、次の各工程により製造する。
クタンス値である「１００」を、マーク１１として用い
た。 ：製造工程の説明・・・図２、図３参照 上記のチップコイルは、次の各工程により製造する。
【００４１】−１：セラミックスとバインダーとのス
ラリーをシート化して、グリーンシートを製作する。 −２：製作したグリーンシートの内、積層体の一方の
表面層に配置されるグリーンシート（第１の絶縁体層１
０−１となるもの）上に、マーク１１を、着色ガラス等
のペーストの印刷により形成する。
ラリーをシート化して、グリーンシートを製作する。 −２：製作したグリーンシートの内、積層体の一方の
表面層に配置されるグリーンシート（第１の絶縁体層１
０−１となるもの）上に、マーク１１を、着色ガラス等
のペーストの印刷により形成する。
【００４２】−３：積層体の第２層以下に配置される
各グリーンシート（第２〜第４の絶縁体層１０−２〜１
０−４となるもの）上に、導体ペーストの印刷等によ
り、コイルパターン２、或いは、コイルパターン２と端
部電極導体９とを一体化したパターンを形成する。
各グリーンシート（第２〜第４の絶縁体層１０−２〜１
０−４となるもの）上に、導体ペーストの印刷等によ
り、コイルパターン２、或いは、コイルパターン２と端
部電極導体９とを一体化したパターンを形成する。
【００４３】−４：各グリーンシート（第１〜第４の
絶縁体層１０−１〜１０−４となるもの）を積層し、熱
プレスする。 −５：上記工程−４で製作した積層体に、分割溝を
形成（表面層の分割位置１３に形成）する。
絶縁体層１０−１〜１０−４となるもの）を積層し、熱
プレスする。 −５：上記工程−４で製作した積層体に、分割溝を
形成（表面層の分割位置１３に形成）する。
【００４４】 −６：上記積層体を脱バインダし、焼成する。 −７：積層体を分割溝で分割して、各々のチップと
し、その両端部に端子を形成して、チップコイルが完成
する。
し、その両端部に端子を形成して、チップコイルが完成
する。
【００４５】：完成したチップコイルの説明・・・図
３Ａ、３Ｂ参照 上記のようにして、完成したチップコイルは、図３のよ
うになる。図示のように、チップコイルの両端部には、
端子４−１、４−２が設けてあり、その間の積層体１の
表面には、マーク１１「１００」が設けてある。
３Ａ、３Ｂ参照 上記のようにして、完成したチップコイルは、図３のよ
うになる。図示のように、チップコイルの両端部には、
端子４−１、４−２が設けてあり、その間の積層体１の
表面には、マーク１１「１００」が設けてある。
【００４６】従って、ユーザが、マザーボード５に、上
記チップコイルを実装する際は、自動部品実装機等によ
り、マーク１１を識別して実装する。 （他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。
記チップコイルを実装する際は、自動部品実装機等によ
り、マーク１１を識別して実装する。 （他の実施例）以上実施例について説明したが、本発明
は次のようにしても実施可能である。
【００４７】：チップコイルに付けたマークは、コイ
ルの定数に限らず、任意のマーク（記号、絵、文字等）
でよい。 ：チップコイルは、ヘリカルコイルに限らず、スパイ
ラル（渦巻きパターン）状に巻いたコイル等でも、上記
実施例と同様に適用可能である。
ルの定数に限らず、任意のマーク（記号、絵、文字等）
でよい。 ：チップコイルは、ヘリカルコイルに限らず、スパイ
ラル（渦巻きパターン）状に巻いたコイル等でも、上記
実施例と同様に適用可能である。
【００４８】
【００４９】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 ：チップコイルに付けたマークを利用することによ
り、ユーザ側で、定数バラツキを起こさないように実装
出来る。
のような効果がある。 ：チップコイルに付けたマークを利用することによ
り、ユーザ側で、定数バラツキを起こさないように実装
出来る。
【００５０】：空芯チップコイルを、狭偏差で使用可
能となる。：本発明は、各コイルパターンを端部電極導体付きの
コイルパターンとし、これら隣接する各コイルパターン
の端部電極導体同士を一体的に形成して所定間隔おきに
繰り返し配列した絶縁体層と、独立したコイルパターン
を一定間隔おきに繰り返し配列した絶縁体層とを交互に
積層し、更にそのいずれか一方の表面側に、前記コイル
の巻き方向と端子方向との関係を明確にしたマークを所
定間隔おきに繰り返し配列した絶縁体層を積層してチッ
プコイルを製造する。 また、前記各コイルパターンは、
一体的にパターニングされている方向に対して、隣り合
うコイル同士が常に反対方向となるようにコイルの巻き
方向を設定してパターニングすると共に、前記マーク
は、コイルパターンが一体的にパターニングされている
方向に対して、隣り合うマーク同士が常に１８０°回転
された方向となるようにしてパターニングするようにし
ている。 このようにすれば、有極性の部品（チップコイ
ル）を製造する際、製造工程中、その極性が容易に識別
できるから、製造工程中において製品の管理等が容易に
行える。また、製品供給をテーピング仕様にした場合、
製造側において一定方向で出荷できる。 ：本発明は、前記マークを、ガラス材料に発色材料を
混合してペースト化し、印刷法で形成するようにしてい
る。従って、前記ガラス材料として高融点ガラス母材を
使用すれば、印刷後、焼成することにより、積層工程を
マーキングを含めて一貫して行える。このため、製造工
程が簡略化できる。
能となる。：本発明は、各コイルパターンを端部電極導体付きの
コイルパターンとし、これら隣接する各コイルパターン
の端部電極導体同士を一体的に形成して所定間隔おきに
繰り返し配列した絶縁体層と、独立したコイルパターン
を一定間隔おきに繰り返し配列した絶縁体層とを交互に
積層し、更にそのいずれか一方の表面側に、前記コイル
の巻き方向と端子方向との関係を明確にしたマークを所
定間隔おきに繰り返し配列した絶縁体層を積層してチッ
プコイルを製造する。 また、前記各コイルパターンは、
一体的にパターニングされている方向に対して、隣り合
うコイル同士が常に反対方向となるようにコイルの巻き
方向を設定してパターニングすると共に、前記マーク
は、コイルパターンが一体的にパターニングされている
方向に対して、隣り合うマーク同士が常に１８０°回転
された方向となるようにしてパターニングするようにし
ている。 このようにすれば、有極性の部品（チップコイ
ル）を製造する際、製造工程中、その極性が容易に識別
できるから、製造工程中において製品の管理等が容易に
行える。また、製品供給をテーピング仕様にした場合、
製造側において一定方向で出荷できる。 ：本発明は、前記マークを、ガラス材料に発色材料を
混合してペースト化し、印刷法で形成するようにしてい
る。従って、前記ガラス材料として高融点ガラス母材を
使用すれば、印刷後、焼成することにより、積層工程を
マーキングを含めて一貫して行える。このため、製造工
程が簡略化できる。
【図１】本発明の原理説明図であり、図１Ａはチップコ
イルの分解斜視図、図１Ｂはチップコイルの斜視図であ
る。
イルの分解斜視図、図１Ｂはチップコイルの斜視図であ
る。
【図２】本発明の実施例の説明図（チップコイルの分解
斜視図）である。
斜視図）である。
【図３】本発明の実施例の説明図であり、図３Ａはチッ
プコイルの平面図、図３Ｂはチップコイルの実装説明図
である。
プコイルの平面図、図３Ｂはチップコイルの実装説明図
である。
【図４】従来技術の説明図（チップコイルの分解斜視
図）である。
図）である。
【図５】従来技術の説明図であり、図５Ａは図４のＸ−
Ｙ線の断面図、図５Ｂはチップコイルの実装説明図であ
る。
Ｙ線の断面図、図５Ｂはチップコイルの実装説明図であ
る。
１ 積層体 ２ コイルパターン ４−１、４−２ 端子 ９ 端部電極導体 １０−１〜１０−４ 第１〜第４の絶縁体層 １１ マーク １２ コイルパターン間の領域（導体の無い領域） １３ 分割位置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−165409（ＪＰ，Ａ) 特開 平４−307910（ＪＰ，Ａ) 実開 平４−70711（ＪＰ，Ｕ) 実開 昭56−164510（ＪＰ，Ｕ) 実開 昭58−44810（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 41/04 H01F 17/00 H01F 27/00
Claims (3)
- 【請求項１】複数の絶縁体層を積層した積層体を具備
し、前記積層体のいずれか一方の表面層を除く他の絶縁
体層にそれぞれコイルパターンを設定し、前記積層体の
積層方向に配置された各コイルパターン間をビアで接続
して一体化すると共に、前記表面層にコイルの巻き方向
と端子方向との関係を明確にしたマークを設けると共
に、前記積層体の両端部に端子を設けたマーク付きチッ
プコイルの製造方法であって、 各コイルパターンを端部電極導体付きのコイルパターン
とし、これら隣接する各コイルパターンの端部電極導体
同士を一体的に形成して所定間隔おきに繰り返し配列し
た第１の絶縁体層と、独立したコイルパターンを一定間
隔おきに繰り返し配列した第２の絶縁体層を有し、前記
第１の絶縁体層の間に前記第２の絶縁体層が挿入される
ように、前記第１、第２の絶縁体層を積層し、更にその
いずれか一方の表面側に、前記コイルの巻き方向と端子
方向との関係を明確にしたマークを所定間隔おきに繰り
返し配列した第３の絶縁体層を積層し、 前記第１の絶縁体層の各コイルパターンは、隣り合うコ
イル同士が常に反対方向となるようにコイルの巻き方向
を設定してパターニングすると共に、 前記マークは、隣り合うマーク同士が常に１８０°回転
された方向となるようにしてパターニングし、その後、
前記積層体を熱プレスし、脱バインダー及び焼成して分
割することによりチップコイルとする ことを特徴とした
マーク付きチップコイルの製造方法。 - 【請求項２】前記マークは、ガラス材料に発色材料を混
合してペースト化し、印刷法で形成することを特徴とし
た請求項１記載のマーク付きチップコイルの製造方法。 - 【請求項３】前記積層体に各コイル単位に分割するため
の分割溝を形成し、前記分割溝により分割して各マーク
付きチップコイルとすることを特徴とした請求項１記載
のマーク付きチップコイルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065014A JP3126255B2 (ja) | 1993-03-24 | 1993-03-24 | マーク付きチップコイルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05065014A JP3126255B2 (ja) | 1993-03-24 | 1993-03-24 | マーク付きチップコイルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275438A JPH06275438A (ja) | 1994-09-30 |
| JP3126255B2 true JP3126255B2 (ja) | 2001-01-22 |
Family
ID=13274706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05065014A Expired - Fee Related JP3126255B2 (ja) | 1993-03-24 | 1993-03-24 | マーク付きチップコイルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126255B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259648B2 (en) | 2002-12-13 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Multiple choke coil and electronic equipment using the same |
| JP2009105159A (ja) * | 2007-10-22 | 2009-05-14 | Tokyo Coil Engineering Kk | インダクタ用コイル構造およびインダクタ |
| JP5716778B2 (ja) * | 2013-03-22 | 2015-05-13 | 株式会社村田製作所 | 電子部品の製造方法 |
| US10049808B2 (en) * | 2014-10-31 | 2018-08-14 | Samsung Electro-Mechanics Co., Ltd. | Coil component assembly for mass production of coil components and coil components made from coil component assembly |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5844810U (ja) * | 1981-09-21 | 1983-03-25 | ティーディーケイ株式会社 | セラミツク電子部品 |
| JPS59165409A (ja) * | 1983-03-09 | 1984-09-18 | Nec Home Electronics Ltd | チツプコイルの製造方法 |
| JPS61117256U (ja) * | 1985-01-08 | 1986-07-24 | ||
| JPS61295619A (ja) * | 1985-06-25 | 1986-12-26 | 三菱電機株式会社 | チツプ状電子部品 |
| JPS6230301U (ja) * | 1985-08-06 | 1987-02-24 |
-
1993
- 1993-03-24 JP JP05065014A patent/JP3126255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275438A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6379307A (ja) | 積層トランス | |
| JPH10172831A (ja) | 積層型インダクタ | |
| JP3126255B2 (ja) | マーク付きチップコイルの製造方法 | |
| JPH0380509A (ja) | 積層トランス | |
| JPH11265823A (ja) | 積層型インダクタ及びその製造方法 | |
| JPS5924535B2 (ja) | 積層複合部品 | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JP2000003825A (ja) | 積層チップ部品の製造方法 | |
| JPS61256611A (ja) | 可変チツプ形インダクタの製造方法 | |
| JPS6228891B2 (ja) | ||
| JPH0441620Y2 (ja) | ||
| JPS636121B2 (ja) | ||
| JPS6031242Y2 (ja) | Ｌｃ複合部品 | |
| JPS6346566B2 (ja) | ||
| JPS5933248B2 (ja) | 複合電子部品 | |
| JPH03225905A (ja) | 積層複合部品とその製造方法 | |
| JPH02101714A (ja) | チップ型インダクタンス素子とその製造方法 | |
| JPH01313917A (ja) | 積層型電子部品 | |
| JPH11251146A (ja) | 積層インダクタ及びその製造方法 | |
| JPS6137767B2 (ja) | ||
| JP2001060840A (ja) | 多連型ノイズフィルタ | |
| JPS6050046B2 (ja) | 複合部品のトリミング方法 | |
| JP3684290B2 (ja) | 積層電子部品とその製造方法 | |
| JPH0555067A (ja) | 積層セラミツクインダクタの製造方法 | |
| JPH03263311A (ja) | 積層複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| LAPS | Cancellation because of no payment of annual fees |