CN103918178B - 自振荡d类放大器和针对自振荡d类放大器的自振荡频率控制方法 - Google Patents

自振荡d类放大器和针对自振荡d类放大器的自振荡频率控制方法 Download PDF

Info

Publication number
CN103918178B
CN103918178B CN201280054073.8A CN201280054073A CN103918178B CN 103918178 B CN103918178 B CN 103918178B CN 201280054073 A CN201280054073 A CN 201280054073A CN 103918178 B CN103918178 B CN 103918178B
Authority
CN
China
Prior art keywords
self
frequency
signal
oscillating
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280054073.8A
Other languages
English (en)
Other versions
CN103918178A (zh
Inventor
野吕正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN103918178A publication Critical patent/CN103918178A/zh
Application granted granted Critical
Publication of CN103918178B publication Critical patent/CN103918178B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在自振荡D类放大器的自振荡回路中，提供了用于改变自振荡回路的自振荡频率的可变自振荡频率部件。将自振荡D类放大器的自振荡信号或者对应于所述自振荡信号的信号的频率、周期或相位与具有预定基准频率的基准频率信号的频率、周期或相位进行比较。作为替代，将与自振荡D类放大器的自振荡信号或者对应于该自振荡信号的信号的频率或周期相对应的信息跟对应于预定基准频率或基准周期的信息进行比较。基于比较结果来控制可变自振荡频率部件，以使得自振荡信号或者对应信号的频率跟随基准频率信号的频率。

Description

自振荡D类放大器和针对自振荡D类放大器的自振荡频率控制 方法
技术领域
本发明涉及自振荡D类放大器和针对该自振荡D类放大器的自振荡频率控制方法，并且本发明的设计意图是稳定自振荡频率。
背景技术
D类放大器分为他激振荡型和自振荡型。自振荡D类放大器在音频性能方面优于他激振荡D类放大器，因为在可听频率范围内能够设置大反馈量。通过自振荡回路，自振荡D类放大器以自激励的方式振荡。利用自振荡回路引起自振荡的方法的例子如下：在一个方法中，通过旋转自振荡回路的反馈信号的相位来引起正反馈，从而得到自振荡；在另一个方法中，利用积分电路和磁滞比较器来得到自振荡，其中积分电路对模拟输入信号和自振荡回路的反馈信号进行积分，磁滞比较器接收积分电路的输出信号并输出二进制信号。下面的专利文献1-3中公开了采用前一自振荡方法的传统技术。在下面的专利文献4中公开了采用后一自振荡方法的传统技术。
在自振荡D类放大器中，振荡频率随着使用环境(例如温度变化和电源电压变化)和使用时长等的变化而改变。因此，当多个自振荡D类放大器安装得彼此接近并且同时操作时，容易出现打击声。考虑到这一点，专利文献3和4提出了用于稳定自振荡D类放大器的振荡频率的技术。更具体地，在专利文献3公开的技术中，外部振荡器的信号被输入到自振荡D类放大器的电路通道的中点，并通过该外部振荡器的频率来强制性地均衡(注入锁定，injection locking)自振荡D类放大器的振荡频率，从而稳定振荡频率。在专利文献4公开的技术中，可变地控制设于自振荡D类放大器中的磁滞比较器的基准电压，以使其变得等于通过利用输入信号电压值和功率放大器的驱动电压值而计算出的电压，从而稳定振荡频率。
现有技术文献
专利文献
专利文献1：JP-A-52-112260(图3)
专利文献2：WO03090343(JP-T-2005-523631)
专利文献3：JP-A-2005-269580(图1)
专利文献4：日本专利No.3366677(图2)
发明内容
本发明要解决的技术问题
本发明的一个目的是提供一种自振荡D类放大器和自振荡D类放大器的自振荡频率控制方法，其能够通过与上述传统技术不同的方式来稳定自振荡频率。
解决问题的方案
根据本发明的自振荡D类放大器包括：自振荡频率改变元件，其被布置在所述自振荡D类放大器的自振荡回路中，并且改变所述自振荡回路的自振荡频率；以及频率控制回路，其提取所述自振荡D类放大器的自振荡信号或者对应于所述自振荡信号的信号，在提取的信号与具有指定基准频率的基准频率信号之间执行频率比较、周期比较或相位比较，并且根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率(这两个频率不必完全相等)。通过这种构造形成的频率控制回路中，自振荡D类放大器的自振荡回路用作可变振荡器，从而使得自振荡信号的频率或对应于该自振荡信号的信号的频率跟随基准频率信号的频率，并由此可以稳定自振荡D类放大器的振荡频率。
在根据本发明的自振荡D类放大器中，例如，所述频率控制回路可以是将所述提取的信号在频率和相位上与所述基准频率信号锁定的频率/相位锁定回路。通过这种措施，自振荡信号或对应于该自振荡信号的信号可以与基准频率信号实现频率/相位锁定。例如，频率/相位锁定回路可以包括：相位比较器，其将自振荡D类放大器的自振荡信号或者对应于该自振荡信号的信号的相位与基准频率信号的相位进行比较，并且输出具有与比较结果对应的占空比的脉冲信号；以及环路滤波器，其对从相位比较器输出的脉冲信号进行平滑，并根据平滑后的电压来控制自振荡频率改变元件，以执行控制来使得自振荡信号或对应于该自振荡信号的信号实现与基准频率信号的频率/相位锁定。
在根据本发明的自振荡D类放大器中，例如，所述频率控制回路可以是不带相位锁定控制的频率控制回路。
根据本发明的另一种自振荡D类放大器包括：自振荡频率改变元件，其被布置在所述自振荡D类放大器的自振荡回路中，并且改变所述自振荡回路的自振荡频率；以及频率控制回路，其从所述自振荡D类放大器的自振荡信号或者对应于所述自振荡信号的信号中提取出与所述自振荡信号或者对应于所述自振荡信号的信号的频率或周期相对应的信息，将提取的信息与对应于指定基准频率或基准周期的信息相比较，并且根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。通过这种构造形成的频率控制回路中，自振荡D类放大器的自振荡回路用作可变振荡器，从而使得自振荡信号的频率或对应于该自振荡信号的信号的频率跟随基准频率，并由此可以稳定自振荡D类放大器的振荡频率。可以通过测量来从基准频率信号中得到对应于基准频率或基准周期的信息，或者可以不使用基准频率信号而给出对应于基准频率或基准周期的信息作为第一手数值信息。
例如，所述自振荡D类放大器可以具有这样的特点：其类型是利用所述自振荡回路的反馈信号的相位旋转通过正反馈来以自激励的方式进行振荡；所述自振荡频率改变元件是布置在所述自振荡回路中的可变延迟元件；并且所述频率控制回路根据所述比较的结果来控制所述自振荡频率改变元件的延迟时间，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。在该情况下，例如，可变延迟元件可以具有布置于自振荡回路的PWM信号流通路中的逻辑反相器电路，并且频率控制回路可以通过可变地控制逻辑反相器电路的工作电源电压来控制逻辑反相器电路的延迟时间。作为替代，可变延迟元件可以具有布置于自振荡回路中的可变时间常数电路，并且频率控制回路可以通过可变地控制可变时间常数电路的时间常数来控制可变时间常数电路的延迟时间。
作为另一示例，自振荡D类放大器可以具有这样的特点：其类型为包括积分电路和磁滞比较器，并且以自激励的方式振荡，所述积分电路对模拟输入信号和所述自振荡回路的反馈信号执行积分，所述磁滞比较器接收所述积分电路的输出信号并输出二进制信号；所述自振荡频率改变元件是所述磁滞比较器；并且所述频率控制回路根据所述比较的结果来控制所述磁滞比较器的基准电压，以执行控制来使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
一种自振荡D类放大器的自振荡频率控制方法包括步骤：改变自振荡频率改变元件的自振荡回路的自振荡频率，所述自振荡频率改变元件布置在所述自振荡D类放大器的自振荡回路中；以及提取所述自振荡D类放大器的自振荡信号或者对应于所述自振荡信号的信号，在提取的信号与具有指定基准频率的基准频率信号之间执行频率比较、周期比较或相位比较，并且根据比较的结果来控制所述自振荡频率改变元件，以执行控制来使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
另一种自振荡D类放大器的自振荡频率控制方法包括步骤：改变自振荡频率改变元件的自振荡回路的自振荡频率，所述自振荡频率改变元件布置在所述自振荡D类放大器的自振荡回路中；以及从所述自振荡D类放大器的自振荡信号或者对应于所述自振荡信号的信号中提取出与所述自振荡信号或者对应于所述自振荡信号的信号的频率或周期相对应的信息，将提取的信息与对应于指定基准频率或基准周期的信息相比较，并且根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
附图说明
图1是根据本发明第一实施例的自振荡D类放大器的框图，其为将本发明应用于如下类型的自振荡D类放大器的结果：在该类型的自振荡D类放大器中，通过旋转自振荡回路的反馈信号的相位而引起正反馈来得到自振荡。
图2是在反馈信号的提取位置方面与图1所示的根据第一实施例的自振荡D类放大器不同的一种改型的框图。
图3是图2所示的第一实施例的改型的第一具体示例的电路图。
图4是构成图3所示的可变延迟元件14的每个CMOS反相器32的电路图。
图5是图4所示的每个CMOS反相器32的电源电压差与延迟时间特性的关系的曲线图。
图6是图3所示的可变延迟元件14的电路图。
图7是图示出图3所示的相位比较器26在自振荡PWM信号相比基准频率信号具有相位延迟的情况下如何操作的波形图。
图8是图示出图3所示的相位比较器26在自振荡PWM信号比基准频率信号的频率超前的情况下如何操作的波形图。
图9是在通过形成第一实施例的改型的第一具体示例(见图3)的试验电路来进行频率/相位锁定实验中，在无信号输入状态下在可变延迟元件14的输出位置处观察到的自振荡PWM信号和基准频率信号的波形的波形图。
图10是在相同频率/相位锁定实验中具有1kHz信号的输入时在可变延迟元件14的输出位置处观察到的自振荡PWM信号和基准频率信号的波形的另一波形图。
图11是图2所示的第一实施例的改型的第二具体示例的电路图。
图12是图2所示的第一实施例的改型的第三具体示例的电路图。
图13是根据本发明第二实施例的自振荡D类放大器的框图，其为将本发明应用于如下类型的自振荡D类放大器的结果：在该类型的自振荡D类放大器中，通过利用积分电路和磁滞比较器来得到自振荡。
图14是根据本发明第三实施例的自振荡D类放大器的框图，其与图3的电路的不同之处在于，提供了不带相位锁定控制的频率控制回路73来代替频率/相位锁定回路33(频率控制回路)。
图15是图示出图14所示的频率比较器79在自振荡PWM信号的频率低于基准频率信号的频率的情况下如何操作的波形图。
图16是图示出图14所示的频率比较器79在自振荡PWM信号的频率高于基准频率信号的频率的情况下如何操作的波形图。
图17是图3的电路的改型的电路图。
图18是根据本发明的自振荡D类放大器的第一应用示例的框图。
图19是示出从图18所示的分频电路82输出的时钟信号(基准频率信号)A、B、C和D的波形图。
图20是根据本发明的自振荡D类放大器的第二应用示例的框图。
图21是示出如何根据图20的放大器中的接收频率范围在基准频率信号fa和fb之间切换的一个示例的示图。
具体实施方式
<实施例1>
图1是根据本发明第一实施例的自振荡D类放大器的框图。这是将本发明应用于如下类型的自振荡D类放大器的结果：在该类型的自振荡D类放大器中，通过旋转自振荡回路的反馈信号的相位而引起正反馈来得到自振荡。输入比较器20接收(从输入端21接收到的)模拟音频输入信号以及反馈信号，并且比较这两个信号的信号电平，以根据两个信号电平的幅度来输出其值在两个值“1”和“0”之间变化的信号(通过对模拟音频输入信号进行脉宽调制而得到的PWM信号)。经由构成了自振荡频率改变元件的可变延迟元件14来将输入比较器20的输出信号提供给输出单元22。通过配备开关元件，输出单元22根据二进制信号来对开关元件进行开关操作，从而对二进制信号进行功率放大和输出。通过低通滤波器30从输出单元22输出的PWM信号中提取音频信号，并将其提供给扬声器29，从而发出声音。经由反馈电路24将输出单元22输出的PWM信号反馈到输入比较器20的反馈输入端。由输入比较器20、可变延迟元件14和输出单元22构成的前向通路13a以及从输出单元22经由反馈电路24反馈到输入比较器20的反馈通路13b构成了自振荡回路13。尽管自振荡回路13在可听频率范围中用作负反馈回路，然而其在充分高于可听频率范围的频率(例如数百kHz)处用作正反馈回路(这是由于反馈信号相对于输入信号的相位旋转)，从而引起自振荡。可变延迟元件14输出接收到的二进制信号并同时改变其延迟时间。随着可变延迟元件14的延迟时间改变，反馈信号的相位旋转变为等于180°所在的频率发生改变，从而自振荡频率改变。因此，相反地，在反馈信号的相位旋转变为等于180°所在的频率随着使用环境(例如温度变化或电源电压变化)或由于使用时长等的变化而自然地发生改变的情况下，可以通过改变可变延迟元件14的延迟时间来抑制自振荡频率的改变，以抵消前一改变。
相位比较器26接收从可变延迟元件14输出的自振荡信号(PWM信号)和具有指定基准频率(大约数百kHz)的时钟信号(基准频率信号)，并比较这两个信号的相位，以输出脉冲宽度(占空比)对应于这两个信号的相位差(例如上升时间差)的脉冲信号。环路滤波器(低通滤波器)28对从相位比较器26输出的脉冲信号进行平均，从而将其转换为反映相位差的DC信号。从环路滤波器28输出的DC信号被施加到可变延迟元件14以作为用于控制可变延迟元件14的延迟时间的控制信号。更具体地说，当自振荡信号在相位上延迟于基准频率信号时，可变延迟元件14的延迟时间缩短，并且当自振荡信号在相位上超前于基准频率信号时，可变延迟元件14的延迟时间延长。结果，自振荡信号的频率和相位均与基准频率信号锁定。这样，相位比较器26、环路滤波器28和自振荡回路13构成了以自振荡回路13为VCO(电压控制振荡器)的频率/相位锁定回路(PLL电路)33。通过这种方式，高精度地稳定了自振荡回路13的自振荡频率。
输入到相位比较器26的自振荡信号可以是从输出单元22输出的自振荡信号而不是从可变延迟元件14输出的自振荡信号。除了PWM自振荡信号本身，还可以生成与PWM自振荡信号同步且具有恒定占空比的脉冲信号并将其输入到相位比较器26。例如，可以通过将PWM自振荡信号的频率除以适当数字(例如2)来生成这种具有恒定占空比的脉冲信号。在该情况下，通过将基准频率信号的频率设置成将自振荡目标频率除以分频比而得到的值，可以将自振荡频率控制为目标频率。作为替代，可以重新提供PLL电路，其对PWM自振荡信号和通过将另外提供的VCO的输出信号进行分频而得到的脉冲信号二者的相位进行比较，并控制VCO的振荡频率，以使得这两个脉冲信号相位互锁。可以生成通过对VCO的输出信号进行分频而得到的脉冲信号来作为前文所述的具有恒定占空比并代替PWM自振荡信号而被使用的脉冲信号。在这些情况下，可以向相位比较器26输入如下信号：无论PWM自振荡信号的占空比如何变化，该信号的占空比均保持在50％，并且该信号对应于(例如，同步于)自振荡信号。
<实施例1的改型>
图2示出根据本发明第一实施例的自振荡D类放大器的改型。尽管在图1的实施例中，将从输出单元22输出的PWM信号经由反馈电路24反馈到比较器20的反馈输入端，然而在本改型中，是将使得PWM信号通过低通滤波器30而提取的可听频率范围内的信号经由反馈电路24反馈到输入比较器20的反馈输入端。与图1中的部件对应的部件被赋予相同标记，并将省略对其的描述。根据本改型，由于在自振荡回路13中包括了低通滤波器30，因此在负反馈中包含低通滤波器30的非线性特性，从而改善了失真特性。尽管在图1和图2中将可变延迟元件14放置在自振荡回路13的前向通路13a中，然而还可以将其放置在反馈回路13b中(参考图12示出的可变延迟元件/反馈电路66(后面描述))。
<实施例1的改型的具体示例1>
图3示出了根据第一实施例的自振荡D类放大器的改型(图2)的第一具体示例。在第一具体示例中，可变延迟元件14是多个CMOS反相器(逻辑反相器电路)32的级联连接的二进制信号可变延迟电路。如图4所示，在每个CMOS反相器32中，p沟道MOSFET34和n沟道MOSFET36的栅极相互连接，并且它们的漏极也相互连接。电源电压VDD和VSS被施加到各自的源极，信号被输入到各栅极，并且输入信号的反信号从各漏极输出到输出端40。在每个CMOS反相器32的输入与输出之间发生延迟时间。如图5所示，延迟时间取决于电源电压差VDD-VSS，即，延迟时间随着电源电压差VDD-VSS减小而变大。因此，利用该性质，可以通过可变地控制电源电压差VDD-VSS来随心所欲地控制每个CMOS反相器32的延迟时间。每个CMOS反相器32可以得到大约3至5ns的延迟时间。通过级联连接多个CMOS反相器32(见图6)来构造图3所示的可变延迟元件14，以得到宽延迟时间变化范围。因此，可以根据要通过频率/相位锁定回路33实现的锁定范围来设置CMOS反相器32的级联连接级的数量。根据输出信号与可变延迟元件14的输出信号应当同相还是异相来将级联连接级的数量设置为奇数或偶数。在本申请人的日本专利No.2679032中详细描述了使用CMOS反相器的可变延迟电路。
参照图3，通过在正和负电源电压±BL下操作，输入比较器20在非反相输入端处接收从输入端21供给的模拟音频输入信号，并在反相输入端处接收反馈信号。输入比较器20比较这两个信号的信号电平，并根据两个信号电平的幅度来输出其值在两个值“1”和“0”之间变化的PWM信号。从输入比较器20输出的PWM信号被可变延迟元件14可变地延迟，并被输入到输出单元22。输出单元22配备有两个MOSFET44和46以及用于驱动它们的FET驱动器48，并且在正和负电源电压±BH(BH＞BL)下操作。通过合并电平移动电路，FET驱动器48将从可变延迟元件14输出的PWM信号电平移动到用于驱动MOSFET44和46的电压，将其转换为用于驱动MOSFET44和46的信号，并使用这些信号来驱动(开关)MOSFET44和46。从MOSFET44和46的连接点输出的经功率放大后的PWM信号被提供给由线圈L1和电容器C1构成的LC低通滤波器30，并在此转换为音频信号，该音频信号被提供给输出端(扬声器端)31。经由反馈电路24将输出音频信号反馈到输入比较器20的反馈输入端，反馈电路24由确定反馈量的电阻器R1和R2以及对相位特性进行补偿的电容器C2构成。
从可变延迟元件14输出的自振荡PWM信号被输入到相位比较器26。相位比较器26输出其占空比与PWM信号和基准频率信号之间的相位差相对应的脉冲信号S1和S2。更具体地说，如图7所示，当自振荡PWM信号在相位上延迟于基准频率信号时，脉冲信号S1仅在从基准频率信号的上升处至自振荡PWM信号的上升处的时间段期间保持为“1”(在从“0”上升之后)，而脉冲信号S2保持为“0”。如图8所示，当自振荡PWM信号在相位上超前于基准频率信号时，脉冲信号S1保持为“0”，而脉冲信号S2仅在从自振荡PWM信号的上升处至基准频率信号的上升处的时间段期间保持为“1”(在从“0”上升之后)。这些脉冲信号S1和S2被输入到环路滤波器28。由于从可变延迟元件14输出的自振荡PWM信号的脉冲宽度改变，因此，在严格意义上，从相位比较器26输出的各个脉冲信号的占空比并不对应于基准频率信号与自振荡PWM信号之间的相位差。然而，由于占空比平均起来对应于相位差，因此通过对从相位比较器26输出的脉冲信号进行平均而得到的DC信号的电压对应于基准频率信号与自振荡PWM信号之间的相位差。另一方面，如果如上所述将分频后的自振荡PWM信号输入到相位比较器26，则即使在严格意义上，也可以使得从相位比较器26输出的各个脉冲信号的占空比对应于基准频率信号与自振荡PWM信号之间的相位差。
如图3所示，环路滤波器28配备有电荷泵52，该电荷泵的构造方式为在电源+BL与地电位之间级联连接电流源54、开关(MOSFET)56和58、以及电流源60。开关56和58根据各自的脉冲信号S1和S2来进行开关操作(当脉冲信号为“1”时接通，当脉冲信号为“0”时断开)。在开关56和58的连接点与地电位之间连接了电容器C3。因此，当开关56接通(开关58保持断开；自振荡PWM信号在相位上延迟于基准频率信号)时，恒定电流流入电容器C3，并且电容器C3在该接通时间段期间充电。当开关58接通(开关56保持断开；自振荡PWM信号在相位上超前于基准频率信号)时，恒定电流流出电容器C3，并且电容器C3在该接通时间段期间放电。通过这种方式，当自振荡PWM信号在相位上延迟于基准频率信号时，电容器C3的电压增大，并且当自振荡PWM信号在相位上超前于基准频率信号时，电容器C3的电压减小。电容器C3的电压施加到晶体管62的基极。电源电压+BH施加到晶体管62的集电极。结果，在晶体管62的发射极处得到了等于电容器C3的电压减去晶体管62的基极-发射极电压的电压Vcont。电压Vcont从环路滤波器28输出并施加到可变延迟元件14的每个CMOS反相器32，以作为正侧电源电压(VDD)。在图3的具体示例中，每个CMOS反相器32的负侧电源电压(VSS)是地电位。当自振荡PWM信号在相位上延迟于基准频率信号时，电压Vcont增大，从而每个CMOS反相器32的延迟时间缩短(见图5)，由此提前了自振荡PWM信号的相位。当自振荡PWM信号在相位上超前于基准频率信号时，电压Vcont减小，从而每个CMOS反相器32的延迟时间延长，由此延迟了自振荡PWM信号的相位。作为该控制的结果，即使在控制开始时(即，紧接在D类放大器上电之后)频率/相位锁定回路33的自振荡频率就偏离了基准频率，也能够将自振荡PWM信号带入到频率和相位与基准频率信号锁定的状态(相位锁定状态)，只要自振荡频率处于频率/相位锁定回路33的捕捉范围内即可。
也可以以与图3的具体示例相同的方式来构造根据第一实施例的自振荡D类放大器(见图1)，仅除了反馈通路13b的起始位置不同以外。
<实施例1的改型的具体示例1的示例实验>
通过形成具体试验电路来进行用于确认可得到频率/相位锁定状态的实验。在该实验中，电源电压±BL和±BH分别设置为±5V和±12V，并且要输入到相位比较器26的基准频率信号(时钟信号)的频率设置为384kHz。在没有扬声器连接到输出端31(无负载状态)的情况下，在无信号输入到输入端21(无信号输入状态；输出端31处的扬声器输出电压：0V)时以及在输入了1kHz的信号(输出端31处的扬声器输出电压：0.3V)时观察基准频率信号的波形和从可变延迟元件14输出的自振荡PWM信号的波形。在图9和图10中示出了观察结果。图9示出了在没有输入信号时得到的波形。图10示出了在输入1kHz的信号时得到的波形。可以看出在任一种情况下，自振荡PWM信号均被带入到与基准频率信号相位锁定的状态。
<实施例1的改型的具体示例2>
图11示出根据第一实施例的自振荡D类放大器的改型(图2)的第二具体示例。在第二具体示例中，可变延迟元件14是由RC串联电路形成的可变时间常数电路。通过可变地控制可变延迟元件14的时间常数，来可变地控制通过该电路的PWM信号的延迟时间。与图3的具体示例中的部件相同的部件被赋予相同标记，并将省略对其的描述。经由反相缓冲器64来将从输入比较器20输出的PWM信号输入到可变延迟元件14。可变延迟元件14是电阻器R3、电容器C10和变容二极管C11的串联连接电路。经由大电阻值电阻器RB将环路滤波器28的输出电压Vcont(即，电容器C3的电压)施加到变容二极管C11以作为反向电压。变容二极管C11的电容值随着反向电压Vcont增大而减小。当自振荡PWM信号在相位上延迟于基准频率信号时，电容器C3的电压Vcont增大，从而变容二极管C11的电容值减小。结果，使得可变延迟元件14的时间常数变得较小，并且自振荡PWM信号的相位提前。当自振荡PWM信号在相位上超前于基准频率信号时，电容器C3的电压Vcont减小，从而变容二极管C11的电容值增大。结果，使得可变延迟元件14的时间常数变得较大，并且自振荡PWM信号的相位延迟。作为该控制的结果，自振荡PWM信号与基准频率信号实现频率和相位锁定。将从可变延迟元件14输出的自振荡信号的输出信号经由反向缓冲器80输入到输出单元22。
<实施例1的改型的具体示例3>
图12示出根据第一实施例的自振荡D类放大器的改型(图2)的第三具体示例。尽管在图11中，作为由RC串联电路形成的可变时间常数电路的可变延迟元件14被放置于自振荡回路13的前向通路13a中，然而在第三具体示例中，可变延迟元件14被放置于反馈通路13b中以与反馈电路24结合。与图11中的部件对应的部件被赋予相同标记，并将省略对其的描述。可变延迟元件/反馈电路66由如下部件构成：串联连接于输出端31与地电位之间的电阻器R1和R2、与电阻器R1并联连接的电容器C2和电阻器R4的串联连接、以及串联连接于电阻器R1和R2的连接点与地电位之间的电容器C10和变容二极管C11。由可变延迟元件/反馈电路66来设置自振荡回路13的反馈量和相位补偿量。经由大电阻值电阻器RB来将环路滤波器28的输出电压Ccont(即，电容器C3的电压)作为反向电压施加到变容二极管C11。变容二极管C11的电容值随着反向电压Vcont而改变，由此控制可变延迟元件/反馈电路66的时间常数，并将自振荡回路13的延迟时间控制到指定值。更具体地说，当自振荡PWM信号在相位上延迟于基准频率信号时，电容器C3的电压Vcont增大，从而变容二极管C11的电容值减小。结果，使得可变延迟元件/反馈电路66的时间常数较小，并且自振荡PWM信号的相位提前。当自振荡PWM信号在相位上超前于基准频率信号时，电容器C3的电压Vcont减小，从而变容二极管C11的电容值增大。结果，使得可变延迟元件/反馈电路66的时间常数较大，并且自振荡PWM信号的相位延迟。作为该控制的结果，自振荡PWM信号与基准频率信号实现频率和相位锁定。在图11和图12的作为RC串联电路的可变时间常数电路中，通过利用变容二极管改变C(电容值)来控制时间常数。替代地，可以改变RC串联电路的R(电阻值)。在该情况下，例如，可以将使用CdS光电池等的光敏电阻器用作R。
<实施例2>
图13示出根据本发明第二实施例的自振荡D类放大器。这是将本发明应用于如下类型的自振荡D类放大器的结果：在该类型的自振荡D类放大器中，通过利用积分电路和磁滞比较器来得到自振荡，其中积分电路对模拟输入信号和自振荡回路的反馈信号进行积分，磁滞比较器接收积分电路的输出信号并输出二进制信号。该类型的自振荡D类放大器在与磁滞比较器反相速度对应的频率下以自激方式振荡，其中磁滞比较器反相速度是由积分电路的充电/放电速率与磁滞比较器的阈值电压之间的关系而确定的。与图3、图11或图12中的部件对应的部件将被赋予相同标记，并将省略对其的描述。在专利文献4公开的技术中，可变地控制自振荡D类放大器中提供的磁滞比较器的基准电压，以使其变得等于使用输入信号电压值和功率放大器的驱动电压值而计算出的电压。相反，在该实施例中，通过根据环路滤波器28的输出电压可变地控制磁滞比较器72的基准电压来稳定振荡频率。从输入端21输入模拟音频输入信号并将其提供给积分电路68。以如下方式来构造积分电路68：将输入信号输入到运算放大器70的非反相输入端，经由电阻器R5将反相输入端接地，并且在反相输入端与输出端之间连接电容器C12。经由电阻器R6将输出单元22的输出端连接到运算放大器70的反相输入端。
积分电路68的输出信号被输入到磁滞比较器72。磁滞比较器72配备有两个比较器74和76。积分电路68的输出信号被输入到比较器74的非反相输入端和比较器76的反相输入端。通过以电阻器R7和R8将环路滤波器28的输出电压Vcont进行分压而得到的可变电压Vh被输入到比较器74的反相输入端，以作为一个基准电压(阈值电压)。比较器76的非反相输入端连接到地电位，由此将固定电压0V输入到该非反相输入端以作为另一基准电压(阈值电压)。因此，将这两个基准电压之间的差值电压Vh给予比较器72以作为磁滞电压。比较器74和76的输出电压被分别输入到SR触发电路(以下称为SR-FF电路)78的S(置位)输入端和R(复位)输入端。在SR-FF电路78的Q输出端处出现的输出信号(PWM信号)被输入到输出单元22的FET驱动器48。FET驱动器48通过根据PWM信号对输出MOSFET44和46进行开关操作来将PWM信号进行功率放大。由低通滤波器30从输出自输出单元22的PWM信号中提取出音频信号，并将其供给扬声器，由此发出声音。输出单元22的输出信号经由反馈通路13b反馈到积分电路68。
以如下方式来实现图13的自振荡D类放大器的自振荡操作。首先，假设模拟输入信号Vin为0V(无信号)。在SR-FF电路78的Q输出为“H”的时间段中，MOSFET44接通，并且MOSFET46断开，通过电流+BH/R6在负向上对电容器C12充电，由此磁滞比较器72的输入信号电压逐渐降低。当磁滞比较器72的输入信号电压变得低于基准电压0V时，比较器76的输出倒转为“H”，并且SR-FF电路78被复位，即，SR-FF电路78的Q输出倒转为“L”。作为响应，MOSFET44断开而MOSFET46接通。结果，电容器C12成为被电流-BH/R6在正向上充电，由此磁滞比较器72的输入信号电压逐渐升高。当磁滞比较器72的输入信号电压变得高于基准电压Vh时，比较器74的输出倒转为“H”，并且SR-FF电路78被置位，即，SR-FF电路78的Q输出倒转为“H”。作为响应，MOSFET44接通而MOSFET46断开。重复上述操作，实现自振荡。当模拟输入信号Vin为0V(无信号0)时，电容器C12的负向上和正向上的充电速度相同。因此，从输出单元22输出的PWM信号的占空比成为50％，并且低通滤波器30的输出音频信号的信号电平成为0V。
另一方面，当模拟输入信号Vin为正时，在SR-FF电路78的Q输出为“H”的时间段中，MOSFET44接通，MOSFET46断开，由近似等于+BH/R6-Vin/R5的电流在负向上对电容器C12充电。在SR-FF电路78的Q输出为“L”的时间段中，MOSFET44断开，MOSFET46接通，由近似等于-BH/R6-Vin/R5的电流在正向上对电容器C12充电。由于电容器C12在负向上的充电速度比在正向上的充电速度低，因此MOSFET44接通的时间段比MOSFET46接通的时间段长。因此，从输出单元22输出的PWM信号的占空比变得大于50％。相反，在模拟输入信号Vin为负的情况下，在SR-FF电路78的Q输出为“H”的时间段中，MOSFET44接通，MOSFET46断开，由近似等于+BH/R6+Vin/R5的电流在负向上对电容器C12充电。在SR-FF电路78的Q输出为“L”的时间段中，MOSFET44断开，MOSFET46接通，由近似等于-BH/R6+Vin/R5的电流在正向上对电容器C12充电。由于电容器C12在负向上的充电速度比在正向上的充电速度高，因此MOSFET44接通的时间段比MOSFET46接通的时间段短。因此，从输出单元22输出的PWM信号的占空比变得小于50％。通过该方式，输出单元22输出了其占空比反映出模拟输入信号Vin的电平的PWM信号。
以如下方式来实现图13的自振荡D类放大器的自振荡频率稳定操作。相位比较器26接收从磁滞比较器72输出的自振荡PWM信号以及具有指定基准频率(大约数百kHz)的时钟信号(基准频率信号)，并比较两个信号的相位以输出具有与它们的相位差(例如上升时间差)对应的脉冲宽度(占空比)的脉冲信号。环路滤波器28对从相位比较器26输出的脉冲信号进行平均，从而将其转换为反映相位差的DC信号。假设图13示出的环路滤波器28是这样的：根据脉冲信号S2接通和断开开关56并且根据脉冲信号S1接通和断开开关58，这与图3、图11和图12的每一个示出的环路滤波器28的情况相反。结果，当自振荡PWM信号在相位上延迟于基准频率信号时，环路滤波器28的输出电压减小，而当自振荡PWM信号在相位上超前于基准频率信号时，环路滤波器28的输出电压增大。从环路滤波器28输出的DC信号被电阻器R7和R8分压，并且将所得的划分电压Vh施加到磁滞比较器72作为磁滞电压。当自振荡PWM信号在相位上延迟于基准频率信号时，磁滞电压Vh减小从而磁滞比较器72的反转周期变得较短。另一方面，当自振荡PWM信号在相位上超前于基准频率信号时，磁滞电压Vh增大从而磁滞比较器72的反转周期变得较长。结果，自振荡PWM信号与基准频率信号实现频率和相位锁定。这样，相位比较器26、环路滤波器28和自振荡回路13构成了由自振荡回路13作为VCO的频率/相位锁定回路。通过这种方式，以高精度稳定了自振荡回路13的自振荡频率。
<实施例3>
图14示出根据本发明第三实施例的自振荡D类放大器，其与图3的电路的不同之处在于，提供了不带相位锁定控制的频率控制回路73来代替频率/相位锁定回路33(频率控制回路)。与图3的部件对应的部件被赋予相同标记，并省略对其的描述。频率控制回路73配备了如下部件来替代图3所示的相位比较器26。频率计数器75每预定时间T对基准频率信号的脉冲数进行计数。频率计数器77也是每预定时间T对自振荡PWM信号的脉冲数进行计数。频率比较器79每预定时间T比较频率计数器75和77各自的最终计数值A和B(其为分别与基准频率和自振荡PWM信号的频率相对应的信息)，并输出具有与两个信号各自的计数值A和B之间的差相对应的脉冲宽度(占空比)的脉冲信号S1和S2。当A＞B(自振荡PWM信号的频率低于基准频率)时，如图15所示，脉冲信号S1仅在对应于计数值A(A1≈A2≈A3……)与计数值B之差的时间上(或在指定的固定时间上)保持为“1”(在从“0”上升之后)，并且脉冲信号S2保持为“0”。当A＜B(自振荡PWM信号的频率高于基准频率)时，如图16所示，脉冲信号S1保持为“0”，并且脉冲信号S2仅在对应于计数值A与B之差的时间上(或在指定的固定时间上)保持为“1”(在从“0”上升之后)。当A＝B时，两个脉冲信号S1和S2均保持为“0”。
在图14的电路中，如在图3的电路中那样，脉冲信号S1和S2被输入环路滤波器28并在其中被平均。从环路滤波器28输出的电压Vcont被施加到可变延迟元件14的每个CMOS反相器32以作为正侧电源电压(VDD)，由此可变地控制可变延迟元件14的延迟时间。作为该控制的结果，自振荡PWM信号的频率被控制为变得等于或接近于基准频率信号的频率。即使在多个自振荡D类放大器设置在短距离处并同时操作时由于自振荡PWM信号的频率并不完全等于基准频率信号的频率而出现打击声(beat)的情况下，如果该打击声的频率低于可听频率范围，则在听觉方面不成为问题。
在图14中，可以通过以用于测量基准频率信号的周期的周期计数器(其计数值是对应于基准周期的信息)替代频率计数器75，并且以用于测量自振荡PWM信号的周期的周期计数器(其计数值是对应于自振荡PWM信号的周期的信息)替代频率计数器77，来形成另一类型的频率控制回路73。尽管在图14中通过利用频率计数器75对基准频率信号的脉冲数进行计数来得到对应于基准频率的信息，然而可以给出对应于基准频率的信息或对应于基准周期的信息来作为第一手的、固定数值信息，而不使用基准频率信号或计数器75。同样，在图11、图12和图13的每个电路中，可以通过以频率计数器75和77(或周期计数器)和频率比较器79替代相位比较器26(或者给出对应于基准频率的信息或对应于基准周期的信息以作为固定数值信息而不使用基准频率信号或频率计数器75)，来形成不带相位锁定控制的频率控制回路。
<图3的电路的改型>
图17示出图3的电路的改型。在图3的电路中，如果通过增大自振荡回路13的环路增益来将具有较大波形的输入信号输入到输入比较器20中，则对于输入比较器20而言比较输入信号和反馈信号的信号电平变得更容易，其结果是输入比较器20的脉宽调制精度增大，从而可以改善音频信号特性(失真特性等)。然而，如果通过在图3的电路中的自振荡回路13的输入处(即，在输入比较器20之前)插入放大器来在宽频率范围中增大增益，则该增益在自振荡频率范围中也增大，结果，自振荡条件将会改变，从而引起诸如自振荡频率变化之类的问题。考虑到这一点，图17的电路在自振荡回路13的输入处不是插入宽带放大器而是插入积分电路，使得增益在音频频率范围中增大，并且在自振荡频率范围中不变化。
如图17所示，从输入端21输入的模拟音频输入信号被输入到输入积分电路100。以如下方式来构造输入积分电路100：模拟音频输入信号被输入到运算放大器102的非反相输入端，运算放大器102的反相输入端经由电阻器R2接地，并且在反相输入端与输出端之间连接电容器C13。来自低通滤波器30的反馈信号被反馈到运算放大器102的反相输入端。将输入积分电路100的特性设置为使得增益在模拟音频输入信号的频率范围(例如低于或等于20kHz)中增大，并且在自振荡频率范围(例如数百kHz)中不变(增益保持为近似等于“1”)。可以通过将输入积分电路100的电容器C13的电容值与自振荡回路13的反馈通路13b的电容器C2的电容值设置为彼此近似相等，来使得输入积分电路100的增益在自振荡频率范围中保持近似等于“1”。通过在自振荡回路13的输入处插入具有这种特性的输入积分电路100，可以使得音频频率范围中的增益高于图3的电路中的增益，而不会使得自振荡条件(即开环增益)与没有输入积分电路100(即图3的电路)的情况相比发生变化。输入积分电路100的输出信号被输入到比较器20(其与图3所示的比较器20相同)的非反相输入端。比较器20的反相输入端接地。由于通过输入积分电路100对比较器20的输入信号的音频频带成分给予了较大信号波形，因此输入比较器20的脉宽调制精度增加，从而改善了音频信号特性(失真特性等)。另一方面，比较器20的输入信号的自振荡频带成分通过了输入积分电路100，从而在其处受到近似等于“1”的增益的处理，因而自振荡条件不改变。因此，不会发生如自振荡频率变化这样的麻烦。除了以上已经描述的方面以外，图17的电路与图3的电路以相同方式构造和操作。因此，对与图3的部件相对应的部件赋予了相同参考标记，并将省略对其的描述。
<应用示例1>
在本发明中，在频率控制回路为频率/相位锁定回路的情况下，可以将自振荡PWM信号与基准频率信号相位锁定。因此，当将多个自振荡D类放大器设置在短距离处并同时操作时，尽管可以防止打击声，然而由于各个D类放大器的输出开关元件同时接通或断开，可能会发生开关噪声的峰值电平变高的事件。应对该现象的一种对策如下。在打击声并不显著的大输出功率操作期间，暂时取消频率/相位锁定状态，使得D类放大器呈现不同的自振荡频率并且它们的开关元件以定时上有偏差的方式进行开关，这是EMC(电磁兼容性)对策(噪声减小)。另一对策是形成不带相位锁定控制的频率控制回路，从而使得开关元件以定时上有偏差的方式进行开关(EMC对策)。还有一种对策也是可以的，其中，尽管将频率控制回路形成为频率/相位锁定回路，但D类放大器采用各自的相位彼此偏离的多个基准频率信号，从而各个D类放大器的输出开关元件以定时上有偏差的方式来开关，同时保持了频率/相位锁定状态(EMC对策)。图18示出最后一种对策的示例系统构造。时钟振荡器81生成具有指定频率的基准时钟信号。该基准时钟信号被分频电路82进行分频。如图19所示，所得的时钟信号被多个延迟电路系统转换为多个时钟信号(基准频率信号)A、B、C和D，它们频率相等并且在相位上彼此偏离指定值(在该示例中为90°)。自振荡D类放大器84A、84B、84C和84D是具有相同构造的根据本发明的自振荡D类放大器。通过如下方式来驱动自振荡D类放大器84A、84B、84C和84D：由频率/相位锁定回路来取得自振荡PWM信号，并将其与基准频率信号A、B、C或D频率/相位锁定。通过这种构造，各个D类放大器84A、84B、84C和84D的输出开关元件以定时上有偏差的方式来开关，从而分散了开关噪声，并且降低了噪声峰值电平。
<应用示例2>
在许多情况中，D类放大器的振荡频率都设置在大约数百kHz。与自动调谐AM调谐器等相结合的D类音频放大器牵涉到这样的问题，其通过自动扫描(自动增大或减小)接收频率来搜索广播站时调谐到开关频率或其谐波频率。考虑到这一点，在结合有自动调谐AM调谐器的传统他激振荡D类音频放大器中，在自动扫描操作期间，根据接收频率来切换其开关频率，使得在每个时间点处的接收频率不会变得等于该开关频率或该开关频率的各谐波频率中的任一个。根据本发明的自振荡D类放大器即使在自振荡D类放大器中也便于根据接收频率来切换开关频率(自振荡频率)。图20示出合并了调谐器的D类放大器的示例构造，其中根据本发明的自振荡D类放大器中设有自动调谐AM调谐器。时钟振荡器86生成具有指定频率的基准时钟信号。将该基准时钟信号提供给调谐控制微计算机88并在这里用作工作时钟。基准时钟信号还被提供给AM调谐器单元90。AM调谐器单元90使用PLL频率合成器通过根据来自调谐器控制微计算机88的指令对基准频率信号进行分频来生成具有可选频率的本地振荡信号。通过本地振荡信号的频率来确定接收频率。分频电路92通过对基准时钟信号进行分频来生成两种(高和低)频率的基准频率信号fa和fb。开关94根据来自调谐器控制微计算机88的指令来选择基准频率信号fa和fb中之一，并将所选的基准频率信号提供给根据本发明的自振荡D类放大器96。自振荡D类放大器96接收被AM调谐器单元90解调后的模拟信号，采用D类放大单元98对其进行D类放大，并采用低通滤波器30提取音频信号。将输出音频信号提供给扬声器。D类放大器96接收由开关94选择的基准频率信号，利用相位比较器26将基准频率信号的相位与从D类放大单元98输出的自振荡PWM信号的相位进行比较，利用环路滤波器28对相位比较输出进行平均，并将所得信号提供给D类放大单元98。通过这种方式对D类放大单元98的自振荡频率和相位进行控制，由此将自振荡PWM信号与基准频率信号频率/相位锁定。调谐控制微计算机88根据接收频率来选择基准频率信号fa和fb中之一，并将其提供给D类放大器96，以使得开关频率及其谐波频率不包括在接收频率周边的频率范围内。
图21示出调谐控制微计算机88如何根据接收频率范围在基准频率信号fa和fb之间进行切换的一个示例。在该示例中，以如下方式来进行基准频率信号切换：
540至900kHz：fa
900至1200kHz：fb
1200至1600kHz：fa
尽管在图20中，频率控制回路是频率/相位锁定回路，然而在该应用示例中，频率控制回路可以是无相位锁定控制的回路，因为自振荡频率无需与基准频率信号fa或fb的频率严格一致。
尽管在上述每个实施例中，本发明被应用于音频D类放大器，然而本发明还可以应用于非音频D类放大器。
本申请基于2011年11月4日提交的日本专利申请No.2011-242040和2012年10月30日提交的日本专利申请No.2012-239612，其公开通过引用合并于此。
本发明可以提供一种自振荡D类放大器以及自振荡D类放大器的自振荡频率控制方法，其使得能够稳定自振荡频率。另外，本发明在应用于例如与自动调谐AM调谐器相结合的D类音频放大器时很有用。
附图标记
13…自振荡回路
14…可变延迟元件(自振荡频率改变元件)
26…相位比较器
28…环路滤波器
33…频率/相位锁定回路(频率控制回路)
32…逻辑反相器电路
66…可变延迟元件/反馈电路
68…积分电路
72…磁滞比较器(自振荡频率改变元件)
73…无相位锁定控制的频率控制回路
Vh…磁滞比较器的基准电压

Claims (8)

1.一种自振荡D类音频放大器，包括：
自振荡频率改变元件，其被布置在所述自振荡D类音频放大器的自振荡回路(13)中，并且改变所述自振荡回路的自振荡频率，所述自振荡回路(13)包括反馈电路(24)，其确定所述自振荡回路(13)的反馈量；以及
频率控制回路，其提取所述自振荡D类音频放大器的自振荡信号或者对应于所述自振荡信号的信号，在提取的信号与具有指定基准频率的基准频率信号之间执行频率比较、周期比较或相位比较，并且根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
2.根据权利要求1所述的自振荡D类音频放大器，其中所述频率控制回路是将所述提取的信号在频率和相位上与所述基准频率信号锁定的频率/相位锁定回路(33)。
3.根据权利要求1所述的自振荡D类音频放大器，其中所述频率控制回路是不带相位锁定控制的频率控制回路(73)。
4.一种自振荡D类音频放大器，包括：
自振荡频率改变元件，其被布置在所述自振荡D类音频放大器的自振荡回路(13)中，并且改变所述自振荡回路的自振荡频率，所述自振荡回路(13)包括反馈电路(24)，其确定所述自振荡回路(13)的反馈量；以及
频率控制回路，其从所述自振荡D类音频放大器的自振荡信号或者对应于所述自振荡信号的信号中提取出与所述自振荡信号或者对应于所述自振荡信号的信号的频率或周期相对应的信息，将提取的信息与对应于指定基准频率或基准周期的信息相比较，并且根据比较的结果来控制所述自振荡频率改变元件，从而执行控制来使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
5.根据权利要求1-4中任一项所述的自振荡D类音频放大器，其中所述自振荡D类音频放大器的类型是这样的：利用所述自振荡回路(13)的反馈信号的相位旋转通过正反馈来以自激励的方式进行振荡；
其中所述自振荡频率改变元件是布置在所述自振荡回路(13)中的可变延迟元件；并且
其中所述频率控制回路根据所述比较的结果来控制所述自振荡频率改变元件的延迟时间，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
6.根据权利要求1-4中任一项所述的自振荡D类音频放大器，其中所述自振荡D类音频放大器的类型是这样的：其包括积分电路和磁滞比较器，并且以自激励的方式振荡，所述积分电路对模拟输入信号和所述自振荡回路(13)的反馈信号执行积分，所述磁滞比较器接收所述积分电路的输出信号并输出二进制信号；
其中所述自振荡频率改变元件是所述磁滞比较器；并且
其中所述频率控制回路根据所述比较的结果来控制所述磁滞比较器的基准电压，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率。
7.一种自振荡D类音频放大器的自振荡频率控制方法，用于控制自振荡D类音频放大器的自振荡频率，所述方法包括步骤：
改变自振荡频率改变元件的自振荡回路(13)的自振荡频率，所述自振荡频率改变元件布置在所述自振荡D类音频放大器的自振荡回路中；
提取所述自振荡D类音频放大器的自振荡信号或者对应于所述自振荡信号的信号；
在提取的信号与具有指定基准频率的基准频率信号之间执行频率比较、周期比较或相位比较；以及
根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率，
其中，所述自振荡频率控制方法还包括使用所述自振荡回路(13)中包括的反馈电路(24)来确定所述自振荡回路(13)的反馈量。
8.一种自振荡D类音频放大器的自振荡频率控制方法，用于控制自振荡D类音频放大器的自振荡频率，所述方法包括步骤：
改变自振荡频率改变元件的自振荡回路的自振荡频率，所述自振荡频率改变元件布置在所述自振荡D类音频放大器的自振荡回路中；
从所述自振荡D类音频放大器的自振荡信号或者对应于所述自振荡信号的信号中，提取出与所述自振荡信号或者对应于所述自振荡信号的信号的频率或周期相对应的信息；
将提取的信息与对应于指定基准频率或基准周期的信息相比较；以及
根据比较的结果来控制所述自振荡频率改变元件，从而执行如下控制：使得所述自振荡信号的频率或者对应于所述自振荡信号的信号的频率跟随所述基准频率，
其中，所述自振荡频率控制方法还包括使用所述自振荡回路(13)中包括的反馈电路(24)来确定所述自振荡回路(13)的反馈量。
CN201280054073.8A 2011-11-04 2012-11-02 自振荡d类放大器和针对自振荡d类放大器的自振荡频率控制方法 Expired - Fee Related CN103918178B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011242040 2011-11-04
JP2011-242040 2011-11-04
JP2012239612A JP6044269B2 (ja) 2011-11-04 2012-10-30 自励発振型ｄ級アンプおよび自励発振型ｄ級アンプの自励発振周波数制御方法
JP2012-239612 2012-10-30
PCT/JP2012/078528 WO2013065846A1 (ja) 2011-11-04 2012-11-02 自励発振型ｄ級アンプおよび自励発振型ｄ級アンプの自励発振周波数制御方法

Publications (2)

Publication Number Publication Date
CN103918178A CN103918178A (zh) 2014-07-09
CN103918178B true CN103918178B (zh) 2017-05-03

Family

ID=48192183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054073.8A Expired - Fee Related CN103918178B (zh) 2011-11-04 2012-11-02 自振荡d类放大器和针对自振荡d类放大器的自振荡频率控制方法

Country Status (5)

Country Link
US (1) US9379679B2 (zh)
EP (1) EP2775611A4 (zh)
JP (1) JP6044269B2 (zh)
CN (1) CN103918178B (zh)
WO (1) WO2013065846A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014196653A1 (ja) * 2013-06-07 2014-12-11 国立大学法人九州工業大学 信号制御装置
JP6340191B2 (ja) * 2013-11-29 2018-06-06 株式会社メガチップス 電力増幅器
JP6361030B2 (ja) * 2014-02-18 2018-07-25 パナソニックＩｐマネジメント株式会社 オーディオ信号増幅装置
JP6381960B2 (ja) * 2014-05-07 2018-08-29 ローム株式会社 オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法
JP6488587B2 (ja) 2014-08-12 2019-03-27 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット
JP6365101B2 (ja) 2014-08-12 2018-08-01 セイコーエプソン株式会社 液体吐出装置およびヘッドユニット
US9263992B1 (en) * 2014-09-15 2016-02-16 Apple Inc. Class D amplifier with variable switching frequency
JP6528491B2 (ja) * 2015-03-20 2019-06-12 ヤマハ株式会社 電力増幅器
JP6572645B2 (ja) 2015-07-01 2019-09-11 セイコーエプソン株式会社 液体吐出装置
US11159132B2 (en) 2019-01-11 2021-10-26 Bose Corporation Class D amplifier stereo to mono converter
US10749486B2 (en) 2019-01-11 2020-08-18 Bose Corporation Class D amplifier current feedback
JP2021040257A (ja) * 2019-09-04 2021-03-11 ローム株式会社 電圧比較回路
KR20220098201A (ko) * 2019-11-08 2022-07-11 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. 구동기 회로의 제어 방법, 구동기 회로, 구동기 회로를 포함하는 시스템, 및 집적 회로의 제조 방법
DE102019131743B3 (de) * 2019-11-25 2021-01-21 D&B Audiotechnik Gmbh & Co. Kg Selbstoszillierendes schaltleistungsgerät mit geschlossener regelschleife
CN111130467B (zh) * 2020-01-09 2024-03-01 苏州大学 功率放大电路的自激振荡抑制装置和方法
DE102022118422A1 (de) 2022-07-22 2024-01-25 Robert Bosch Gmbh Nachführender Verstärker für induktive Lasten

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560412A1 (en) * 2004-01-27 2005-08-03 Infineon Technologies AG xDSL-Line-Interface-Circuit
GB2452790A (en) * 2007-09-14 2009-03-18 Motorola Inc Power supply controller circuitry
CN102195577A (zh) * 2010-03-18 2011-09-21 雅马哈株式会社 D类功率放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5826682B2 (ja) 1976-03-17 1983-06-04 松下電器産業株式会社 増幅器
JP2679032B2 (ja) 1986-08-12 1997-11-19 ヤマハ株式会社 ビデオデイスク再生装置
JPH0213150A (ja) * 1988-06-30 1990-01-17 Pioneer Electron Corp 復調クロック生成回路
US5160896A (en) 1992-02-18 1992-11-03 Harman International Industries, Incorporated Class D amplifier
JPH11355139A (ja) 1998-06-10 1999-12-24 Kyocera Corp 周波数シンセサイザ
US6518849B1 (en) * 2000-04-17 2003-02-11 Tripath Technology, Inc. Dynamic delay compensation versus average switching frequency in a modulator loop and methods thereof
WO2003090343A2 (en) 2002-04-19 2003-10-30 Koninklijke Philips Electronics N.V. Power amplifier
JP2005269580A (ja) 2004-03-16 2005-09-29 Koichi Nakagawa 注入同期した自励発振型ｐｗｍモジュレータ方式
WO2005114833A2 (en) * 2004-05-18 2005-12-01 Nphysics, Inc. Self-oscillation switching amplifier
JP4731414B2 (ja) * 2006-06-26 2011-07-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびそのテスト方法
KR100804643B1 (ko) * 2006-11-30 2008-02-20 삼성전자주식회사 전압 레귤레이터, 이를 포함하는 디지털 앰프 및 전압 조절방법
JP2010258684A (ja) 2009-04-23 2010-11-11 Nec Corp 無線周波数集積回路
US7961058B2 (en) * 2009-05-29 2011-06-14 The Hong Kong University Of Science And Technology Frequency divider using an injection-locking-range enhancement technique
JP5318029B2 (ja) 2010-05-17 2013-10-16 シャープ株式会社 給湯システム
US8446186B2 (en) * 2010-06-07 2013-05-21 Silicon Laboratories Inc. Time-shared latency locked loop circuit for driving a buffer circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1560412A1 (en) * 2004-01-27 2005-08-03 Infineon Technologies AG xDSL-Line-Interface-Circuit
GB2452790A (en) * 2007-09-14 2009-03-18 Motorola Inc Power supply controller circuitry
CN102195577A (zh) * 2010-03-18 2011-09-21 雅马哈株式会社 D类功率放大器

Also Published As

Publication number Publication date
WO2013065846A1 (ja) 2013-05-10
EP2775611A1 (en) 2014-09-10
JP2013118628A (ja) 2013-06-13
US9379679B2 (en) 2016-06-28
CN103918178A (zh) 2014-07-09
EP2775611A4 (en) 2015-04-01
JP6044269B2 (ja) 2016-12-14
US20140354352A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
CN103918178B (zh) 自振荡d类放大器和针对自振荡d类放大器的自振荡频率控制方法
CN101873132B (zh) Pll电路
US9018987B1 (en) Current reused stacked ring oscillator and injection locked divider, injection locked multiplier
JP5280449B2 (ja) 基準周波数生成回路、半導体集積回路、電子機器
CN102195641B (zh) 锁相回路启动电路
JP2914310B2 (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
JP2012054626A (ja) 出力スイッチング回路
JPWO1999000903A6 (ja) 位相同期回路、情報処理装置及び情報処理システム
US7541881B2 (en) Power supply noise insensitive charge pump, loop filter, VCO control, and VCO
JP2008035451A (ja) 周波数シンセサイザおよびこれに用いるループフィルタ
US6928173B2 (en) Capacitor microphone
US7132863B2 (en) Digital clock frequency doubler
US7414482B2 (en) Resonance mode selection using a resonator-synchronized second-order oscillator
JP2003189116A (ja) 駆動回路
US9748898B2 (en) Current driven crystal oscillator
EP1638202A1 (en) Oscillator with controlled current source
US20090206893A1 (en) Charge pump circuit and pll circuit
JPH02277311A (ja) ゲート処理発振器
JP4052235B2 (ja) 半導体集積装置
US7733188B2 (en) Phase locked loop
JP2011124849A (ja) 発振器、発振装置
JP6746161B2 (ja) Ｐｌｌ周波数シンセサイザ
JP2007043894A (ja) 超音波モータ駆動装置
US20050146384A1 (en) Voltage controlled oscillator and phase locked loop circuit having the same
JP4252601B2 (ja) Ｖｃｏ駆動回路及び周波数シンセサイザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170503