JPH02277311A - ゲート処理発振器 - Google Patents
ゲート処理発振器Info
- Publication number
- JPH02277311A JPH02277311A JP2018093A JP1809390A JPH02277311A JP H02277311 A JPH02277311 A JP H02277311A JP 2018093 A JP2018093 A JP 2018093A JP 1809390 A JP1809390 A JP 1809390A JP H02277311 A JPH02277311 A JP H02277311A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- input terminal
- terminal
- capacitor
- gate input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000005070 sampling Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/80—Generating trains of sinusoidal oscillations
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は竿１ゲート入力端子およびゲート出力端子間に
設けられた周波数決定手段と、エネーブル信号を受信す
る制御端子に結合された第２ゲート入力端子を有する論
理ゲートを具え、特にデジタル信号処理用のサンプリン
グクロック信号を形成するゲート処理発振器に関するも
のである。
設けられた周波数決定手段と、エネーブル信号を受信す
る制御端子に結合された第２ゲート入力端子を有する論
理ゲートを具え、特にデジタル信号処理用のサンプリン
グクロック信号を形成するゲート処理発振器に関するも
のである。
（従来の技術）
テレビジョン信号のデジタル処理に当たり、例えば各水
平走査ラインに対し所定数のサンプルを取出す必要があ
る。例えば、ＮＴＳＣシステムによって９１０Ｆｈのサ
ンプリング周波数を規定し、ここにＦｈは水平走査ライ
ンであり、１５．７３４．２６５７３Ｈｚに等しくし、
１４．３１８．１８１．８２Ｈｚのサンプリング周波数
を与え、かつサンプリング時間は次式で示すようになる
。
平走査ラインに対し所定数のサンプルを取出す必要があ
る。例えば、ＮＴＳＣシステムによって９１０Ｆｈのサ
ンプリング周波数を規定し、ここにＦｈは水平走査ライ
ンであり、１５．７３４．２６５７３Ｈｚに等しくし、
１４．３１８．１８１．８２Ｈｚのサンプリング周波数
を与え、かつサンプリング時間は次式で示すようになる
。
Ｔｓ＝ １／Ｆｓ＝ ６９．８４１２６９ｎｓアクティ
ブライン時間を５３．００９５ｎｓとするものとする場
合にはアクティブサンプルＮの数は７５９となり、即ち
、各水平ラインに対し７５９サンプルのアクティブビデ
オが存在するようになる。これがため、水平ブランキン
グがアクティブ水平ライン時間の開始を示した後９６．
８４ｎｓ毎にサンプル命令を発生する装置を設ける必要
がある。特に、この場合に必要なものは水平ブランキン
グ信号により開始し、かつ停止し得る発振器である。
ブライン時間を５３．００９５ｎｓとするものとする場
合にはアクティブサンプルＮの数は７５９となり、即ち
、各水平ラインに対し７５９サンプルのアクティブビデ
オが存在するようになる。これがため、水平ブランキン
グがアクティブ水平ライン時間の開始を示した後９６．
８４ｎｓ毎にサンプル命令を発生する装置を設ける必要
がある。特に、この場合に必要なものは水平ブランキン
グ信号により開始し、かつ停止し得る発振器である。
（発明が解決しようとする課題）
かかる従来の装置ではゲート処理ＲＣ弛張発振器を用い
てサンプリングクロックを発生させるようにしている。
てサンプリングクロックを発生させるようにしている。
第１図に示す回路が使用される多くの発振器のうちの１
つである。電力を供給する前に、ゲート入力および出力
を接地電位とするとともにコンデンサＣを放電し得るよ
うにする。電力を供給する際には、出力は高電位となり
、コンデンサＣはレベルＶｃｃに到達するまで、抵抗Ｒ
を経て充電する（第２図参照）。この時点でゲート入力
信号が高電位となる場合には出力は低電位となり、コン
デンサＣを放電してその間の電圧をレベルＶｎまで低下
し、その後出力を再び増大してコンデンサＣを充電し、
電圧をレベルＶｐまで高めるようにする。これがため、
コンデンサＣの両端間の電圧従って出力はゲート入力が
低下するまでレベルＶｎおよびＶｐ間を交互に前後に揺
動する。次いで出力が高くなり、以後の作動が停止され
るようになる。次に、コンデンサＣが抵抗Ｒを経て充電
されレベルＶｄｄに戻り、発振器を再作動可能にする。
つである。電力を供給する前に、ゲート入力および出力
を接地電位とするとともにコンデンサＣを放電し得るよ
うにする。電力を供給する際には、出力は高電位となり
、コンデンサＣはレベルＶｃｃに到達するまで、抵抗Ｒ
を経て充電する（第２図参照）。この時点でゲート入力
信号が高電位となる場合には出力は低電位となり、コン
デンサＣを放電してその間の電圧をレベルＶｎまで低下
し、その後出力を再び増大してコンデンサＣを充電し、
電圧をレベルＶｐまで高めるようにする。これがため、
コンデンサＣの両端間の電圧従って出力はゲート入力が
低下するまでレベルＶｎおよびＶｐ間を交互に前後に揺
動する。次いで出力が高くなり、以後の作動が停止され
るようになる。次に、コンデンサＣが抵抗Ｒを経て充電
されレベルＶｄｄに戻り、発振器を再作動可能にする。
発振器周期は次式で示す事ができる。
Ｔ＝ＴＩ＋７２
ＴＩ＝Ｒ（Ｃ）Ｌｎ（（Ｖｄｄ−Ｖｎ）／（Ｖ、ｄｄ＋
Ｖｐ））Ｔ２＝Ｒ（Ｃ）Ｌｎ（Ｖｐ／Ｖｎ） この際、Ｒ、ｖｐおよびＶｎは温度および電圧が変化す
るにつれて変化し得るため、Ｔ１およびＴ２も変化する
。これがため、周波数は安定して変化しなくなる。また
、レベルＶｐおよびＶｎに対する出力の正確なスイッチ
ング点が回路に雑音が存在する場合には必ずこれで変調
されるようになる。これがため、出力端をスイッチング
時に僅かに変化するかまたは出力端にランダム状のジッ
ターが発生するようになる。この端部のジッターまたは
雑音は弛張型の発振器の特性である。
Ｖｐ））Ｔ２＝Ｒ（Ｃ）Ｌｎ（Ｖｐ／Ｖｎ） この際、Ｒ、ｖｐおよびＶｎは温度および電圧が変化す
るにつれて変化し得るため、Ｔ１およびＴ２も変化する
。これがため、周波数は安定して変化しなくなる。また
、レベルＶｐおよびＶｎに対する出力の正確なスイッチ
ング点が回路に雑音が存在する場合には必ずこれで変調
されるようになる。これがため、出力端をスイッチング
時に僅かに変化するかまたは出力端にランダム状のジッ
ターが発生するようになる。この端部のジッターまたは
雑音は弛張型の発振器の特性である。
本発明は周波数安定度が改善されたゲート処理発振器を
提供することをその目的とする。（課題を解決するため
の手段） 本発明第１ゲート入力端子およびゲート出力端子間に設
けられた周波数決定手段と、エネーブル信号を受信する
制御端子に結合された第２ゲート入力端子を有する論理
ゲートを具えるゲート処理発振器において、前記周波数
決定手段は１つまたは２つの給電端子に結合された第１
コンデンサおよび前記１つの給電端子に接続された第２
コンデンサとの間に設けられたインダクタを具え、少な
くともゲート出力端子または第１ゲート入力端子を並列
接続の個別の抵抗および第３コンデンサを経て前記イン
ダクタに結合するようにしたことを特徴とする。
提供することをその目的とする。（課題を解決するため
の手段） 本発明第１ゲート入力端子およびゲート出力端子間に設
けられた周波数決定手段と、エネーブル信号を受信する
制御端子に結合された第２ゲート入力端子を有する論理
ゲートを具えるゲート処理発振器において、前記周波数
決定手段は１つまたは２つの給電端子に結合された第１
コンデンサおよび前記１つの給電端子に接続された第２
コンデンサとの間に設けられたインダクタを具え、少な
くともゲート出力端子または第１ゲート入力端子を並列
接続の個別の抵抗および第３コンデンサを経て前記イン
ダクタに結合するようにしたことを特徴とする。
（実施例）
図面につき本発明の詳細な説明する。
基本コルピッツ発振器を第３図に示す。この発振器には
反転入力端子を有する増幅器Ａと、この増幅器への出力
端子および入力端子間に接続された直列接続の抵抗Ｒお
よびインダクタＬとを設ける。このインダクタＬの両端
には一対のコンデンサＣ１およびＣ２をそれぞれ設け、
これらコンデンサの他端を接地する。この回路は、全ル
ープ利得が１．０よりも大きいかまたはこれに等しい場
合に、即ち、増幅器の出力利得が周波数選択回路網（ま
たはタンク回路）Ｌ、ＣＩおびＣ２の損失を解消するに
充分である場合には、発振する。この発振周波数は次式
で示すことができる。
反転入力端子を有する増幅器Ａと、この増幅器への出力
端子および入力端子間に接続された直列接続の抵抗Ｒお
よびインダクタＬとを設ける。このインダクタＬの両端
には一対のコンデンサＣ１およびＣ２をそれぞれ設け、
これらコンデンサの他端を接地する。この回路は、全ル
ープ利得が１．０よりも大きいかまたはこれに等しい場
合に、即ち、増幅器の出力利得が周波数選択回路網（ま
たはタンク回路）Ｌ、ＣＩおびＣ２の損失を解消するに
充分である場合には、発振する。この発振周波数は次式
で示すことができる。
ＦＯ＝１／（２ｙｒ ４Ｌ（Ｃｒ））
ここにＣｒ＝ＣＩＣ２／（Ｃ１十Ｃ２）増幅器への入力
インピーダンスは無限大であり、出力インピーダンスは
Ｏであり。順方向変換は１８０度である。
インピーダンスは無限大であり、出力インピーダンスは
Ｏであり。順方向変換は１８０度である。
第４図は第３図に示す基本コルピッツ発振器を用いる発
振回路の回路配置を示す。本例では増幅器Ａの代わりに
ｎｐｎ ）ランジスタＱ１を設け、そのコレクタを電源
十Ｖの給電点に接続する。トランジスタＱ１のエミッタ
を抵抗Ｒを経て接地するとともにＮＡＮＤゲートＧｌの
入力端子に接続する。ＮＡＮＤケトＧ１の出力端子を並
列接続の抵抗Ｒ１およびコンデンサＣ３に接続するとと
もにこの並列接続配置をインダクタＬおよびコンデンサ
ＣＩおよびＣ２よりなるタンク回路に接続する。第２並
列接続配置の抵抗Ｒ２およびコンデンサＣ４によってこ
のタンク回路をトランジスタＱ１のベースに接続する。
振回路の回路配置を示す。本例では増幅器Ａの代わりに
ｎｐｎ ）ランジスタＱ１を設け、そのコレクタを電源
十Ｖの給電点に接続する。トランジスタＱ１のエミッタ
を抵抗Ｒを経て接地するとともにＮＡＮＤゲートＧｌの
入力端子に接続する。ＮＡＮＤケトＧ１の出力端子を並
列接続の抵抗Ｒ１およびコンデンサＣ３に接続するとと
もにこの並列接続配置をインダクタＬおよびコンデンサ
ＣＩおよびＣ２よりなるタンク回路に接続する。第２並
列接続配置の抵抗Ｒ２およびコンデンサＣ４によってこ
のタンク回路をトランジスタＱ１のベースに接続する。
次いでゲート信号をＮＡＮＤゲートＧｌの他方の入力端
子に供給し、発振回路の出力端子にＮＡＮＤゲートＧ１
の出力を発生せしめるようにする。
子に供給し、発振回路の出力端子にＮＡＮＤゲートＧ１
の出力を発生せしめるようにする。
かかる回路の作動を第５図につき以下に説明する。電力
をまず最初供給するとゲート信号は低レベルとなり、Ｎ
ＡＮＤゲートＧ１の出力を高レベルとし、コンデンサＣ
１およびＣ２を抵抗Ｒ１を経てレベルＶｄｄに流電する
。ゲート信号を供給すると、ＮＡＮＤゲトＧ１の出力は
低レベルとなり、コンデンサＣ３をコンデンサＣＩから
充電する。これかため、インダクタＬ１従ってコンデン
サＣＩおよびＣ２に電流が流れるようになる。このコン
デンサＣＩおよびＣ２の直流レベルはＮＡＮＤケートＧ
ｌの入力端子の直流電圧かスレシホルド電圧に到達する
まで減少する。インダクタし並びにコンデンサＣ１およ
びＣ２か共振回路を形成するため、タンク回路には正弦
波共振か生じるようになる。更に、この共振周波数では
タンク回路の入力端子から出力端子に１８０度の位相推
移が存在するため、この正弦波発振はトランジスタＱ１
によってバッファ処理され、ＮＡＮＤゲートＧ１の入力
側に供給され、これによりＮＡＮＤゲートＧｌをスイッ
チングオンおよびオフする。ＮＡＮＤゲートＧ１はその
直線領域で作動し、回路の総合電圧利得を得るようにす
る。このＮＡＮＤゲートＧ１のスイッチングオンおよび
オフの周波数比は、Ｌ、ＣＩ’およびＣ２’により決ま
り、ここにＣＩ’ −ＣＩＩＣ３およびＣ２’ −Ｃ２
＋任意の漂遊回路容量（例えばトランジスタＱｌの入力
容量に直列のコンデンサＣ４）によって決まる。
をまず最初供給するとゲート信号は低レベルとなり、Ｎ
ＡＮＤゲートＧ１の出力を高レベルとし、コンデンサＣ
１およびＣ２を抵抗Ｒ１を経てレベルＶｄｄに流電する
。ゲート信号を供給すると、ＮＡＮＤゲトＧ１の出力は
低レベルとなり、コンデンサＣ３をコンデンサＣＩから
充電する。これかため、インダクタＬ１従ってコンデン
サＣＩおよびＣ２に電流が流れるようになる。このコン
デンサＣＩおよびＣ２の直流レベルはＮＡＮＤケートＧ
ｌの入力端子の直流電圧かスレシホルド電圧に到達する
まで減少する。インダクタし並びにコンデンサＣ１およ
びＣ２か共振回路を形成するため、タンク回路には正弦
波共振か生じるようになる。更に、この共振周波数では
タンク回路の入力端子から出力端子に１８０度の位相推
移が存在するため、この正弦波発振はトランジスタＱ１
によってバッファ処理され、ＮＡＮＤゲートＧ１の入力
側に供給され、これによりＮＡＮＤゲートＧｌをスイッ
チングオンおよびオフする。ＮＡＮＤゲートＧ１はその
直線領域で作動し、回路の総合電圧利得を得るようにす
る。このＮＡＮＤゲートＧ１のスイッチングオンおよび
オフの周波数比は、Ｌ、ＣＩ’およびＣ２’により決ま
り、ここにＣＩ’ −ＣＩＩＣ３およびＣ２’ −Ｃ２
＋任意の漂遊回路容量（例えばトランジスタＱｌの入力
容量に直列のコンデンサＣ４）によって決まる。
抵抗Ｒ１およびＲ２がＮＡＮＤゲートＧ１の入力端子か
ら出力端子までの直流通路を形成するため、ＮＡＮＤゲ
ートＧｌの入力端子の信号の直流分はスレシホルド領域
の中心に対して自動的にバイアスされるようになる。こ
れによりこの負の直流フィードバックループの結果とし
ての自己バイアスにより、回路の自己始動を保証するよ
うになる。コンデンサＣ３およびＣ４を低い値に選定す
ることにより、タンク回路はＮＡＮＤゲートＧ１から有
効に減結合されるようになり、その結果周波数安定性か
改善されるようになる。また総合作動値Ｑを高くするこ
とにより周波数安定性を改善し、エツジジッタを低くす
る。
ら出力端子までの直流通路を形成するため、ＮＡＮＤゲ
ートＧｌの入力端子の信号の直流分はスレシホルド領域
の中心に対して自動的にバイアスされるようになる。こ
れによりこの負の直流フィードバックループの結果とし
ての自己バイアスにより、回路の自己始動を保証するよ
うになる。コンデンサＣ３およびＣ４を低い値に選定す
ることにより、タンク回路はＮＡＮＤゲートＧ１から有
効に減結合されるようになり、その結果周波数安定性か
改善されるようになる。また総合作動値Ｑを高くするこ
とにより周波数安定性を改善し、エツジジッタを低くす
る。
ＮＡＮＤゲートＧｌが遷移点て高利得を有する直線性増
幅器と同様に作動するため、雑音特性も改善され、エツ
ジジッタを低くする。
幅器と同様に作動するため、雑音特性も改善され、エツ
ジジッタを低くする。
第６図はテレビジョン信号の合成ブランキング信号が供
給される入力ケート回路を有する第４図の発振回路の回
路図である。この入力ゲート回路には接地抵抗Ｒ３を設
け、その両端間にブランキング信号を供給する。並列接
続の抵抗Ｒ４およびコンデンサＣ５によって接地ベース
ｎｐｎ ｌ・ランジスタＱ２のエミッタにブランキング
信号を供給し、トランジスタＱ２のエミッタを抵抗Ｒ５
を経て＋５ｖ給電点に接続するとともにＮＡＮＤゲート
Ｇｌの入力側に接続する。僅かな調整を行うためには発
振回路に可変コンデンサＣ６を挿入してタンク回路の出
力側と接地点との間に接続する。第６図の実際の数値例
は次の通りである。
給される入力ケート回路を有する第４図の発振回路の回
路図である。この入力ゲート回路には接地抵抗Ｒ３を設
け、その両端間にブランキング信号を供給する。並列接
続の抵抗Ｒ４およびコンデンサＣ５によって接地ベース
ｎｐｎ ｌ・ランジスタＱ２のエミッタにブランキング
信号を供給し、トランジスタＱ２のエミッタを抵抗Ｒ５
を経て＋５ｖ給電点に接続するとともにＮＡＮＤゲート
Ｇｌの入力側に接続する。僅かな調整を行うためには発
振回路に可変コンデンサＣ６を挿入してタンク回路の出
力側と接地点との間に接続する。第６図の実際の数値例
は次の通りである。
Ｃ１−３９ｐＦ Ｒ−８２０ΩＣ２−３９９
Ｆ Ｒ１−２にΩＣ３−１５ｐＦ
Ｒ２−１０にΩＣ４−４，７ｐＦ Ｒ３−７
５ΩＣ５−１５０ｐＦ Ｒ４−５６０ΩＣ６−
２〜４ｐＦ Ｒ５−１にΩ構成素子の数値は種々
に変更することができる。
Ｆ Ｒ１−２にΩＣ３−１５ｐＦ
Ｒ２−１０にΩＣ４−４，７ｐＦ Ｒ３−７
５ΩＣ５−１５０ｐＦ Ｒ４−５６０ΩＣ６−
２〜４ｐＦ Ｒ５−１にΩ構成素子の数値は種々
に変更することができる。
また、本発明は上述した例にのみ限定されるものではな
く、要旨を変更しない範囲内で種々の変更または変形が
可能である。
く、要旨を変更しない範囲内で種々の変更または変形が
可能である。
第１図は従来の代表的な発振回路の構成を示す回路図、
第２図は第１図の発振回路の種々の箇所に現れる信号波
形図、 第３図はコルピッツ発振器の構成を示す回路図、第４図
は本発明発振回路の構成を示す回路図、第５図は第４図
の発振回路の種々の箇所に現れる信号波形図、 第６図はデジタルテレビジョンプロツセッサニ組込み得
る第４図の発振回路の構成を示す回路図である。 Ａ・・・増幅器 Ｒ，Ｒ１−Ｒ５・・・抵抗 ０１〜Ｃ６・・・コンデンサ Ｑ１、Ｇ２・・・トランジスタ Ｌ・・・インダクタ Ｇ１・・・ＮＡＮＤゲート
形図、 第３図はコルピッツ発振器の構成を示す回路図、第４図
は本発明発振回路の構成を示す回路図、第５図は第４図
の発振回路の種々の箇所に現れる信号波形図、 第６図はデジタルテレビジョンプロツセッサニ組込み得
る第４図の発振回路の構成を示す回路図である。 Ａ・・・増幅器 Ｒ，Ｒ１−Ｒ５・・・抵抗 ０１〜Ｃ６・・・コンデンサ Ｑ１、Ｇ２・・・トランジスタ Ｌ・・・インダクタ Ｇ１・・・ＮＡＮＤゲート
Claims (1)
- 【特許請求の範囲】 １、第１ゲート入力端子およびゲート出力端子間に設け
られた周波数決定手段と、エネーブル信号を受信する制
御端子に結合された第２ゲート入力端子を有する論理ゲ
ートを具えるゲート処理発振器において、前記周波数決
定手段は１つまたは２つの給電端子に結合された第１コ
ンデンサおよび前記１つの給電端子に接続された第２コ
ンデンサとの間に設けられたインダクタを具え、少なく
ともゲート出力端子または第１ゲート入力端子を並列接
続の個別の抵抗および第３コンデンサを経て前記インダ
クタに結合するようにしたことを特徴とするゲート処理
発振器。 ２、前記周波数決定手段はバッファを経て第１ゲート入
力端子に結合するようにしたことを特徴とする請求項１
に記載のゲート処理発振器。 ３、前記論理ゲートはＮＡＮＤゲートを含み、前記バッ
ファはエミッタフォロワまたはソース フォロワを具えることを特徴とする請求項２に記載のゲ
ート処理発振器。 ４、前記制御端子および第２ゲート入力端子間に、並列
接続の他の抵抗および前記制御端子に接続された他のコ
ンデンサと、この並列接続の回路および第２ゲート入力
端子間に接続され制御電極が前記給電端子の一方に接続
されたトランジスタの導電チャネルとを配設し、更に前
記第２ゲート入力端子を他の抵抗を経て前記他方の給電
端子に接続するようにしたことを特徴とする請求項１、
２、または３に記載のゲート処理発振器。 ５、合成ビデオ信号のブランキング信号の制御の下でデ
ジタルテレビジョン信号処理器のサンプリング信号を発
生させる手段を設けるようにしたことを特徴とする請求
項１、２、３、または４に記載のゲート処理発振器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/304,698 US4904962A (en) | 1989-01-31 | 1989-01-31 | Gated high stability LC stabilized oscillator |
| US304698 | 1994-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277311A true JPH02277311A (ja) | 1990-11-13 |
Family
ID=23177605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018093A Pending JPH02277311A (ja) | 1989-01-31 | 1990-01-30 | ゲート処理発振器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4904962A (ja) |
| EP (1) | EP0381270B1 (ja) |
| JP (1) | JPH02277311A (ja) |
| KR (1) | KR0140201B1 (ja) |
| DE (1) | DE69028642T2 (ja) |
| ES (1) | ES2093630T3 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02262718A (ja) * | 1988-12-28 | 1990-10-25 | Seiko Epson Corp | 電圧制御発振器 |
| US4994765A (en) * | 1990-04-04 | 1991-02-19 | North American Philips Corporation | Stabilized gated oscillator utilizing a ceramic resonator |
| JPH04115608A (ja) * | 1990-08-31 | 1992-04-16 | Sumitomo Metal Ind Ltd | 発振器 |
| JP2840912B2 (ja) * | 1993-11-10 | 1998-12-24 | 三菱電機株式会社 | 半導体集積回路 |
| JPH09502829A (ja) * | 1994-07-04 | 1997-03-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | サンプリング回路 |
| US9172381B2 (en) | 2013-03-15 | 2015-10-27 | Hittite Microwave Corporation | Fast turn on system for a synthesized source signal |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2148775A5 (ja) * | 1971-08-03 | 1973-03-23 | Sescosem | |
| GB1366858A (en) * | 1971-08-23 | 1974-09-11 | Plessey Co Ltd | Oscillators |
| US3991388A (en) * | 1975-04-24 | 1976-11-09 | Visual Information Institute, Inc. | Start-stop transistor colpitts oscillator circuit |
| US4272736A (en) * | 1979-06-11 | 1981-06-09 | Motorola, Inc. | Start stop oscillator having fixed starting phase |
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
| US4533881A (en) * | 1982-09-03 | 1985-08-06 | Memory Technology, Inc. | Rapid starting variable frequency oscillator with minimum startup perturbations |
| JPS61110198A (ja) * | 1984-11-05 | 1986-05-28 | 株式会社東芝 | マトリクス形表示装置 |
-
1989
- 1989-01-31 US US07/304,698 patent/US4904962A/en not_active Expired - Fee Related
-
1990
- 1990-01-25 ES ES90200181T patent/ES2093630T3/es not_active Expired - Lifetime
- 1990-01-25 EP EP90200181A patent/EP0381270B1/en not_active Expired - Lifetime
- 1990-01-25 DE DE69028642T patent/DE69028642T2/de not_active Expired - Fee Related
- 1990-01-29 KR KR1019900000929A patent/KR0140201B1/ko not_active IP Right Cessation
- 1990-01-30 JP JP2018093A patent/JPH02277311A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR900012425A (ko) | 1990-08-04 |
| KR0140201B1 (ko) | 1998-07-15 |
| DE69028642D1 (de) | 1996-10-31 |
| EP0381270A3 (en) | 1991-09-25 |
| DE69028642T2 (de) | 1997-03-27 |
| ES2093630T3 (es) | 1997-01-01 |
| US4904962A (en) | 1990-02-27 |
| EP0381270A2 (en) | 1990-08-08 |
| EP0381270B1 (en) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351335B1 (ko) | 광역주파수범위를가지는cmos전압제어된발진기 | |
| US4959624A (en) | Coil-less overtone crystal oscillator | |
| US6150893A (en) | Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication | |
| US6727768B1 (en) | Relaxation CCO for PLL-based constant tuning of GM-C filters | |
| US4376918A (en) | Overtone crystal oscillating circuit | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JP2798618B2 (ja) | 同期ビデオ検出器用制御発振器 | |
| CA2288121C (en) | Resonator having a selection circuit for selecting a resonance mode | |
| JPH02277311A (ja) | ゲート処理発振器 | |
| US4518930A (en) | Negative resistance circuit for VCO | |
| KR100618059B1 (ko) | 집적 오실레이터 | |
| US5262690A (en) | Variable delay clock circuit | |
| US6812801B2 (en) | Crystal oscillator circuit having capacitors for governing the resonant circuit | |
| JPS6347281B2 (ja) | ||
| US5444422A (en) | Low phase noise high frequency integrated oscillator with minimum pins | |
| US4994764A (en) | Single-pin oscillator | |
| US6952140B2 (en) | Ocillator and electronic device using same | |
| EP0988698B1 (en) | Gyrator | |
| US3831112A (en) | Voltage controlled sweep oscillator | |
| US5012205A (en) | Balanced spurious free oscillator | |
| JP2576193B2 (ja) | 発振回路 | |
| JP2956985B2 (ja) | 水晶発振器の駆動回路 | |
| JPS599463Y2 (ja) | 鋸歯状波発生回路 | |
| JP2563136B2 (ja) | 電圧制御発振器 | |
| JP3800253B2 (ja) | 発振器 |