JPH02262718A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH02262718A JPH02262718A JP1288021A JP28802189A JPH02262718A JP H02262718 A JPH02262718 A JP H02262718A JP 1288021 A JP1288021 A JP 1288021A JP 28802189 A JP28802189 A JP 28802189A JP H02262718 A JPH02262718 A JP H02262718A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- capacitor
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000010355 oscillation Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 210000004894 snout Anatomy 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/26—Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/03—Logic gate active element oscillator
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は映像信号、音声信号等のディジタル処理に際
して用いられる電圧制御発振回路に関する。
して用いられる電圧制御発振回路に関する。
［従来の技術］
第４図は従来のドツトクロツタ発生用ＰＬＬ（フェーズ
φロック・ループ）回路の構成を示すブロック図であり
、映像信号の水平方向のドツトクロックを発生する。
φロック・ループ）回路の構成を示すブロック図であり
、映像信号の水平方向のドツトクロックを発生する。
水平同期信号（２４）は位相比較器（２０）の基準信号
として入力する。また、電圧制御発振器（以下ＶＣＯと
いう） （２２）から出力された周波数をＮ分周器（２
３）で分周し、そこから出力された信号（２５）と水平
同期信号（２４）とを位相比較器（２０）により比較し
、位相の補正量をＬＰＦ （ローパスフィルタ）（２１
）により電圧変換して直流電圧がＶ ＣＯ（２２）に供
給され、位相がロックするように動作してＶＣＯ（２２
）から出力周波数信号（２６）が得られる。このように
して、位相がロックした状態で得られた出力周波数信号
（２６）を目的とするドツトクロック信号として用いて
いる。
として入力する。また、電圧制御発振器（以下ＶＣＯと
いう） （２２）から出力された周波数をＮ分周器（２
３）で分周し、そこから出力された信号（２５）と水平
同期信号（２４）とを位相比較器（２０）により比較し
、位相の補正量をＬＰＦ （ローパスフィルタ）（２１
）により電圧変換して直流電圧がＶ ＣＯ（２２）に供
給され、位相がロックするように動作してＶＣＯ（２２
）から出力周波数信号（２６）が得られる。このように
して、位相がロックした状態で得られた出力周波数信号
（２６）を目的とするドツトクロック信号として用いて
いる。
［発明が解決しようとする課題］
しかし、水平同期信号の位相安定度の悪いＬＤＰ（レー
ザディスクプレイヤー）、ビデオデツキ等のテープ、メ
カニカルの映像機器では、上述のＰＬＬ回路がロックさ
れずドツトクロックが常に位相安定せず、映像ずれ（ジ
ッタ）として現われてしまうという問題点があった。
ザディスクプレイヤー）、ビデオデツキ等のテープ、メ
カニカルの映像機器では、上述のＰＬＬ回路がロックさ
れずドツトクロックが常に位相安定せず、映像ずれ（ジ
ッタ）として現われてしまうという問題点があった。
この発明は、かかる問題点を解決するためになされたも
のであり、水平同期信号の位相安定度が悪くとも、水平
同期信号に同期したドツトクロックを出力することがで
き、かつ、ＰＬＬ回路の可変周波数レンジを狭めること
なくドツトクロック周波数を簡単に変更できるＶＣＯを
提供することを目的とする。
のであり、水平同期信号の位相安定度が悪くとも、水平
同期信号に同期したドツトクロックを出力することがで
き、かつ、ＰＬＬ回路の可変周波数レンジを狭めること
なくドツトクロック周波数を簡単に変更できるＶＣＯを
提供することを目的とする。
［課題を解決するための手段］
この発明に係るＶＣＯは、外部から入力される信号に同
期して動作する電圧制御発振器において、少なくとも２
個のゲートを有し、一方のゲートに外部から入力される
信号が供給されるナンド回路と、ナンド回路の出力に一
方の端子が接続された抵抗と、一方の端子が該抵抗の他
方の端子と接続され、他方の端子が前記ナンド回路の一
方のゲートに接続されたコイルとを有し、これらにより
閉ループが形成される。更に、こ・の発明に係るＶＣＯ
は、一方の端子が前記抵抗と前記コイルＬとの接続点に
接続され、他方の端子が接地された第１のコンデンサと
、一方の端子が前記ナンド回路の他方のゲートに接続さ
れた第２のコンデンサと、一方の端子が第２のコンデン
サの他方の端子に接続され、他方の端子が接地された電
圧可変容量素子、例えば電圧可変容量ダイオードとを有
する。
期して動作する電圧制御発振器において、少なくとも２
個のゲートを有し、一方のゲートに外部から入力される
信号が供給されるナンド回路と、ナンド回路の出力に一
方の端子が接続された抵抗と、一方の端子が該抵抗の他
方の端子と接続され、他方の端子が前記ナンド回路の一
方のゲートに接続されたコイルとを有し、これらにより
閉ループが形成される。更に、こ・の発明に係るＶＣＯ
は、一方の端子が前記抵抗と前記コイルＬとの接続点に
接続され、他方の端子が接地された第１のコンデンサと
、一方の端子が前記ナンド回路の他方のゲートに接続さ
れた第２のコンデンサと、一方の端子が第２のコンデン
サの他方の端子に接続され、他方の端子が接地された電
圧可変容量素子、例えば電圧可変容量ダイオードとを有
する。
また、この発明に係るｖＣＯは、ナンド回路を、少なく
とも２ゲートを有するノア回路で置き換えている。
とも２ゲートを有するノア回路で置き換えている。
また、この発明に係るＶＣＯは、第２のコンデンサと電
圧可変容量ダイオードとの接続点に電圧レベルシフト回
路の出力端子を接続している。
圧可変容量ダイオードとの接続点に電圧レベルシフト回
路の出力端子を接続している。
［作 用］
この発明においては、電圧可変容量ダイオードに印加さ
れる制御電圧に応じて電圧可変容量ダイオードの容量が
変化する。そして、コイルのインｒ Ｋ ３； Ｓ−Ｄ
？ 岳、） ：’＝ ＝： Ｎ丁Ｋ Ｔ ？ 吻！
Ｘ３ Ｅ ５ Ｔ ５←ルび電圧可如■塁グイ謙−１勇
奪１１ヒ痣ビル尭振周波数の信号が、外部の同初老号に
同期してナンド回路（又はノア回路）の出力から取り出
される。
れる制御電圧に応じて電圧可変容量ダイオードの容量が
変化する。そして、コイルのインｒ Ｋ ３； Ｓ−Ｄ
？ 岳、） ：’＝ ＝： Ｎ丁Ｋ Ｔ ？ 吻！
Ｘ３ Ｅ ５ Ｔ ５←ルび電圧可如■塁グイ謙−１勇
奪１１ヒ痣ビル尭振周波数の信号が、外部の同初老号に
同期してナンド回路（又はノア回路）の出力から取り出
される。
［実施例］
第１図はこの発明の一実施例に係る電圧制御発振器（以
下ＶＣＯという）の構成を示す回路図である。
下ＶＣＯという）の構成を示す回路図である。
２ゲートのナンド回路（１）の出力に抵抗（２）の一方
の端子が接続され、続いて抵抗（２）の他方の端子にコ
イル（３）の一方の端子とコンデンサ（４）の一方の端
子とがそれぞれ接続される。そして、コンデンサ（４）
はその他方の端子が接地され、コイル（３）の他方の端
子はナンド回路（１）の一方のゲートとコンデンサ（５
）の一方の端子に接続される。続いて°、コンデンサ（
５）の他方の端子にｖＣＤ（電圧可変容量ダイオード）
（６）の一方の端子と電圧レベルシフト回路（７）の出
力側とがそれぞれ接続され、Ｖ ＣＤ （８）の他方の
端子が接地され；Ｄ： ｍＷ Ｍ ：’？Ｊ）Ｊ ）
７ １ ａｍ １７フ ７］ノＩＢｍＦ２ノＦ １１７
人ｑ１にれ、Ｊ−レＶ向すも＜１５の他方のゲートにア
クティブ・ローの水平同期信号（９）が供給される。
の端子が接続され、続いて抵抗（２）の他方の端子にコ
イル（３）の一方の端子とコンデンサ（４）の一方の端
子とがそれぞれ接続される。そして、コンデンサ（４）
はその他方の端子が接地され、コイル（３）の他方の端
子はナンド回路（１）の一方のゲートとコンデンサ（５
）の一方の端子に接続される。続いて°、コンデンサ（
５）の他方の端子にｖＣＤ（電圧可変容量ダイオード）
（６）の一方の端子と電圧レベルシフト回路（７）の出
力側とがそれぞれ接続され、Ｖ ＣＤ （８）の他方の
端子が接地され；Ｄ： ｍＷ Ｍ ：’？Ｊ）Ｊ ）
７ １ ａｍ １７フ ７］ノＩＢｍＦ２ノＦ １１７
人ｑ１にれ、Ｊ−レＶ向すも＜１５の他方のゲートにア
クティブ・ローの水平同期信号（９）が供給される。
また、ナンド四！ （１）の出力からドツトクロ、り信
号となる出力信号（１０）が得られる。
号となる出力信号（１０）が得られる。
上記のように構成されたｖＣＯにおいては、水平同期信
号（９）がロー・レベル（以下りという）になると、ナ
ンド回路（１）の出力がノ＼イ・レベル（以下Ｈという
）となり、発振は停止して安定状態となる。次に、水平
同期信号（９）がＨになると、制御電圧（８）に対応し
た発振周波数の出力信号（１０）がナンド回路（１）の
出力から得られる。
号（９）がロー・レベル（以下りという）になると、ナ
ンド回路（１）の出力がノ＼イ・レベル（以下Ｈという
）となり、発振は停止して安定状態となる。次に、水平
同期信号（９）がＨになると、制御電圧（８）に対応し
た発振周波数の出力信号（１０）がナンド回路（１）の
出力から得られる。
第２図はｖＣＯの発振開始時の水平同期信号（９）及び
出力信号（１０）の波形を示すタイミングチャートであ
る。まず、水平同期信号（９）がＬの時にはナンド回路
（１）の出力信号（１０）はＨとなり、安定している。
出力信号（１０）の波形を示すタイミングチャートであ
る。まず、水平同期信号（９）がＬの時にはナンド回路
（１）の出力信号（１０）はＨとなり、安定している。
次に、水平同期信号（９）がＨとなり、発振スタンバイ
時間（１１）を経過すると、発振が開始する。なお、こ
の時の発振スタンバイ時間（１１）は変動がなく非常に
安定しているため、映像信号の位相が変動することなく
ド・ソトクロ・ツクとして充分使用できることが確認さ
れている。また、制御電圧（８）を変えることにより電
圧レベルシフト回路（７）の出力は変化し、それにより
ＶＣＤ（６）の容量を変化させることで出力信号（１０
）の周波数、即ちドツトクロック周波数を任意に調整で
きる。
時間（１１）を経過すると、発振が開始する。なお、こ
の時の発振スタンバイ時間（１１）は変動がなく非常に
安定しているため、映像信号の位相が変動することなく
ド・ソトクロ・ツクとして充分使用できることが確認さ
れている。また、制御電圧（８）を変えることにより電
圧レベルシフト回路（７）の出力は変化し、それにより
ＶＣＤ（６）の容量を変化させることで出力信号（１０
）の周波数、即ちドツトクロック周波数を任意に調整で
きる。
ここで、コイル（３）のインダクタンスをＬ１コンデン
サ（４）の容量を０４、コンデンサ（５）の容量をＣ５
、ＶＣＤ（８）の容量をＣＢとすると、このときの出力
信号（１０）の周波数ｆは次式により表される。
サ（４）の容量を０４、コンデンサ（５）の容量をＣ５
、ＶＣＤ（８）の容量をＣＢとすると、このときの出力
信号（１０）の周波数ｆは次式により表される。
ｆ−１／（２π（Ｕ’Ｔ）
Ｃ４＋Ｃ５＋ＣＢ
なお、Ｖ ＣＤ （６）の特性によっては、電圧レベル
シフト回路（７）を除くことも可能であり、その場合、
制御電圧はコンデンサ（５）とＶ ＣＤ （８）との接
続点に印加すれば良いことになる。
シフト回路（７）を除くことも可能であり、その場合、
制御電圧はコンデンサ（５）とＶ ＣＤ （８）との接
続点に印加すれば良いことになる。
第３図はこの発明の他の実施例に係るｖＣＯの構成を示
す回路図である。この実施例は第１図の実施例のナンド
回路（１）をノア回路１１ａ）で置き換えたものであり
、第１図の実施例と同様な動作が得られる。
す回路図である。この実施例は第１図の実施例のナンド
回路（１）をノア回路１１ａ）で置き換えたものであり
、第１図の実施例と同様な動作が得られる。
ところで、このＶＣＯの適用例としては、水平同期信号
のアクティブパルス幅を小さくし、ナンド回路又はノア
回路の水平同期信号として供給し、ＰＬＬ回路用のＶＣ
Ｏとして用いることができる。
のアクティブパルス幅を小さくし、ナンド回路又はノア
回路の水平同期信号として供給し、ＰＬＬ回路用のＶＣ
Ｏとして用いることができる。
このように、して用いることにより、従来のＰＬＬ回路
で発生したジッタを水平同期信号の立ち上がり時にキャ
ンセルし、安定した位相を得ることができる。
で発生したジッタを水平同期信号の立ち上がり時にキャ
ンセルし、安定した位相を得ることができる。
［発明の効果］
以上のようにこの発明によれば、ナンド回路（ノア回路
）、コイル、コンデンサ及びＶＣＤによりＶＣＯを構成
し、ＶＣＤに印加する制御電圧を任意に可変することに
よりその発振周波数の調整ができ、更に外部から入力さ
れる信号に対して同期した動作をさせることができるよ
うにしたので、各部品特性による発振周波数（ドツトク
ロック周波数）のバラツキを制御電圧の調整例えばボリ
ュームにより容易に調整でき、ＰＬＬ回路よりも非常に
安価でジッタの少ない特性が得られ、制御電圧の調整だ
けで任意のドツトクロック周波数が発生できる。従って
、このＶＣＯは真にデジタル映像処理回路にはなくては
ならない発明といえる。
）、コイル、コンデンサ及びＶＣＤによりＶＣＯを構成
し、ＶＣＤに印加する制御電圧を任意に可変することに
よりその発振周波数の調整ができ、更に外部から入力さ
れる信号に対して同期した動作をさせることができるよ
うにしたので、各部品特性による発振周波数（ドツトク
ロック周波数）のバラツキを制御電圧の調整例えばボリ
ュームにより容易に調整でき、ＰＬＬ回路よりも非常に
安価でジッタの少ない特性が得られ、制御電圧の調整だ
けで任意のドツトクロック周波数が発生できる。従って
、このＶＣＯは真にデジタル映像処理回路にはなくては
ならない発明といえる。
また、水平同期信号が不安定位相においても安定したド
ツトクロックが供給できかつ、可変周波数レンジが大き
く取れ、今後大きく普及するディジタル映像処理技術に
貢献し得る。更に、ビデオテープの延び、メカニカルな
映像機器にも充分耐えられ、低価格で安定したｖＣＯが
実現できている。
ツトクロックが供給できかつ、可変周波数レンジが大き
く取れ、今後大きく普及するディジタル映像処理技術に
貢献し得る。更に、ビデオテープの延び、メカニカルな
映像機器にも充分耐えられ、低価格で安定したｖＣＯが
実現できている。
第１図はこの発明の一実施例に係るＶＣＯの構成を示す
回路図、第２図は第１図のＶＣＯ回路の発振開始時のタ
イムチャート、第３図はこの発明の他の実施例に係るｖ
ＣＯの構成を示す回路図、第４図はドツトクロック発生
用ＰＬＬ回路の構成を示すブロック図である。 （１）・・・ナンド回路、（２）・・・抵抗、（３）・
・・コイル、（４）・・・コンデンサ、（５）・・・コ
ンデンサー （６）・・・ＶＣＤ （電圧可変容量ダイオ− ド） ・・・電圧 レベルシフト回路、 （８〉 ・・・制御電圧。
回路図、第２図は第１図のＶＣＯ回路の発振開始時のタ
イムチャート、第３図はこの発明の他の実施例に係るｖ
ＣＯの構成を示す回路図、第４図はドツトクロック発生
用ＰＬＬ回路の構成を示すブロック図である。 （１）・・・ナンド回路、（２）・・・抵抗、（３）・
・・コイル、（４）・・・コンデンサ、（５）・・・コ
ンデンサー （６）・・・ＶＣＤ （電圧可変容量ダイオ− ド） ・・・電圧 レベルシフト回路、 （８〉 ・・・制御電圧。
Claims (4)
- （１）外部から入力される信号に同期して動作する電圧
制御発振器において、 少なくとも２個のゲートを有し、一方のゲートに外部か
ら入力される信号が供給されるナンド回路と、 該ナンド回路の出力に一方の端子が接続された抵抗と、 一方の端子が該抵抗の他方の端子と接続され、他方の端
子が前記ナンド回路の他方のゲートに接続されたコイル
と、 一方の端子が前記抵抗と前記コイルとの接続点に接続さ
れ、他方の端子が接地された第１のコンデンサと、 一方の端子が前記ナンド回路の一方のゲートに接続され
た第２のコンデンサと、 一方の端子が第２のコンデンサの他方の端子に接続され
、他方の端子が接地された電圧可変容量素子と を有することを特徴とする電圧制御発振器。 - （２）ナンド回路を、少なくとも２ゲートを有するノア
回路で置き換えたことを特徴とする請求項１記載の電圧
制御発振器。 - （３）第２のコンデンサと電圧可変容量素子との接続点
に、電圧レベルシフト回路の出力端子を接続したことを
特徴とする請求項１又は２記載の電圧制御発振器。 - （４）電圧可変容量素子は電圧可変容量ダイオードであ
ることを特徴とする請求項１、２又は３記載の電圧制御
発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288021A JPH02262718A (ja) | 1988-12-28 | 1989-11-07 | 電圧制御発振器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-331877 | 1988-12-28 | ||
| JP33187788 | 1988-12-28 | ||
| JP1288021A JPH02262718A (ja) | 1988-12-28 | 1989-11-07 | 電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02262718A true JPH02262718A (ja) | 1990-10-25 |
Family
ID=18248629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288021A Pending JPH02262718A (ja) | 1988-12-28 | 1989-11-07 | 電圧制御発振器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5021752A (ja) |
| JP (1) | JPH02262718A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09130823A (ja) * | 1995-10-31 | 1997-05-16 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213026B2 (ja) * | 1979-07-03 | 1987-03-23 | Siemens Ag | |
| JPS63131175A (ja) * | 1986-11-20 | 1988-06-03 | 日本電気株式会社 | キヤラクタ表示装置 |
| JPH01124892A (ja) * | 1987-11-10 | 1989-05-17 | Nec Corp | キャラクタ表示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120175A (en) * | 1979-03-12 | 1980-09-16 | Clarion Co Ltd | Variable capacitance diode with plural super-capacitance variable electrode structures |
| US4533881A (en) * | 1982-09-03 | 1985-08-06 | Memory Technology, Inc. | Rapid starting variable frequency oscillator with minimum startup perturbations |
| US4904962A (en) * | 1989-01-31 | 1990-02-27 | North American Philips Corporation | Gated high stability LC stabilized oscillator |
-
1989
- 1989-11-07 JP JP1288021A patent/JPH02262718A/ja active Pending
- 1989-12-19 US US07/453,416 patent/US5021752A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213026B2 (ja) * | 1979-07-03 | 1987-03-23 | Siemens Ag | |
| JPS63131175A (ja) * | 1986-11-20 | 1988-06-03 | 日本電気株式会社 | キヤラクタ表示装置 |
| JPH01124892A (ja) * | 1987-11-10 | 1989-05-17 | Nec Corp | キャラクタ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5021752A (en) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3191212B2 (ja) | 周波数倍加回路 | |
| JP2993200B2 (ja) | 位相同期ループ | |
| KR19990045686A (ko) | 위상 동기 루프 회로 | |
| JPS61296823A (ja) | 位相同期回路 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JPH02262718A (ja) | 電圧制御発振器 | |
| JPH1070457A (ja) | Ｐｌｌ回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP3411120B2 (ja) | Ｐｌｌ回路 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| JPH01243622A (ja) | 位相同期ループ回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP3081718B2 (ja) | Ｐｌｌ回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPH02250429A (ja) | 位相同期式発振装置 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH03101311A (ja) | 位相同期発振回路 | |
| JPH01106522A (ja) | 位相同期回路 |