JPH02250429A - 位相同期式発振装置 - Google Patents
位相同期式発振装置Info
- Publication number
- JPH02250429A JPH02250429A JP1070888A JP7088889A JPH02250429A JP H02250429 A JPH02250429 A JP H02250429A JP 1070888 A JP1070888 A JP 1070888A JP 7088889 A JP7088889 A JP 7088889A JP H02250429 A JPH02250429 A JP H02250429A
- Authority
- JP
- Japan
- Prior art keywords
- output
- section
- delay
- phase
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 28
- 230000001360 synchronised effect Effects 0.000 claims abstract 3
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000009412 basement excavation Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、位相同期式発振装置に関するものである。
従来の技術
近年、メモリーの制御等の分野で位相同期式発振装置が
用いられている。
用いられている。
以下、図面を参照しながら上述した従来の位相同期式発
振装置について説明する。
振装置について説明する。
従来１位相同期式発撮装置はＰ Ｌ Ｌ （Ｐｈａｓｅ
Ｌ ｏｃｋｅｄ Ｌ ｏｏｐ）装置を用いるが一般的で
ある。
Ｌ ｏｃｋｅｄ Ｌ ｏｏｐ）装置を用いるが一般的で
ある。
第４図は従来の位相同期式発振装置の構成を示すブロッ
ク図である。
ク図である。
４０１は所定の周波数ｆＮを発振させる電圧制御発撮部
（以下ｖＣＯと称する）、４０２は位相の基準となる周
波数ｆｏの同期信号を入力する入力部、４０３はＶＣＯ
４０１（ｌｌ力を１／Ａｔｍ分周しｆＨ’なる周波数の
信号を得る分局部、４０４は入力部４０２の出力と分周
部４０３の出力との位相を比較する位相比較部、４０５
は位相比較部４０４の出力であるところの誤差信号を直
流電位に平滑するためのローパスフィルタ（以下ＬＰＦ
と称する）である。４０６はＶＣＯ４０１の出力を外部
へ出力するための出力部である。
（以下ｖＣＯと称する）、４０２は位相の基準となる周
波数ｆｏの同期信号を入力する入力部、４０３はＶＣＯ
４０１（ｌｌ力を１／Ａｔｍ分周しｆＨ’なる周波数の
信号を得る分局部、４０４は入力部４０２の出力と分周
部４０３の出力との位相を比較する位相比較部、４０５
は位相比較部４０４の出力であるところの誤差信号を直
流電位に平滑するためのローパスフィルタ（以下ＬＰＦ
と称する）である。４０６はＶＣＯ４０１の出力を外部
へ出力するための出力部である。
以上のように構成された位相同期式発振装置において、
ＶＣＯ４０１で発掘したｆＮなる周波数は分周部４０３
で１／Ａに分周され周波数とｆＨなる。このｆｕ’と入
力部４０２より入力された周波数ｆｏなる同期信号との
位相を位相比較部４０４で位相比較を行いｆｏに対して
ｆＨｏが進み位相であれば位相進み量に応じた期間“Ｌ
”を出力し、ＬＰＦ４０５を通して直流電位Ｖ＾ に変
換し、し、ＶＣ０４０１１：：供給する。ＶＣＯ４０１
はこの電位Ｖ＾に対応して発振周波数を下げる。またｉ
Ｈに対してｆｕ’が遅れ位相であれば位相遅れ量に応じ
た期間“Ｈ”を位相比較部４０４より出力し、ＬＰＦ４
０５を通して直流電位ＶＢに変換して、ＶＣ０４０１ｉ
：：供給する。ｖＣ０４０１はこの電位Ｖａに対応して
発振周波数を上げる。
ＶＣＯ４０１で発掘したｆＮなる周波数は分周部４０３
で１／Ａに分周され周波数とｆＨなる。このｆｕ’と入
力部４０２より入力された周波数ｆｏなる同期信号との
位相を位相比較部４０４で位相比較を行いｆｏに対して
ｆＨｏが進み位相であれば位相進み量に応じた期間“Ｌ
”を出力し、ＬＰＦ４０５を通して直流電位Ｖ＾ に変
換し、し、ＶＣ０４０１１：：供給する。ＶＣＯ４０１
はこの電位Ｖ＾に対応して発振周波数を下げる。またｉ
Ｈに対してｆｕ’が遅れ位相であれば位相遅れ量に応じ
た期間“Ｈ”を位相比較部４０４より出力し、ＬＰＦ４
０５を通して直流電位ＶＢに変換して、ＶＣ０４０１ｉ
：：供給する。ｖＣ０４０１はこの電位Ｖａに対応して
発振周波数を上げる。
この様に常時閉ループをかけて位相比較することにより
入力された同期信号と位相が一致した発振出力を得るこ
とができる。
入力された同期信号と位相が一致した発振出力を得るこ
とができる。
発明が解決しようとする課題
しかしながら上記のような従来の構成では、目的とする
動作を実行させるためには、ＬＰＦ４０５を設けること
が必要であり、また応答速度を早（し及びＶＣＯ４０１
の引き込み範囲を十分に取る必要があり、回路上の制約
条件が大きく、安価で小型で高速の位相同期式発振装置
の提供が困難であった。
動作を実行させるためには、ＬＰＦ４０５を設けること
が必要であり、また応答速度を早（し及びＶＣＯ４０１
の引き込み範囲を十分に取る必要があり、回路上の制約
条件が大きく、安価で小型で高速の位相同期式発振装置
の提供が困難であった。
本発明はかかる点に鑑み、簡易な構成で、高速で同期信
号と位相同期を行なうことができる位相同期式発振装置
を提供することを目的とする。
号と位相同期を行なうことができる位相同期式発振装置
を提供することを目的とする。
課題を解決するための手段
本発明はかかる点に鑑み、発振出力に直列に接続した複
数個の第１の遅延手段により構成する第１の遅延部と、
同期信号に直列に接続した複数個の第２の遅延手段によ
り構成する第２の遅延部と、発振出力と同期信号と第２
の遅延手段の出力との位相比較を行なう比較部と、比較
部の比較結果により発振出力、第１の遅延手段の出力の
内がら１つを選択する選択部とを備えた構成となってい
る。
数個の第１の遅延手段により構成する第１の遅延部と、
同期信号に直列に接続した複数個の第２の遅延手段によ
り構成する第２の遅延部と、発振出力と同期信号と第２
の遅延手段の出力との位相比較を行なう比較部と、比較
部の比較結果により発振出力、第１の遅延手段の出力の
内がら１つを選択する選択部とを備えた構成となってい
る。
作用
本発明は上記した構成により、ローパスフィルタを必要
とせず、全てロジック回路で構成でき、ＩＣ化により小
型化が容易で、応答速度が速く、安定した位相同期式発
振装置を実現できる。
とせず、全てロジック回路で構成でき、ＩＣ化により小
型化が容易で、応答速度が速く、安定した位相同期式発
振装置を実現できる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例における位相同期型発振装置
のブロック図である。第１図において、１０１は所定の
周波数を発振する発振部、１０２は第１の遅延素子１０
２＋から第１の遅延素子１０２、を直列に接続した第１
の遅延部、１０３は同期信号が入力される入力部、１０
４は第２の遅延素子１０４１から第２の遅延素子１０４
．を直列に接続した第２の遅延部、１０５は発掘部１０
１の出力と入力部１０３の出力及び第２の遅延部１０４
を構成する各第２の遅延素子の出力との位相を各々比較
する比較部、１０６は入力部１０３の出力及び第１の遅
延部１０２を構成する各第１の遅延素子の出力の中から
、比較部１０５の各出力により、任意の１つを選択部、
１０７は選択部１０６の出力を外部に出力する出力部で
ある。
のブロック図である。第１図において、１０１は所定の
周波数を発振する発振部、１０２は第１の遅延素子１０
２＋から第１の遅延素子１０２、を直列に接続した第１
の遅延部、１０３は同期信号が入力される入力部、１０
４は第２の遅延素子１０４１から第２の遅延素子１０４
．を直列に接続した第２の遅延部、１０５は発掘部１０
１の出力と入力部１０３の出力及び第２の遅延部１０４
を構成する各第２の遅延素子の出力との位相を各々比較
する比較部、１０６は入力部１０３の出力及び第１の遅
延部１０２を構成する各第１の遅延素子の出力の中から
、比較部１０５の各出力により、任意の１つを選択部、
１０７は選択部１０６の出力を外部に出力する出力部で
ある。
第２図は第１図に示したブロック図の具体的構成例であ
る。
る。
第２図において、２００は反転バッファ２０１、帰還抵
抗２０２、水晶発振子２０３、発振周波数調整用コンデ
ンサ２０４及び２０５で構成された発掘部、２０６は同
期信号が入力される入力部、２０７は入力部２０８の出
力を所定の時間遅延する遅延素子２０８と遅延素子２０
９が直列に接続された第２の遅延部、２１０は第２の遅
延部２０７の入力及び、第２の遅延部２ Ｃ）７内の遅
延素子２０８の出力、遅延素子２０９の出力と発振部２
００の出力との位相を各々比較する比較素子２１１，２
１２゜２１３により構成された比較部である。尚、比較
素子はここではＤ−タイプフリップフロップ（以下Ｄ−
ＦＦと称する）を用いている。２１４は発振部２００の
出力を所定の時間遅延する遅延素子２１５，２１６．２
１７，２１８が直列に接続された第１の遅延部、２１９
は比較部２１０を構成する各比較素子の出力結果によっ
て、第１の遅延部２１４を構成する各遅延素子の出力及
び発振部２００の出力の内から一つの出力を選択する選
択部、２２０は選択部２１９の出力を外部に出力する出
力部である。
抗２０２、水晶発振子２０３、発振周波数調整用コンデ
ンサ２０４及び２０５で構成された発掘部、２０６は同
期信号が入力される入力部、２０７は入力部２０８の出
力を所定の時間遅延する遅延素子２０８と遅延素子２０
９が直列に接続された第２の遅延部、２１０は第２の遅
延部２０７の入力及び、第２の遅延部２ Ｃ）７内の遅
延素子２０８の出力、遅延素子２０９の出力と発振部２
００の出力との位相を各々比較する比較素子２１１，２
１２゜２１３により構成された比較部である。尚、比較
素子はここではＤ−タイプフリップフロップ（以下Ｄ−
ＦＦと称する）を用いている。２１４は発振部２００の
出力を所定の時間遅延する遅延素子２１５，２１６．２
１７，２１８が直列に接続された第１の遅延部、２１９
は比較部２１０を構成する各比較素子の出力結果によっ
て、第１の遅延部２１４を構成する各遅延素子の出力及
び発振部２００の出力の内から一つの出力を選択する選
択部、２２０は選択部２１９の出力を外部に出力する出
力部である。
以上の様に構成された本実施例の位相同期式発振装置に
ついて以下に詳しく説明する。
ついて以下に詳しく説明する。
第３図は第２図の動作説明を行なうタイミング・チャー
トである。図中（ａ）は入力部２０６に入力される同期
信号、（ｂ）は第２の遅延部２０７内の遅延素子２０８
の出力、（Ｃ）は第２の遅延部２０７内の遅延素子２０
９の出力、（ｄ）は発振部２００の出力、（ｅ） 、
（ｆ） 、 （ｇ） 、 （ｈ）はそれぞれ第１の遅延
部２１４内の遅延素子２１５，２１６，２１７．２１８
の出力、（ｉ）は選択部２１９の出力である。
トである。図中（ａ）は入力部２０６に入力される同期
信号、（ｂ）は第２の遅延部２０７内の遅延素子２０８
の出力、（Ｃ）は第２の遅延部２０７内の遅延素子２０
９の出力、（ｄ）は発振部２００の出力、（ｅ） 、
（ｆ） 、 （ｇ） 、 （ｈ）はそれぞれ第１の遅延
部２１４内の遅延素子２１５，２１６，２１７．２１８
の出力、（ｉ）は選択部２１９の出力である。
外部より入力された同期信号（ａ）及び第２の遅延部２
０７の出力（ｂ）及び（Ｃ）を比較部２１０を構成する
Ｄ−ＦＦのクロック端子へ各々入力する。そして発振部
２００の出力ω）を上記各Ｄ−ＦＦのデータ入力端子へ
入力する。同期信号が立上る時刻Ｔ１に於いては、Ｄ−
ＦＦ２１１のＱ出力は“Ｌ”Ｄ−ＦＦ２１２．Ｄ−ＦＦ
２１３のＱ出力は不安定である。時刻Ｔ２に於いてはＤ
−ＦＦ２１１のＱ出力部−ＦＦ２１２のＱ出力を共に“
Ｌ”Ｄ−ＦＦ２１３のＱ出力は不定、時刻Ｔ３に於いて
は、Ｄ−ＦＦ２１１，２１２，２１３のＱ出力は全て“
Ｌ”になる。この情報を選択部１０６の選択入力に入力
し、第１の遅延部２１４内の遅延素子２１７の出力（ｇ
）を選択し、出力（ｉ）として出力する。この場合同期
信号が立下る時刻Ｔ４に於ける出力（ｉ）と同期信号（
ａ）との位相差は、ＴＩとなる。そして次の同期信号が
入力されるまでに発振部２００の発振位相もしくは発振
周波数が微妙に変化すると、例えば、時刻Ｔ６に於ける
Ｄ−ＦＦ２１１のＱ出力は以前の“Ｌ”から“Ｈ”に変
化する。このため、選択部１０６での選択を以前の信号
（ｇ）から（ｆ）に切換える。また時刻Ｔ？ ｒ ’ｒ
ｅに於けるＤ−ＦＦ２１２．２１３の出力は変化しない
ので、選択部１０６での切換は行わず、遅延素子２１６
の出力（ｆ）が出力信号（ｉ）として出力される。この
場合も同期信号が立下る時刻Ｔ９に於ける出力（ｉ）と
同期信号（ａ）との位相差はｔ重 となっており、最初
の同期信号が入力された場合と全く同じ位相関係を保つ
ことができる。
０７の出力（ｂ）及び（Ｃ）を比較部２１０を構成する
Ｄ−ＦＦのクロック端子へ各々入力する。そして発振部
２００の出力ω）を上記各Ｄ−ＦＦのデータ入力端子へ
入力する。同期信号が立上る時刻Ｔ１に於いては、Ｄ−
ＦＦ２１１のＱ出力は“Ｌ”Ｄ−ＦＦ２１２．Ｄ−ＦＦ
２１３のＱ出力は不安定である。時刻Ｔ２に於いてはＤ
−ＦＦ２１１のＱ出力部−ＦＦ２１２のＱ出力を共に“
Ｌ”Ｄ−ＦＦ２１３のＱ出力は不定、時刻Ｔ３に於いて
は、Ｄ−ＦＦ２１１，２１２，２１３のＱ出力は全て“
Ｌ”になる。この情報を選択部１０６の選択入力に入力
し、第１の遅延部２１４内の遅延素子２１７の出力（ｇ
）を選択し、出力（ｉ）として出力する。この場合同期
信号が立下る時刻Ｔ４に於ける出力（ｉ）と同期信号（
ａ）との位相差は、ＴＩとなる。そして次の同期信号が
入力されるまでに発振部２００の発振位相もしくは発振
周波数が微妙に変化すると、例えば、時刻Ｔ６に於ける
Ｄ−ＦＦ２１１のＱ出力は以前の“Ｌ”から“Ｈ”に変
化する。このため、選択部１０６での選択を以前の信号
（ｇ）から（ｆ）に切換える。また時刻Ｔ？ ｒ ’ｒ
ｅに於けるＤ−ＦＦ２１２．２１３の出力は変化しない
ので、選択部１０６での切換は行わず、遅延素子２１６
の出力（ｆ）が出力信号（ｉ）として出力される。この
場合も同期信号が立下る時刻Ｔ９に於ける出力（ｉ）と
同期信号（ａ）との位相差はｔ重 となっており、最初
の同期信号が入力された場合と全く同じ位相関係を保つ
ことができる。
以上のように本実施例の位相同期式発振装置によれば、
ローパスフィルタを必要とせず、ローパスフィルタの時
定数を考慮しな（でも良く、全てロジック回路で組むこ
とができ、ＩＣ化が容易で応答速度が速（、ローパスフ
ィルタを用いない安定した位相同期式発振装置を実現で
きる。
ローパスフィルタを必要とせず、ローパスフィルタの時
定数を考慮しな（でも良く、全てロジック回路で組むこ
とができ、ＩＣ化が容易で応答速度が速（、ローパスフ
ィルタを用いない安定した位相同期式発振装置を実現で
きる。
なお、本実施例では発振部１０１に水晶発振素子を用い
たが、Ｒ−Ｃ型、ＬＣ型発振子を用いても良い。また、
比較部１０５ではＤ−ＦＦを用いたが、Ｒ−８型フリツ
プフロツプ、Ｊ−に型フリップフロップなどを用いても
良い。
たが、Ｒ−Ｃ型、ＬＣ型発振子を用いても良い。また、
比較部１０５ではＤ−ＦＦを用いたが、Ｒ−８型フリツ
プフロツプ、Ｊ−に型フリップフロップなどを用いても
良い。
発明の効果
以上のように本発明は、従来必要であったローパスフィ
ルタを必要とし、高速、高安定性、小型の位相同期式発
振装置を実現でき、その効果は極めて大である。
ルタを必要とし、高速、高安定性、小型の位相同期式発
振装置を実現でき、その効果は極めて大である。
第１図は本発明の一実施例の位相同期式発振装置のブロ
ック図、第２図は第１図の具体的構成例を示すブロック
図、第３図は第２図の具体的構成例を説明するためのタ
イミング・チャート、第４図は従来の位相同期式発振装
置のブロック図である。 １０１・・・・・・発振部、１０２・・・・・・第１の
遅延部、１０３・・・・・・入力部、１０４・・・・・
・第２の遅延部、１０５・・・・・・比較部、１０６・
・・・・・選択部、１０７・・・・・・出力部。
ック図、第２図は第１図の具体的構成例を示すブロック
図、第３図は第２図の具体的構成例を説明するためのタ
イミング・チャート、第４図は従来の位相同期式発振装
置のブロック図である。 １０１・・・・・・発振部、１０２・・・・・・第１の
遅延部、１０３・・・・・・入力部、１０４・・・・・
・第２の遅延部、１０５・・・・・・比較部、１０６・
・・・・・選択部、１０７・・・・・・出力部。
Claims (1)
- 外部から同期信号を入力する入力部と、所定の周波数の
信号を発振する発振部と、前記同期信号と位相が同期し
た発振出力を出力する出力部とを有する位相同期式発振
装置であって、前記発振部の出力に直列に接続した複数
個の第１の遅延手段により構成する第１の遅延部と、前
記入力部の出力に、直列に接続した複数個の第２の遅延
手段により構成する第２の遅延部と、前記発振部の出力
と前記入力部の出力及び前記第２の遅延部を構成する各
第２の遅延手段の出力との位相判別を行なう比較部と、
前記比較部の比較結果により、前記発振部の出力及び前
記第１の遅延部を構成する各第１の遅延手段の出力の内
から、１つを選択して前記出力部へ出力する選択部とを
有することを特徴とする位相同期式発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070888A JPH02250429A (ja) | 1989-03-23 | 1989-03-23 | 位相同期式発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070888A JPH02250429A (ja) | 1989-03-23 | 1989-03-23 | 位相同期式発振装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250429A true JPH02250429A (ja) | 1990-10-08 |
Family
ID=13444517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070888A Pending JPH02250429A (ja) | 1989-03-23 | 1989-03-23 | 位相同期式発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250429A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575405A (ja) * | 1991-09-17 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 位相検出回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202129A (ja) * | 1987-02-17 | 1988-08-22 | Sony Corp | 同期式発振回路 |
-
1989
- 1989-03-23 JP JP1070888A patent/JPH02250429A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202129A (ja) * | 1987-02-17 | 1988-08-22 | Sony Corp | 同期式発振回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0575405A (ja) * | 1991-09-17 | 1993-03-26 | Nec Ic Microcomput Syst Ltd | 位相検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337998B1 (ko) | 위상동기루프회로 | |
| JP2001007698A (ja) | データｐｌｌ回路 | |
| JPH0537364A (ja) | 位相同期ループ | |
| US5349309A (en) | Second order phase locked loop | |
| JPS63146613A (ja) | 遅延回路 | |
| JPH0548450A (ja) | Ｐｌｌシンセサイザ回路 | |
| US4849714A (en) | Signal generating apparatus | |
| US5168360A (en) | Sampling clock generating circuit for a-d conversion of a variety of video signals | |
| JPH02250429A (ja) | 位相同期式発振装置 | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| JPH09148922A (ja) | 高速同期型水晶発振回路 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JP2827389B2 (ja) | Ｐｌｌ用半導体集積回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| JPH0752843B2 (ja) | Ｐｌｌ回路 | |
| JPH02262718A (ja) | 電圧制御発振器 | |
| JPH04222118A (ja) | 位相同期発振器 | |
| JPH02134924A (ja) | 半導体集積回路 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPH0522126A (ja) | 位相固定ループ回路 |