CN103811561B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103811561B
CN103811561B CN201310397395.9A CN201310397395A CN103811561B CN 103811561 B CN103811561 B CN 103811561B CN 201310397395 A CN201310397395 A CN 201310397395A CN 103811561 B CN103811561 B CN 103811561B
Authority
CN
China
Prior art keywords
mentioned
electrode
type
semiconductor
anode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310397395.9A
Other languages
English (en)
Other versions
CN103811561A (zh
Inventor
小仓常雄
末代知子
押野雄
押野雄一
三须伸郎
三须伸一郎
池田佳子
中村和敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103811561A publication Critical patent/CN103811561A/zh
Application granted granted Critical
Publication of CN103811561B publication Critical patent/CN103811561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

Description

半导体装置
关联申请：本申请享受以日本专利申请2012-244778号(申请日：2012年11月6日)及日本专利申请2013-110390号(申请日：2013年5月24日)为基础申请的优先权。本申请通过参照这些基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
近年来，作为变换器等功率转换装置所使用的半导体元件，使用有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、二极管等。二极管一般被用作为回流用二极管，与IGBT反并联连接。因此，二极管被称为FWD(Free Wheeling Diode：续流二极管)。
在变换器等功率转换装置的特性改善中，与IGBT的特性改善相并行而FWD的特性改善变得重要。作为FWD的重要特性，存在通态电压(导通状态下的电压降)、开关时间(关断时的恢复电流的熄灭时间)及关断时的安全动作区域(即使在流动有恢复电流的状态下被施加电压也不破坏的区域)等。此外，关于FWD，更优选关断时的电流、电压振动较少。其中，扩大关断时的安全动作区域也重要。
发明内容
本发明的实施方式提供一种关断时的安全动作区域更大的半导体装置。
实施方式的半导体装置具备：第一电极；第二电极；第一导电型的第一半导体层，设置在上述第一电极与上述第二电极之间；第一导电型的第二半导体层，设置在上述第一半导体层与上述第二电极之间，具有比上述第一半导体层的杂质浓度低的杂质浓度；第二导电型的第一半导体区域，设置在上述第二半导体层的一部分与上述第二电极之间；第二导电型的第二半导体区域，设置在上述第二半导体层的与上述一部分不同的部分与上述第二电极之间，与上述第一半导体区域相接；以及第二导电型的第三半导体区域，设置在上述第一半导体区域的至少一部分与上述第二电极之间。
上述第三半导体区域的与上述第二电极相接的面上的上述第三半导体区域的杂质浓度，比上述第一半导体区域的与上述第二电极相接的面上的上述第一半导体区域的杂质浓度以及上述第二半导体区域的与上述第二电极相接的面上的上述第二半导体区域的杂质浓度高。由上述第一半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度，比由上述第二半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度薄。
附图说明
图1是第一实施方式的半导体装置的模式图，图1(a)是模式截面图，图1(b)是模式平面图。
图2是表示第一实施方式的半导体装置的p-型阳极区域的制造过程的模式截面图，图2(a)是离子注入紧后的模式截面图，图2(b)是热处理后的模式平面图。
图3是表示第一实施方式的半导体装置的导通状态的动作的模式截面图。
图4是表示第一实施方式的半导体装置的导通状态的动作的模式截面图。
图5是表示第一实施方式的半导体装置的关断状态的动作的模式截面图。
图6是表示第一实施方式的半导体装置的关断状态的动作的模式截面图。
图7是表示参考例的半导体装置的关断状态的动作的模式截面图。
图8是第一实施方式的变形例的半导体装置的模式截面图，图8(a)是第一变形例的半导体装置的模式截面图，图8(b)是第二变形例的半导体装置的模式截面图，图8(c)是第三变形例的半导体装置的模式截面图。
图9是第二实施方式的半导体装置的模式图，图9(a)是模式截面图，图9(b)是模式平面图。
图10是第二实施方式的变形例的半导体装置的模式截面图，图10(a)是第一变形例的半导体装置的模式截面图，图10(b)是第二变形例的半导体装置的模式截面图，图10(c)是第三变形例的半导体装置的模式截面图。
图11是第三实施方式的半导体装置的模式图，图11(a)是模式截面图，图11(b)是模式平面图。
图12是表示第三实施方式的半导体装置的制造过程的截面模式图。
图13是第三实施方式的第一变形例的半导体装置的模式截面图。
图14是表示第三实施方式的第一变形例的半导体装置的制造过程的模式截面图。
图15是第三实施方式的变形例的半导体装置的模式截面图，图15(a)是第二变形例的半导体装置的模式截面图，图15(b)是第三变形例的半导体装置的模式截面图。
图16(a)是第四实施方式的第一例的半导体装置的模式截面图，图16(b)是第四实施方式的第二例的半导体装置的模式截面图。
图17(a)～图17(c)是表示第四实施方式的第一例的半导体装置的制造过程的模式截面图。
图18(a)是第五实施方式的第一例的半导体装置的模式截面图，图18(b)是第五实施方式的第二例的半导体装置的模式截面图，图18(c)是第五实施方式的第三例的半导体装置的模式截面图。
图19是第六实施方式的第一例的半导体装置的模式立体图。
图20是第六实施方式的第二例的半导体装置的模式立体图。
图21(a)是半导体装置的模式截面图，图21(b)是表示第七实施方式的第一例的半导体装置的杂质浓度曲线的曲线图，图21(c)是表示第七实施方式的第二例的半导体装置的杂质浓度曲线的曲线图。
图22是第八实施方式的半导体装置的模式截面图。
图23是第九实施方式的半导体装置的模式平面图。
具体实施方式
以下，参照附图对本实施方式进行说明。在以下的说明中，对相同的部件赋予相同的符号，对于说明过一次的部件，适宜地省略其说明。各图的实施例为一例，只要技术上可能，则组合了各图的实施例也包含于本实施方式。
(第一实施方式)
图1是第一实施方式的半导体装置的模式图，图1(a)是模式截面图，图1(b)是模式平面图。
图1(a)表示图1(b)的A-A’截面。本实施方式的半导体装置为pin(p-intrinsic-n)二极管。本实施方式的二极管例如被用作为变换器电路等的回流用二极管。图1(a)、(b)例示了半导体装置1A的最小单元。
如图1(a)所示，半导体装置1A具备阴极电极10(第一电极)、n+型阴极层20(第一半导体层)、n-型基极层21(第二半导体层)、p-型阳极区域30(第一半导体区域)、p-型阳极区域31(第二半导体区域)、p+型阳极区域32(第三半导体区域)、及阳极电极40(第二电极)。n+型阴极层20、n-型基极层21、p-型阳极区域30、p-型阳极区域31及p+型阳极区域32分别设置在阴极电极10与阳极电极40之间。
n+型阴极层20设置在阴极电极10之上。n+型阴极层20与阴极电极10欧姆接合。n-型基极层21设置在n+型阴极层20之上。
p-型阳极区域30设置在n-型基极层21的一部分之上。该一部分例如是区域21A中的n型基极层21的部分。p-型阳极区域31设置在n-型基极层21的与上述一部分不同的部分之上。该不同的部分例如是区域21B中的n-型基极层21的部分。p-型阳极区域31与p-型阳极区域30相接。p+型阳极区域32设置在p-型阳极区域30的至少一部分上。例如，在第一实施方式中，p+型阳极区域32设置在p-型阳极区域30的一部分上。p+型阳极区域32的截面形状例如为矩形状、圆形等。
这样，半导体装置1A的p型阳极区域包括低浓度的p型半导体区域(p-型阳极区域30、31)和高浓度的p型半导体区域(p+型阳极区域32)这三个区域。
阳极电极40设置在p-型阳极区域30、p-型阳极区域31及p+型阳极区域32之上。p-型阳极区域30及p-型阳极区域31使它们的低浓度的表面与阳极电极40接触，一般进行肖特基接合。但是，p-型阳极区域30及p-型阳极区域31的杂质浓度低即可，未必需要与阳极电极40进行肖特基接合。p+型阳极区域32与阳极电极40欧姆接合。
n-型基极层21中包含的杂质元素的浓度，比n+型阴极层20中包含的杂质元素的浓度低。此外，n-型基极层21中包含的杂质元素的浓度，也可以设定得比n+型阴极层20的与阴极电极10相接的面上的n+型阴极层20中包含的杂质元素的浓度低。p+型阳极区域32中包含的杂质元素的浓度，比p-型阳极区域30中包含的杂质元素的浓度及p-型阳极区域31中包含的杂质元素的浓度高。例如，p+型阳极区域32的与阳极电极40相接的面上的p+型阳极区域32中包含的杂质元素的浓度，比p-型阳极区域30的与阳极电极40相接的面上的p-型阳极区域30中包含的杂质元素的浓度及p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质元素的浓度高。
另外，在n-型基极层21与n+型阴极层20之间设置有n型缓冲层的方式也包含在实施方式中(未图示)。n型缓冲层的杂质浓度处于n-型基极层21中包含的杂质元素的浓度与n+型阴极层20中包含的杂质元素的浓度之间的值。
在半导体装置1A中，在n+型阴极层20侧由p-型阳极区域30与p-型阳极区域31形成有阶差。例如，由p-型阳极区域30和n+型阴极层20夹着的n-型基极层21的厚度(区域21A中的厚度)，比p-型阳极区域31和n+型阴极层20夹着的n-型基极层21的厚度(区域21B中的厚度)薄。此处，“厚度”是指Z方向的n-型基极层21的厚度。即，半导体装置1A在阳极侧具备高浓度p型半导体区域(p+型阳极区域32)和深度不同的两个低浓度p型半导体区域(p-型阳极区域30及p-型阳极区域31)。
通过在低浓度的p型半导体区域设置这种阶差，由此深度更深的p-型阳极区域30就会具有p-型阳极区域30与n-型基极层21的接合部急剧地弯曲的部分。例如，p-型阳极区域30具有p-型阳极区域30与n-型基极层21的接合部急剧地弯曲的弯曲部30c。p+型阳极区域32位于弯曲部30c的至少正上方附近。此处，“至少正上方附近”意味着弯曲部30c的正上方或者从弯曲部30c向X方向或Y方向隔开规定距离的部位之上。
如图1(b)所示，在半导体装置1A中，p-型阳极区域30及p+型阳极区域32在n-型基极层21上沿一个方向(图的X方向)延伸。
n+型阴极层20、n-型基极层21、p-型阳极区域30、p-型阳极区域31及p+型阳极区域32各自的主成分，例如为硅(Si)。作为n+型、n-型、n型等导电型(第一导电型)的杂质元素，例如能够应用磷(P)、砷(As)等。作为p+型、p-型、p型等导电型(第二导电型)的杂质元素，例如能够应用硼(B)等。
n+型阴极层20的表面杂质浓度大于3×1017cm-3，例如为1×1019cm-3以上。关于n+型阴极层20的杂质浓度，也可以为越是阴极电极10侧、将杂质浓度设定得越高。n-型基极层21的杂质浓度为1×1015cm-3以下，能够通过元件的耐压设计而设定为任意的杂质浓度。p-型阳极区域30及p-型阳极区域31的表面杂质浓度例如为3×1017cm-3以下。p+型阳极区域32的表面杂质浓度高于3×1017cm-3，例如为1×1019cm-3以上。关于这些p型层的杂质浓度，也可以为越是阳极电极40侧、将杂质浓度设定得越高。
此外，上述的“杂质浓度”是指，有助于半导体材料的导电性的杂质元素的有效的浓度。例如，在半导体材料中含有成为施主的杂质元素和成为受主的杂质元素的情况下，将活化了的杂质元素中、除去了施主与受主的抵消量之后的浓度作为杂质浓度。
此外，在本实施方式中，只要不特别否定，则表示按照n+型、n型、n-型的顺序而n型杂质元素的浓度变低。此外，表示按照p+型、p型、p-型的顺序而p型杂质元素的浓度变低。例如，只要不特别否定，则n+型半导体区域的杂质浓度比n-型半导体区域的杂质浓度高是指，n+型半导体区域的与阴极电极10相接的面上的n+型半导体区域的杂质浓度比n-型半导体区域的杂质浓度高的情况也包含在实施方式中。此外，p+型半导体区域的杂质浓度比p-型半导体区域的杂质浓度高是指，p+型半导体区域的与阴极电极10相接的面上的p+型半导体区域的杂质浓度比p-型半导体区域的与阴极电极10相接的面上的p-型半导体区域的杂质浓度高的情况也包含在实施方式中。
阴极电极10的材料及阳极电极40的材料例如是包括从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、金(Au)等的组中选择的至少一种的金属。
图2是表示第一实施方式的半导体装置的p-型阳极区域的制造过程的模式截面图，图2(a)是离子注入紧后的模式截面图，图2(b)是加热处理后的模式平面图。
首先，如图2(a)所示，在形成p-型阳极区域30之前，对从掩模90露出的n-型基极层21的表面实施离子注入。掩模90沿图的X方向延伸。掩模90的材料例如包括抗蚀剂、氧化硅(SiO2)。
例如，将硼(B)等杂质元素打入从掩模90露出的n-型基极层21的表面。由此，在n-型基极层21之上，形成厚度比p-型阳极区域30的厚度薄的p型的离子注入层30i。
接着，如图2(b)所示，对离子注入层30i及n-型基极层21进行加热处理，而实施p型杂质元素的活化。通过该加热处理，离子注入层30i内的杂质元素从离子注入层30i向n+型阴极层20侧(图的A方向)扩散，并且从离子注入层30i向横向(图的B方向)扩散。在通过p型杂质元素的扩散而形成的p-型阳极区域30中，含有超过n-型基极层21中包含的n型杂质的浓度的程度的p型杂质。
此处，向A方向扩散的杂质元素，从离子注入层30i向n+型阴极层20侧一维地扩散。另一方面，向B方向扩散的杂质元素，从离子注入层30i向横向扩散，因此向相对于n+型阴极层20与n-型基极层21的界面平行的方向扩散。即，从离子注入层30i向横向扩散的杂质元素二维地扩散。因此，向B方向扩散的杂质元素的扩散速度，比向A方向扩散的杂质元素的扩散速度钝化。越是n-型基极层21的表面侧该钝化越显著。
因此，在活化后，p-型阳极区域30与n-型基极层21的接合部会包括与n+型阴极层20相对的底部30f、和从底部30f的两端连接到n-型基极层21的表面的侧部30r。在p-型阳极区域30与n-型基极层21的接合部，具有底部30f与侧部30r相交的弯曲部30c。
对半导体装置1A的动作进行说明。
图3是表示第一实施方式的半导体装置的导通状态的动作的模式截面图。
图3表示在Y方向上聚集了多个最小单元的状态。在半导体装置1A中，多个p-型阳极区域30分别相互分离地设置在n-型基极层21之上。
首先，对从阴极侧流向阳极侧的电子电流进行说明。
在导通状态下，对阴极、阳极间施加正偏压的电压。即，以与阴极电极10的电位相比阳极电极40的电位变高的方式，对阴极、阳极间施加电压。例如，以阳极电极40成为正极、阴极电极10成为负极的方式，对阴极、阳极间施加电压。
此处，n+型阴极层20与阴极电极10欧姆接合。因此，电子(e)从n+型阴极层20经由n-型基极层21到达p-型阳极区域30、31。
p-型阳极区域30、31与阳极电极40电阻性接触或肖特基接合。即，为基于p型半导体和金属的电阻性接触或肖特基接合。因此，p-型阳极区域30、31与阳极电极40之间对于空穴(h)来说成为能量垒，而对于电子来说不成为能量垒。
因此，电子从n+型阴极层20经由n-型基极层21及p-型阳极区域30、31流入阳极电极40。由此，在阴极、阳极间形成电子电流16。
接着，对从阳极侧流向阴极侧的空穴电流进行说明。
图4是表示第一实施方式的半导体装置的导通状态的动作的模式截面图。
图4表示半导体装置1A的最小单元。
如上述那样，p-型阳极区域30、31与阳极电极40之间对于电子来说不成为能量垒。但是，p+型阳极区域32与p-型阳极区域30之间对于电子来说成为能量垒。因此，流到p-型阳极区域30的电子难以流入p+型阳极区域32。
由此，电子在沿从阴极侧到阳极侧的方向流动之后，当到达p+型阳极区域32附近时，此后在p+型阳极区域32的下方沿横向、即相对于阳极电极40的上面40u大致平行的方向移动。
通过该p-型阳极区域30附近的电子的移动，配置在p+型阳极区域32下方的部分30a，相对于与阳极电极40接触的p+型阳极区域32、即阳极电极40，以成为负极的方式偏压。
通过在部分30a与阳极电极40之间形成的偏压，在p+型阳极区域32的下方，p-型阳极区域30与p+型阳极区域32之间的对于空穴的能量垒变低。由此，从p+型阳极区域32向p-型阳极区域30注入空穴。通过该注入的空穴而形成空穴电流15。
p+型阳极区域32的Y方向的宽度、或者p+型阳极区域32与阳极电极40的接触面积越大，则空穴电流15越增大。换言之，能够根据所述宽度或者所述接触面积，来调整从阳极侧的空穴的注入量。
此外，在导通状态下，对p-型阳极区域30、31与n-型基极层21之间施加有正偏压。因此，空穴及电子当然流过pn结间。
这样，在导通状态下，空穴从阳极侧流向阴极侧，电子从阴极侧流向阳极侧。此处，在阳极侧，从p+型阳极区域32注入空穴，相对于此，p-型阳极区域30、31仅有助于电子的排出。因此，与不设置p-型阳极区域30、31的半导体装置相比，能够抑制空穴的注入量。由此，在半导体装置1A中，其开关速度高速化。
图5是表示第一实施方式的半导体装置的关断状态的动作的模式截面图。
图5表示从对阳极、阴极间施加了正向的偏压的状态开始施加了反向的偏压的关断时的状态。例如，以阳极电极40成为负极、阴极电极10成为正极的方式对阴极、阳极间施加电压。
当从对阳极、阴极间施加了正向的偏压的状态开始对阳极、阴极间施加反向的偏压时，n-型基极层21中存在的空穴向阳极电极40侧移动。此外，n-型基极层21中存在的电子向阴极电极10侧移动。
在反偏压施加时，电子经由n+型阴极层20流入阴极电极10。另一方面，在反偏压施加时，空穴经由p+型阳极区域32流入阳极电极40。
在关断时，在电子流向阴极电极10、空穴流向阳极电极40的状态下，以p-型阳极区域30、31与n-型基极层21的接合部为起点，耗尽层向n-型基极层21及p-型阳极区域30、31扩展。由此，半导体装置1A中的阳极电极40与阴极电极10之间的导通被逐渐遮断。
但是，在pin二极管中，一般在关断时，有时会在pn结部的某一个部位产生电场集中、并引起雪崩。
图6是表示第一实施方式的半导体装置的关断状态的动作的模式截面图。
例如，在半导体装置1A中，p型阳极区域包括p-型阳极区域30、p-型阳极区域31及p+型阳极区域32这三个区域。进一步，p-型阳极区域30具有pn结部急剧地弯曲的弯曲部30c。由于该弯曲部30c的尖锐的形状，而在弯曲部30c、在关断时电场容易集中。由此，在弯曲部30c的附近容易产生雪崩。将由于雪崩而产生的空穴的流动设为雪崩电流。
p+型阳极区域32位于弯曲部30c的至少正上方附近，因此由于雪崩而产生的空穴，经由p+型阳极区域32向阳极电极40排出。
半导体装置1A具有多个弯曲部30c(图5)。在半导体装置1A中，在多个弯曲部30c的每个容易产生雪崩，因此产生雪崩的部位分散。因此，雪崩电流也在多个弯曲部30c的每个的附近分散。此后，雪崩电流经由多个p+型阳极区域32的每个向阳极电极40排出。由此，关断时的半导体装置1A的破坏耐量增加。
此外，在半导体装置1A中，雪崩电流优先经由p+型阳极区域32向阳极电极40排出。因此，还能够进一步降低p-型阳极区域30、31的杂质浓度而进一步抑制从阳极侧的空穴的注入。
如以上所述那样，根据第一实施方式的半导体装置1A，兼顾开关速度的高速化及关断时的破坏耐量的增加。由此，关断时的安全动作区域变大。
(参考例)
图7是表示参考例的半导体装置的关断状态的动作的模式截面图。
在参考例的半导体装置100中，在阳极侧设置有p-型阳极区域31和p+型阳极区域32。但是，在半导体装置100中，未设置上述的p-型阳极区域30。因此，p-型阳极区域31与n-型基极层21的边界接近平坦。
在半导体装置100中，在阳极侧，除了p+型阳极区域32，还设置有p-型阳极区域31，因此也能够抑制从阳极侧的空穴的注入量。但是，在关断时，有时在pn结部的任一个中产生电场集中。在产生了电场集中的部位，有可能产生雪崩。
例如，图7例示了在相邻的p+型阳极区域32之间的部位31p产生了雪崩的状态。在这种部位31p，当一旦引起雪崩时，就会在部位31p优先地继续雪崩，从部位31p产生大量的雪崩电流。
在半导体装置100中，在部位31p的上方未设置上述的p+型阳极区域32。此外，p-型阳极区域31为低浓度，因此p-型阳极区域31与阳极电极40高电阻接触或肖特基接合。因此，在半导体装置100中，与半导体装置1A相比，雪崩电流难以向阳极电极40排出。
由于p-型阳极区域31与阳极电极40之间为高电阻接触或肖特基接合，因此在部位31p产生的雪崩电流不会直接流向阳极电极40。即，雪崩电流经由p-型阳极区域31的表面的部位31f流入p+型阳极区域32，并进一步流向阳极电极40。此时，在半导体装置100中存在的问题为，对p-型阳极区域31的表面的部位31f与阳极电极40之间的高电阻接触或肖特基接合施加偏压，破坏耐量会劣化。
这样，在半导体装置100中，关断时的破坏耐量不会增加半导体装置1A那种程度。
此外，在半导体装置100中，当为了降低从阳极侧的空穴注入而过度降低p-型阳极区域31的杂质浓度时，会引起关断时的耐量劣化。因此，p-型阳极区域31的低浓度化也会产生极限。这是因为，在关断时仅在p-型阳极区域31的一部分容易产生电流集中。
(第一实施方式的变形例)
图8是第一实施方式的变形例的半导体装置的模式截面图，图8(a)是第一变形例的半导体装置的模式截面图，图8(b)是第二变形例的半导体装置的模式截面图，图8(c)是第三变形例的半导体装置的模式截面图。
在图8(a)所示的半导体装置1B中，p+型阳极区域32设置在p-型阳极区域30的一部分上，并且设置在p-型阳极区域31的一部分上。即，p+型阳极区域32被设置为跨越p-型阳极区域30和p-型阳极区域31。
根据这种构造，弯曲部30c的上方被接触面积更大的p+型阳极区域32覆盖，雪崩电流被更有效地向阳极电极40侧排出。
在图8(b)所示的半导体装置1C中，p+型阳极区域32设置在p-型阳极区域30的整个区域上，并且设置在p-型阳极区域31的一部分上。
根据这种构造，弯曲部30c的上方进一步被接触面积大的p+型阳极区域32覆盖，雪崩电流被更有效地向阳极电极40侧排出。
根据图8(a)及图8(b)所例示的实施方式可知，p+型阳极区域32设置在p-型阳极区域30的至少一部分上。
此外，p+型阳极区域32也可以在最小单元中设置多个。
例如，在图8(c)所示的半导体装置1D中，与p+型阳极区域32相同程度的浓度的p+型阳极区域33(第四半导体区域)设置在p-型阳极区域31的一部分上。p+型阳极区域33与阳极电极40欧姆接合。例如，p+型阳极区域33的与阳极电极40相接的面上的p+型阳极区域33中包含的杂质元素的浓度，比p-型阳极区域30的与阳极电极40相接的面上的p-型阳极区域30中包含的杂质元素的浓度、及p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质元素的浓度高。
根据这种构造，通过多个p+型阳极区域而雪崩电流被更有效地向阳极电极40侧排出。
(第二实施方式)
图9是第二实施方式的半导体装置的模式图，图9(a)是模式截面图，图9(b)是模式平面图。
图9(a)表示图9(b)的A-A’截面。在图9(a)、(b)中例示了半导体装置2A的最小单元。
如图9(a)所示，半导体装置2A具备阴极电极10、n+型阴极层20、n-型基极层21、p-型阳极区域30、绝缘层50、p+型阳极区域32及阳极电极40。阴极电极10、n+型阴极层20、n-型基极层21、p-型阳极区域30、绝缘层50及p+型阳极区域32设置在阴极电极10与阳极电极40之间。
n+型阴极层20设置在阴极电极10之上。n-型基极层21设置在n+型阴极层20之上。n-型基极层21的杂质浓度比n+型阴极层20的杂质浓度低。p-型阳极区域30设置在n-型基极层21的一部分上。该一部分例如是区域21C中的n型基极层21的部分。绝缘层50设置在n-型基极层21的与上述一部分不同的部分上。该不同的部分是未设置p-型阳极区域30的部分。该不同的部分例如是区域21D中的n-型基极层21的部分。绝缘层50与p-型阳极区域30相接。
p+型阳极区域32设置在p-型阳极区域30的一部分上。阳极电极40设置在p-型阳极区域30及p+型阳极区域32的至少任一个之上。在图9(a)中，作为一例，阳极电极40设置在p-型阳极区域30、绝缘层50及p+型阳极区域32之上。p-型阳极区域30使其低浓度的表面与阳极电极40接触，而p-型阳极区域30与阳极电极40一般进行肖特基接合。但是，p-型阳极区域30的杂质浓度较低即可，未必需要p-型阳极区域30与阳极电极40进行肖特基接合。p+型阳极区域32与阳极电极40欧姆接合。
由p-型阳极区域30和n+型阴极层20夹着的n-型基极层21的厚度(区域21C中的厚度)，比未设置p-型阳极区域30的部分的n-型基极层21的厚度(区域21D中的厚度)薄。换言之，由p-型阳极区域30和n+型阴极层20夹着的n-型基极层21的厚度，比由绝缘层50和n+型阴极层20夹着的n-型基极层21的厚度薄。由此，p-型阳极区域30与绝缘层50产生阶差，p-型阳极区域30在p-型阳极区域30与n-型基极层21的接合部具有接合部急剧地弯曲的弯曲部30c。
如图9(b)所示，在半导体装置2A中，p-型阳极区域30、p+型阳极区域32及绝缘层50在n-型基极层21上沿一个方向(图的X方向)延伸。绝缘层50的材料例如包括抗蚀剂、氧化硅(SiO2)。
对半导体装置2A的动作进行说明。
在导通状态下，对阳极、阴极间施加正向的偏压。由此，空穴从阳极侧流向阴极侧，电子从阴极侧流向阳极侧。此外，在阳极侧，除了p+型阳极区域32以外，还设置有p-型阳极区域30，因此能够抑制空穴的注入量。
在关断状态下，对阳极、阴极间施加反向的偏压。n-型基极层21中存在的空穴向阳极电极40侧移动。此外，n-型基极层21中存在的电子向阴极电极10侧移动。此后，电子经由n+型阴极层20流入阴极电极10。另一方面，在反偏压施加时，空穴经由p+型阳极区域32流入阳极电极40。
在关断时，在电子流向阴极电极10、空穴流向阳极电极40的状态下，以p-型阳极区域30与n-型基极层21的接合部为起点，耗尽层向n-型基极层21及p-型阳极区域30扩展。由此，半导体装置2A中的阳极电极40与阴极电极10之间的导通逐渐被遮断。
此外，在关断时，电场容易集中在弯曲部30c。由此，在弯曲部30c的附近容易产生雪崩。p+型阳极区域32位于弯曲部30c的附近，因此由于雪崩而产生的空穴经由p+型阳极区域32向阳极电极40排出。
图9所例示的半导体装置2A为最小单元的状态，半导体装置2A具有多个弯曲部30c。在半导体装置2A中，在多个弯曲部30c的每个容易产生雪崩，因此产生雪崩的部位分散。进一步，雪崩电流经由多个p+型阳极区域32的每个向阳极电极40排出，因此关断时的半导体装置的破坏耐量增加。
此外，在半导体装置2A中，除了p+型阳极区域32以外，还设置有p-型阳极区域30，因此能够抑制从阳极侧的空穴的注入量。因此，与仅使p+型阳极区域32与阳极电极40接触的二极管相比，能够抑制导通状态下的阳极电极40侧的载流子浓度。因此，在半导体装置2A中，开关速度成为高速。
此外，在半导体装置2A中，雪崩电流优先地经由p+型阳极区域32向阳极电极40排出。因此，还能够进一步降低p-型阳极区域30的杂质浓度而进一步抑制从阳极侧的空穴的注入。
此外，在半导体装置2A中，在阳极电极40与n-型基极层21之间夹设有绝缘层50。由此，不使阳极电极40与n-型基极层21接触而实现规定的耐压。
如以上所述那样，根据第二实施方式的半导体装置2A，兼顾开关速度的高速化及关断时的破坏耐量的增加。
(第二实施方式的变形例)
图10是第二实施方式的变形例的半导体装置的模式截面图，图10(a)是第一变形例的半导体装置的模式截面图，图10(b)是第二变形例的半导体装置的模式截面图，图10(c)是第三变形例的半导体装置的模式截面图。
在图10(a)所示的半导体装置2B中，p+型阳极区域32设置在p-型阳极区域30的一部分上。p+型阳极区域32设置在p-型阳极区域30的弯曲部30c的上方。即，弯曲部30c由p+型阳极区域32覆盖，雪崩电流被更有效地向阳极电极40侧排出。
在图10(b)所示的半导体装置2C中，在p-型阳极区域30的与上述一部分不同的部分上，设置有p+型阳极区域34。p+型阳极区域34与阳极电极40欧姆接合。例如，p+型阳极区域34的与阳极电极40相接的面上的p+型阳极区域34中包含的杂质元素的浓度，比p-型阳极区域30的与阳极电极40相接的面上的p-型阳极区域30中包含的杂质元素的浓度高。即，在半导体装置2C中，多个p+型阳极区域设置在p-型阳极区域30之上。
根据这种构造，通过多个p+型阳极区域而雪崩电流被更有效地向阳极电极40侧排出。
在图10(c)所示的半导体装置2D中，跨越被分割的p-型阳极区域30而设置有p+型阳极区域32。p+型阳极区域32除了设置在p-型阳极区域30的一部分上以外，还设置在未设置p-型阳极区域30的部分的n-型基极层21之上。此外，在半导体装置2D中，未设置上述的绝缘层50。p+型阳极区域32与阳极电极40欧姆接合。在该构造中，在阳极电极40与n型基极层21之间不需要绝缘层50就能够实现规定的耐压。
根据这种构造，不会容易地使规定的耐压降低，而实现高速化，雪崩电流被更有效地向阳极电极40侧排出。
(第三实施方式)
图11是第三实施方式的半导体装置的模式图，图11(a)是模式截面图，图11(b)是模式平面图。
图11(a)表示图11(b)的A-A’截面。
如图11(a)所示，半导体装置3A具备阴极电极10、n+型阴极层20、n型缓冲层22、n-型基极层21、p-型阳极区域31、p+型阳极区域35及阳极电极40。n+型阴极层20、n型缓冲层22、n-型基极层21、p-型阳极区域31及p+型阳极区域35，设置在阴极电极10与阳极电极40之间。
n+型阴极层20设置在阴极电极10之上。n型缓冲层22设置在n+型阴极层20之上。n-型基极层21设置在n型缓冲层22之上。n型缓冲层22中包含的杂质元素的浓度，比n+型阴极层20中包含的杂质元素的浓度低。n-型基极层21中包含的杂质元素的浓度，比n型缓冲层22中包含的杂质元素的浓度低。
p-型阳极区域31设置在n-型基极层21的一部分上。一部分例如是区域21E中的n-型基极层21的部分。p+型阳极区域35设置在n-型基极层21的与上述一部分不同的部分上。不同的部分例如是区域21F中的n-型基极层21的部分。
p+型阳极区域35与p-型阳极区域31相接。多个p+型阳极区域35分别相互分离地设置在n-型基极层21之上。换言之，由一对p+型阳极区域35夹着p-型阳极区域31。p+型阳极区域35中包含的杂质元素的浓度，比p-型阳极区域31中包含的杂质元素的浓度高。p+型阳极区域35的杂质浓度，例如设定为与上述的p+型阳极区域32的杂质浓度为相同程度。具体地，p+型阳极区域35的与阳极电极40相接的面上的p+型阳极区域35中包含的杂质元素的浓度，比p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质元素的浓度高。
阳极电极40设置在p+型阳极区域35及p-型阳极区域31之上。p+型阳极区域35与阳极电极40欧姆接合。
在p+型阳极区域35的截面形状中，可以为与Y方向相比Z方向更长的带型构造，此外也可以为圆形。由p+型阳极区域35与n+型阴极层20夹着的n-型基极层21的厚度，比由p-型阳极区域31与n+型阴极层20夹着的n-型基极层21的厚度薄。
p+型阳极区域35与p-型阳极区域31排列的Y方向(第一方向)上的p+型阳极区域35的宽度Wp+，比Y方向上的p-型阳极区域31的宽度Wp-窄。p+型阳极区域35的宽度Wp+例如为1μm～10μm。p-型阳极区域31的宽度Wp-例如为5μm～100μm。p+型阳极区域35在p+型阳极区域35与n-型基极层21的接合部具有接合部急剧地弯曲的弯曲部35c。在半导体装置3A中，弯曲部35c成为角。
在半导体装置3A中，在n+型阴极层20侧通过p+型阳极区域35和p-型阳极区域31而形成有阶差。通过设置这种阶差，由此深度更深的p+型阳极区域35具有弯曲部35c。
如图11(b)所示，在带型构造的半导体装置3A中，p+型阳极区域35在n-型基极层21上沿一个方向(图的X方向)延伸。
对半导体装置3A的制造过程进行说明。
图12是表示第三实施方式的半导体装置的制造过程的截面模式图。
首先，如图12(a)所示，准备包括n+型阴极层20、n型缓冲层22、n-型基极层21及p-型阳极区域31的半导体层叠体60。接着，在p-型阳极区域31之上图案形成掩模91。掩模91的材料例如包括抗蚀剂、氧化硅(SiO2)。
接着，如图12(b)所示，对从掩模91露出的半导体层叠体60实施RIE(Reactive IonEtching：反应离子蚀刻)加工。通过RIE加工而贯通p-型阳极区域31，从而形成挖削了n-型基极层21的一部分的沟槽80。为了形成高纵横比的沟槽80，RIE加工是有效的。沟槽80的宽度Wt被调整为比由沟槽80夹着的p-型阳极区域31的宽度Wp-窄。沟槽80的底面80b位于比n-型基极层21与p-型阳极区域31的边界更靠下侧。
接着，如图12(c)所示，在沟槽80中形成p+型阳极区域35。p+型阳极区域35的形成，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)、外延生长法等来进行。在形成了p+型阳极区域35之后，形成阳极电极40及阴极电极10。通过这种制造过程来形成半导体装置3A。
对半导体装置3A的动作进行说明。
在导通状态下，对阳极、阴极间施加正向的偏压。由此，空穴从阳极侧流向阴极侧，电子从阴极侧流向阳极侧。
此处，在阳极侧，p+型阳极区域35的宽度Wp+比p-型阳极区域31的宽度Wp-窄。由此，能够抑制从阳极侧的空穴的注入量。
在关断状态下，对阳极、阴极间施加反向的偏压。n-型基极层21中存在的空穴向阳极电极40侧移动。此外，n-型基极层21中存在的电子向阴极电极10侧移动。此后，电子经由n型缓冲层22、n+型阴极层20流入阴极电极10。另一方面，在反偏压施加时，空穴经由p+型阳极区域35流入阳极电极40。
在关断时，在电子流向阴极电极10、空穴流向阳极电极40的状态下，以p-型阳极区域31及p+型阳极区域35与n-型基极层21的接合部为起点，耗尽层向n-型基极层21、p-型阳极区域31及p+型阳极区域35扩展。由此，半导体装置3A中的阳极电极40与阴极电极10之间的导通逐渐被遮断。
此外，在关断时，电场容易集中在弯曲部35c。由此，在弯曲部35c的附近容易产生雪崩。而且，在半导体装置3A中，由于雪崩而产生的空穴经由p+型阳极区域35向阳极电极40排出。即，p+型阳极区域35具有引起雪崩的功能，并且还作为将雪崩电流向阳极电极40排出的路径发挥作用。
半导体装置3A具有多个弯曲部35c。在半导体装置3A中，在多个弯曲部35c的每个容易产生雪崩，因此产生雪崩的部位分散。雪崩电流经由多个p+型阳极区域35的每个向阳极电极40排出，因此关断时的半导体装置的破坏耐量增加。
此外，在半导体装置3A中，将p+型阳极区域35的宽度Wp+调整得比p-型阳极区域31的宽度Wp-窄，因此与将p+型阳极区域35的宽度Wp+调整为p-型阳极区域31的宽度Wp-以上的半导体装置相比，能够抑制从阳极侧的空穴的注入量。因此，在半导体装置3A中，开关速度成为高速。
此外，在半导体装置3A中，雪崩电流优先地经由p+型阳极区域35向阳极电极40排出。因此，还能够进一步降低p-型阳极区域31的杂质浓度而进一步抑制从阳极侧的空穴的注入。
此外，半导体装置3A的p+型阳极区域35，并非通过离子注入法和热扩散法来形成，而是在形成了沟槽80之后，通过向沟槽80内的成膜法(CVD、外延生长法等)来形成。因此，能够可靠地形成宽度Wp+＜宽度Wp-的半导体装置。
如以上所述那样，根据第三实施方式的半导体装置3A，兼顾开关速度的高速化及关断时的破坏耐量的增加。
(第三实施方式的第一变形例)
图13是第三实施方式的第一变形例的半导体装置的模式截面图。
图13表示第三实施方式的第一变形例的半导体装置3B的最小单元。
如图13所示，半导体装置3B具备阴极电极10、n+型阴极层20、n型缓冲层22、n-型基极层21、p-型阳极区域31、p-型阳极区域36、p+型阳极区域37及阳极电极40。n+型阴极层20、n型缓冲层22、n-型基极层21、p-型阳极区域31、p-型阳极区域36及p型阳极区域37设置在阴极电极10与阳极电极40之间。
p-型阳极区域36中包含的杂质浓度，与p-型阳极区域31中包含的杂质浓度为相同程度地较低。例如，p-型阳极区域36的与阳极电极40相接的面上的p-型阳极区域36中包含的杂质元素的浓度，与p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质元素的浓度为相同程度。p+型阳极区域37中包含的杂质浓度，与上述的p+型阳极区域35中包含的杂质浓度为相同程度。
例如，p+型阳极区域37的与阳极电极40相接的面上的p+型阳极区域37中包含的杂质元素的浓度，比p-型阳极区域36的与阳极电极40相接的面上的p-型阳极区域36中包含的杂质元素的浓度及p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质元素的浓度高。
p+型阳极区域37与阳极电极40欧姆接合。p-型阳极区域36一般与阳极电极40肖特基接合。但是，p-型阳极区域36的杂质浓度低即可，未必需要使p-型阳极区域36与阳极电极40进行肖特基接合。
p-型阳极区域31设置在n-型基极层21的一部分上。p-型阳极区域36设置在n-型基极层21的与上述一部分不同的部分上。p+型阳极区域37设置在p-型阳极区域36的一部分上。p+型阳极区域37中包含的杂质元素的浓度，比p-型阳极区域31、36中包含的杂质元素的浓度高。
在p-型阳极区域36的截面形状中，与Y方向相比Z方向更长。由p-型阳极区域36与n+型阴极层20夹着的n-型基极层21的厚度，比由p-型阳极区域31与n+型阴极层20夹着的n-型基极层21的厚度薄。p-型阳极区域36在p-型阳极区域36与n-型基极层21的接合部具有接合部急剧地弯曲的弯曲部36c。
在半导体装置3B中，在n+型阴极层20侧通过p-型阳极区域36和p-型阳极区域31而形成有阶差。通过设置这种阶差，由此深度更深的p-型阳极区域36具有弯曲部36c。
对半导体装置3B的制造过程进行说明。
图14是表示第三实施方式的第一变形例的半导体装置的制造过程的模式截面图。
首先，准备形成有上述的沟槽80的半导体层叠体60(参照图12(b))。
接着，如图14(a)所示，在沟槽80中形成p-型阳极区域36。p-型阳极区域36的形成，例如通过CVD(Chemical Vapor Deposition)、外延生长法等来进行。在p-型阳极区域36的形成中，不通过p-型阳极区域36将沟槽80完全埋入。即，以在p-型阳极区域36的内部残留沟槽81的方式形成p-型阳极区域36。
接着，如图14(b)所示，在沟槽81中形成p+型阳极区域37。p+型阳极区域37的形成，例如通过CVD(Chemical Vapor Deposition)、外延生长法等来进行。在形成了p+型阳极区域37之后，形成阳极电极40及阴极电极10。通过这种制造过程来形成半导体装置3B。
对半导体装置3B的动作进行说明。
在导通状态下，对阳极、阴极间施加正向的偏压。由此，空穴从阳极侧流向阴极侧，电子从阴极侧流向阳极侧。
此处，在阳极侧，除了p+型阳极区域37以外，还设置有p-型阳极区域31、36，因此能够抑制从阳极侧的空穴的注入量。
在关断状态下，对阳极、阴极间施加反向的偏压。n-型基极层21中存在的空穴向阳极电极40侧移动。此外，n-型基极层21中存在的电子向阴极电极10侧移动。而且，电子经由n型缓冲层22、n+型阴极层20流入阴极电极10。另一方面，在反偏压施加时，空穴经由p+型阳极区域37流入阳极电极40。
在关断时，在电子流向阴极电极10、空穴流向阳极电极40的状态下，以p-型阳极区域31、36与n-型基极层21的接合部为起点，耗尽层向n-型基极层21及p-型阳极区域31、36扩展。由此，半导体装置3B中的阳极电极40与阴极电极10之间的导通逐渐被遮断。
此外，在关断时，电场容易集中在弯曲部36c。由此，在弯曲部36c的附近容易产生雪崩。而且，在半导体装置3B中，由于雪崩而产生的空穴经由p+型阳极区域37向阳极电极40排出。
半导体装置3B具有多个弯曲部36c。在半导体装置3B中，在多个弯曲部36c的每个容易产生雪崩，因此产生雪崩的部位分散。雪崩电流经由多个p+型阳极区域37的每个向阳极电极40排出，因此关断时的半导体装置的破坏耐量增加。
此外，在半导体装置3B中，除了p+型阳极区域37以外，还设置有p-型阳极区域31、36，因此与未设置p-型阳极区域31、36的半导体装置相比，能够抑制从阳极侧的空穴的注入量。因此，在半导体装置3B中，开关速度成为高速。
此外，在半导体装置3B中，雪崩电流优先地经由p+型阳极区域37向阳极电极40排出。因此，还能够进一步降低p-型阳极区域31、36的杂质浓度而进一步抑制从阳极侧的空穴的注入。
如以上所述那样，根据第三实施方式的半导体装置3B，兼顾开关速度的高速化及关断时的破坏耐量的增加。
(第三实施方式的第二及第三变形例)
图15是第三实施方式的变形例的半导体装置的模式截面图，图15(a)是第二变形例的半导体装置的模式截面图，图15(b)是第三变形例的半导体装置的模式截面图。
如图15(a)所示，半导体装置3C为，p+型阳极区域37设置在p-型阳极区域36的一部分上，并且设置在p-型阳极区域31的一部分上。即，p+型阳极区域37被设置为跨越p-型阳极区域30和p-型阳极区域31。
根据这种构造，p+型阳极区域37位于弯曲部36c的上方，经由p+型阳极区域37雪崩电流被更有效地向阳极电极40侧排出。
如图15(b)所示，半导体装置3D进一步具备p+型阳极区域37、阳极电极40及与p-型阳极区域36相接的布线层41。
根据这种构造，p+型阳极区域37位于弯曲部36c的上方，经由p+型阳极区域37和布线层41雪崩电流被更有效地向阳极电极40侧排出。
(第四实施方式)
图16(a)是第四实施方式的第一例的半导体装置的模式截面图，图16(b)是第四实施方式的第二例的半导体装置的模式截面图。
如图16(a)所示，第四实施方式的第一例的半导体装置4A，通过连接区域42来连接p+型阳极区域32与阳极电极40。连接区域42的材料可以与阳极电极40的材料相同、也可以不同。在连接区域42的材料与阳极电极40的材料相同的情况下，连接区域42也可以作为阳极电极40的一部分。在这种情况下，连接区域42成为从阳极电极40延伸的延伸部分。
此外，如图16(b)所示，在第二例的半导体装置4B中，连接区域42的除了与阳极电极40连接的部分以外，由p+型阳极区域32包围。在半导体装置4A、4B中，连接区域42与阴极电极10之间的距离，比p-型阳极区域31与阴极电极10之间的距离短。
作为一例来说明半导体装置4A的制造方法。
图17(a)～图17(c)是表示第四实施方式的第一例的半导体装置的制造过程的模式截面图。
首先，如图17(a)所示，通过光刻法及RIE在n-型基极层21上形成沟槽21t。接着，如图17(b)所示，从n-型基极层21的上面侧离子注入p型的杂质元素(例如硼)。在n-型基极层21的上面侧，例如注入比n-型基极层21中包含的杂质总量多的杂质总量的杂质元素。
例如，杂质元素除了从n-型基极层21的上面21s注入n-型基极层21中以外，还通过沟槽21t中而注入n-型基极层21中。此后，根据需要对n-型基极层21进行加热处理。
由此，在n-型基极层21之上形成p-型阳极区域30和p-型阳极区域31。包括p-型阳极区域30和p-型阳极区域31的低浓度p型阳极区域，沿n-型基极层21的上面21s和沟槽21t的内壁形成。
p-型阳极区域30和p-型阳极区域31同时形成，因此p-型阳极区域30中包含的杂质总量和p-型阳极区域31中包含的杂质总量例如相同。但是，其各自的杂质总量也可以不同。该不同的情况下的实施例也包含于本实施方式。
接着，如图17(c)所示，将对沟槽21t开口的掩模92形成在低浓度p型阳极区域之上。关于该掩模92，也可以使用形成在n-型基极层21上的氧化膜等。接着，从低浓度p型阳极区域的上面侧进一步离子注入p型的杂质元素(例如硼)。杂质元素由掩模92遮挡，而从沟槽21t的底部选择性地注入p-型阳极区域30中。此后，根据需要进行加热处理。
由此，从沟槽21t的底部向下侧形成p+型阳极区域32。此后，如图16(a)所示，在沟槽21t中形成连接区域42，在p-型阳极区域30、31之上形成阳极电极40。
在第四实施方式中，通过沟槽21t将p型的杂质元素注入n-型基极层21。因此，即使杂质元素的扩散距离比图2所示的n-型基极层21中的扩散距离短，也能够形成深的p-型阳极区域30。即，p-型阳极区域30和n-型基极层21的接合部与阴极电极40之间的距离，比p-型阳极区域31和n-型基极层21的接合部与阴极电极40之间的距离短。即，根据第四实施方式，与第一实施方式相比，能够通过更低温的扩散过程、且通过更短时间的扩散时间来形成p-型阳极区域30。
进一步，在第四实施方式中，与第一实施方式相比，p+型阳极区域32更接近弯曲部30c。因此，通过p+型阳极区域32而由于弯曲部30c产生的雪崩电流被更可靠地向阳极电极40排出，关断时的半导体装置的破坏耐量进一步增加。
(第五实施方式)
图18(a)是第五实施方式的第一例的半导体装置的模式截面图，图18(b)是第五实施方式的第二例的半导体装置的模式截面图，图18(c)是第五实施方式的第三例的半导体装置的模式截面图。
上述的图3表示在一个p-型阳极区域30中设置有两个p+型阳极区域32的构造。但是，设置在一个p-型阳极区域30中的p+型阳极区域32的数量不限于两个。
例如，如图18(a)所示，也可以在一个p-型阳极区域30中设置一个p+型阳极区域32。此外，如图18(b)所示，也可以在一个p-型阳极区域30中设置三个以上的p+型阳极区域32。
此处，例如考虑半导体装置5A中的一个p+型阳极区域32与阳极电极40的接触面积(或占有率)、和半导体装置1A中的两个p+型阳极区域32与阳极电极40的接触面积相同的情况。此外，考虑半导体装置5B中的三个以上的p+型阳极区域32与阳极电极40的接触面积(占有率)、和半导体装置1A中的两个p+型阳极区域32与阳极电极40的接触面积相同的情况。
在半导体装置5A、5B中，保持在导通状态下抑制从阳极侧的空穴注入的状态，在关断时空穴可靠地经由p+型阳极区域32向阳极电极40流出。由此，在半导体装置5A、5B中，关断时的破坏耐量增加。
进一步，在图18(b)所示的半导体装置5B中，在一个p-型阳极区域30中分散有三个以上的p+型阳极区域32。通过模拟进一步得知，通过使p+型阳极区域32的宽度本身变窄，能够进一步抑制从阳极侧的空穴注入，由此，在半导体装置5B中，与半导体装置1A相比，尽管p+型阳极区域32与阳极电极40的接触面积相同，但更能够抑制导通状态下的从阳极侧的空穴注入。由此，在半导体装置5B中，与半导体装置1A相比，能够进行更高速的开关动作。
此外，高浓度的p+型阳极区域也可以还设置在p-型阳极区域30外。例如，如图18(c)所示，也可以在p-型阳极区域31中设置p+型阳极区域33。由此，在关断时，空穴除了p+型阳极区域32以外、还经由p+型阳极区域33向阳极电极40流出。结果，关断时的破坏耐量进一步增加。此外，为了抑制导通状态下的从阳极侧的空穴注入，也可以使p-型阳极区域31的杂质总量与p-型阳极区域30的杂质总量为相同程度。例如，也可以使p-型阳极区域30的与阳极电极40相接的面上的p-型阳极区域30中包含的杂质总量、与p-型阳极区域31的与阳极电极40相接的面上的p-型阳极区域31中包含的杂质总量相同。
(第六实施方式)
图19是第六实施方式的第一例的半导体装置的模式立体图。
在图3及图18(b)中，使多个p+型阳极区域32在p-型阳极区域30中沿Y方向排列，但排列多个p+型阳极区域32的方向并不限于Y方向。
例如，也可以如图19所示的半导体装置6A那样，使p-型阳极区域30沿Y方向分散、并且使多个p+型阳极区域32沿X方向分散。即，在半导体装置6A中，使多个p+型阳极区域32沿p-型阳极区域30延伸的X方向分散。由此，与使连续的p+型阳极区域32与阳极电极40接触的构造相比，p+型阳极区域32与阳极电极40的接触面积(或占有率)减少。由此，能够进一步抑制导通状态下的从阳极侧的空穴注入。结果，能够进行更高速的开关动作。
图20是第六实施方式的第二例的半导体装置的模式立体图。
在图19中，使p+型阳极区域32沿X方向分离并分散，但也可以如图20所示的半导体装置6B那样，在沿X方向延伸的p+型阳极区域32与阳极电极40之间，选择性地设置绝缘层70。
在这种情况下，相邻的绝缘层70之间成为绝缘层的开口部70h，经由该开口部70h而p+型阳极区域32与阳极电极40导通。在这种构造中，也能够抑制从阳极侧的空穴注入，能够进行更高速的开关动作。此外，在半导体装置6B中，在关断时位于绝缘层70下侧的低浓度阳极区域(p-型阳极区域30)成为所谓镇流电阻。由此，雪崩电流的局部集中更分散。结果，关断时的半导体装置的破坏耐量进一步增加。
(第七实施方式)
图21(a)是半导体装置的模式截面图，图21(b)是表示第七实施方式的第一例的半导体装置的杂质浓度曲线的曲线图，图21(c)是表示第七实施方式的第二例的半导体装置的杂质浓度曲线的曲线图。
图21(b)是表示图21(a)的X-X’截面的位置上的杂质浓度曲线的曲线图，图21(c)是表示图21(a)的Y-Y’截面的位置上的杂质浓度曲线的曲线图。
在实施方式中，为了在导通时抑制从阳极侧的空穴注入，而将p-型阳极区域30中包含的杂质总量设定得比p+型阳极区域32中包含的杂质总量低。
然而，如参考例的杂质浓度曲线310那样，当p-型阳极区域30中的杂质浓度从阳极侧朝向阴极侧逐渐降低时，在关断时产生的耗尽层有可能过度延伸而到达阳极电极40。在这种情况下，有可能产生所谓穿通，而半导体装置的耐压劣化。
相对于此，在图21(b)所示的半导体装置7A中，p-型阳极区域30中的杂质浓度从阳极侧朝向阴极侧一旦变高，之后逐渐降低。即，p-型阳极区域30中的杂质浓度在p-型阳极区域30内具有峰值p。
根据这种构造，能够在维持与阳极电极40之间的肖特基接合的同时、抑制在关断时产生的耗尽层的延伸，而难以产生所谓穿通。结果，能够维持半导体装置的耐压。
此外，在图21(c)所示的半导体装置7B中，p-型阳极区域30中的杂质浓度也从阳极侧朝向阴极侧一旦变高，之后逐渐降低。即，p-型阳极区域30中的杂质浓度在p-型阳极区域30内具有峰值p。峰值p的位置可以处于比p+型阳极区域32深的位置，也可以处于p+型阳极区域32内。
根据这种构造，能够抑制在关断时产生的耗尽层的延伸，而难以产生所谓穿通。即，在关断时产生的耗尽层难以到达p+型阳极区域32。结果，能够维持半导体装置的耐压。
(第八实施方式)
图22是第八实施方式的半导体装置的模式截面图。
在第八实施方式的半导体装置8中，在通过离子注入来形成p-型阳极区域30的情况下，改变杂质元素的加速度而形成p-型阳极区域30。
例如，以第一能量来形成p-型阳极区域部30a，以第二能量来在p-型阳极区域部30a之上形成p-型阳极区域部30b。此后，以第三能量来在p-型阳极区域部30b之上形成p-型阳极区域部30c。
在这种情况下，第一能量最高，第二能量最低。根据这种构造，能够简单地形成更深的p-型阳极区域30。在这种构造中，通过p+型阳极区域32而雪崩电流也被向阳极电极40可靠地排出。结果，关断时的半导体装置的破坏耐量进一步增加。
(第九实施方式)
图23是第九实施方式的半导体装置的模式平面图。
图23表示半导体装置1A、1B、1C、1D、2A、2B、2C、2D、3A、3B、3C、3D、4A、4B、5A、5B、6A、6B、7A、7B、8的模式平面。半导体装置1A～8的每个具备活性区域95和包围活性区域95的周边区域96。此处，活性区域95是指半导体装置能够作为元件(二极管)发挥作用的区域。
例如，活性区域95内的任意的区域97中的p+型阳极区域32、33、34、37、35各自的占有率为20%以下，优选成为10%以下。此处，任意的区域97是指，从活性区域95内随机选择的、例如100μm见方的区域。在区域97中，半导体装置能够作为本实施方式中所例示的二极管发挥作用。
根据这种p+型阳极区域的尺寸或占有率，半导体装置1A～8的高速开关和关断时的高破坏耐量成为可能。
此外，在以上说明的第一至第九实施方式中，p-型阳极区域内的p+型阳极区域32、33、34、37、35各自的Y方向上的宽度，例如成为10μm以下。此外，p-型阳极区域内的p+型阳极区域32、33、34、37、35各自的膜厚成为5μm以下。
此外，p-型阳极区域内的p+型阳极区域32、33、34、37、35各自的Y方向上的间距成为100μm以下。但是，在图18(b)、(c)中，p－型阳极区域内的多个p+型阳极区域32的组在Y方向上按照100μm以下的间距来排列。
此外，半导体装置的活性区域内的任意的区域中的p+型阳极区域32、33、34、37、p+型阳极区域35各自的占有率为20%以下，优选成为10%以下。
另外，在本实施方式中，作为半导体的主成分而例示了硅(Si)，但本实施方式还能够应用于包含碳化硅(SiC)、氮化镓(GaN)等化合物材料的半导体装置。此外，显而易见，即便使本实施方式的p型半导体层与n型半导体层的导电型相反，也能够得到同样的效果。
以上，参照具体例对实施方式进行了说明。但是，实施方式并非限定于这些具体例。即，本领域技术人员对这些具体例适宜地实施设计变更后的例子，只要具备实施方式的特征，也包含在实施方式的范围内。上述的各具体例具备的各要素及其配置、材料、条件、形状、尺寸等，并非限定于所例示的，能够适宜地变更。
此外，只要在技术上可能，则能够使上述各实施方式具备的各要素组合，将它们组合了的例子，只要包含实施方式的特征，则也包含在实施方式的范围内。此外，能够理解，在实施方式的思想的范畴内，本领域技术人员能够想到各种变更例及修正例，这些变更例及修正例也属于实施方式的范围。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并非试图限定发明的范围。这些新的实施方式能够以其它各种方式来实施，且在不脱离发明的主旨的范围内能够进行各种省略、置换和变更。这些实施方式、其变形包含在发明的范围、主旨内，并且包含在专利请求范围所记载的发明和与其等同的范围内。

Claims (14)

1.一种半导体装置，其中，
具备：
第一电极；
第二电极；
第一导电型的第一半导体层，设置在上述第一电极与上述第二电极之间；
第一导电型的第二半导体层，设置在上述第一半导体层与上述第二电极之间，具有比上述第一半导体层的杂质浓度低的杂质浓度；
第二导电型的第一半导体区域，设置在上述第二半导体层的一部分与上述第二电极之间；
第二导电型的第二半导体区域，设置在上述第二半导体层的与上述一部分不同的部分与上述第二电极之间，与上述第一半导体区域相接；以及
第二导电型的第三半导体区域，设置在上述第一半导体区域的至少一部分与上述第二电极之间，
上述第三半导体区域的与上述第二电极相接的面上的上述第三半导体区域的杂质浓度，比上述第一半导体区域的与上述第二电极相接的面上的上述第一半导体区域的杂质浓度及上述第二半导体区域的与上述第二电极相接的面上的上述第二半导体区域的杂质浓度高，
由上述第一半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度，比由上述第二半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度薄，
上述第一半导体区域在上述第一半导体区域与上述第二半导体层的接合部具有上述接合部弯曲的弯曲部，
在将上述第一电极侧设为下侧、上述第二电极侧设为上侧时，上述第三半导体区域位于上述弯曲部的至少正上方附近。
2.如权利要求1所述的半导体装置，其中，
上述第一半导体区域及上述第二半导体区域与上述第二电极进行肖特基接合。
3.如权利要求1所述的半导体装置，其中，
上述第三半导体区域与上述第二电极进行欧姆接合。
4.如权利要求1所述的半导体装置，其中，
上述第三半导体区域设置在上述第一半导体区域的上述至少一部分与上述第二电极之间，并且设置在上述第二半导体区域的一部分与上述第二电极之间。
5.如权利要求4所述的半导体装置，其中，
进一步具备与上述第一半导体区域、上述第二电极及上述第三半导体区域相接的布线层。
6.如权利要求1所述的半导体装置，其中，
在上述第三半导体区域与上述第二电极之间进一步具备连接区域。
7.如权利要求1所述的半导体装置，其中，
进一步具备连接区域，该连接区域与上述第二电极连接，且除了与上述第二电极连接的部分以外由上述第三半导体区域包围。
8.如权利要求6所述的半导体装置，其中，
上述连接区域与上述第一电极之间的距离比上述第二半导体区域与上述第一电极之间的距离短。
9.一种半导体装置，其中，
具备：
第一电极；
第二电极；
第一导电型的第一半导体层，设置在上述第一电极与上述第二电极之间；
第一导电型的第二半导体层，设置在上述第一半导体层与上述第二电极之间，具有比上述第一半导体层的杂质浓度低的杂质浓度；
第二导电型的第一半导体区域，设置在上述第二半导体层的一部分与上述第二电极之间；以及
第二导电型的第三半导体区域，设置在上述第一半导体区域的一部分与上述第二电极之间，
上述第三半导体区域的与上述第二电极相接的面上的上述第三半导体区域的杂质浓度，比上述第一半导体区域的与上述第二电极相接的面上的上述第一半导体区域的杂质浓度高，
由上述第一半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度，比未设置上述第一半导体区域的部分的上述第二半导体层的厚度薄，
上述第一半导体区域在上述第一半导体区域与上述第二半导体层的接合部具有上述接合部弯曲的弯曲部，
在将上述第一电极设为下侧、上述第二电极设为上侧时，上述第三半导体区域位于上述弯曲部的至少正上方附近。
10.如权利要求9所述的半导体装置，其中，
上述第一半导体区域与上述第二电极进行肖特基接合。
11.如权利要求9所述的半导体装置，其中，
上述第三半导体区域与上述第二电极进行欧姆接合。
12.如权利要求9所述的半导体装置，其中，
在未设置上述第一半导体区域的上述部分的上述第二半导体层与第二电极之间进一步具备绝缘层。
13.如权利要求9所述的半导体装置，其中，
上述第三半导体区域设置在上述第一半导体区域的上述一部分与上述第二电极之间，并且设置在未设置上述第一半导体区域的上述部分的上述第二半导体层与上述第二电极之间。
14.一种半导体装置，其中，
具备：
第一电极；
第二电极；
第一导电型的第一半导体层，设置在上述第一电极与上述第二电极之间；
第一导电型的第二半导体层，设置在上述第一半导体层与上述第二电极之间，具有比上述第一半导体层的杂质浓度低的杂质浓度；
第二导电型的第二半导体区域，设置在上述第二半导体层的一部分与上述第二电极之间；以及
第二导电型的第三半导体区域，设置在上述第二半导体层的与上述一部分不同的部分与上述第二电极之间，与上述第二半导体区域相接，
上述第三半导体区域的与上述第二电极相接的面上的上述第三半导体区域的杂质浓度，比上述第二半导体区域的与上述第二电极相接的面上的上述第二半导体区域的杂质浓度高，
由上述第三半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度，比由上述第二半导体区域和上述第一半导体层夹着的上述第二半导体层的厚度薄，
在上述第二半导体区域和上述第三半导体区域排列的第一方向上，上述第三半导体区域的宽度比上述第一方向上的上述第二半导体区域的宽度窄，
上述第三半导体区域在上述第三半导体区域与上述第二半导体层的接合部具有上述接合部弯曲的弯曲部。
CN201310397395.9A 2012-11-06 2013-09-04 半导体装置 Active CN103811561B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012244778 2012-11-06
JP2012-244778 2012-11-06
JP2013110390A JP6082314B2 (ja) 2012-11-06 2013-05-24 半導体装置
JP2013-110390 2013-05-24

Publications (2)

Publication Number Publication Date
CN103811561A CN103811561A (zh) 2014-05-21
CN103811561B true CN103811561B (zh) 2017-05-24

Family

ID=50621551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310397395.9A Active CN103811561B (zh) 2012-11-06 2013-09-04 半导体装置

Country Status (3)

Country Link
US (2) US9059236B2 (zh)
JP (1) JP6082314B2 (zh)
CN (1) CN103811561B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184352B2 (ja) 2014-03-14 2017-08-23 株式会社東芝 半導体装置
US9634128B2 (en) 2014-03-17 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
KR20150108291A (ko) * 2014-03-17 2015-09-25 가부시끼가이샤 도시바 반도체 장치
JP2015231037A (ja) * 2014-06-06 2015-12-21 トヨタ自動車株式会社 半導体装置、及び、半導体装置の製造方法
JP2016058654A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2016174041A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
US9876011B2 (en) 2015-11-20 2018-01-23 Kabushiki Kaisha Toshiba Semiconductor device
RU2722025C1 (ru) * 2016-05-16 2020-05-26 Арконик Инк. Проволоки из множества материалов для аддитивного производства титановых сплавов
JP6952631B2 (ja) 2018-03-20 2021-10-20 株式会社東芝 半導体装置
JP6935373B2 (ja) * 2018-08-21 2021-09-15 株式会社東芝 半導体装置
JP7244306B2 (ja) 2019-03-08 2023-03-22 株式会社東芝 半導体装置
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
JP7257912B2 (ja) * 2019-08-01 2023-04-14 三菱電機株式会社 半導体装置
JP7339908B2 (ja) 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156981A (en) * 1988-04-08 1992-10-20 Kabushiki Kaisha Toshiba Method of making a semiconductor device of a high withstand voltage
CN101640222A (zh) * 2008-07-31 2010-02-03 三菱电机株式会社 半导体装置及其制造方法
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196723A (ja) 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0737895A (ja) * 1993-07-20 1995-02-07 Toyota Autom Loom Works Ltd 半導体装置およびその製造方法
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP3456065B2 (ja) 1995-09-12 2003-10-14 富士電機株式会社 半導体装置
JP2934606B2 (ja) 1996-08-02 1999-08-16 株式会社日立製作所 半導体装置
JPH1093114A (ja) 1996-09-17 1998-04-10 Hitachi Ltd ダイオード
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US7528459B2 (en) * 2003-05-27 2009-05-05 Nxp B.V. Punch-through diode and method of processing the same
JP2007037895A (ja) 2005-08-05 2007-02-15 Matsushita Electric Works Ltd 食器棚
JP2007324428A (ja) 2006-06-02 2007-12-13 Toyota Motor Corp 半導体装置
JP2008251925A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd ダイオード
JP2009049045A (ja) * 2007-08-13 2009-03-05 Kansai Electric Power Co Inc:The ソフトリカバリーダイオード
JP2009082986A (ja) 2007-09-13 2009-04-23 Topy Ind Ltd マニュアルソルダリング用無鉛はんだ合金
JP5104166B2 (ja) 2007-09-27 2012-12-19 トヨタ自動車株式会社 ダイオード
JP5338064B2 (ja) 2007-11-12 2013-11-13 株式会社大林組 井戸及び井戸内の地下水の酸化を防止する方法、並びに非常用井戸の構築方法及びその方法で構築された非常用井戸
JP2010093114A (ja) 2008-10-09 2010-04-22 Nippon Steel Chem Co Ltd 回路配線基板の製造方法
JP5487956B2 (ja) 2009-12-25 2014-05-14 トヨタ自動車株式会社 半導体装置
JP5707765B2 (ja) 2010-07-28 2015-04-30 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5156981A (en) * 1988-04-08 1992-10-20 Kabushiki Kaisha Toshiba Method of making a semiconductor device of a high withstand voltage
CN101640222A (zh) * 2008-07-31 2010-02-03 三菱电机株式会社 半导体装置及其制造方法
CN102694032A (zh) * 2011-03-24 2012-09-26 株式会社东芝 功率用半导体装置

Also Published As

Publication number Publication date
US20150243656A1 (en) 2015-08-27
US9337189B2 (en) 2016-05-10
CN103811561A (zh) 2014-05-21
US20140124832A1 (en) 2014-05-08
US9059236B2 (en) 2015-06-16
JP2014112637A (ja) 2014-06-19
JP6082314B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
CN103811561B (zh) 半导体装置
CN104221151B (zh) 半导体装置及其制造方法
CN102420249B (zh) 功率半导体装置
CN104620381B (zh) 半导体装置
JP4564510B2 (ja) 電力用半導体素子
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
CN104303314B (zh) 具有结终端扩展的半导体器件
CN102694011B (zh) 半导体器件
CN104716168B (zh) 带有复合区的半导体器件
CN104425565B (zh) 半导体装置及其制造方法
US8212312B2 (en) Semiconductor device and manufacturing method of the same
CN103996705B (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
KR101603570B1 (ko) 탄화 규소 반도체장치
CN104011871A (zh) 用于超级结型mosfet器件的边缘端接
CN102403357A (zh) 半导体装置及其制造方法
JP2011253837A (ja) 炭化珪素半導体装置およびその製造方法
JP2009272397A (ja) 半導体装置
JP2011204796A (ja) 半導体装置およびその製造方法
CN106531786B (zh) 半导体装置
CN105957864A (zh) 具有沟槽型mos势垒肖特基二极管的半导体装置
JP2009188177A (ja) 半導体素子およびその製造方法
CN109786464A (zh) 具有缓冲区的半导体器件
TW201340336A (zh) 高壓渠溝接合屏障肖特基二極體
CN104916663A (zh) 半导体装置
CN105006489A (zh) 半导体二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant