JPH1093114A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH1093114A JPH1093114A JP24444196A JP24444196A JPH1093114A JP H1093114 A JPH1093114 A JP H1093114A JP 24444196 A JP24444196 A JP 24444196A JP 24444196 A JP24444196 A JP 24444196A JP H1093114 A JPH1093114 A JP H1093114A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor region
- junction
- diode
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】順方向電圧の上昇を抑えかつ耐圧の低下を防止
しながら、ダイオードの逆回復電流を低下する。 【解決手段】ｐｎ接合を有する第１のダイオードとシュ
ットキー接合を有する第２のダイオードとを有するダイ
オードにおいて、第１のダイオードのｐ層の表面濃度を
１×１０15cm~3以上１×１０17cm~3以下にする。 【効果】逆回復電流が低減されるので、回路に発生する
はね上り電圧が抑制される。
しながら、ダイオードの逆回復電流を低下する。 【解決手段】ｐｎ接合を有する第１のダイオードとシュ
ットキー接合を有する第２のダイオードとを有するダイ
オードにおいて、第１のダイオードのｐ層の表面濃度を
１×１０15cm~3以上１×１０17cm~3以下にする。 【効果】逆回復電流が低減されるので、回路に発生する
はね上り電圧が抑制される。
Description
【０００１】
【発明の属する技術分野】本発明は高耐圧・低損失で逆
回復電流の小さな高速ダイオードおよびその応用装置に
係わる。
回復電流の小さな高速ダイオードおよびその応用装置に
係わる。
【０００２】
【従来の技術】図６は一般的な整流ダイオードが順方向
に電流を流している状態から阻止状態に変化する際の電
流・電圧波形を示す。まず、アノードに正、カソードに
負の電圧を加えて順方向に電流を流した状態から、アノ
ードに負、カソードに正と逆方向に電圧をかけると、ｎ
~ 層に蓄積していたホールはアノード、電子はカソード
に向かって流れる。このとき電流はカソードからアノー
ドに向かって流れるため、逆回復電流と呼ばれる。この
逆回復電流は電力損失の原因となる。また、逆回復電流
の時間変化ｄｉ／ｄｔと配線の漂遊インダクタンスＬに
より、跳ね上がり電圧Ｌ×ｄｉ／ｄｔが生じ、この電圧
が素子耐圧を越えると素子が破壊する。また、電圧振動
が発生しこれがノイズとなって回路の誤動作を引き起こ
す。このため逆回復電流は小さい方が望ましい。
に電流を流している状態から阻止状態に変化する際の電
流・電圧波形を示す。まず、アノードに正、カソードに
負の電圧を加えて順方向に電流を流した状態から、アノ
ードに負、カソードに正と逆方向に電圧をかけると、ｎ
~ 層に蓄積していたホールはアノード、電子はカソード
に向かって流れる。このとき電流はカソードからアノー
ドに向かって流れるため、逆回復電流と呼ばれる。この
逆回復電流は電力損失の原因となる。また、逆回復電流
の時間変化ｄｉ／ｄｔと配線の漂遊インダクタンスＬに
より、跳ね上がり電圧Ｌ×ｄｉ／ｄｔが生じ、この電圧
が素子耐圧を越えると素子が破壊する。また、電圧振動
が発生しこれがノイズとなって回路の誤動作を引き起こ
す。このため逆回復電流は小さい方が望ましい。
【０００３】図６に示すように逆回復電流のピーク値近
傍では電圧はほとんど加わっていない。従ってｐ+ ｎ~
ｎ+ 接合を有するダイオードにおいて逆回復電流を低減
するにはｐｎ接合近辺に蓄積されているキャリアを減ら
せばよい。ｐｎ接合付近に蓄積されるキャリアを低減す
る方法が、特開平6−3148 号公報で提案されている。こ
の方法ではｐ層の濃度を低減し、ｐ層からｎ~ 層へのキ
ャリアの注入を減らし、ｐｎ接合近傍のキャリアを低減
することでリカバリ電流を低減している。また、この構
造ではＰ層濃度を低減することで順方向電圧降下
（ＶF ）が大きくなるため、ｐ+ 層の厚みを３μｍ以下
と浅くすることでＶF の上昇を抑えている。図７に上記
従来のダイオードの断面図を示す。図において、１は互
いに反対側に位置する一対の主表面、１１，１２を有す
る半導体基体で、一方の主表面１１に隣接するｎ+ 層１
３と、他方の主表面１２に隣接するｎ+ 層１３より低不
純物濃度のｎ~ 層１４と他方の主表面１２からｎ~ 層１
４内に延びるｎ~ 層より高不純物濃度のｐ層１５から成
っている。２は一方の主表面１１においてｎ+ 層にオー
ミックコンタクトする一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触する他方の主電
極である。ｐ層１７はｐ層アクティブ構造を環状に包囲
し、４は環状のｐ層１７にオーミックに接触する電極
で、１８は電極を相互に隔てるための絶縁物である。表
面のアノードは電界を緩和し耐圧を確保するＦＬＲ（Fi
eld Limitting Ring）部と、電流が流れるアクティブ領
域に分かれている。
傍では電圧はほとんど加わっていない。従ってｐ+ ｎ~
ｎ+ 接合を有するダイオードにおいて逆回復電流を低減
するにはｐｎ接合近辺に蓄積されているキャリアを減ら
せばよい。ｐｎ接合付近に蓄積されるキャリアを低減す
る方法が、特開平6−3148 号公報で提案されている。こ
の方法ではｐ層の濃度を低減し、ｐ層からｎ~ 層へのキ
ャリアの注入を減らし、ｐｎ接合近傍のキャリアを低減
することでリカバリ電流を低減している。また、この構
造ではＰ層濃度を低減することで順方向電圧降下
（ＶF ）が大きくなるため、ｐ+ 層の厚みを３μｍ以下
と浅くすることでＶF の上昇を抑えている。図７に上記
従来のダイオードの断面図を示す。図において、１は互
いに反対側に位置する一対の主表面、１１，１２を有す
る半導体基体で、一方の主表面１１に隣接するｎ+ 層１
３と、他方の主表面１２に隣接するｎ+ 層１３より低不
純物濃度のｎ~ 層１４と他方の主表面１２からｎ~ 層１
４内に延びるｎ~ 層より高不純物濃度のｐ層１５から成
っている。２は一方の主表面１１においてｎ+ 層にオー
ミックコンタクトする一方の主電極、３は他方の主表面
１２においてｐ層１５にオーミック接触する他方の主電
極である。ｐ層１７はｐ層アクティブ構造を環状に包囲
し、４は環状のｐ層１７にオーミックに接触する電極
で、１８は電極を相互に隔てるための絶縁物である。表
面のアノードは電界を緩和し耐圧を確保するＦＬＲ（Fi
eld Limitting Ring）部と、電流が流れるアクティブ領
域に分かれている。
【０００４】
【発明が解決しようとする課題】従来例ではＶF の上昇
を抑えるため、アクティブ領域のｐ層の深さを浅くする
必要があった。通常ＦＬＲ部のｐ層とアクティブ領域の
ｐ層は同じ拡散層でつくるため、アクティブ領域のｐ層
の深さを浅くするとＦＬＲ部の接合も浅くなり、電界が
ＦＬＲの端部に集中して耐圧が低下するという問題があ
った。またこれを避けるためにＦＬＲ部のｐ層をアクテ
ィブ部のｐ層と分けて形成すると工程数が増加して製造
コストが上昇するという問題があった。
を抑えるため、アクティブ領域のｐ層の深さを浅くする
必要があった。通常ＦＬＲ部のｐ層とアクティブ領域の
ｐ層は同じ拡散層でつくるため、アクティブ領域のｐ層
の深さを浅くするとＦＬＲ部の接合も浅くなり、電界が
ＦＬＲの端部に集中して耐圧が低下するという問題があ
った。またこれを避けるためにＦＬＲ部のｐ層をアクテ
ィブ部のｐ層と分けて形成すると工程数が増加して製造
コストが上昇するという問題があった。
【０００５】
【課題を解決するための手段】上記目的を解決する本発
明の特徴とするところは、ｐｎ接合からなる第１のダイ
オードとショットキー接合からなる第２のダイオードを
並設し、ｐｎ接合を構成する層の表面濃度を１×１０15
cm~3以上１×１０17cm~3以下とした点にある。具体的構
成としては、一方の主表面を有する第１導電型の第１の
半導体領域と、前記主表面の複数個の箇所から前記第１
の半導体領域内に伸びる第２導電型の半導体領域と、隣
接する前記第２の半導体領域にまたがり前記主表面より
前記第１の半導体領域に伸び深さが前記第２の半導体領
域より浅い第２導電型の第３の半導体領域と、前記第２
の半導体領域とオーミック接合を、前記第３の半導体領
域とショットキー接合をなし前記一方の主表面に形成さ
れた第１の電極と、前記第１の半導体領域と接し他方の
主表面を有する第１導電型の第４の半導体領域と、第４
の半導体領域と他方の主表面でオーミック接合を形成す
る第２の電極から構成し、耐圧と注入効率とリカバリ時
の空乏層の伸びを考慮して各層の不純物濃度と厚さを定
める際、第２の半導体領域の第１の主表面における濃度
を１×１０15cm~3以上１×１０17cm~3以下とする。
明の特徴とするところは、ｐｎ接合からなる第１のダイ
オードとショットキー接合からなる第２のダイオードを
並設し、ｐｎ接合を構成する層の表面濃度を１×１０15
cm~3以上１×１０17cm~3以下とした点にある。具体的構
成としては、一方の主表面を有する第１導電型の第１の
半導体領域と、前記主表面の複数個の箇所から前記第１
の半導体領域内に伸びる第２導電型の半導体領域と、隣
接する前記第２の半導体領域にまたがり前記主表面より
前記第１の半導体領域に伸び深さが前記第２の半導体領
域より浅い第２導電型の第３の半導体領域と、前記第２
の半導体領域とオーミック接合を、前記第３の半導体領
域とショットキー接合をなし前記一方の主表面に形成さ
れた第１の電極と、前記第１の半導体領域と接し他方の
主表面を有する第１導電型の第４の半導体領域と、第４
の半導体領域と他方の主表面でオーミック接合を形成す
る第２の電極から構成し、耐圧と注入効率とリカバリ時
の空乏層の伸びを考慮して各層の不純物濃度と厚さを定
める際、第２の半導体領域の第１の主表面における濃度
を１×１０15cm~3以上１×１０17cm~3以下とする。
【０００６】
【発明の実施の形態】図１は本発明半導体装置の一実施
例を示す断面図である。図において、１は互いに反対側
に位置する一対の主表面、１１，１２を有する半導体基
体で、一方の主表面１１に隣接するｎ+ 層１３と、ｎ+
層１３と他方の主表面１２に隣接するｎ+ 層１３より低
不純物濃度のｎ~ 層１４と、他方の主表面１２の選ばれ
た複数箇所からｎ~ 層１４内に延びるｎ~ 層より高不純
物濃度のｐ層１５と、ｐ層１５相互間にあって他方の主
表面１２からｎ~ 層１４内に延びるｎ~ 層１４より高不
純物濃度でｐ層１５より薄くされたｐ層１６とから成っ
ている。２は一方の主表面１１においてｎ+ 層にオーミ
ックコンタクトする一方の主電極、３は他方の主表面１
２においてｐ層１５にオーミック接触しｐ層１６との間
にショットキーバリアを形成する他方の主電極である。
これによってアクティブ部は一対の主表面間にｎ+ 層１
３，ｎ~ 層１４，ｐ層１５からなる第一のダイオードと
ｎ層１３，ｎ~ 層１４，ｐ層１６及びショットキーバリ
アから成る第二のダイオードとが併設された構造のダイ
オードとなっている。ｐ層１７はｐ層アクティブ構造を
環状に包囲し耐圧を維持するためのＦＬＲである。４は
環状のｐ層１７にオーミックに接触する電極で、１８は
電極を相互に隔てるための絶縁物である。ｐｎ接合を担
うｐ層１５の深さは約５〜１０μｍである。
例を示す断面図である。図において、１は互いに反対側
に位置する一対の主表面、１１，１２を有する半導体基
体で、一方の主表面１１に隣接するｎ+ 層１３と、ｎ+
層１３と他方の主表面１２に隣接するｎ+ 層１３より低
不純物濃度のｎ~ 層１４と、他方の主表面１２の選ばれ
た複数箇所からｎ~ 層１４内に延びるｎ~ 層より高不純
物濃度のｐ層１５と、ｐ層１５相互間にあって他方の主
表面１２からｎ~ 層１４内に延びるｎ~ 層１４より高不
純物濃度でｐ層１５より薄くされたｐ層１６とから成っ
ている。２は一方の主表面１１においてｎ+ 層にオーミ
ックコンタクトする一方の主電極、３は他方の主表面１
２においてｐ層１５にオーミック接触しｐ層１６との間
にショットキーバリアを形成する他方の主電極である。
これによってアクティブ部は一対の主表面間にｎ+ 層１
３，ｎ~ 層１４，ｐ層１５からなる第一のダイオードと
ｎ層１３，ｎ~ 層１４，ｐ層１６及びショットキーバリ
アから成る第二のダイオードとが併設された構造のダイ
オードとなっている。ｐ層１７はｐ層アクティブ構造を
環状に包囲し耐圧を維持するためのＦＬＲである。４は
環状のｐ層１７にオーミックに接触する電極で、１８は
電極を相互に隔てるための絶縁物である。ｐｎ接合を担
うｐ層１５の深さは約５〜１０μｍである。
【０００７】図３は図１に示した構造のダイオードのｐ
層の表面濃度と逆回復電流のピーク値Ｉrp及びＶF の関
係である。ｐ層の表面濃度が１×１０17cm~3以下になる
と急にＩrpが小さくなる。一方１×１０15cm~3以下では
キャリアの注入が起こらずＶF が増加するので深いｐ層
の濃度は１×１０15cm~3以上１×１０17cm~3以下にする
ことが必要である。
層の表面濃度と逆回復電流のピーク値Ｉrp及びＶF の関
係である。ｐ層の表面濃度が１×１０17cm~3以下になる
と急にＩrpが小さくなる。一方１×１０15cm~3以下では
キャリアの注入が起こらずＶF が増加するので深いｐ層
の濃度は１×１０15cm~3以上１×１０17cm~3以下にする
ことが必要である。
【０００８】ｐ層の深さと濃度を以上のように定めると
き、ｐ層のシート抵抗は３００Ω／□以上１７０００Ω
／□以下である。またこのときｐ層の拡散前工程のイオ
ンインプラのドーズ量は、すなわちシートキャリア濃度
５×１０9cm~2 以上１×1014cm~3以下である。
き、ｐ層のシート抵抗は３００Ω／□以上１７０００Ω
／□以下である。またこのときｐ層の拡散前工程のイオ
ンインプラのドーズ量は、すなわちシートキャリア濃度
５×１０9cm~2 以上１×1014cm~3以下である。
【０００９】図２はｐｎ~ ｎ+ 構造を有するダイオード
の不純物濃度のプロファイルである。点線で順バイアス
状態でのキャリアのプロファイルを示す。逆回復電流の
ピークでは、電圧はほとんど加わっていない。従ってこ
の領域ではｐｎ接合近傍のキャリアによる電流が支配的
である。図１に示した実施例ではｐ層の濃度を１×１０
17cm~3以下まで低減することによりｐ+層からｎ~ 層へ
の注入が抑制され、導通状態でのキャリア分布のうちｐ
ｎ接合近傍のキャリアが少なくなりＩrpを抑制すること
が出来る。一方ｎ+ ／ｎ接合近傍のキャリア濃度はほぼ
従来通りであるので、このｎ+ ／ｎ接合からのキャリア
注入によりｎ層に蓄積するキャリアはｐ層の濃度を低下
させてもほとんど低下せず、またｎ~ 層のライフタイム
も同じであるため逆回復電流が０になるまでの逆回復時
間Ｔrrは変化しない。このようにＩrpが小さくなること
で損失が低減できるとともに、Ｔrrは変化しないので逆
回復電流の電流変化率ｄｉr／ｄｔrr は小さくなり、は
ね上がり電圧を抑制することが出来る。
の不純物濃度のプロファイルである。点線で順バイアス
状態でのキャリアのプロファイルを示す。逆回復電流の
ピークでは、電圧はほとんど加わっていない。従ってこ
の領域ではｐｎ接合近傍のキャリアによる電流が支配的
である。図１に示した実施例ではｐ層の濃度を１×１０
17cm~3以下まで低減することによりｐ+層からｎ~ 層へ
の注入が抑制され、導通状態でのキャリア分布のうちｐ
ｎ接合近傍のキャリアが少なくなりＩrpを抑制すること
が出来る。一方ｎ+ ／ｎ接合近傍のキャリア濃度はほぼ
従来通りであるので、このｎ+ ／ｎ接合からのキャリア
注入によりｎ層に蓄積するキャリアはｐ層の濃度を低下
させてもほとんど低下せず、またｎ~ 層のライフタイム
も同じであるため逆回復電流が０になるまでの逆回復時
間Ｔrrは変化しない。このようにＩrpが小さくなること
で損失が低減できるとともに、Ｔrrは変化しないので逆
回復電流の電流変化率ｄｉr／ｄｔrr は小さくなり、は
ね上がり電圧を抑制することが出来る。
【００１０】図４にｐ層の深さと耐圧の関係を示す。Ｆ
ＬＲ部の深さが浅くなると電界が端部に集中して耐圧が
低下する。求められる接合深さは４μｍ以上であり、ア
クティブ部のｐ層の厚さが３μｍ以下とＦＬＲに必要な
接合深さ以下である第１の従来例では、ＦＬＲ部のｐ層
をアクティブ部分と分けて形成する必要がある。そのた
めホトリソグラフィー・打ち込み・拡散の一連の工程と
マスク１枚が新たに必要となり、製造コストが増加す
る。本実施例のアクティブ部の深いｐ層の深さは５〜１
０μｍであり、ＦＬＲ部分のｐ層をアクティブ部のｐ層
と同時に作ることが出来るため、従来例のようにＦＬＲ
部のために新たに１工程を追加することなく生産でき
る。このように本発明はｐｎ接合とショットキー接合を
複合化し、さらにｐ層の濃度を１０17cm~3以下とするこ
とでアクティブ領域のｐ層の深さをＦＬＲ部と同じ５〜
１０μｍとしても、ＶF を増加することなくリカバリ電
流を低減している。
ＬＲ部の深さが浅くなると電界が端部に集中して耐圧が
低下する。求められる接合深さは４μｍ以上であり、ア
クティブ部のｐ層の厚さが３μｍ以下とＦＬＲに必要な
接合深さ以下である第１の従来例では、ＦＬＲ部のｐ層
をアクティブ部分と分けて形成する必要がある。そのた
めホトリソグラフィー・打ち込み・拡散の一連の工程と
マスク１枚が新たに必要となり、製造コストが増加す
る。本実施例のアクティブ部の深いｐ層の深さは５〜１
０μｍであり、ＦＬＲ部分のｐ層をアクティブ部のｐ層
と同時に作ることが出来るため、従来例のようにＦＬＲ
部のために新たに１工程を追加することなく生産でき
る。このように本発明はｐｎ接合とショットキー接合を
複合化し、さらにｐ層の濃度を１０17cm~3以下とするこ
とでアクティブ領域のｐ層の深さをＦＬＲ部と同じ５〜
１０μｍとしても、ＶF を増加することなくリカバリ電
流を低減している。
【００１１】図５に本発明のダイオード使って構成した
モータ駆動用インバータ回路の例を示す。IGBT200 には
逆並列にダイオード２０１が接続されており、ＩＧＢＴ
が２個直列に接続され１相が形成されている。ＩＧＢＴ
が接続された中点からの出力がモータ２０６と接続され
ている。上アーム側のIGBT200a，200b，200cのコレクタ
は共通であり、整流回路の高電位側と接続されている。
また、下アーム側のIGBT200d，200e，200fのコレクタは
共通であり、整流回路のアース側と接続されている。整
流回路２０３は交流２０２を直流に変換する。IGBT200
は、この直流を受電し、再度交流に変換してモータを駆
動する。上下の駆動回路204，205はＩＧＢＴのゲートに
駆動信号を伝え、所定の周期でＩＧＢＴをオン，オフさ
せる。例えばIGBT200aと２００ｅがオンしている状態
で、２００ｅがオフすると電流はIGBT200a，ダイオード
２０１ｂを通って流れる。この状態でIGBT200eが再度オ
ンすると、ダイオード２０１ｂは逆バイアスされる。す
るとダイオードには逆回復電流が流れ、その逆回復電流
の電流変化率と配線の漂遊インダクタンスにより跳ね上
がり電圧と電圧ノイズが発生し、このノイズにより、オ
フしていた並列接続のＩＧＢＴのゲート回路を誤動作さ
せ、ＩＧＢＴをオンしてしまうという不具合があった。
その結果ＩＧＢＴのコレクタ・エミッタ間が短絡し、最
悪の場合ＩＧＢＴが破壊する。本発明のダイオードを使
うと、リカバリ時のｄｉ／ｄｔが小さいため跳ね上がり
電圧Ｌｄｉ／ｄｔが小さく、アームの駆動回路204，205
が誤動作する危険がない。またリカバリ時の電流が小さ
いためスイッチングの損失も低減できる。
モータ駆動用インバータ回路の例を示す。IGBT200 には
逆並列にダイオード２０１が接続されており、ＩＧＢＴ
が２個直列に接続され１相が形成されている。ＩＧＢＴ
が接続された中点からの出力がモータ２０６と接続され
ている。上アーム側のIGBT200a，200b，200cのコレクタ
は共通であり、整流回路の高電位側と接続されている。
また、下アーム側のIGBT200d，200e，200fのコレクタは
共通であり、整流回路のアース側と接続されている。整
流回路２０３は交流２０２を直流に変換する。IGBT200
は、この直流を受電し、再度交流に変換してモータを駆
動する。上下の駆動回路204，205はＩＧＢＴのゲートに
駆動信号を伝え、所定の周期でＩＧＢＴをオン，オフさ
せる。例えばIGBT200aと２００ｅがオンしている状態
で、２００ｅがオフすると電流はIGBT200a，ダイオード
２０１ｂを通って流れる。この状態でIGBT200eが再度オ
ンすると、ダイオード２０１ｂは逆バイアスされる。す
るとダイオードには逆回復電流が流れ、その逆回復電流
の電流変化率と配線の漂遊インダクタンスにより跳ね上
がり電圧と電圧ノイズが発生し、このノイズにより、オ
フしていた並列接続のＩＧＢＴのゲート回路を誤動作さ
せ、ＩＧＢＴをオンしてしまうという不具合があった。
その結果ＩＧＢＴのコレクタ・エミッタ間が短絡し、最
悪の場合ＩＧＢＴが破壊する。本発明のダイオードを使
うと、リカバリ時のｄｉ／ｄｔが小さいため跳ね上がり
電圧Ｌｄｉ／ｄｔが小さく、アームの駆動回路204，205
が誤動作する危険がない。またリカバリ時の電流が小さ
いためスイッチングの損失も低減できる。
【００１２】
【発明の効果】本発明はダイオードの耐圧を十分に保っ
たままＶF の上昇を抑えるとともにリカバリをソフトに
する効果がある。
たままＶF の上昇を抑えるとともにリカバリをソフトに
する効果がある。
【図１】本発明の第１の実施例の断面図。
【図２】一般的なｐｎ~ ｎ+ ダイオードの不純物濃度と
キャリア濃度のプロファイル。
キャリア濃度のプロファイル。
【図３】表面濃度とＩrp及びＶF の関係。
【図４】ｐ層の深さと耐圧の関係。
【図５】本発明の第２の実施例の回路図。
【図６】ダイオードのリカバリ波形。
【図７】従来例の断面図。
Ｉrr…逆回復電流、Ｉrp…逆回復電流ピーク値、Ｔrr…
逆回復時間、ＶF …順方向電圧降下。
逆回復時間、ＶF …順方向電圧降下。
Claims (3)
- 【請求項１】一方の主表面を有する第１導電型の第１の
半導体領域と、前記主表面の複数個の箇所から前記第１
の半導体領域内に伸びる第２導電型の第２の半導体領域
と、隣接する前記第２の半導体領域にまたがり前記一方
の主表面より前記第１の半導体領域に伸び深さが前記第
２の半導体領域より浅い第２導電型の第３の半導体領域
と、前記第２の半導体領域とオーミック接合をなし、か
つ前記第３の半導体領域とショットキー接合をなす前記
一方の主表面に形成される第１の電極と、前記第１の半
導体領域と接し他方の主表面を有する第１導電型の第４
の半導体領域と、第４の半導体領域と他方の主表面でオ
ーミック接合を形成する第２の電極とを有し、前記第２
の半導体領域の第１の主表面における不純物濃度が１×
１０15cm~3以上１×１０17cm~3以下であることを特徴と
するダイオード。 - 【請求項２】請求項１のダイオードにおいて、前記第２
の半導体領のシートキャリア濃度が５×１０9cm~2以上
１×１０14cm~3 以下であることを特徴とするダイオー
ド。 - 【請求項３】請求項１のダイオードにおいて、前記第２
の半導体領域のシート抵抗が３００Ω／□以上１７００
０Ω／□以下であることを特徴とするダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24444196A JPH1093114A (ja) | 1996-09-17 | 1996-09-17 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24444196A JPH1093114A (ja) | 1996-09-17 | 1996-09-17 | ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093114A true JPH1093114A (ja) | 1998-04-10 |
Family
ID=17118708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24444196A Pending JPH1093114A (ja) | 1996-09-17 | 1996-09-17 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093114A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059236B2 (en) | 2012-11-06 | 2015-06-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1996
- 1996-09-17 JP JP24444196A patent/JPH1093114A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9059236B2 (en) | 2012-11-06 | 2015-06-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US9337189B2 (en) | 2012-11-06 | 2016-05-10 | Kabushiki Kaisha Toshiba | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0794578B1 (en) | Diode and power converting apparatus | |
| EP2365532B1 (en) | Semiconductor device and power converter using it | |
| US9799648B2 (en) | Semiconductor device | |
| EP2359404B1 (en) | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device | |
| JP2005317751A (ja) | 逆導通型半導体素子とその製造方法 | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| US4791470A (en) | Reverse conducting gate turn-off thyristor device | |
| JP2001501042A (ja) | 縦形パワーｍｏｓｆｅｔ | |
| JP2000077682A (ja) | ショットキーダイオード | |
| JPH0534834B2 (ja) | ||
| JPH1093113A (ja) | ダイオード | |
| JPH09246570A (ja) | 半導体装置 | |
| JP2000114550A (ja) | ダイオード及び電力変換装置 | |
| JPH08213639A (ja) | 電子ドナーを有する半導体ダイオード | |
| JP5135666B2 (ja) | 電力変換装置 | |
| JP4004357B2 (ja) | ダイオード | |
| JP3695249B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
| JPH10189956A (ja) | 半導体装置 | |
| JP3409503B2 (ja) | ダイオード及びダイオードの駆動方法並びに半導体回路 | |
| JPH09107097A (ja) | 整流素子およびその駆動方法 | |
| JPH1093114A (ja) | ダイオード | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP6002387B2 (ja) | ダイオードおよびそれを用いた電力変換システム | |
| JP2000228404A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040611 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20061003 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |