CN103698561B - 探针卡 - Google Patents

探针卡 Download PDF

Info

Publication number
CN103698561B
CN103698561B CN201310751716.0A CN201310751716A CN103698561B CN 103698561 B CN103698561 B CN 103698561B CN 201310751716 A CN201310751716 A CN 201310751716A CN 103698561 B CN103698561 B CN 103698561B
Authority
CN
China
Prior art keywords
circuit board
those
probe
pinboard
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310751716.0A
Other languages
English (en)
Other versions
CN103698561A (zh
Inventor
宫振越
张文远
陈伟政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN103698561A publication Critical patent/CN103698561A/zh
Application granted granted Critical
Publication of CN103698561B publication Critical patent/CN103698561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开一种探针卡,包括一电路板、一转接板、一探针头以及一加强结构。转接板配置在电路板上,且转接板包括一本体、多个第一焊球以及多个第一接点。本体具有一第一表面以及一第二表面,其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面,这些第一接点配置在第二表面。探针头配置在第二表面。探针头电连接至这些第一接点,且经由这些第一焊球电连接至电路板。加强结构配置在探针头以及电路板之间。

Description

探针卡
技术领域
本发明涉及一种探针卡,且特别是涉及一种包括转接板的探针卡。
背景技术
半导体集成电路(Integrated Circuit,IC)芯片的电性测试在半导体制作工艺的不同阶段都是必要的。每一个IC芯片在晶片与封装型态都必须接受测试以确保其电性功能。测试产品的需求来自以下两个因素:芯片的新设计与单位产量的提高。随着芯片功能的加强与复杂化,高速与精确的测试需求也就更加重要。
晶片探测的方式是使测试机台与探针卡(Probe Card)构成测试回路,将探针卡上的探针头(Probe Head)的探测针(Probe Pin)直接与芯片的焊垫(Pad)或凸块(Bump)接触,以利用探针头逐一探测晶片上的各个芯片,从而引出芯片信号,并将此芯片信号数据送往测试机台作分析与判断。
探针卡通常包括一转接板(Transformer),其位在探针头以及探针卡的电路板之间,用以将探针头转接至电路板。特别是,若要减少测试费用,在一些情况下会以封装用的承载基板直接作为转接板,以取代另外制作转接板。但是,随着封装尺寸越来越小,封装用的承载基板也随之变薄。如此一来,转接板的厚度也变薄,因此容易在测试的过程中产生弯曲(Bending)以及翘曲(Warping)。如此,将影响探针卡的结构强度以及其测试结果。此外,厚度较薄的转接板无法提供良好的支撑力,如此探针头在测试时容易受力不均。因此,如何改良转接板以提升探针卡的结构强度实为一重要的课题。
发明内容
本发明的目的在于提供一种探针卡,其具有良好的结构强度。
本发明提供一种探针卡,其转接板的接点为凸块而具有较大的接触面积。
本发明提供一种探针卡,其转接板包括多个第二对外接点,可形成类似于堆迭式封装(Package on Package,POP)的测试环境。
本发明的一种探针卡,包括一电路板、一转接板、一探针头以及一加强结构。转接板配置在电路板上,且转接板包括一本体、多个第一焊球以及多个第一接点。本体具有一第一表面以及一第二表面,其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面,这些第一接点配置在第二表面。探针头配置在第二表面。探针头电连接至第一接点,且经由这些第一焊球电连接至电路板。加强结构配置在探针头以及电路板之间。
本发明的一种探针卡,包括一电路板、一转接板、以及一探针头。转接板配置在电路板上,转接板包括一本体、多个第一焊球以及多个凸块。本体具有一第一表面以及一第二表面,其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面,这些凸块配置在第二表面且凸出于第二表面。探针头配置在第二表面。探针头电连接至凸块,且经由第一焊球电连接至电路板。
本发明的一种探针卡包括一电路板、一转接板、一探针头以及至少一软性电路板。电路板具有多个第一对外接点,配置在电路板的一表面上。转接板配置在电路板上,其中第一对外接点位在转接板的外缘。转接板包括一本体、多个第一焊球、多个第一接点以及多个第二对外接点。本体具有一第一表面以及一第二表面,其中第一表面位在电路板以及第二表面之间。这些第一焊球配置在第一表面,且这些第一接点配置在第二表面。这些第二对外接点配置在第二表面且位在第一接点的外缘。探针头配置在第二表面,探针头电连接至第一接点,且经由第一焊球电连接至电路板。软性电路板连接在相应的第一对外接点以及第二对外接点之间。
基于上述,本发明的探针卡包括一加强结构,加强结构配置在探针头以及电路板之间,用以提升探针卡的结构强度。此外,探针卡的转接板可包括凸出于本体的凸块,如此可以增加转接板以及探针头的接触面积。另外,电路板还包括多个第一对外接点,转接板还包括多个第二对外接点,且各软性电路板连接在相应的第一对外接点以及第二对外接点之间。在此配置下,当探针卡在进行测试而与待测物(例如芯片)连接时,可形成类似于堆迭式封装(POP)的测试环境。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。
附图说明
图1A是依照本发明的一实施例的一种探针卡的示意图;
图1B是图1A的第一接点的放大示意图;
图2是依照本发明的另一实施例的一种探针卡的示意图;
图3是依照本发明的另一实施例的一种探针卡的示意图。
符号说明
50:自动平坦机构
100、200、300:探针卡
110、210、310:电路板
110a、310a:表面
120、220、320:转接板
122、222、322:本体
122a、222a、322a:第一表面
122b、222b、322b:第二表面
122c:开口
124、224、324:第一焊球
126、226、326:第一接点
128:走线
130、230、330:探针头
132:探测针
134:导电针
130a、230a、330a:第一侧
130b、230b、330b:第二侧
140、240、340:加强结构
140a:开口
140b、340b:顶面
242:中介层
242a:第三表面
242b:第四表面
244:第二焊球
246:封装胶体
312:第一对外接点
328:第二对外接点
332:容置槽
350:软性电路板
350a:开口
h1、h2:间隙
具体实施方式
图1A是依照本发明的一实施例的一种探针卡的示意图。请参考图1A,探针卡100包括一电路板110、一转接板120、一探针头130以及一加强结构140。本实施例是以探针卡100为一垂直式探针卡为例做说明。如图1A所绘示,转接板120配置在电路板110上,且转接板120包括一本体122、多个第一焊球124以及多个第一接点126。本体122具有一第一表面122a以及一第二表面122b,其中第一表面122a位在电路板110以及第二表面122b之间。这些第一焊球124配置在第一表面122a,且这些第一接点126配置在第二表面122b。探针头130配置在第二表面122b。探针头130电连接至第一接点126,且经由第一焊球124电连接至电路板110。
在本实施例中,探针头130的一第一侧130a用于接触待测物(未绘示),例如芯片,且探针头130的一第二侧130b用于接触第一接点126。详细而言,探针头130包括多个探测针132(probe pin)以及多个导电针134(conductive pin),其中探测针132配置在第一侧130a且导电针134配置在第二侧130b,并且探测针132与导电针134是指同一构件的不同侧。在探针卡100进行测试时,探测针132接触待测物以将待测物的信号经由导电针134传送至转接板120的第一接点126,接着信号再由转接板120的第一焊球124送至电路板110。此外,如图1A所绘示,一自动平坦机构50可在探针卡100进行测试时维持探针卡的100水平。
加强结构140配置在探针头130以及电路板110之间。加强结构140可提升转接板120的强度,使得整个探针卡100具有良好的结构强度。特别是,在一些实施例中下会以封装用的承载基板直接作为转接板,以取代另外制作转接板,而本发明提出的加强结构140有助于整个探针卡100的结构强度的提升。第一焊球124连接在第一表面122a以及电路板110之间。在本实施例中,加强结构140为封装胶体,配置在第一表面122a且覆盖第一焊球124,使得整个转接板120的厚度可以增加,其中转接板120的厚度包括本体122的厚度以及加强结构140的厚度。增加转接板120的厚度可提升转接板120的强度,如此可避免探针卡100在测试时产生弯曲或翘曲。此外,封装胶体的制作工艺简单且成本较低,以封装胶体为加强结构140便不需要额外复杂的制作工艺,且具有降低生产成本的优点。
详细而言,在制作本实施例的探针卡100时,会先于本体122的第一表面122a上焊接第一焊球124,再于第一表面122a上制作封装胶体。第一焊球124的材料例如是焊料(solder),且封装胶体的材料例如是环氧树脂或是其他的高分子材料。继之,在封装胶体上可利用激光钻孔预先制作多个开口140a,其中各开口140a暴露出对应的第一焊球124。接着,利用第一焊球124将转接板120焊接于电路板110。如此,第一焊球124凸出于封装胶体,使封装胶体的一顶面140b以及电路板110的一表面110a之间具有一间隙h1。
如图1A所绘示,本实施例的第一接点126为多个凸块,且凸出于第二表面122b。凸块形式的接点具有较大的接触面积,如此探针头130的探测针132较容易接触第一接点126。图1B是图1A的第一接点的放大示意图。请参考图1B,详细而言,本体122具有多个开口122c(图示中仅绘示出其中一个),且转接板120的走线128配置在开口122c中。第一接点126填满开口122c且连接于走线128。在此种配置下,第一接点126是直接位在走线128上,因而构成凸块在走线上(Bump on Trace)的接点型态。上述的接点型态,由于不需预留对位的空间,故有助于接点密度的提升。值得一提的是,本实施例的转接板120的本体122例如是相同于芯片封装用的承载基板,如此在测试时便可模拟实际芯片的情况,使测试的结果更准确。
图2是依照本发明的另一实施例的一种探针卡的示意图。请参考图2,探针卡200包括一电路板210、一转接板220、一探针头230以及一加强结构240。本实施例是以探针卡200为一垂直式探针卡为例做说明。如图2所绘示,转接板220配置在电路板210上,且转接板220包括一本体222、多个第一焊球224以及多个第一接点226。本体222具有一第一表面222a以及一第二表面222b,其中第一表面222a位在电路板210以及第二表面222b之间。这些第一焊球224配置在第一表面222a,且这些第一接点226配置在第二表面222b。探针头230配置在第二表面222b。探针头230电连接至第一接点226,且经由第一焊球224电连接至电路板210。
在本实施例中,探针头230的一第一侧230a用于接触待测物(未绘示),例如芯片,且探针头230的一第二侧230b用于接触第一接点226。此部分的说明可参考前述的实施例,故在此不再赘述。此外,如图2所绘示,一自动平坦机构50可在探针卡200进行测试时维持探针卡200的水平。
加强结构240配置在探针头230以及电路板210之间。加强结构240可提升探针卡200的结构强度。特别是,当以封装用的承载基板直接作为转接板,且此承载基板需要薄化时,加强结构240可提升整个探针卡200的结构强度。在本实施例中,加强结构240包括一中介层242以及多个第二焊球244。中介层242配置在转接板220以及电路板210之间且电连接至电路板210。中介层242具有相对的一第三表面242a以及一第四表面242b,且第三表面242a位在电路板210以及第四表面242b之间,其中第一焊球224连接在第一表面222a以及第四表面242b之间,且探针头230经由第一焊球224电连接至中介层242。这些第二焊球244配置在第三表面242a且连接在第三表面242a以及电路板210之间,其中中介层242经由第二焊球244电连接至电路板210。
配置在转接板220以及电路板210之间的中介层242可以增加整个探针卡200的厚度,特别是可以增加电路板210以及探针头230之间的厚度,如此可使整个探针卡200具有良好的结构强度。此外,配置在转接板220以及电路板210之间的中介层242可以调整电路板210的线路布局,例如拉大电路板210的线路间距以降低电路板210的线路密度。如此可以提升电路板210的线路布局的弹性,也可以避免电板路210的线路密度过高而产生信号干扰。本实施例的中介层242可做为一标准结构。举例而言,当探针头230的探针具有不同间距(Pitch)、转接板220的焊球间距固定时,对于不同的芯片产品间,探针卡200仍可以同一中介层242连接在转接层220以及电路板210之间。
如图2所绘示,在本实施例中,加强结构240还可选择性地包括一封装胶体246。封装胶体246配置在第四表面242b且覆盖转接板220的本体222以及第一焊球224。封装胶体246可以提升转接板220的结构强度,如此可避免探针卡200在测试时产生弯曲或翘曲。此外,以封装胶体246为加强结构240并不需要额外复杂的制作工艺,且具有降低生产成本的优点。在本实施例中,封装胶体246实质上覆盖整个转接板220而暴露出转接板220的第二表面222b上的第一接点226。本实施例的第一接点226为多个凸块,这些凸块凸出于第二表面222b。凸块形式的接点具有增加接触面积的优点,此部分的说明可参考前述的实施例。
图3是依照本发明的另一实施例的一种探针卡的示意图。请参考图3,探针卡300包括一电路板310、一转接板320、一探针头330以及至少一软性电路板350。本实施例是以探针卡300为一垂直式探针卡为例做说明。电路板310具有多个第一对外接点312,配置在电路板310的一表面310a上。转接板320配置在电路板310上,其中第一对外接点312位在转接板320的外缘,例如位在转接板320的外围。
转接板320包括一本体322、多个第一焊球324、多个第一接点326以及多个第二对外接点328。本体322具有一第一表面322a以及一第二表面322b,其中第一表面322a位在电路板310以及第二表面322b之间。这些第一焊球324配置在第一表面322a,且这些第一接点326配置在第二表面322b。这些第二对外接点328配置在第二表面322b且位在第一接点326的外缘,例如位在这些第一接点326的外围。探针头330配置在第二表面322b,探针头330电连接至第一接点326,且经由第一焊球324电连接至电路板310。软性电路板350连接在相应的第一对外接点312以及第二对外接点328之间。
在本实施例中,探针头330的一第一侧330a用于接触待测物(未绘示),例如芯片,且探针头330的一第二侧330b用于接触第一接点326。此部的说明可参考前述的实施例,故在此不再赘述。此外,如图3所绘示,一自动平坦机构50可在探针卡300进行测试时维持探针卡300的水平。
在本实施例中,转接板320的第二表面322b除了连接探针头330的第一接点326之外,还包括多个第二对外接点328。在此配置下,当探针卡300在进行测试时与待测物例如芯片连接时,可形成类似于堆迭式封装(POP)的测试环境。换言之,当以封装用的承载基板直接作为转接板,且此承载基板做为堆迭式封装的基板时,承载基板具有第一接点326与第二对外接点328,其中第一接点326做为一芯片的接点,而第二对外接点328做为一封装体的接点。另外,本实施例的转接板320的本体322的材料例如是相同于芯片的承载基板的材料,如此在测试时可以便可模拟实际芯片的情况,使测试的结果更准确。
在此须说明的是,本实施例是以探针卡300包括一软性电路板350为例。如图3所绘示,软性电路板350具有一开口350a,第一接点326穿过开口350a以电连接探针头330。不过,本发明并不限制软性电路板的数量,在其他未绘示的实施例里,软性电路板的数量可以为多个,这些软性电路板分别配置在转接板旁,且连接在相应的第一对外接点以及第二对外接点之间。
如图3所绘示,在本实施例中,探针头330包括多个容置槽332,配置在探针头330的第二侧330b。容置槽332面对本体322的第二表面322b,且各软性电路板350的一部分容置在容置槽332。此外,本实施例的第一接点326为多个凸块,且凸出于第二表面322b。凸块形式的接点具有增加接触面积的优点,此部分的说明可参考前述的实施例。
如图3所绘示,在本实施例中,探针卡300还包括一加强结构340,配置在探针头330以及电路板310之间。加强结构340可提升转接板320的强度,使整个探针卡300具有良好的结构强度。特别是,当以封装用的承载基板直接作为转接板,且此承载基板需要薄化时,加强结构340可提升整个探针卡300的结构强度。第一焊球324连接在第一表面322a以及电路板310之间。在本实施例中,加强结构340为一封装胶体,配置在第一表面322a且覆盖第一焊球324,使得整个转接板320的厚度增加,其中转接板320的厚度包括本体322的厚度以及加强结构340的厚度。增加转接板320的厚度可提升转接板320的强度,如此可避免探针卡300在测试时产生弯曲或翘曲。此外,封装胶体的制作工艺简单且成本较低,以封装胶体为加强结构340便不需要额外复杂的制作工艺,且具有降低生产成本的优点。值得一提的是,本实施例的加强结构340的制作方式与图1A的实施例相似,因此封装胶体的顶面340b与电路板310的表面310a之间具有一间隙h2。
在此需说明的是,本实施例是以加强结构340为封装胶体为例做说明,但并非用于限定本发明。加强结构340也可以采用中介层的形式,例如图2的实施例。当然,当加强结构340包括中介层时,其可选择性地配置封装胶体,此部分的说明请参考图2的实施例,故在此不再赘述。
综上所述,本发明的探针卡包括一加强结构,加强结构配置在探针头以及电路板之间,用以提升探针卡的结构强度。加强结构可以是封装胶体或是中介层。以封装胶体为加强结构具有降低生产成本以及制作工艺简单的优点。另一方面,以中介层为加强结构可以降低探针卡的电路板的线路密度,且中介层可做为一标准结构。
除此之外,探针卡的转接板可包括凸出于本体的凸块,如此可以增加转接板以及探针头的接触面积。另外,电路板还包括多个第一对外接点,转接板还包括多个第二对外接点。在此配置下,当探针卡在进行测试时与待测物(例如芯片)连接时,可形成类似于堆迭式封装(POP)的测试环境。
虽然已结合以上实施例公开了本发明,然而其并非用以限定本发明,任何所属技术领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (10)

1.一种探针卡,包括:
电路板;
转接板(transformer),配置在该电路板上,该转接板包括:
本体,具有第一表面以及第二表面,其中该第一表面位在该电路板以及该第二表面之间:
多个第一焊球,配置在该第一表面;以及
多个第一接点,配置在该第二表面,该些第一接点为多个凸块,且凸出于该第二表面,该第二表面具有多个开口,且该转接板的走线配置在该开口中,该第一接点填满该开口且连接于该走线;
探针头,配置在该第二表面,该探针头电连接至该些第一接点,且经由该些第一焊球电连接至该电路板;以及
加强结构,配置在该探针头以及该电路板之间,其中该加强结构覆盖全部该些第一焊球,且全部该些第一焊球凸出于该加强结构,该加强结构的一顶面以及该电路板之间具有一间隙。
2.如权利要求1所述的探针卡,其中该些第一焊球连接在该第一表面以及该电路板之间,且该加强结构包括:
封装胶体,配置在该第一表面且覆盖该些第一焊球。
3.如权利要求1所述的探针卡,其中该电路板具有多个第一对外接点,该些第一对外接点配置在该电路板的一表面上且位在该转接板的外缘,该转接板还包括多个第二对外接点,该些第二对外接点配置在该第二表面且位在该些第一接点的外缘,该探针卡还包括:
至少一软性电路板,各该软性电路板连接在相应的该第一对外接点以及该第二对外接点之间。
4.如权利要求3所述的探针卡,其中该探针头包括多个容置槽,该些容置槽面对该第二表面,且各该软性电路板的一部分容置在该容置槽。
5.一种探针卡,包括:
电路板;
转接板,配置在该电路板上,该转接板包括:
本体,具有第一表面以及第二表面,其中该第一表面位在该电路板以及该第二表面之间;
多个第一焊球,配置在该第一表面;以及
多个凸块,作为第一接点配置在该第二表面且凸出于该第二表面,其中该本体具有多个开口,且该转接板的走线配置在该开口中,该第一接点填满该开口且连接于该走线;
探针头,配置在该第二表面,该探针头电连接至该些凸块,且经由该些第一焊球电连接至该电路板;
加强结构,配置在该探针头以及该电路板之间,该加强结构包括:
中介层,配置在该转接板以及该电路板之间且电连接至该电路板,该中介层具有相对的第三表面以及第四表面,且该第三表面位在该电路板以及该第四表面之间,其中该些第一焊球连接在该第一表面以及该第四表面之间,且该探针头经由该些第一焊球电连接至该中介层;
多个第二焊球,配置在该第三表面且连接在该第三表面以及该电路板之间,且该中介层经由该些第二焊球电连接至该电路板;以及
封装胶体,配置在全部该第四表面且覆盖该本体的该第一表面及该本体的侧面以及全部该些第一焊球,其中每一该些第一焊球被该封装胶体全部包覆。
6.如权利要求5所述的探针卡,其中该电路板具有多个第一对外接点,该些第一对外接点配置在该电路板的一表面上且位在该转接板的外缘,该转接板还包括多个第二对外接点,该些第二对外接点配置在该第二表面且位在该些第一接点的外缘,该探针卡还包括:
至少一软性电路板,各该软性电路板连接在相应的该第一对外接点以及该第二对外接点之间。
7.一种探针卡,包括:
电路板,具有多个第一对外接点,该些第一对外接点配置在该电路板的一表面上;
转接板,配置在该电路板上,其中该些第一对外接点位在该转接板的外缘,该转接板包括:
本体,具有第一表面以及第二表面,其中该第一表面位在该电路板以及该第二表面之间:
多个第一焊球,配置在该第一表面;
多个第一接点,配置在该第二表面;以及
多个第二对外接点,配置在该第二表面且位在该些第一接点的外缘;
探针头,配置在该第二表面,该探针头电连接至该些第一接点,且经由该些第一焊球电连接至该电路板;
至少一软性电路板,各该软性电路板连接在相应的该第一对外接点以及该第二对外接点之间;以及
加强结构,配置在该探针头以及该电路板之间,其中该加强结构覆盖全部该些第一焊球,且全部该些第一焊球凸出于该加强结构,该加强结构的一顶面以及该电路板之间具有一间隙。
8.如权利要求7所述的探针卡,其中该探针头包括多个容置槽,该些容置槽面对该第二表面,且各该软性电路板的一部分容置在该容置槽。
9.如权利要求7所述的探针卡,其中该些第一接点为多个凸块,且凸出于该第二表面,其中该第二表面具有多个开口,且该转接板的走线配置在该开口中,该第一接点填满该开口且连接于该走线。
10.如权利要求7所述的探针卡,其中该些第一焊球连接在该第一表面以及该电路板之间,且该加强结构包括:
封装胶体,配置在该第一表面且覆盖全部该些第一焊球。
CN201310751716.0A 2013-11-04 2013-12-31 探针卡 Active CN103698561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102139998 2013-11-04
TW102139998A TWI493195B (zh) 2013-11-04 2013-11-04 探針卡

Publications (2)

Publication Number Publication Date
CN103698561A CN103698561A (zh) 2014-04-02
CN103698561B true CN103698561B (zh) 2017-05-10

Family

ID=50360160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310751716.0A Active CN103698561B (zh) 2013-11-04 2013-12-31 探针卡

Country Status (4)

Country Link
US (3) US10119995B2 (zh)
JP (1) JP5914541B2 (zh)
CN (1) CN103698561B (zh)
TW (1) TWI493195B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
TWI551870B (zh) * 2015-02-26 2016-10-01 思達科技股份有限公司 測試組件與其製作方法
TWI581392B (zh) * 2015-04-09 2017-05-01 上海兆芯集成電路有限公司 電子封裝組件
US9788425B2 (en) 2015-04-09 2017-10-10 Via Alliance Semiconductor Co., Ltd. Electronic package assembly
JP6855185B2 (ja) * 2016-07-27 2021-04-07 株式会社日本マイクロニクス 電気的接続装置
CN106392969B (zh) * 2016-11-17 2018-05-15 国网新疆电力公司和田供电公司 带电作业摇臂扳手
CN108808285B (zh) * 2017-05-05 2022-04-01 富顶精密组件(深圳)有限公司 电连接器组件
JP7075725B2 (ja) * 2017-05-30 2022-05-26 株式会社日本マイクロニクス 電気的接続装置
CN109270299B (zh) * 2017-07-18 2020-11-10 泰可广科技股份有限公司 整合薄膜电路板与弹簧针的电路转板
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
TWI647453B (zh) * 2017-11-24 2019-01-11 中華精測科技股份有限公司 探針卡裝置及其信號傳輸模組
TWI659215B (zh) * 2017-11-24 2019-05-11 中華精測科技股份有限公司 探針卡裝置及其信號傳輸模組
TWI638167B (zh) * 2018-02-07 2018-10-11 中華精測科技股份有限公司 探針卡裝置及其信號傳輸件
CN109192677A (zh) * 2018-09-11 2019-01-11 长江存储科技有限责任公司 封装体检测装置
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
CN111766416B (zh) * 2020-08-14 2020-12-08 强一半导体(苏州)有限公司 一种导引板mems探针结构与转接层的对接方法
JP2022036615A (ja) * 2020-08-24 2022-03-08 株式会社日本マイクロニクス 電気的接触子の電気的接触構造及び電気的接続装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534784A (en) * 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
JPH09113538A (ja) 1995-10-04 1997-05-02 Whitaker Corp:The バンププローブ装置
JP2002299366A (ja) * 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
JP2003107105A (ja) * 2001-09-27 2003-04-09 Mitsubishi Electric Corp プローブカード
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
JP4704426B2 (ja) * 2005-05-23 2011-06-15 株式会社日本マイクロニクス 電気的接続装置、その製造方法および電気的接続装置
US20070075717A1 (en) * 2005-09-14 2007-04-05 Touchdown Technologies, Inc. Lateral interposer contact design and probe card assembly
TWI263353B (en) * 2005-11-15 2006-10-01 Advanced Semiconductor Eng Chip structure and manufacturing method of the same
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7629804B2 (en) * 2006-08-04 2009-12-08 Vertical Test Inc. Probe head assembly for use in testing multiple wafer die
WO2008033428A2 (en) * 2006-09-12 2008-03-20 Innoconnex, Inc. Compliance partitioning in testing of integrated circuits
JP4926692B2 (ja) 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7733102B2 (en) * 2007-07-10 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-fine area array pitch probe card
CN101755216B (zh) * 2007-07-19 2012-10-10 日本发条株式会社 探针卡
JP2009270835A (ja) * 2008-04-30 2009-11-19 Shinko Electric Ind Co Ltd 半導体部品の検査方法及び装置
JP4862017B2 (ja) * 2008-07-10 2012-01-25 ルネサスエレクトロニクス株式会社 中継基板、その製造方法、プローブカード
US20100176831A1 (en) * 2009-01-14 2010-07-15 Palcisko William M Probe Test Card with Flexible Interconnect Structure
JP4944982B2 (ja) * 2010-08-10 2012-06-06 ルネサスエレクトロニクス株式会社 半導体ウェハの検査方法および半導体装置の製造方法
KR101270591B1 (ko) * 2011-06-02 2013-06-03 (주)기가레인 프로브 카드
TWM423836U (en) * 2011-10-03 2012-03-01 Hermes Testing Solutions Inc Probe card for circuit-testing and structure of probe substrate thereof
TWM451544U (zh) * 2011-12-08 2013-04-21 Mpi Corp 探針測試裝置
TWI453425B (zh) * 2012-09-07 2014-09-21 Mjc Probe Inc 晶片電性偵測裝置及其形成方法
TWI479158B (zh) * 2013-01-28 2015-04-01 Mpi Corp 晶圓測試探針卡
KR101383743B1 (ko) * 2013-08-26 2014-04-08 주식회사 기가레인 대면적 프로브 카드 및 이의 제조 방법

Also Published As

Publication number Publication date
US10459007B2 (en) 2019-10-29
US20150123690A1 (en) 2015-05-07
CN103698561A (zh) 2014-04-02
TWI493195B (zh) 2015-07-21
US10184956B2 (en) 2019-01-22
US20180267084A1 (en) 2018-09-20
JP5914541B2 (ja) 2016-05-11
US10119995B2 (en) 2018-11-06
TW201518733A (zh) 2015-05-16
JP2015090363A (ja) 2015-05-11
US20190120875A1 (en) 2019-04-25

Similar Documents

Publication Publication Date Title
CN103698561B (zh) 探针卡
CN101344571B (zh) 插座以及使用该插座的测试设备和方法
US20020105096A1 (en) Semiconductor device with connection terminals in the form of a grid array
JPH10229142A (ja) ボールグリッドアレイパッケージ
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
KR20110108729A (ko) 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
CN105067846A (zh) 一种bga封装芯片的测试夹具
CN110531125B (zh) 空间转换器、探针卡及其制造方法
CN201477114U (zh) 电性测试模块
JP2016062212A (ja) 半導体記憶装置
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
CN206116354U (zh) 一种探针卡
CN101826505A (zh) 封装基板以及芯片封装结构
JP6872943B2 (ja) 電気的接続装置
JP4179234B2 (ja) 半導体装置
CN101762762B (zh) 封装结构的检测方法、检测板及封装检测组件
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
JP4594419B2 (ja) 半導体装置及び半導体装置の接続確認方法
Kong et al. The reliability challenges of qfn packaging
JP2006284274A (ja) 半導体装置の製造方法
CN116298824B (zh) Ic封装基板的测试方法及系统
CN209979702U (zh) 一种用于植球芯片检测的垂直探针卡
JP3130332U (ja) 半導体パッケージ構造
JP2009141082A (ja) 半導体装置
JP2007311624A (ja) 半導体集積回路パッケージおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant