CN103681637A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN103681637A CN103681637A CN201310077451.0A CN201310077451A CN103681637A CN 103681637 A CN103681637 A CN 103681637A CN 201310077451 A CN201310077451 A CN 201310077451A CN 103681637 A CN103681637 A CN 103681637A
- Authority
- CN
- China
- Prior art keywords
- electrode
- switch element
- strap
- interconnection
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
根据一个实施例,一种半导体器件包括:基板;第一电路部;和第二电路部。所述第一电路部包括:第一和第二开关元件,及第一和第二二极管。第二电路部包括第三和第四开关元件,及第三和第四二极管。第一开关元件与第二开关元件在第一方向上并置,并与第四开关元件在第二方向上并置。第三开关元件与第四开关元件在第一方向上并置,与第二开关元件在第二方向上并置。电压施加到第一和第三开关元件的电极,与第一电压相反极性的电压施加到第二和第四开关元件的电极。
Description
相关申请的交叉参考
本申请基于2012年9月24日提交的在先日本专利申请No.2012-210188并要求享有其优先权权益;其全部内容通过参考并入本文中。
技术领域
本文所述的实施例总体上涉及一种半导体器件。
背景技术
半导体器件的互连具有寄生电感,当半导体元件开关时,产生由寄生电感与开关期间的电流变化率(di/dt)的积分表示的感应电压。因此,电源转换器电路的直流电压与感应电压施加到半导体元件。当施加到半导体元件的直流电压与感应电压的总和的大电压超过半导体元件的击穿电压时,就有可能击穿半导体元件。在半导体器件中,使得寄生电感尽可能地小以便增大可靠性是重要的。
附图说明
图1是根据第一实施例的半导体器件的示意性平面图;
图2是根据第一实施例的半导体器件的等效电路;
图3和4是根据第一实施例的半导体器件的示意性透视图;
图5A和5B是根据第一实施例的半导体器件的示意性截面图;
图6A和6B是第一实施例的第一变型的示意图;
图7是第一实施例的第二变型的等效电路图;
图8是根据第二实施例的半导体器件的示意性平面图;
图9是根据第二实施例的半导体器件的等效电路图;
图10和图11是根据第二实施例的半导体器件的示意性透视图;
图12A和12B是根据第二实施例的半导体器件的示意性截面图;
图13A和13B是示出第二实施例的示意图;以及
图14是第二实施例的变型的等效电路图。
具体实施方式
总体上,根据一个实施例,一种半导体器件包括:基板;提供在所述基板上的第一电路部,所述第一电路部包括:包括第一电极和第二电极的第一开关元件,包括连接到所述第一电极的第一阴极电极和连接到所述第二电极的第一阳极电极的第一二极管,包括连接到所述第二电极的第三电极以及第四电极的第二开关元件,以及包括连接到所述第三电极的第二阴极电极和连接到所述第四电极的第二阳极电极的第二二极管;以及提供在所述基板上的第二电路部,所述第二电路部包括:包括第五电极和第六电极的第三开关元件,包括连接到所述第五电极的第三阴极电极和连接到所述第六电极的第三阳极电极的第三二极管,包括连接到所述第六电极的第七电极以及第八电极的第四开关元件,以及包括连接到所述第七电极的第四阴极电极和连接到所述第八电极的第四阳极电极的第四二极管。第一开关元件与第二开关元件沿基板在第一方向上并置,并与第四开关元件沿基板在与第一方向相交的第二方向上并置。第三开关元件与第四开关元件在第一方向上并置,与第二开关元件在第二方向上并置。第一极性的电压施加到第一电极和第五电极,与第一极性相反的第二极性的电压施加到第四电极和第八电极。
总体上,根据另一个实施例,一种半导体器件包括:基板;提供在所述基板上的第一电路部,所述第一电路部包括:包括第一电极和第二电极的第一开关元件,包括连接到所述第一电极的第一阴极电极和连接到所述第二电极的第一阳极电极的第一二极管,包括连接到所述第二电极的第三电极以及第四电极的第二开关元件,包括连接到所述第三电极的第二阴极电极和连接到所述第四电极的第二阳极电极的第二二极管;以及提供在所述基板上的第二电路部,所述第二电路部包括:包括第五电极和第六电极的第三开关元件,包括连接到所述第五电极的第三阴极电极和连接到所述第六电极的第三阳极电极的第三二极管,包括连接到所述第六电极的第七电极以及第八电极的第四开关元件,以及包括连接到所述第七电极的第四阴极电极和连接到所述第八电极的第四阳极电极的第四二极管。第一开关元件与第三开关元件沿基板在第一方向上并置,并与第四开关元件沿基板在与第一方向相交的第二方向上并置。第二开关元件与第四开关元件在第一方向上并置,与第三开关元件在第二方向上并置。第一极性的电压施加到第一电极和第五电极,与第一极性相反的第二极性的电压施加到第四电极和第八电极。
在下文中将参考附图来说明实施例。在以下说明中,相同的参考标记应用于相同的部件,对于曾经说明过的部件,适当地省略了说明。
(第一实施例)
图1是根据第一实施例的半导体器件的示意性平面图。
图2是根据第一实施例的半导体器件的等效电路。
图3和4是根据第一实施例的半导体器件的示意性透视图。
图5是根据第一实施例的半导体器件的示意性截面图。
图5A是在沿图1中的线A-A的位置的示意性截面图。图5B是在沿图1中的线B-B的位置的示意性截面图。
在图1、2和4中,没有示出图3中所示的扁平导体85到88和电容器90、91。
例如,根据第一实施例的半导体器件1包括反相器电路。半导体器件1包括基板S、在基板S上提供的第一电路部100,和在基板S上提供的第二电路部200。基板S包括基体11和在基体11上提供的绝缘基板10。
绝缘基板10包括第一绝缘基板101和第二绝缘基板102。第一绝缘基板101在基体11上与第二绝缘基板102并置。在这个实施例中,为了说明的方便,绝缘基板10指代第一绝缘基板101和第二绝缘基板102的整个区域。在第一绝缘基板101上提供第一电路部100。在第二绝缘基板102上提供第二电路部200。绝缘基板10的平面形状例如是矩形的。绝缘基板10的四个边缘中的一个是边缘10a,与边缘10a相对的边缘是边缘10b。
第一电路部100包括互连图案20(第一导体)、互连图案21(第二导体)、互连图案22(第三导体)、在互连图案20上提供的开关元件25(第一开关元件)、在互连图案20上提供的二极管26(第一二极管)、在互连图案21上提供的开关元件27(第二开关元件)、和在互连图案21上提供的二极管28(第二二极管)。
互连图案21与互连图案20相邻布置。互连图案22与互连图案21相邻布置。彼此分离地提供互连图案20、互连图案21和互连图案22。
如图2和图5A所示,开关元件25包括漏极电极25d(第一电极)和源极电极25s(第二电极)。漏极电极25d连接到互连图案20。
在绝缘基板10上提供互连图案60、62、64和66。
开关元件25的源极电极25s经由源极互连61电连接到互连图案60。开关元件25的栅极电极25g经由栅极互连63电连接到互连图案62。
开关元件27的源极电极27s经由源极互连65电连接到互连图案64。开关元件27的栅极电极27g经由栅极互连67电连接到互连图案66。
二极管26包括阴极电极26c(第一阴极电极)和阳极电极26a(第一阳极电极)。阴极电极26c连接到互连图案20。
开关元件27包括漏极电极27d(第三电极)和源极电极27s(第四电极)。漏极电极27d连接到互连图案21。
二极管28包括阴极电极28c(第二阴极电极)和阳极电极28a(第二阳极电极)。阴极电极28c连接到互连图案21。
在半导体器件1中,开关元件25的源极电极25s经由互连30(第一互连)电连接到互连图案21。二极管26的阳极电极26a经由互连31(第二互连)电连接到互连图案21。开关元件27的源极电极27s经由互连32(第三互连)电连接到互连图案22。二极管28的阳极电极28a经由互连33(第四互连)电连接到互连图案22。
第二电路部200包括互连图案40(第四导体)、互连图案41(第五导体)、互连图案42(第六导体)、在互连图案40上提供的开关元件45(第三开关元件)、在互连图案40上提供的二极管46(第三二极管)、在互连图案41上提供的开关元件47(第四开关元件)、和在互连图案41上提供的二极管48(第四二极管)。
互连图案41与互连图案40相邻布置。互连图案42与互连图案41相邻布置。彼此分离地提供互连图案40、互连图案41和互连图案42。
如图2和图5B中所示,开关元件45包括漏极电极45d(第五电极)和源极电极45s(第六电极)。漏极电极45d连接到互连图案40。
二极管46包括阴极电极46c(第三阴极电极)和阳极电极46a(第三阳极电极)。阴极电极46c连接到互连图案40。
开关元件47包括漏极电极47d(第七电极)和源极电极47s(第八电极)。漏极电极47d连接到互连图案41。
二极管48包括阴极电极48c(第四阴极电极)和阳极电极48a(第四阳极电极)。阴极电极48c连接到互连图案41。
在绝缘基板10上提供互连图案70、72、74和76。
开关元件45的源极电极45s经由源极互连71电连接到互连图案70。开关元件45的栅极电极45g经由栅极互连73电连接到互连图案72。
开关元件47的源极电极47s经由源极互连75电连接到互连图案74。开关元件47的栅极电极47g经由栅极互连77电连接到互连图案76。
在半导体器件1中,开关元件45的源极电极45s经由互连50(第五互连)电连接到互连图案41。二极管46的阳极电极46a经由互连51(第六互连)电连接到互连图案41。开关元件47的源极电极47s经由互连52(第七互连)电连接到互连图案42。二极管48的阳极电极48a经由互连53(第八互连)电连接到互连图案42。
开关元件25、27、45和47例如是具有垂直电极结构的绝缘栅双极晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOSFET)。二极管26、28、46和48例如是具有垂直电极结构的续流二极管(FWD)。
开关元件25布置在绝缘基板10的边缘10a一侧上,开关元件27布置在绝缘基板10的边缘10b一侧上。开关元件45布置在绝缘基板10的边缘10b一侧上,开关元件47布置在绝缘基板10的边缘10a一侧上。
二极管26布置在绝缘基板10的边缘10a一侧上,二极管28布置在绝缘基板10的与边缘10a相对的边缘10b一侧上。开关元件45布置在绝缘基板10的边缘10b一侧上,开关元件47布置在绝缘基板10的边缘10a一侧上。
在半导体器件1中,开关元件25与开关元件27沿基板S在第一方向上对齐。开关元件25与开关元件47沿基板S在与第一方向相交的第二方向上对齐。开关元件45与开关元件47在第一方向上对齐。开关元件45与开关元件27在第二方向上对齐。
在半导体器件1中,在开关元件25与开关元件27之间的间隙基本上等于在开关元件45与开关元件47之间的间隙。此外,在开关元件25与开关元件47之间的间隙基本上等于在开关元件27与开关元件45之间的间隙。
在半导体器件1中,从开关元件25的中心朝向开关元件27的中心的方向与从开关元件45的中心朝向开关元件47的中心的方向相反。在第一电路部100中的第一绝缘基板101上的开关元件、二极管和互连图案的布置相对于第二电路部200中的第二绝缘基板102上的开关元件、二极管和互连图案的布置旋转了180°。绝缘基板10上的开关元件、二极管和互连图案的布置与作为基准的基体11的中心成点对称。
换句话说,连接开关元件25的中心和开关元件45的中心的线与连接开关元件27的中心和开关元件47的中心的线在绝缘基板10上相交。
至少一个开关元件25、27、45和47例如是在碳化硅基板上提供的晶体管。
此外,第一电路部100包括连接到互连图案20的端子80(第一端子),和连接到互连图案22的端子81(第二端子)。第一电路部100包括连接到端子80的扁平导体85(第一扁平导体),和连接到端子81的扁平导体86(第二扁平导体)。扁平导体85与扁平导体86电隔离。端子80布置在绝缘基板10的边缘10a一侧上。端子81布置在绝缘基板10的边缘10b一侧上。
第二电路部200包括连接到互连图案40的端子83(第三端子),和连接到互连图案42的端子84(第四端子)。第二电路部200包括连接到端子83的扁平导体87(第三扁平导体),和连接到端子84的扁平导体88(第四扁平导体)。扁平导体87与扁平导体88电隔离。端子83布置在绝缘基板10的边缘10b一侧上。端子84布置在绝缘基板10的边缘10a一侧上。
扁平导体85与扁平导体88在基体11上并置。扁平导体86与扁平导体87在基体11上并置。电容器90(第一电容器)连接在扁平导体85与扁平导体86之间。扁平导体87与扁平导体88经由电容器91(第二电容器)连接。
换句话说,在第一电路部100中,包括扁平导体85、电容器90和扁平导体86的互连线路与包括扁平导体87、电容器91和扁平导体88的互连线路在基体11上并置。
在半导体器件1中,第一电路部100与第二电路部200在基体11上并置。此外,在半导体器件1中,例如,将正电压(第一极性的电压)施加到互连图案20和互连图案40。例如,将负电压(第二极性的电压)施加到互连图案22和互连图案42。
在半导体器件1中,基体11、第一电路部100和第二电路部200可以由树脂外壳围绕(图中未示出)。在此情况下,端子80中提供了通孔80h的部分、端子81中提供了通孔81h的部分、端子83中提供了通孔83h的部分、和端子84中提供了通孔84h的部分从树脂外壳中露出。可以使用通孔80h到84h(图中未示出)将外部布线用螺钉固定到(be screwed to)半导体器件1上。
接下来,说明半导体器件1的操作。
在半导体器件1中,当从外部布线将正电压施加到端子80、83,将负电压施加到端子81、84时,正电压施加到互连图案20和互连图案40,负电压施加到互连图案22和互连图案42。于是,作为开关元件25、27、45和47操作的结果,在互连图案21与互连图案41之间产生交流电压。换句话说,端子80、83与端子81、84是直流电压输入端,相反,互连图案21、41是交流电压输出端。
当这些正和负电压施加到半导体器件1时,在第一电路部100的电路中流动的至少一部分电流I100的方向与在第二电路部200的电路中流动的至少一部分电流I200的方向相反(图2)。换句话说,在相邻的第一电路部100与第二电路部200中,在它们各自电路中流动的电流的方向彼此相反。
换句话说,在端子80→互连图案20→开关元件25→互连30→互连图案21→开关元件27→互连32→互连图案22→端子81的第一路径中流动的电流的方向与在端子83→互连图案40→开关元件45→互连50→互连图案41→开关元件47→互连52→互连图案42→端子84的第二路径中流动的电流的方向不同。
例如,在端子80中流动的电流的方向与在端子83中流动的电流的方向相反。在互连图案20中流动的电流的方向与在互连图案40中流动的电流的方向相反。在互连30中流动的电流的方向与在互连50中流动的电流的方向相反。在互连图案21中流动的电流的方向与在互连图案41中流动的电流的方向相反。在互连32中流动的电流的方向与在互连52中流动的电流的方向相反。在互连图案22中流动的电流的方向与在互连图案42中流动的电流的方向相反。在端子81中流动的电流的方向与在端子84中流动的电流的方向相反。
此外,在扁平导体85→电容器90→扁平导体86的路径中流动的电流的方向与在扁平导体87→电容器91→扁平导体88的路径中流动的电流的方向相反。
因此,在第一电路部100中的产生的磁通量的方向与在第二电路部200中产生的磁通量的方向相反。这样,在第一电路部100中产生的磁通量与在第二电路部200中产生的磁通量彼此抵消。
此外,在半导体器件1中,包括扁平导体85、电容器90和扁平导体86的结构体与包括扁平导体87、电容器91和扁平导体88的结构体在基体11上并置。在这些结构体中产生的磁通量的方向彼此相反。因此,在这些结构体中产生的磁通量有效地彼此抵消。
这样,减小了在半导体器件1中的寄生电感。因此减小了半导体器件1内产生的感应电压。另外,变得难以向诸如开关元件、二极管等的元件施加超过其击穿电压的电压。结果,在半导体器件1中就难以出现元件的击穿。此外,在半导体器件1中,在半导体器件1中的第一电路部100内流动的电流与第二电路部200内流动的电流彼此成比例。
此外,在半导体器件1中,在绝缘基板10上提供第一电路部100与第二电路部200。因此,在绝缘基板10的背面上(其上没有提供电路的表面)不会有电流流动。
这样,在半导体器件1中减小了寄生电感,在电路部之间流动的电流处于平衡,实现了高度可靠的半导体器件。
(第一实施例的第一变型)
图6是第一实施例的第一变型的示意图。
图6A示出了扁平导体的示意性平面图。图6B示出了在沿图6A中的线C-C的位置的示意性截面图。
在第一实施例的第一变型中,当从垂直于绝缘基板10的顶面的方向观察扁平导体时,扁平导体85的一部分与扁平导体88的一部分重叠。此外,当从垂直于绝缘基板10的顶面的方向观察扁平导体时,扁平导体86的一部分与扁平导体87的一部分重叠。换句话说,包括扁平导体85、电容器90和扁平导体86的结构体的平面的一部分与包括扁平导体87、电容器91和扁平导体88的结构体的平面的一部分彼此重叠。
这样,更有效地消除了在这些结构体中产生的磁通量。这样,进一步减小了半导体器件1内的寄生电感。结果,实现了更为高度可靠的半导体器件。
(第一实施例的第二变型)
图7是第一实施例的第二变型的等效电路图。
第一电路部100的数量与第二电路部200的数量不必局限于每一个都为1个。在第一实施例的第二变型中,半导体器件包括多个电路单元1u。单一电路单元1u包括提供在绝缘基板10上的一个第一电路部100和一个第二电路部200。
在多个电路单元1u的每一个中,在第一电路部100中流动的电流的方向与在第二电路部200中流动的电流方向相反。在第一实施例的第二变型中,多个电路单元1u并联连接。例如,经由端子从外部布线,将正电压施加到多个电路单元1u的互连图案20和互连图案40,将负电压施加到每一个电路单元1u的互连图案22和互连图案42。作为这个并联连接的结果,减小了半导体器件的寄生电感。
(第二实施例)
图8是根据第二实施例的半导体器件的示意性平面图。
图9是根据第二实施例的半导体器件的等效电路图。
图10和图11是根据第二实施例的半导体器件的示意性透视图。
图12是根据第二实施例的半导体器件的示意性截面图。
图12A示出了在沿图8中的线A-A的位置的示意性截面图。图12B示出了在沿图8中的线B-B的位置的示意性截面图。
在图8、9和11中,没有示出图10中所示的扁平导体85到88和电容器90、91。
例如,根据第二实施例的半导体器件2包括反相器电路。半导体器件2包括在绝缘基板10上提供的第一电路部100和在绝缘基板10上提供的第二电路部200。第一电路部100的一部分与第二电路部200的一部分相交。在基体11上提供绝缘基板10。绝缘基板10的平面形状是矩形。
第一电路部100包括互连图案20、互连图案21、互连图案22、在互连图案20上提供的开关元件25、在互连图案20上提供的二极管26、在互连图案21上提供的开关元件27和在互连图案21上提供的二极管28。
互连图案21与互连图案41相邻布置。互连图案22与互连图案21相邻布置。彼此分离地提供互连图案20、互连图案21与互连图案22。
如图9、12A和12B所示,开关元件25的漏极电极25d连接到互连图案20。二极管26的阴极电极26c连接到互连图案20。开关元件27的漏极电极27d连接到互连图案21。二极管28的阴极电极28c连接到互连图案21。
在半导体器件2中,开关元件25的源极电极25s经由互连30电连接到互连图案78。互连图案78经由互连92电连接到互连图案21。如果将互连30、互连图案78和互连92视为单个互连,那么开关元件25的源极电极25s就经由该互连电连接到互连图案21。
二极管26的阳极电极26a经由互连31电连接到互连图案78。如果将互连31、互连图案78和互连92视为单个互连,那么二极管26的阳极电极26a就经由该互连电连接到互连图案21。
开关元件27的源极电极27s经由互连32电连接到互连图案22。二极管28的阳极电极28a经由互连33电连接到互连图案22。
第二电路部200包括互连图案40、互连图案41、互连图案42、在互连图案40上提供的开关元件45、在互连图案40上提供的二极管46、在互连图案41上提供的开关元件47和在互连图案41上提供的二极管48。
互连图案41与互连图案40相邻布置。互连图案42与互连图案41相邻布置。彼此分离地提供互连图案40、互连图案41与互连图案42。
如图9、12A和12B所示,开关元件45的漏极电极45d连接到互连图案40。二极管46的阴极电极46c连接到互连图案40。开关元件47的漏极电极47d连接到互连图案41。二极管48的阴极电极48c连接到互连图案41。
在半导体器件2中,开关元件45的源极电极45s经由互连50电连接到互连图案79。互连图案79经由互连93电连接到互连图案41。如果将互连50、互连图案79和互连93视为单个互连,那么开关元件45的源极电极45s就经由该互连电连接到互连图案41。
二极管46的阳极电极46a经由互连51电连接到互连图案79。如果将互连52、互连图案79和互连93视为单个互连,那么二极管46的阳极电极46a就经由该互连电连接到互连图案41。
开关元件47的源极电极47s经由互连52电连接到互连图案42。二极管48的阳极电极48a经由互连53电连接到互连图案42。
在绝缘基板10上提供互连图案60、62、64、66、70、72、74和76。
开关元件25的源极电极25s经由源极互连61电连接到互连图案60。开关元件25的栅极电极25g经由栅极互连63电连接到互连图案62。
开关元件27的源极电极27s经由源极互连65电连接到互连图案64。开关元件27的栅极电极27g经由栅极互连67电连接到互连图案66。
开关元件45的源极电极45s经由源极互连71电连接到互连图案70。开关元件45的栅极电极45g经由栅极互连73电连接到互连图案72。
开关元件47的源极电极47s经由源极互连75电连接到互连图案76。开关元件47的栅极电极47g经由栅极互连77电连接到互连图案74。
开关元件25布置在绝缘基板10的边缘10a一侧上,开关元件27布置在绝缘基板10的边缘10b一侧上。开关元件45布置在绝缘基板10的边缘10b一侧上,开关元件47布置在绝缘基板10的边缘10a一侧上。
二极管26布置在绝缘基板10的边缘10a一侧上,二极管28布置在绝缘基板10的与边缘10a相对的边缘10b一侧上。开关元件45布置在绝缘基板10的边缘10b一侧上,开关元件47布置在绝缘基板10的边缘10a一侧上。
在半导体器件2中,开关元件25与开关元件45沿基板S在第一方向上对齐。开关元件25与开关元件47沿基板S在与第一方向相交的第二方向上对齐。开关元件27与开关元件47在第一方向上对齐。开关元件27与开关元件45在第二方向上对齐。
在半导体器件2中,在开关元件25与开关元件45之间的间隙基本上等于在开关元件27与开关元件47之间的间隙。此外,在开关元件25与开关元件47之间的间隙基本上等于在开关元件27与开关元件45之间的间隙。
在半导体器件2中,连接开关元件25的中心和开关元件27的中心的线与连接开关元件47和开关元件45的中心的线在绝缘基板10上相交。
此外,第一电路部100包括连接到互连图案20的端子80,和连接到互连图案22的端子81。第一电路部100包括连接到端子80的扁平导体85,和连接到端子81的扁平导体86。扁平导体85与扁平导体86电隔离。端子80布置在绝缘基板10的边缘10a一侧上,端子81布置在绝缘基板10的边缘10b一侧上。
第二电路部200包括连接到互连图案40的端子83,和连接到互连图案42的端子84。第二电路部200包括连接到端子83的扁平导体87,和连接到端子84的扁平导体88。扁平导体87与扁平导体88电隔离。端子83布置在绝缘基板10的边缘10b一侧上,端子84布置在绝缘基板10的边缘10a一侧上。
图13是示出第二实施例的示意图。
图13A是示出扁平导体的示意性平面图。图13B是示出在沿图13A中的线C-C的位置的示意性截面图。
在第二实施例中,扁平导体85靠近通孔85h的一部分与扁平导体88靠近通孔88h的一部分在基体11上并置。在除此之外的位置中,扁平导体85的一部分与扁平导体88的一部分重叠。此外,扁平导体86靠近通孔86h的一部分与扁平导体87靠近通孔87h的一部分在基体11上并置。在除此之外的位置中,扁平导体86的一部分与扁平导体87的一部分重叠。此外,扁平导体85经由电容器90连接到扁平导体86。扁平导体87经由电容器91连接到扁平导体88。
换句话说,包括扁平导体85、电容器90和扁平导体86的结构体的一部分与包括扁平导体87、电容器91和扁平导体88的结构体的一部分相交。
在半导体器件2中,第一电路部100与第二电路部200相交。此外,在半导体器件2中,例如,正电压施加到互连图案20和互连图案40。例如,负电压施加到互连图案22和互连图案42。
接下来,说明半导体器件2的操作。
例如,在半导体器件2中,当从外部布线将正电压施加到端子80、83并将负电压施加到端子81、84时,正电压施加到互连图案20和互连图案40,负电压施加到互连图案22和互连图案42。于是,作为开关元件25、27、45和47操作的结果,在互连图案21与互连图案41之间产生交流电压。
当这些正和负电压施加到半导体器件2时,在第一电路部100的电路中流动的至少一部分电流I100的方向与在第二电路部200的电路中流动的至少一部分电流I200的方向相反(图9)。换句话说,在彼此相交的第一电路部100与第二电路部200中,在每一个电路中流动的电流的方向彼此相反。
换句话说,在端子80→互连图案20→开关元件25→互连30→互连图案78→互连92→互连图案21→开关元件27→互连32→互连图案22→端子81的路径中流动的电流的方向与在端子83→互连图案40→开关元件45→互连50→互连图案79→互连93→互连图案41→开关元件47→互连52→互连图案42→端子84的路径中流动的电流的方向不同。
例如,在端子80中流动的电流的方向与在端子83中流动的电流的方向相反。在互连图案20中流动的电流的方向与在互连图案40中流动的电流的方向相反。在互连图案22中流动的电流的方向与在互连图案42中流动的电流的方向相反。在端子81中流动的电流的方向与在端子84中流动的电流的方向相反。
此外,在扁平导体85→电容器90→扁平导体86的路径中流动的电流的方向与在扁平导体87→电容器91→扁平导体88的路径中流动的电流的方向相反。
因此,在第一电路部100中产生的磁通量的方向与在第二电路部200中产生的磁通量的方向相反。这样,在第一电路部100中产生的磁通量与在第二电路部200中产生的磁通量彼此抵消。
此外,在半导体器件2中,包括扁平导体85、电容器90和扁平导体86的结构体的一部分与包括扁平导体87、电容器91和扁平导体88的结构体的一部分重叠。在这些结构体的每一个中产生的磁通量的方向彼此相反。因此,在这些结构体中产生的磁通量有效地彼此抵消。
这样,减小了在半导体器件2中产生的寄生电感。因此减小了半导体器件2内产生的感应电压。另外,难以向诸如开关元件、二极管等的元件施加超过其击穿电压的电压。结果,在半导体器件2中就难以出现元件的击穿。此外,在半导体器件2中,在第一电路部100内流动的电流与在第二电路部200内流动的电流彼此成比例。
此外,在半导体器件2中,在绝缘基板10上提供第一电路部100与第二电路部200。因此,在绝缘基板10的背面上不会有电流流动。
这样,在半导体器件2中减小了寄生电感,在电路部之间流动的电流处于平衡,所以实现了高度可靠的半导体器件。
(第二实施例的变型)
图14是第二实施例的变型的等效电路图。
第一电路部100的数量与第二电路部200的数量不必局限于每一个都为1个。在第二实施例的变型中,半导体器件包括多个电路单元2u。单一电路单元2u包括提供在绝缘基板10上的一个第一电路部100和一个第二电路部200。
在多个电路单元2u的每一个中,在第一电路部100中流动的电流的方向与在第二电路部200中流动的电流方向相反。在这个变型中,多个电路单元2u并联连接。例如,经由端子从外部布线,将正电压施加到多个电路单元2u中每一个的互连图案20和互连图案40,将负电压施加到多个电路单元2u中每一个的互连图案22和互连图案42。作为这个并联连接的结果,减小了半导体器件的寄生电感。
如上所述,根据本实施例的半导体器件,有可能获得高度可靠性。
以上参考特定实例来说明了实施例。然而,实施例不限于这些特定实例。换句话说,本发明所属领域的技术人员对其适当地添加了设计改进的这些实例也包括在本发明的范围内,只要包括了实施例的特征。包括在上述实例中的每一个元件及其布置、材料、条件、形状、尺寸等等不限于上述的实例,而是可以适当地变化。
此外,可以在技术可能性的限度内组合上述每一个实施例的每一个元件,这些组合也包括在实施例的范围内,只要包括了实施例的特征。而且,关于实施例的精神的范围,可以理解,本领域技术人员可以设想各种变化和修改,这些变化和修改也全都属于实施例的范围内。
尽管说明了某些实施例,但仅是作为实例来呈现这些实施例,而并非旨在限制本发明的范围。实际上,本文所述的创新实施例可以以各种其它形式来体现;而且,可以在不脱离本发明的精神的情况下做出本文所述实施例的形式上的各种省略、置换和变化。所附权利要求书及其等价物旨在覆盖这些属于本发明的范围和精神内的形式或修改。
Claims (20)
1.一种半导体器件,包括:
基板;
第一电路部,提供在所述基板上,所述第一电路部包括:包括第一电极和第二电极的第一开关元件,包括连接到所述第一电极的第一阴极电极和连接到所述第二电极的第一阳极电极的第一二极管,包括第四电极和连接到所述第二电极的第三电极的第二开关元件,包括连接到所述第三电极的第二阴极电极和连接到所述第四电极的第二阳极电极的第二二极管;以及
第二电路部,提供在所述基板上,所述第二电路部包括:包括第五电极和第六电极的第三开关元件,包括连接到所述第五电极的第三阴极电极和连接到所述第六电极的第三阳极电极的第三二极管,包括第八电极和连接到所述第六电极的第七电极的第四开关元件,以及包括连接到所述第七电极的第四阴极电极和连接到所述第八电极的第四阳极电极的第四二极管,
所述第一开关元件与所述第二开关元件沿所述基板在第一方向上并置,并与所述第四开关元件沿所述基板在与所述第一方向相交的第二方向上并置,
所述第三开关元件与所述第四开关元件在第一方向上并置,并与所述第二开关元件在第二方向上并置,
第一极性的电压施加到所述第一电极和所述第五电极,并且
与所述第一极性相反的第二极性的电压施加到所述第四电极和所述第八电极。
2.根据权利要求1所述的半导体器件,其中,所述第一电路部进一步包括:
第一导体,连接到所述第一电极和所述第一阴极电极中的每一个,
第二导体,与所述第一导体分离地提供,且连接到所述第三电极和所述第二阴极电极中的每一个,
第三导体,与所述第二导体分离地提供,
第一互连,电连接所述第二电极和所述第二导体,
第二互连,电连接所述第一阳极电极和所述第二导体,
第三互连,电连接所述第四电极和所述第三导体,以及
第四互连,电连接所述第二阳极电极和所述第三导体,
所述第二电路部进一步包括:
第四导体,连接到所述第五电极和所述第三阴极电极中的每一个,
第五导体,与所述第四导体分离地提供,且连接到所述第七电极和所述第四阴极电极中的每一个,
第六导体,与所述第五导体分离地提供,
第五互连,电连接所述第六电极和所述第五导体,
第六互连,电连接所述第三阳极电极和所述第五导体,
第七互连,电连接所述第八电极和所述第六导体,以及
第八互连,电连接所述第四阳极电极和所述第六导体。
3.根据权利要求2所述的半导体器件,其中,所述第一电路部进一步包括:
第一端子,连接到所述第一导体,
第二端子,连接到所述第三导体,
第一扁平导体,连接到所述第一端子,以及
第二扁平导体,连接到所述第二端子;
所述第二电路部进一步包括:
第三端子,连接到所述第四导体,
第四端子,连接到所述第六导体,
第三扁平导体,连接到所述第三端子,以及
第四扁平导体,连接到所述第四端子,其中,
所述第一扁平导体与所述第四扁平导体并置,并且
所述第二扁平导体与所述第三扁平导体并置。
4.根据权利要求3所述的半导体器件,其中,所述第一扁平导体的一部分与所述第四扁平导体的一部分在所述基板上重叠,并且
所述第二扁平导体的一部分与所述第三扁平导体的一部分在所述基板上重叠。
5.根据权利要求3所述的半导体器件,进一步包括:
第一电容器,以及
第二电容器,其中,
所述第一扁平导体经由所述第一电容器连接到所述第二扁平导体,并且
所述第三扁平导体经由所述第二电容器连接到所述第四扁平导体。
6.根据权利要求4所述的半导体器件,进一步包括:
第一电容器,以及
第二电容器,其中,
所述第一扁平导体经由所述第一电容器连接到所述第二扁平导体,并且
所述第三扁平导体经由所述第二电容器连接到所述第四扁平导体。
7.根据权利要求1所述的半导体器件,其中:连接所述第一开关元件的中心和所述第三开关元件的中心的线与连接所述第二开关元件的中心和所述第四开关元件的中心的线在所述基板上相交。
8.根据权利要求1所述的半导体器件,其中,在所述第一电路部的电路中流动的至少一部分电流的方向与在所述第二电路部的电路中流动的至少一部分电流的方向相反。
9.根据权利要求1所述的半导体器件,其中:在所述第一开关元件与所述第二开关元件之间的间隙等于在所述第三开关元件与所述第四开关元件之间的间隙,并且
在所述第一开关元件与所述第四开关元件之间的间隙等于在所述第二开关元件与所述第三开关元件之间的间隙。
10.根据权利要求1所述的半导体器件,包括多个电路单元,每一个电路单元都包括一个所述第一电路部和一个所述第二电路部的集合,其中,
在所述多个电路单元的每一个中,在所述第一电路部中流动的电流的方向与在所述第二电路部中流动的电流的方向相反。
11.一种半导体器件,包括:
基板;
第一电路部,提供在所述基板上,所述第一电路部包括:包括第一电极和第二电极的第一开关元件,包括连接到所述第一电极的第一阴极电极和连接到所述第二电极的第一阳极电极的第一二极管,包括第四电极和连接到所述第二电极的第三电极的第二开关元件,以及包括连接到所述第三电极的第二阴极电极和连接到所述第四电极的第二阳极电极的第二二极管;以及
第二电路部,提供在所述基板上,所述第二电路部包括:包括第五电极和第六电极的第三开关元件,包括连接到所述第五电极的第三阴极电极和连接到所述第六电极的第三阳极电极的第三二极管,包括第八电极和连接到所述第六电极的第七电极的第四开关元件,以及包括连接到所述第七电极的第四阴极电极和连接到所述第八电极的第四阳极电极的第四二极管,
所述第一开关元件与所述第三开关元件沿所述基板在第一方向上并置,并与所述第四开关元件沿所述基板在与所述第一方向相交的第二方向上并置,
所述第二开关元件与所述第四开关元件在所述第一方向上并置,且与所述第三开关元件在所述第二方向上并置,
第一极性的电压施加到所述第一电极和所述第五电极,并且
与所述第一极性相反的第二极性的电压施加到所述第四电极和所述第八电极。
12.根据权利要求11所述的半导体器件,其中,所述第一电路部进一步包括:
第一导体,连接到所述第一电极和所述第一阴极电极中的每一个,
第二导体,与所述第一导体分离地提供,且连接到所述第三电极和所述第二阴极电极中的每一个,
第三导体,与所述第二导体分离地提供,
第一互连,电连接所述第二电极和所述第二导体,
第二互连,电连接所述第一阳极电极和所述第二导体,
第三互连,电连接所述第四电极和所述第三导体,以及
第四互连,电连接所述第二阳极电极和所述第三导体,
并且
所述第二电路部进一步包括:
第四导体,连接到所述第五电极和所述第三阴极电极中的每一个,
第五导体,与所述第四导体分离地提供,且连接到所述第七电极和所述第四阴极电极中的每一个,
第六导体,与所述第五导体分离地提供,
第五互连,电连接所述第六电极和所述第五导体,
第六互连,电连接所述第三阳极电极和所述第五导体,
第七互连,电连接所述第八电极和所述第六导体,以及
第八互连,电连接所述第四阳极电极和所述第六导体。
13.根据权利要求12所述的半导体器件,其中,所述第一电路部进一步包括:
第一端子,连接到所述第一导体,
第二端子,连接到所述第三导体,
第一扁平导体,连接到所述第一端子,
第二扁平导体,连接到所述第二端子,并且
所述第二电路部进一步包括:
第三端子,连接到所述第四导体,
第四端子,连接到所述第六导体,
第三扁平导体,连接到所述第三端子,以及
第四扁平导体,连接到所述第四端子,其中,
所述第一扁平导体的一部分与所述第四扁平导体的一部分重叠,并且
所述第二扁平导体的一部分与所述第三扁平导体的一部分重叠。
14.根据权利要求13所述的半导体器件,进一步包括:
第一电容器,以及
第二电容器,其中,
所述第一扁平导体经由所述第一电容器连接到所述第二扁平导体,并且
所述第三扁平导体经由所述第二电容器连接到所述第四扁平导体。
15.根据权利要求11所述的半导体器件,其中:连接所述第一开关元件的中心和所述第二开关元件的中心的线与连接所述第三开关元件的中心和所述第四开关元件的中心的线在所述基板上相交。
16.根据权利要求11所述的半导体器件,其中,所述第一电路部与所述第二电路部在所述基板上相交。
17.根据权利要求11所述的半导体器件,其中,在所述第一电路部的电路中流动的至少一部分电流的方向与在所述第二电路部的电路中流动的至少一部分电流的方向相反。
18.根据权利要求11所述的半导体器件,其中:在所述第一开关元件与所述第三开关元件之间的间隙等于在所述第二开关元件与所述第四开关元件之间的间隙,并且
在所述第一开关元件与所述第四开关元件之间的间隙等于在所述第二开关元件与所述第三开关元件之间的间隙。
19.根据权利要求11所述的半导体器件,包括多个电路单元,每一个电路单元都包括一个所述第一电路部和一个所述第二电路部的集合,其中,
在所述多个电路单元的每一个中,在所述第一电路部中流动的电流的方向与在所述第二电路部中流动的电流的方向相反。
20.根据权利要求11所述的半导体器件,其中,在公共的绝缘基板上提供所述第一开关元件、所述第二开关元件、所述第三开关元件和所述第四开关元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012-210188 | 2012-09-24 | ||
JP2012210188A JP5763026B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103681637A true CN103681637A (zh) | 2014-03-26 |
CN103681637B CN103681637B (zh) | 2017-04-05 |
Family
ID=50318693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310077451.0A Active CN103681637B (zh) | 2012-09-24 | 2013-03-12 | 半导体器件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8854117B2 (zh) |
JP (1) | JP5763026B2 (zh) |
CN (1) | CN103681637B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078608A (zh) * | 2014-09-18 | 2017-08-18 | 日立汽车系统株式会社 | 电子控制装置及电动动力转向装置 |
CN110720172A (zh) * | 2017-06-21 | 2020-01-21 | 住友电气工业株式会社 | 电子电路装置 |
CN113632365A (zh) * | 2019-04-16 | 2021-11-09 | 株式会社日立制作所 | 电力转换装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6406815B2 (ja) | 2013-11-29 | 2018-10-17 | 株式会社東芝 | 半導体装置 |
JP6226765B2 (ja) | 2014-02-07 | 2017-11-08 | 株式会社東芝 | 半導体素子、半導体素子の製造方法、および半導体装置 |
JP2015173147A (ja) * | 2014-03-11 | 2015-10-01 | 株式会社東芝 | 半導体装置 |
JP6499066B2 (ja) * | 2015-03-24 | 2019-04-10 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
CN110416205B (zh) | 2015-03-24 | 2024-01-02 | 株式会社东芝 | 半导体装置、逆变电路、驱动装置、车辆以及升降机 |
US9881912B2 (en) | 2015-03-24 | 2018-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
JP6486818B2 (ja) * | 2015-03-24 | 2019-03-20 | 株式会社東芝 | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 |
US9950898B2 (en) | 2015-03-24 | 2018-04-24 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, driving device, vehicle, and elevator |
JP6517642B2 (ja) * | 2015-09-11 | 2019-05-22 | 株式会社東芝 | 半導体装置、インバータ回路、及び、駆動装置 |
US10116303B2 (en) * | 2016-07-01 | 2018-10-30 | Toyota Motor Engineering & Manufacturing North America, Inc. | Parallel devices having balanced switching current and power |
CN107851636B (zh) * | 2016-07-15 | 2020-08-14 | 新电元工业株式会社 | 半导体模块 |
JP6542174B2 (ja) * | 2016-09-21 | 2019-07-10 | 株式会社東芝 | 半導体装置及び半導体装置の制御方法 |
FR3088138B1 (fr) | 2018-11-07 | 2022-01-21 | Inst Vedecom | Module electronique de puissance |
JP7202979B2 (ja) * | 2019-06-13 | 2023-01-12 | 株式会社Soken | 電力変換装置 |
EP3876409A1 (en) * | 2020-03-05 | 2021-09-08 | ABB Schweiz AG | Flying capacitor switching cell-system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06225545A (ja) * | 1993-01-21 | 1994-08-12 | Toshiba Corp | 半導体電力変換装置 |
US20020000425A1 (en) * | 2000-05-03 | 2002-01-03 | Michel Nauche | Circuit-breaker including a moving assembly contained inside a casing filled with a dielectric gas under pressure |
US20040113268A1 (en) * | 2001-03-30 | 2004-06-17 | Shinji Shirakawa | Semiconductor device |
US20050024805A1 (en) * | 2002-08-16 | 2005-02-03 | Heinrich Heilbronner | Low-inductance circuit arrangement for power semiconductor modules |
JP2007234690A (ja) * | 2006-02-28 | 2007-09-13 | Hitachi Ltd | パワー半導体モジュール |
CN101622709A (zh) * | 2007-05-22 | 2010-01-06 | 爱信艾达株式会社 | 半导体模块及逆变器装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3424532B2 (ja) * | 1997-11-25 | 2003-07-07 | 株式会社日立製作所 | 電力変換装置 |
JP2001274322A (ja) | 2000-03-27 | 2001-10-05 | Mitsubishi Electric Corp | パワー半導体モジュール |
JP4220731B2 (ja) * | 2002-06-19 | 2009-02-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP4164409B2 (ja) * | 2003-06-13 | 2008-10-15 | 三菱電機株式会社 | 半導体パワーモジュール |
JP4735209B2 (ja) * | 2005-11-28 | 2011-07-27 | 株式会社日立製作所 | 電力変換装置 |
JP4452953B2 (ja) * | 2007-08-09 | 2010-04-21 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
WO2010131679A1 (ja) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | 半導体装置 |
JP5386246B2 (ja) * | 2009-06-26 | 2014-01-15 | パナソニック株式会社 | 電力変換装置 |
JP5601376B2 (ja) * | 2010-12-01 | 2014-10-08 | 株式会社安川電機 | 電力変換装置 |
-
2012
- 2012-09-24 JP JP2012210188A patent/JP5763026B2/ja active Active
-
2013
- 2013-03-11 US US13/792,387 patent/US8854117B2/en active Active
- 2013-03-12 CN CN201310077451.0A patent/CN103681637B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06225545A (ja) * | 1993-01-21 | 1994-08-12 | Toshiba Corp | 半導体電力変換装置 |
US20020000425A1 (en) * | 2000-05-03 | 2002-01-03 | Michel Nauche | Circuit-breaker including a moving assembly contained inside a casing filled with a dielectric gas under pressure |
US20040113268A1 (en) * | 2001-03-30 | 2004-06-17 | Shinji Shirakawa | Semiconductor device |
US20050024805A1 (en) * | 2002-08-16 | 2005-02-03 | Heinrich Heilbronner | Low-inductance circuit arrangement for power semiconductor modules |
JP2007234690A (ja) * | 2006-02-28 | 2007-09-13 | Hitachi Ltd | パワー半導体モジュール |
CN101622709A (zh) * | 2007-05-22 | 2010-01-06 | 爱信艾达株式会社 | 半导体模块及逆变器装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078608A (zh) * | 2014-09-18 | 2017-08-18 | 日立汽车系统株式会社 | 电子控制装置及电动动力转向装置 |
CN107078608B (zh) * | 2014-09-18 | 2021-01-08 | 日立汽车系统株式会社 | 电子控制装置及电动动力转向装置 |
CN110720172A (zh) * | 2017-06-21 | 2020-01-21 | 住友电气工业株式会社 | 电子电路装置 |
CN113632365A (zh) * | 2019-04-16 | 2021-11-09 | 株式会社日立制作所 | 电力转换装置 |
CN113632365B (zh) * | 2019-04-16 | 2023-08-15 | 株式会社日立制作所 | 电力转换装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2014067760A (ja) | 2014-04-17 |
JP5763026B2 (ja) | 2015-08-12 |
CN103681637B (zh) | 2017-04-05 |
US20140084993A1 (en) | 2014-03-27 |
US8854117B2 (en) | 2014-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103681637A (zh) | 半导体器件 | |
US10607978B2 (en) | Semiconductor device and electronic apparatus | |
CN206271705U (zh) | 包括多个电势面的功率电子开关器件 | |
JP6102297B2 (ja) | 半導体装置 | |
JP2020515034A (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
US8085553B1 (en) | Lead assembly for a flip-chip power switch | |
JP5867472B2 (ja) | 電力変換装置 | |
CN107293534A (zh) | 电力用半导体模块以及电力变换装置 | |
CN111937126B (zh) | 半导体装置 | |
JP2019029457A (ja) | 半導体モジュール | |
CN104681554A (zh) | 半导体装置 | |
US11482479B2 (en) | Semiconductor device | |
CN102842564A (zh) | 集成开关电源的倒装封装装置及其倒装封装方法 | |
JP5760134B2 (ja) | 半導体装置 | |
KR101441336B1 (ko) | 표류 인덕턴스 감쇄 가능한 버스바 구조를 갖는 전력 제어 모듈 | |
JP5835167B2 (ja) | パワーモジュール構造 | |
CN104282668A (zh) | 半导体装置 | |
CN104380587B (zh) | 功率转换装置 | |
JP6240262B2 (ja) | 半導体装置 | |
JP6033054B2 (ja) | 半導体装置 | |
JP2015173595A (ja) | 半導体装置 | |
CN106057744B (zh) | 半导体模块 | |
JP6604184B2 (ja) | 半導体モジュール | |
JP6610018B2 (ja) | パワー半導体回路及びパワー半導体素子の実装方法 | |
KR20170102814A (ko) | 전력 반도체 패키지 및 그 응용 분야 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |