JP6486818B2

JP6486818B2 - 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Info

Publication number: JP6486818B2
Application number: JP2015238929A
Authority: JP
Inventors: 和人高尾; 真也京極
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2015-03-24
Filing date: 2015-12-07
Publication date: 2019-03-20
Anticipated expiration: 2035-12-07
Also published as: JP2016181675A

Description

本発明の実施形態は、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。

例えば、電力変換モジュールのようなパワー半導体モジュールでは、スイッチング動作が高速になるにつれ、ターンオフ時の過電圧による素子破壊やノイズの発生が問題となる。ターンオフ時の過電圧は、回路配線中のインダクタンスとパワー半導体モジュールを流れる電流の時間変化率（ｄｉ／ｄｔ）に比例する。

過電圧を抑制するためにスイッチング時間を長くとると、スイッチング動作が遅くなる。同時に、電流と電圧の積の時間積分で表されるスイッチング損失が大きくなる。過電圧を抑制し、かつ、スイッチング損失を低減するには、パワー半導体モジュールのインダクタンスを低減させることが望ましい。

インダクタンスを低減するため、パワー半導体モジュールを複数の回路ユニットに分割する方法がある。この場合、複数の回路ユニット間の電流分布の均一性を向上させることが、パワー半導体モジュールの設計の観点から望ましい。

特開２０１４−６７７６０号公報

本発明が解決しようとする課題は、電流分布の均一性を向上させることが可能な半導体装置、インバータ回路、駆動装置、車両、及び、昇降機を提供することにある。

実施形態の半導体装置は、第１の電極、第２の電極、前記第１の電極と前記第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備え、前記複数の回路ユニットが環状に配置され、隣り合う２個の前記回路ユニットにおいて、一方の前記第１の電極と他方の前記第２の電極とが隣り合い、一方の前記第２の電極と他方の前記第１の電極とが隣り合う。

第１の実施形態の半導体装置の模式平面図。第１の実施形態の回路ユニットの等価回路図。比較形態の半導体装置の模式平面図。比較形態の半導体装置の動作時の電流の向きと磁束の向きを示す図。第１の実施形態の半導体装置の動作時の電流の向きと磁束の向きを示す図。第１の実施形態の半導体装置を備える駆動装置の模式斜視図。第２の実施形態の半導体装置の模式平面図。第３の実施形態の半導体装置の模式平面図。第４の実施形態の駆動装置の模式斜視図。第５の実施形態の車両の模式図。第６の実施形態の車両の模式図。第７の実施形態の昇降機の模式図。第８の実施形態の半導体装置の模式平面図。

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。

（第１の実施形態）
本実施形態の半導体装置は、第１の電極、第２の電極、第１の電極と第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、第１のスイッチング素子と第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備え、回路ユニットが環状に配置される。

図１は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。

半導体モジュール１００は、複数の回路ユニット１０ａ〜１０ｈ、第１の主電極１２、第２の主電極１４、主交流電極１６、基板１８を備える。また、回路ユニット１０ａ〜１０ｈは、第１の電極２２ａ〜２２ｈ、第２の電極２４ａ〜２４ｈ、交流電極（第３の電極）２６ａ〜２６ｈを備える。また、回路ユニット１０ａ〜１０ｈは、図示しないゲート信号端子を備える。

基板１８は、例えば、絶縁体で形成される。基板１８上に回路ユニット１０ａ〜１０ｈが環状に配置される。回路ユニット１０ａ〜１０ｈのそれぞれの第１の電極２２ａ〜２２ｈと第２の電極２４ａ〜２４ｈを結ぶ方向が、放射状になるよう回路ユニット１０ａ〜１０ｈが配置される。言い換えれば、回路ユニット１０ａ〜１０ｈはサークル状に配置される。

また、隣り合う２個の回路ユニットにおいて、第１の電極と第２の電極とが隣り合い、第２の電極と第１の電極とが隣り合う。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ａの第１の電極２２ａと回路ユニット１０ｂの第２の電極２４ｂとが隣り合う。また、回路ユニット１０ａの第２の電極２４ａと回路ユニット１０ｂの第１の電極２２ｂとが隣り合う。他の、隣り合う２個の回路ユニットにおいても同様である。

第１の電極２２ａ〜２２ｈは、第１の主電極１２に接続され共通の電位が印加される。第２の電極２４ａ〜２４ｈは、第２の主電極１４に接続され共通の電位が印加される。回路ユニット１０ａ〜１０ｈは、第１の主電極１２と第２の主電極１４との間に並列に接続される。

第２の主電極１４には、第１の主電極１２よりも低い電位が印加される。したがって、第２の電極２４ａ〜２４ｈには、第１の電極２２ａ〜２２ｈよりも低い電位が印加される。

第１の主電極１２には、正の電位が印加される。第２の主電極１４は、接地されるか、又は、負の電位が与えられる。

回路ユニット１０ａ〜１０ｈの交流電極２６ａ〜２６ｈは互いに接続される。交流電極２６ａ〜２６ｈは、主交流電極１６に接続される。主交流電極１６は、交流電圧の出力端子である。

図２は、本実施形態の回路ユニットの等価回路図である。回路ユニット１０ａ〜１０ｈの回路に相当する回路図である。

回路ユニット１０は、第１の電極２２、第２の電極２４、交流電極２６、第１のスイッチング素子２８、第２のスイッチング素子３０、コンデンサ３２、第１のダイオード３４、第２のダイオード３６、を備える。

第１のスイッチング素子２８と第２のスイッチング素子３０は、第１の電極２２と第２の電極２４との間に電気的に直列に接続される。第１のスイッチング素子２８と第２のスイッチング素子３０は、例えば、ＳｉＣ（炭化珪素）のＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｓｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）である。

コンデンサ３２は、第１の電極２２と第２の電極２４との間に、第１のスイッチング素子２８と第２のスイッチング素子３０に対し電気的に並列に接続される。

第１のダイオード３４は、第１のスイッチング素子２８に並列に接続される。第２のダイオード３６は、第２のスイッチング素子３０に並列に接続される。第１のダイオード３４及び第２のダイオード３６は、還流ダイオードである。

第２の主電極１４には、第１の主電極１２よりも低い電位が印加される。第１の主電極１２には、正の電位が印加される。第２の主電極１４は、接地されるか、又は、負の電位が与えられる。

交流電極２６は、第１のスイッチング素子２８と第２のスイッチング素子３０との間に接続される。第１のスイッチング素子２８及び第２のスイッチング素子３０のゲート電圧を制御することにより、交流電極２６から交流電圧が出力される。

次に、本実施形態の半導体装置の作用及び効果について説明する。

図３は、比較形態の半導体装置の模式平面図である。比較形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。

比較形態の半導体モジュール９００は、複数の回路ユニット１０ａ〜１０ｈが、基板１８上に、横並びに配置される点で、本実施形態の半導体モジュール１００と異なる。

半導体モジュール９００は、複数の回路ユニット１０ａ〜１０ｈに分割されることによりインダクタンスが低減する。回路ユニット１０ａ〜１０ｈ間の相互インダクタンスを無視すると、半導体モジュール９００をＮ個の回路ユニットに分割することで、半導体モジュール９００のインダクタンスは１／Ｎに低減する。比較形態では、回路ユニットが８個であるため、１／８に低減する。

したがって、インダクタンスとパワー半導体モジュールを流れる電流の時間変化率（ｄｉ／ｄｔ）に比例するターンオフ時の過電圧が抑制される。よって、素子破壊やノイズの発生の抑制が可能となる。

図４は、比較形態の半導体装置の動作時の電流の向きと磁束の向きを示す図である。図中、白矢印が電流の向き、黒矢印が磁束の向きを示す。

図に示すように、両端に位置する回路ユニット１０ａと回路ユニット１０ｈ以外の回路ユニット１０ｂ〜１０ｇは、隣り合う２個の回路ユニットから磁束の影響を受ける。しかし、両端に位置する回路ユニット１０ａと回路ユニット１０ｈでは、隣り合う１個の回路ユニットの磁束のみの影響を受ける。したがって、回路ユニット１０ａ〜１０ｈ間で磁界の分布が不均一となり、回路ユニット１０ａ〜１０ｈ間で電流分布が不均一となる。

回路ユニット１０ａ〜１０ｈ間で電流分布が不均一となると、特定の回路ユニットの電流が他の回路ユニットに比べて大きくなってしまい、半導体モジュールの定格電流に対する設計マージンを大きくとることが必要となる。したがって、半導体モジュールの製造コストが増大する。また、電流が大きい回路ユニットの素子の発熱量が他の回路ユニットの素子の発熱量よりも大きくなり、信頼性が低下する。

また、半導体モジュール９００では、図に示すように、回路ユニット１０ａ〜１０ｈの磁束の向きは同一であり、互いに強めあうことになる。したがって、相互インダクタンスがインダクタンスに加算され、半導体モジュール９００のインダクタンスが増加する。

図５は、本実施形態の半導体装置の動作時の電流の向きと磁束の向きを示す図である。図中、白矢印が電流の向き、黒矢印が磁束の向きを示す。

図に示すように、半導体モジュール１００では、すべての回路ユニット１０ａ〜１０ｈが、隣り合う２個の回路ユニットから、同様に磁束の影響を受ける。したがって、回路ユニット１０ａ〜１０ｈ間で磁界の分布の均一性が向上し、回路ユニット１０ａ〜１０ｈ間で電流分布の均一性が向上する。

回路ユニット１０ａ〜１０ｈ間で電流分布の均一性が向上すると、半導体モジュールの定格電流に対する設計マージンを小さくすることが可能となる。したがって、半導体モジュールの製造コストを削減することが可能となる。

半導体モジュール１００は、複数の回路ユニット１０ａ〜１０ｈに分割されることによりインダクタンスが低減する点については、比較形態の半導体モジュール９００と同様である。

更に、半導体モジュール１００では、図に示すように、隣り合う回路ユニット１０ａ〜１０ｈの磁束の向きは反対になり、互いに打消しあうことになる。したがって、相互インダクタンスがインダクタンスから減算され、インダクタンスが更に低減する。よって、更に、素子破壊やノイズの発生の抑制が可能となる。

本実施形態によれば、回路ユニット間の電流分布の均一性が向上し、半導体モジュールの製造コストを削減することが可能となる。また、インダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる。

なお、ここでは、回路ユニットが８個の場合を例に説明したが、回路ユニットの数は８個に限定されるものではない。回路ユニットが４個以上且つ偶数であれば、隣り合う回路ユニットの磁束の向きが逆方向となり、任意の数とすることが可能である。

図６は、本実施形態の半導体装置を備える駆動装置の模式斜視図である。駆動装置２００は、モーター４０と、インバータ回路５０を備える。

インバータ回路５０は、モーター４０の背面に設けられる。インバータ回路５０は、本実施形態の半導体モジュール１００と同一構成の３個の半導体モジュール１００ａ、１００ｂ、１００ｃで構成される。３個の半導体モジュール１００ａ、１００ｂ、１００ｃを第１の主電極と第２の主電極との間に並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路５０が実現される。インバータ回路５０から出力される交流電圧により、モーター４０が駆動する。

インバータ回路５０及び駆動装置２００においても、製造コストを削減することが可能となる。また、素子破壊やノイズの発生の抑制が可能となる。また、半導体モジュール１００ａ、１００ｂ、１００ｃのそれぞれが、回路ユニットをサークル状に配置することにより、円盤形状となっている。したがって、モーター４０の背面に設けることが可能となり、駆動装置２００の小型化が実現できる。

（第２の実施形態）
本実施形態の半導体装置は、隣り合う２個の回路ユニットにおいて、第１の電極と第１の電極とが隣り合い、第２の電極と第２の電極とが隣り合う以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記述を省略する。

図７は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。

本実施形態の半導体モジュール３００は、隣り合う２個の回路ユニットにおいて、第１の電極と第１の電極とが隣り合い、第２の電極と第２の電極とが隣り合う。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ａの第１の電極２２ａと回路ユニット１０ｂの第１の電極２２ｂとが隣り合う。また、回路ユニット１０ａの第２の電極２４ａと回路ユニット１０ｂの第２の電極２４ａとが隣り合う。他の、隣り合う２個の回路ユニットにおいても同様である。

隣り合う２個の回路ユニットにおいて、第１の電極と第１の電極とが隣り合い、第２の電極と第２の電極とが隣り合うため、第１の電極２２ａ〜２２ｈと第１の主電極１２とを接続する配線が簡易になる。また、第２の電極２４ａ〜２４ｈと第２の主電極１４とを接続する配線が簡易になる。よって、回路ユニット１０ａ〜１０ｈ間の接続が簡易となり、半導体モジュール３００が小型化できる。

本実施形態によれば、第１の実施形態同様、回路ユニット間の電流分布の均一性が向上し、半導体モジュールの製造コストを削減することが可能となる。また、半導体モジュールが小型化できる。また、複数の回路ユニットに分割することにより、インダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる。

なお、ここでは、回路ユニットが８個の場合を例に説明したが、回路ユニットの数は８個に限定されるものではない。回路ユニットが３個以上であれば、回路ユニット間の磁界の分布の均一性が向上する。したがって、３個以上の任意の数とすることが可能である。

（第３の実施形態）
本実施形態の半導体装置は、隣り合う回路ユニットの間に、回路部品が設けられる以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、一部記述を省略する。

図８は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュールである。

本実施形態の半導体モジュール４００は、隣り合う回路ユニットの間に、回路部品４２ａ〜４２ｈが設けられる。例えば、隣り合う回路ユニット１０ａと回路ユニット１０ｂに着目する。回路ユニット１０ａと回路ユニット１０ｂの間に、回路部品４２ａが設けられる。他の、隣り合う２個の回路ユニットにおいても同様に、回路部品４２ｂ〜４２ｈが設けられる。

回路部品４２ａ〜４２ｈは、例えば、ゲート駆動回路、コンデンサ、インダクタ等のインバータ回路の構成部品である。

半導体モジュール４００は、回路ユニット１０ａ〜１０ｈをサークル状に配置することで、空いた回路ユニット１０ａ〜１０ｈ間のスペースに電子部品４２ａ〜４２ｈを配置する。したがって、半導体モジュールを用いたインバータ回路の小型化が実現できる。

本実施形態によれば、第１の実施形態同様、回路ユニット間の電流分布の均一性が向上し、半導体モジュールの製造コストを削減することが可能となる。また、素子破壊やノイズの発生の抑制が可能となる。更に、半導体モジュールを用いたインバータ回路の小型化が実現できる。

（第４の実施形態）
本実施形態の半導体装置は、回路ユニットのそれぞれの第１の電極と第２の電極を結ぶ方向が、略平行になるよう回路ユニットが配置される点で、第１の実施形態と異なる。第１の実施形態と重複する内容については、一部記述を省略する。

図９は、本実施形態の半導体装置を備える駆動装置の模式図である。図９（ａ）が模式断面図、図９（ｂ）が模式側面図である。

駆動装置５００は、モーター４０と、水冷機構６０、インバータ回路５１を備える。インバータ回路５１を構成する半導体モジュール１０１ａ、１０１ｂ、１０１ｃが、本実施形態の半導体装置である。

水冷機構６０は、モーター４０を周囲に設けられる。水冷機構６０は、モーター４０を冷却する機能を備える。

インバータ回路５１は、モーター４０の周囲に設けられる。インバータ回路５１は、水冷機構６０の側面に沿って設けられる。なお、インバータ回路５１をモーター４０と水冷機構６０の間の領域に設けることも可能である。

インバータ回路５１は、３個の半導体モジュール１０１ａ、１０１ｂ、１０１ｃで構成される。３個の半導体モジュール１０１ａ、１０１ｂ、１０１ｃを第１の主電極と第２の主電極との間に並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路５１が実現される。インバータ回路５１から出力される交流電圧により、モーター４０が駆動する。

半導体モジュール１０１ａ、１０１ｂ、１０１ｃは、それぞれが、回路ユニット１０ａ〜１０ｈを備える。回路ユニット１０ａ〜１０ｈは、水冷機構６０の側面に沿って環状に配置される。また、回路ユニット１０ａ〜１０ｈのそれぞれの第１の電極と第２の電極を結ぶ方向が、略平行になるよう回路ユニットが配置される。言いかえれば、回路ユニット１０ａ〜１０ｈが、水冷機構６０の側面に横並びに配置される。

本実施形態の半導体モジュール１０１ａ、１０１ｂ、１０１ｃでは、すべての回路ユニット１０ａ〜１０ｈが、隣り合う２個の回路ユニットから、同様に磁束の影響を受ける。したがって、回路ユニット１０ａ〜１０ｈ間で磁界の分布の均一性が向上し、回路ユニット１０ａ〜１０ｈ間で電流分布の均一性が向上する。

したがって、第１の実施形態同様、回路ユニット間の電流分布の均一性が向上し、半導体モジュールの製造コストを削減することが可能となる。また、複数の回路ユニットに分割することにより、インダクタンスが低減し、素子破壊やノイズの発生の抑制が可能となる。

インバータ回路５１及び駆動装置５００においても、製造コストを削減することが可能となる。また、素子破壊やノイズの発生の抑制が可能となる。また、インバータ回路５１を構成する半導体モジュール１０１ａ、１０１ｂ、１０１ｃのそれぞれが、モーター４０及び水冷機構６０の側面に沿って環状に配置されるため、駆動装置５００の小型化が実現できる。

（第５の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

図１０は、本実施形態の車両の模式図である。本実施形態の車両６００は、鉄道車両である。車両６００は、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０は、第１の実施形態の半導体モジュール１００と同一構成の３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両６００の車輪９０が回転する。

本実施形態の車両６００は、回路ユニット間の電流分布の均一性が向上し、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、製造コストが低減し高い信頼性を備える。

（第６の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

図１１は、本実施形態の車両の模式図である。本実施形態の車両１０００は、自動車である。車両１０００は、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１０００の車輪９０が回転する。

本実施形態の車両１０００は、回路ユニット間の電流分布の均一性が向上し、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、製造コストが低減し高い信頼性を備える。

（第７の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。

図１２は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１１００は、かご１０１０、カウンターウエイト１０１２、ワイヤロープ１０１４、巻上機１０１６、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機１０１６が回転し、かご１０１０が昇降する。

本実施形態の昇降機１１００は、回路ユニット間の電流分布の均一性が向上し、素子破壊やノイズの発生の抑制されたインバータ回路１５０を有することにより、製造コストが低減し高い信頼性を備える。

（第８の実施形態）
本実施形態の半導体装置は、第１の電極、第２の電極、第１の電極と第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、第１のスイッチング素子と第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備える。そして、回路ユニットが扇状に配置される。言い換えれば、回路ユニットのそれぞれの第１の電極と第２の電極を結ぶ線分が、回路ユニットに対して同じ側で交わる。

図１３は、本実施形態の半導体装置の模式平面図である。本実施形態の半導体装置は、インバータ回路に用いられる半導体モジュール７００である。本実施形態の半導体モジュールは、第１の実施形態の半導体モジュール１００を２分割した半導体モジュールである。

半導体モジュール７００は、複数の回路ユニット１０ａ〜１０ｄ、基板１８を備える。また、回路ユニット１０ａ〜１０ｄは、第１の電極２２ａ〜２２ｄ、第２の電極２４ａ〜２４ｄ、交流電極２６ａ〜２６ｄを備える。また、回路ユニット１０ａ〜１０ｄは、図示しないゲート信号端子を備える。

回路ユニット１０ａ〜１０ｄは、扇状に配置される。回路ユニット１０ａ〜１０ｄのそれぞれの第１の電極２２ａ〜２２ｄと第２の電極２４ａ〜２４ｄを結ぶ線分Ａ、Ｂ、Ｃ、Ｄが、回路ユニット１０ａ〜１０ｄの同じ側で交わる。例えば、線分Ａ、Ｂ、Ｃ、Ｄが１点（図１１中のＯ）で交わる。

半導体モジュール７００を２個組み合わせることにより、第１の実施形態の半導体モジュール１００を製造することが可能である。したがって、本実施形態の半導体モジュールを組み合わせることにより、回路ユニット間の電流分布の均一性が向上し、製造コストが削減された半導体モジュールが製造できる。また、複数の回路ユニットに分割することにより、インダクタンスが低減し、素子破壊やノイズの発生の抑制が可能な半導体モジュールが実現できる。

第１の実施形態の半導体モジュール１００を２分割する場合を例に説明したが、例えば、半導体モジュール１００を３分割又は４分割した形態とすることも可能である。また、第２の実施形態の半導体モジュール３００を分割した形態とすることも可能である。

なお、本実施形態のように、線分Ａ、Ｂ、Ｃ、Ｄが１点（図１１中の“Ｏ”）で交わる場合、組み合わせによって製造される半導体モジュールは、回路ユニットがサークル状に配置された形態となる。

以上、第１乃至第８の実施形態においては、第１のスイッチング素子及び第２のスイッチング素子について、ＭＯＳＦＥＴを例に説明したが、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）等を適用することも可能である。

また、第１乃至第８の実施形態においては、第１のスイッチング素子及び第２のスイッチング素子の半導体材料としてＳｉＣ（炭化珪素）を例に説明したが、Ｓｉ（シリコン）やＧａＮ（窒化ガリウム）等を適用することも可能である。

また、第５乃至第７の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０回路ユニット
１０ａ〜ｈ回路ユニット
１２第１の主電極
１４第２の主電極
１６主交流電極
１８基板
２２第１の電極
２２ａ〜ｈ第１の電極
２４第２の電極
２４ａ〜ｈ第２の電極
２６交流電極（第３の電極）
２６ａ〜ｈ交流電極（第３の電極）
２８第１のスイッチング素子
３０第２のスイッチング素子
３２コンデンサ
３４第１のダイオード
３６第２のダイオード
４０モーター
５０インバータ回路
５１インバータ回路
９０車輪
１００半導体モジュール（半導体装置）
１００ａ〜ｃ半導体モジュール（半導体装置）
１０１ａ〜ｃ半導体モジュール（半導体装置）
１４０モーター
１５０インバータ回路
２００駆動装置
３００半導体モジュール（半導体装置）
４００半導体モジュール（半導体装置）
５００駆動装置
６００車両
７００半導体モジュール（半導体装置）
１０００車両
１１００昇降機

Claims

第１の電極、第２の電極、前記第１の電極と前記第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備え、
前記複数の回路ユニットが環状に配置され、
隣り合う２個の前記回路ユニットにおいて、一方の前記第１の電極と他方の前記第２の電極とが隣り合い、一方の前記第２の電極と他方の前記第１の電極とが隣り合う半導体装置。
前記回路ユニットが、前記第１の電極と前記第２の電極との間に前記第１のスイッチング素子と前記第２のスイッチング素子に対し電気的に並列に接続されるコンデンサを、更に備える請求項１記載の半導体装置。
前記第１の電極が互いに接続され、前記第２の電極が互いに接続され、前記第３の電極が互いに接続される請求項１又は請求項２記載の半導体装置。
前記複数の回路ユニットのそれぞれの前記第１の電極と前記第２の電極を結ぶ方向が、放射状になるよう前記複数の回路ユニットが配置される請求項１乃至請求項３いずれか一項記載の半導体装置。
前記複数の回路ユニットのそれぞれの前記第１の電極と前記第２の電極を結ぶ方向が、略平行になるよう前記複数の回路ユニットが配置される請求項１乃至請求項３いずれか一項記載の半導体装置。
基板を、更に備え、前記複数の回路ユニットが前記基板上に配置される請求項１乃至請求項５いずれか一項記載の半導体装置。
隣り合う前記回路ユニットの間に、回路部品が設けられる請求項４記載の半導体装置。
前記第１のスイッチング素子及び前記第２のスイッチング素子が、ＭＯＳＦＥＴ又はＩＧＢＴであることを特徴とする請求項１乃至請求項７いずれか一項記載の半導体装置。
請求項１乃至請求項８いずれか一項記載の半導体装置を備えるインバータ回路。
請求項１乃至請求項８いずれか一項記載の半導体装置を備える駆動装置。
請求項１乃至請求項８いずれか一項記載の半導体装置を備える車両。
請求項１乃至請求項８いずれか一項記載の半導体装置を備える昇降機。
第１の電極、第２の電極、前記第１の電極と前記第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備え、
前記複数の回路ユニットが扇状に配置され、
隣り合う２個の前記回路ユニットにおいて、一方の前記第１の電極と他方の前記第２の電極とが隣り合い、一方の前記第２の電極と他方の前記第１の電極とが隣り合う半導体装置。
前記複数の回路ユニットのそれぞれの前記第１の電極と前記第２の電極を結ぶ線分が１点で交わる請求項１３記載の半導体装置。
第１の電極、第２の電極、前記第１の電極と前記第２の電極との間に電気的に直列に接続される第１のスイッチング素子と第２のスイッチング素子、前記第１のスイッチング素子と前記第２のスイッチング素子との間に接続される第３の電極を有する複数の回路ユニット、を備え、
前記複数の回路ユニットが環状に配置され、
前記複数の回路ユニットのそれぞれの前記第１の電極と前記第２の電極を結ぶ方向が、略平行になるよう前記複数の回路ユニットが配置される半導体装置。