JP6619507B2 - インバータ装置 - Google Patents

Description

本発明は、モータを駆動するインバータ装置に関する。

下記特許文献１には、絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor：ＩＧＢＴ)に代表される高速スイッチング素子を備えた同種のインバータモジュールを回路要素として有し、当該インバータモジュールを並列に接続して、負荷を駆動する構成が開示されている。特許文献１のように小さな電流容量のスイッチング素子を用いたインバータモジュールを並列で駆動させる手法は、大きな電流容量のスイッチング素子を用いたインバータモジュールを単独駆動させるよりもコスト及び放熱性に優れるインバータ装置を構成できるという役割を果たしている。

インバータモジュールを単独駆動する場合、スイッチング遮断時に生じる過渡的な高電圧を抑制するスナバ回路により、回路のインダクタンスエネルギーの解放によるサージ波形を抑制し、スイッチング回路自身及び周辺回路の損傷を防ぎ、且つ電磁ノイズを抑制することが可能であった。

なお、下記特許文献２には、インバータモジュールを並列駆動させる構成において、インバータモジュール内のスイッチング素子のそれぞれの両端にスナバコンデンサを接続する構成が開示されている。

特開２００９−２６１１０６号公報（第６頁、図６） 特開２００３−２５０２７７号公報（第１６頁、図２）

しかしながら、上記特許文献１には、スナバ回路に関する言及はない。また、上記特許文献２では、スナバコンデンサに関する図示はなされているものの、インバータモジュールの並列駆動に関連付けた説明はなされていない。上述したように、インバータモジュールを並列駆動させる場合、単独駆動時よりもスイッチングによるサージ電流は増加するため、並列駆動の場合のサージ回路に関する考察が必要である。スナバ回路の能力を高めるために、時定数の大きなスナバ回路部品を採用することも１つの手法ではあるものの、部品実装面積の増大化、スナバ回路部品の高負荷低寿命化の問題もあり、また、回路の高電圧領域の拡大化の問題もある。このため、従来の考え方では、装置サイズの増大及びコストの増加を招来し、何らかの改善が求められていた。

本発明は、上記に鑑みてなされたものであって、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いて構成したインバータ装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明に係るインバータ装置は、モータの相数と同数のインバータモジュールと、インバータモジュールの直流端子間に接続されたスナバ回路と、を備える。インバータモジュールは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続され、インバータモジュールを構成するスイッチング素子は、インバータモジュールごとに共通の駆動信号によって駆動される。

本発明によれば、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータモジュールを用いてインバータ装置を構成できる、という効果を奏する。

実施の形態に係るインバータ装置の回路構成を示す図 実施の形態に係るスナバ回路の図１とは異なる例を示す図 本実施の形態に係るインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図 並列駆動の手法が異なるインバータ装置の回路構成を比較例として示す図 図４に示すインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図 図５に示すインバータモジュールにおけるＵ相、Ｖ相及びＷ相における結線の様子を示す斜視図 本実施の形態に係るインバータ装置によるサージ電圧低減効果を説明する図

以下に、本発明の実施の形態に係るインバータ装置を図面に基づいて詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。

実施の形態．
図１は、本発明の実施の形態に係るインバータ装置の回路構成を示す図である。本実施の形態に係るインバータ装置は、図１に示すように、Ｕ相に対応するインバータモジュール１ａ、Ｖ相に対応するインバータモジュール１ｂ及びＷ相に対応するインバータモジュール１ｃを備える。インバータモジュール１ａは、それぞれがスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６を備える。スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６のうち、スイッチング素子１ａ１，１ａ３，１ａ５は上アームのスイッチング素子を構成し、スイッチング素子１ａ２，１ａ４，１ａ６は下アームのスイッチング素子を構成する。上アームのスイッチング素子は「上アーム」と略され、下アームのスイッチング素子は単に「下アーム」と略されることもある。インバータモジュール１ｂ，１ｃの構成も、インバータモジュール１ａと同様である。なお、簡略化のため、図１では、インバータモジュール１ｂ，１ｃ内のスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６の符号を省略している。

インバータモジュール１ａ，１ｂ，１ｃは、それぞれが、上アームの１つのスイッチング素子と下アームの１つのスイッチング素子とが直列に接続されたスイッチング素子対を備える。図１の構成では、インバータモジュールごとに、３つのスイッチング素子対が設けられている。上アームの１つのスイッチング素子であるスイッチング素子１ａ１と下アームの１つのスイッチング素子であるスイッチング素子１ａ２との接続点は引き出されて端子１３に電気的に接続される。他のスイッチング素子も同様であり、上アームのスイッチング素子１ａ３と下アームのスイッチング素子１ａ４との接続点は引き出されて端子１４に電気的に接続され、上アームのスイッチング素子１ａ５と下アームのスイッチング素子１ａ６との接続点は引き出されて端子１５に電気的に接続される。インバータモジュール１ａ，１ｂ，１ｃにおいて、端子１３，１４，１５は、インバータモジュールにおける交流端子を構成する。

また、インバータモジュール１ａにおいて、上アームのスイッチング素子であるスイッチング素子１ａ１，１ａ３，１ａ５の高電位側の電極同士は接続され、インバータモジュール１ａに設けられた端子１１に電気的に接続される。また、下アームのスイッチング素子であるスイッチング素子１ａ２，１ａ４，１ａ６の低電位側の電極同士は接続され、インバータモジュール１ａに設けられた端子１２に電気的に接続される。他のインバータモジュール１ｂ，１ｃも同様に構成される。インバータモジュール１ａ，１ｂ，１ｃにおいて、端子１１，１２は、インバータモジュールにおける直流端子を構成する。

インバータモジュール１ａにおいて、端子１１，１２にはスナバ回路２ａが接続される。スナバ回路２ａは、スナバコンデンサ２ａ１及びスナバ抵抗２ａ２を備える。スナバコンデンサ２ａ１とスナバ抵抗２ａ２とは、直列に接続されている。他のインバータモジュール１ｂ，１ｃも同様に構成される。なお、図１では、スナバコンデンサ２ａ１とスナバ抵抗２ａ２とが直列に接続されたスナバ回路を例示しているが、この構成には限定されない。図２は、本実施の形態に係るスナバ回路の図１とは異なる例を示す図である。図２に示すように、スナバ抵抗２ａ２の両端に並列に接続されるスナバダイオード２ａ３を備えていてもよい。また、図２の回路構成も一例であり、回路要素であるスナバコンデンサ２ａ１、スナバ抵抗２ａ２及びスナバダイオード２ａ３を直列又は並列に組み合わせる幾つかのバリエーションが知られている。すなわち、スナバ回路は、スナバコンデンサ及び抵抗の直列回路、又は、スナバコンデンサ、抵抗及びスナバダイオードを直列もしくは並列に組み合わせた回路で構成されていてもよい。

インバータモジュール１ａ，１ｂ，１ｃは、モータ４に接続される。モータ４は、Ｕ相巻線４Ｕ、Ｖ相巻線４Ｖ及びＷ相巻線４Ｗを有する三相モータである。インバータモジュール１ａの端子１３，１４，１５は１つに結線されて、モータ４のＵ相巻線４Ｕに電気的に接続される。他のインバータモジュール１ｂ，１ｃも同様であり、インバータモジュール１ｂの端子１３，１４，１５は１つに結線されて、モータ４のＶ相巻線４Ｖに電気的に接続され、インバータモジュール１ｃの端子１３，１４，１５は１つに結線されて、モータ４のＷ相巻線４Ｗに電気的に接続される。すなわち、図１に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子が同一相の交流端子を成し、それぞれがＵ相、Ｖ相及びＷ相のインバータモジュールとして配置される。

図１のように構成されたインバータ装置によれば、スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６の個々の電流容量が小さい場合でも、スイッチング素子対を並列化することにより大電流容量のインバータ装置を実現することができる。

制御部５は、インバータモジュール１ａ，１ｂ，１ｃ内のスイッチング素子の動作を制御するための制御手段である。具体的に説明すると、制御部５は、インバータモジュール１ａ，１ｂ，１ｃ内のスイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６を制御するための駆動信号であるＰＷＭ信号ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮを生成してインバータモジュール１ａ，１ｂ，１ｃへ出力する。ＰＷＭ信号ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮのうち、ＵＰ，ＶＰ，ＷＰは、Ｕ相、Ｖ相及びＷ相の上アームのスイッチング素子１ａ１，１ａ３，１ａ５のオンオフ状態を制御するためのＰＷＭ信号であり、ＵＮ，ＶＮ，ＷＮは、Ｕ相、Ｖ相及びＷ相の下アームのスイッチング素子１ａ２，１ａ４，１ａ６のオンオフ状態を制御するためのＰＷＭ信号である。

本実施の形態のインバータ装置は、前述の通り、インバータモジュール１ａはＵ相のインバータモジュールを構成し、インバータモジュール１ｂはＶ相のインバータモジュールを構成し、インバータモジュール１ｃはＷ相のインバータモジュールを構成する。このため、インバータモジュール１ａにはＰＷＭ信号ＵＰ，ＵＮが出力され、インバータモジュール１ｂにはＰＷＭ信号ＶＰ，ＶＮが出力され、インバータモジュール１ｃにはＰＷＭ信号ＷＰ，ＷＮが出力される。

スイッチング素子１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６としては、どのような素子を用いてもよいが、ＧａＮ（窒化ガリウム）、ＳｉＣ（シリコンカーバイド：炭化珪素）、ダイヤモンドなどのワイドバンドギャップ半導体を用いることが可能である。ワイドバンドギャップ半導体を用いることで耐電圧性が高く、許容電流密度も高くなるため、インバータモジュールの小型化が可能となる。ワイドバンドギャップ半導体は、耐熱性も高いため、図示しない放熱部の放熱フィンの小型化も可能になる。ワイドバンドギャップ半導体によって形成されたスイッチング素子は、スイッチングスピードが速く、スイッチング時に発生する損失が小さいので、同様に放熱部の放熱フィンの小型化が可能になる。

次に、本実施の形態に係るインバータ装置の特徴について、図１から図７の図面を適宜参照して説明する。図３は、本実施の形態に係るインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図４は、並列駆動の手法が異なるインバータ装置の回路構成を比較例として示す図である。図５は、図４に示すインバータ装置におけるインバータモジュール及びスナバ回路の部品配置の様子を示す斜視図である。図６は、図５に示すインバータモジュールにおけるＵ相、Ｖ相及びＷ相における結線の様子を示す斜視図である。図７は、本実施の形態に係るインバータ装置によるサージ電圧低減効果を説明する図である。

ここで、図３から図７の図面について補足する。まず、図４は、図１とは基本的な構成は同等であるが、交流端子である端子１３，１４，１５の結線の方法が異なり、また、並列駆動の手法が異なる。なお、図１と同等の構成部には同一の符号を付している。図１では、各インバータモジュールの端子１３，１４，１５は１つに結線されていたが、図４では、各インバータモジュールにおける端子１３同士が１つに結線されて、モータ４のＵ相巻線４Ｕに電気的に接続されている。端子１４及び端子１５も同様であり、各インバータモジュールにおける端子１４同士が１つに結線されて、モータ４のＶ相巻線４Ｖに電気的に接続され、各インバータモジュールにおける端子１５同士が１つに結線されて、モータ４のＷ相巻線４Ｗに電気的に接続されている。すなわち、図４に示すインバータ装置の構成は、それぞれのインバータモジュールにおける複数の交流端子のそれぞれが異なる相の交流端子を成し、複数のインバータモジュールにおける第１アーム、第２アーム及び第３アームのそれぞれが、Ｕ相、Ｖ相及びＷ相のインバータ回路として動作する構成である。

図３は、図１の回路図を基に製作したインバータモジュール６ａ，６ｂ，６ｃ及びスナバ回路７ａ，７ｂ，７ｃの配置図である。また、図５は、図４の回路図を基に製作したインバータモジュール６Ａ，６Ｂ，６Ｃ及びスナバ回路７ａ，７ｂ，７ｃの配置図である。図１及び図４のように、インバータの回路構成は同一であるが、交流端子である端子１３，１４，１５の接続構成が異なり、図３及び図５に示すように、インバータモジュールは異なるものとなる。

具体的に説明すると、図３に示すように、インバータモジュール６ａのＵ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ａの回路における端子１３，１４，１５に対応する。同様に、インバータモジュール６ｂのＶ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ｂの回路における端子１３，１４，１５に対応する。また、インバータモジュール６ｃのＷ端子は３つの端子から成り、当該３つの端子は、図１のインバータモジュール６ｃの回路における端子１３，１４，１５に対応する。

一方、図５に示すように、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＵ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１３に対応する。同様に、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＶ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１４に対応する。また、インバータモジュール６Ａ，６Ｂ，６Ｃにおける各々のＷ端子は、図４のインバータモジュール１ａ，１ｂ，１ｃの回路における各々の端子１５に対応する。したがって、インバータモジュール６Ａ，６Ｂ，６Ｃを用いてインバータ回路を構成するには、図６に示すように結線する必要がある。なお、図３及び図５における回路部品の配置条件は同一であり、何れも回路部品の実装面積が小さくなるように配置している。また、インバータモジュール６ａ，６ｂ，６ｃ及びインバータモジュール６Ａ，６Ｂ，６Ｃにおける、Ｕ端子、Ｖ端子及びＷ端子、並びに、直流端子であるＰ端子及びＮ端子の配置は、各端子間の線間電圧及び絶縁距離、並びに、各端子に通電する電流を考慮して決める必要があり、図示のように、Ｐ端子及びＮ端子が両側に配置され、Ｐ端子とＮ端子との間に、Ｕ端子、Ｖ端子及びＷ端子が配置される構成となる。

図７には、図１及び図４の回路のターンオフ時の電圧波形及び電流波形が示されている。ターンオフ時の電流は、図示のように、ピーク値I_０から零に向かって急速に立ち下がる波形となる。一方、ターンオフ時の電圧は、図示のように、零から急速に立ち上がる波形となる。電圧波形において、実線は単一モジュールにて三相出力を行う図４の回路の電圧波形であり、破線は単一モジュールにて単相出力を行う図１の回路の電圧波形である。なお、図４の回路構成における配線インダクタンスをＬ_０とし、図１の回路構成における配線インダクタンスをＬ_１としている。

本実施の形態に係るインバータ装置の特徴の説明に戻る。まず、図１のように構成された回路においては、１つのインバータモジュール内に設計された各アーム出力をモータ出力のＵ相、Ｖ相及びＷ相とすることで、図３に示すようにインバータモジュール同士の絶縁距離が、ほぼ各相の絶縁距離となり、モータ４への結線が容易になる。

図１の回路構成の場合、大電流駆動のときには、Ｕ相、Ｖ相及びＷ相に多くの電流が通電されるため、配線パターンを広くとらなければならないが、図３に示されるように、インバータモジュールから引き出されるアーム端子同士が接近しているので、端子同士を結線すればよく、大電流を許容するための太い配線パターンを引き回さずに済むという利点がある。

また、図４の回路構成の場合、図６に示すように、Ｕ相、Ｖ相及びＷ相の交流出力の配線パターンを引き回す必要がある。また、Ｐ端子に接続する配線パターンとＮ端子に接続する配線パターンとは、低インダクタンスのために、それらを近づけて配線する必要があり、且つ、交流配線と干渉しないように広く配線する必要がある。このため、Ｐ端子及びＮ端子に接続する配線パターンは、図１の回路構成に比して長くなる。このため、配線インダクタンスが大きくなり、スイッチング時のサージ電圧が大きくなる。その結果、時定数の大きなスナバ回路が必要となる。スナバ回路における時定数は、スナバコンデンサの容量と、スナバ抵抗の抵抗値の積に比例するので、スナバ回路部品の実装面積が増大し、装置サイズが増大し、また、コストが増加する要因となっていた。

これに対し、図１の回路構成の場合、Ｕ相、Ｖ相及びＷ相の交流出力の配線パターンを引き回す必要はないため、Ｐ端子及びＮ端子に接続する配線パターンを、図４の回路構成よりも短くすることができる。これにより、配線インダクタンスを小さくすることができるので、装置サイズの増大及びコストの増加を抑制することが可能となる。

上述のように、図７には、実線及び破線にて、スイッチング素子がターンオフするときの電圧波形を示している。ターンオフ時の電圧波形は、一般的に、次式で表すことができる。

Ｖ_ＣＥＳＰ＝Ｅ＋Ｖ_ＦＭ＋(−Ｌ・ｄＩ／ｄｔ) …（１）

上記（１）式において、Ｖ_ＣＥＳＰはターンオフ時のスパイク電圧の値、Ｅはインバータモジュールに印加される直流電源電圧の値、Ｖ_ＦＭはスナバダイオードにおける過渡順電圧降下の値、Ｌは配線インダクタンスの値、ｄＩ／ｄｔは、スイッチング素子におけるターンオフ時の電圧変化を表す。

上述のように、図４の回路構成における配線インダクタンスＬ_０と、図１の回路構成における配線インダクタンスＬ_１との間には、Ｌ_０＞Ｌ_１の関係がある。このため、実線で示す電圧波形のピーク値、破線で示す電圧波形のピーク値との差分値であるΔＶ_ＣＥＳＰは、次式で表すことができる。

ΔＶ_ＣＥＳＰ＝(Ｌ_０−Ｌ_１)(ｄＩ／ｄｔ) …（２）

上記（２）式で表されるΔＶ_ＣＥＳＰが、スナバ回路部品の低価格化、スナバ回路部品の長寿命化、スナバ回路部品の低サイズ化に寄与できる定量値である。

なお、図１の例では、１つのインバータモジュールが３対のスイッチング素子対で構成される例を示したが、図１の例に限定されず、２対又は４対以上のスイッチング素子で１つのインバータモジュールが構成されていてもよい。

また、図１の構成例では、モータ４が３相モータの例を示したが、３相モータに限定されず、相数分のインバータモジュールを用いることで図１の例と同様に低価格化及び低サイズ化を実現できる。

また、図１の構成例では、１相あたり１つのインバータモジュールを用いる例を示したが、１相あたり複数のインバータモジュールを用いてもよい。一例として、１相あたり２つのインバータモジュールを並列に接続して用いて、相数×２個のインバータモジュールを用いてもよい。

以上説明したように、本実施の形態に係るインバータ装置によれば、モータの相数と同数のインバータモジュール、及びインバータモジュールの直流端子間に接続されたスナバ回路を備え、インバータモジュールは、２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数のスイッチング素子対は並列に接続されるように構成したので、装置サイズの増大及びコストの増加を抑制しつつ、並列駆動に適したインバータ装置を構成することが可能となる。

なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ａ，１ｂ，１ｃ，６ａ，６ｂ，６ｃ，６Ａ，６Ｂ，６Ｃ インバータモジュール、１ａ１，１ａ２，１ａ３，１ａ４，１ａ５，１ａ６ スイッチング素子、２ａ，７ａ，７ｂ，７ｃ スナバ回路、２ａ１ スナバコンデンサ、２ａ２ スナバ抵抗、２ａ３ スナバダイオード、４ モータ、４Ｕ Ｕ相巻線、４Ｖ Ｖ相巻線、４Ｗ Ｗ相巻線、５ 制御部、１１，１２，１３，１４，１５ 端子。

Claims (5)

1. ２つのスイッチング素子が直列に接続されたスイッチング素子対を複数備え、複数の前記スイッチング素子対は並列に接続され、複数の前記スイッチング素子対におけるそれぞれの交流端子は１つに結線されて同一相の交流端子を成し、三相モータの相数と同数のインバータモジュールと、
   前記インバータモジュールの外部において、前記インバータモジュールの直流端子間に接続され、且つ、同一相の複数の前記スイッチング素子対に対して１つ設けられ、且つ、前記インバータモジュールの異なる相ごとに個別に設けられた前記インバータモジュールの数と同数のスナバ回路と、
   を備え、
   ３つの前記インバータモジュールは、それぞれがＵ相、Ｖ相及びＷ相のインバータモジュールとして配置される
   ことを特徴とするインバータ装置。
2. 前記スナバ回路は、スナバコンデンサ及び抵抗の直列回路、又は、スナバコンデンサ、抵抗及びスナバダイオードを直列もしくは並列に組み合わせた回路であることを特徴とする請求項１に記載のインバータ装置。
3. 前記インバータモジュールを構成するスイッチング素子は、前記インバータモジュールごとに共通の駆動信号によって駆動されることを特徴とする請求項１又は２に記載のインバータ装置。
4. 前記スイッチング素子は、ワイドバンドギャップ半導体によって形成されたスイッチング素子であることを特徴とする請求項１から３の何れか１項に記載のインバータ装置。
5. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム、又はダイヤモンドを用いた半導体であることを特徴とする請求項４に記載のインバータ装置。

Images