JP2014165949A - 電力変換装置 - Google Patents

Abstract

【課題】入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路を具備した電力変換装置において、電源投入時、あるいは電源遮断時等においてスナバコンデンサやインバータ回路を構成する半導体スイッチング素子に流れるサージ電流を抑制することが可能な電力変換装置を得ること。
【解決手段】サージ電流吸収素子であるバリスタ６をスナバコンデンサ５およびインバータ回路４の入力側に並列接続し、電源投入時、あるいは電源遮断時等においてスナバコンデンサ５やインバータ回路４を構成する半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆにサージ電流が流れるのを抑制するようにした。
【選択図】図１

Description

本発明は、電力変換装置に関する。

従来、交流電源から印加される交流電圧を整流してモータ等の交流負荷を駆動する電力変換装置では、整流後の直流電力を交流電力に変換するインバータ回路の前段に平滑コンデンサを具備した構成が一般的である。この平滑コンデンサとしては、交流電源の出力電圧に起因する整流後の直流電圧のリップルを除去して平滑化を図ると共に、交流電圧を投入あるいは遮断した際のサージ電流を吸収するため、大容量の平滑用コンデンサが用いられる。

この平滑用コンデンサは、一般には大容量の電解コンデンサで構成される。この平滑用コンデンサとして用いられる大容量の電解コンデンサは、電力変換装置を構成する部材の中では大型かつ高価であり、電力変換装置の大型化やコストアップを招く。また、電解コンデンサの耐用期間は、電力変換装置を構成する他の部材よりも短いため、電力変換装置を組み込む機器の性能維持のために平滑用コンデンサあるいは電力変換装置を交換する必要がある。また、平滑用コンデンサや電力変換装置の交換ができない機器に関しては、平滑用コンデンサの耐用期間に合わせて機器の耐用期間も短くなる。このため、このような平滑用コンデンサを具備しない、所謂コンデンサレス構成のインバータ回路が提案されている（例えば、特許文献１）。特許文献１に示される技術では、インバータ回路の入力側に、例えば、小容量のフィルムコンデンサ等で構成されるスナバコンデンサを具備し、このスナバコンデンサの容量を所定範囲内とすることで、インバータ回路の高調波ノイズやサージ電流を抑制するようにしている。

特開２０１２−１５７２４２号公報

しかしながら、上記従来技術では、電源供給線の線路インピーダンスの大きさやスナバコンデンサの容量によっては、電源投入時、あるいは電源遮断時等においてスナバコンデンサやインバータ回路に流れるサージ電流を抑制することができない。この場合、スナバコンデンサや後段のインバータ回路を構成する半導体スイッチング素子として、耐電圧値、耐電流値が大きいものを採用する必要があり、コストアップや機器の大型化を招く場合がある、という問題があった。

本発明は、上記に鑑みてなされたものであって、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路を具備した電力変換装置において、電源投入時、あるいは電源遮断時等においてスナバコンデンサやインバータ回路を構成する半導体スイッチング素子に流れるサージ電流を抑制することが可能な電力変換装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明にかかる電力変換装置は、入力側に平滑用コンデンサを有さないインバータ回路を具備した電力変換装置であって、交流電源から供給される交流電力を整流するダイオード整流回路と、前記ダイオード整流回路の後段に接続された前記インバータ回路と、前記インバータ回路の入力側に並列接続された高周波ノイズ抑制用のスナバコンデンサと、前記スナバコンデンサに並列接続されたサージ電流吸収素子と、を備えることを特徴とする。

本発明によれば、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路を具備した電力変換装置において、スナバコンデンサおよびインバータ回路の入力側にサージ電流吸収用のバリスタを並列接続するようにしたので、電源投入時等においてスナバコンデンサやインバータ回路を構成する半導体スイッチング素子にサージ電流が流れるのを抑制することができ、スナバコンデンサや半導体スイッチング素子の耐電圧値、耐電流値を小さくすることができるので、電力変換装置の低コスト化や小型化を図ることができ、延いては、この電力変換装置を組み込んだ機器の低コスト化や小型化が可能となる、という効果を奏する。

図１は、実施の形態にかかる電力変換装置の一構成例を示す図である。 図２は、バリスタを具備しない従来構成における電源投入後の直流母線電圧波形の一例を示す図である。 図３は、実施の形態にかかる電力変換装置における電源投入後の直流母線電圧波形の一例を示す図である。 図４は、バリスタの電圧・電流特性を示す図である。 図５は、ダイオード整流回路の出力電圧波形の一例を示す図である。

以下に添付図面を参照し、本発明の実施の形態にかかる電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態．
図１は、実施の形態にかかる電力変換装置の一構成例を示す図である。図１に示す例では、本実施形態にかかる電力変換装置８は、交流電源１からブレーカ３を介して商用交流電力が供給され、交流負荷である電動機１１に所望の交流電力を供給する構成としている。

図１に示すように、本実施形態にかかる電力変換装置８は、ダイオード整流回路２と、スナバコンデンサ５と、バリスタ６と、インバータ回路４とを備えている。

ダイオード整流回路２は、図１に示す例では、６個の高速スイッチングダイオードがブリッジ接続されて構成され、交流電源１からブレーカ３を介して供給される三相交流電力を全波整流する。

インバータ回路４は、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さない、所謂コンデンサレス構成のインバータ回路であり、ダイオード整流回路２の高電圧側出力端子（高電圧側直流母線９）に接続される３個の半導体スイッチング素子（上アーム側半導体スイッチング素子）７ａ，７ｂ，７ｃ、および、ダイオード整流回路２の低電圧側出力端子（低電圧側直流母線１０）に接続される３個の半導体スイッチング素子（下アーム側半導体スイッチング素子）７ｄ，７ｅ，７ｆがフルブリッジ接続されて構成され、ダイオード整流回路２で全波整流された直流電圧を三相交流電圧に変換して電動機（交流負荷）１１に出力する。

各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆは、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）あるいはＭＯＳ−ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等で構成される。本実施の形態では、インバータ回路４を構成する各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆとして、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンド等のワイドバンドギャップ（以下、「ＷＢＧ」という）半導体で形成されたスイッチング素子を用いる。この構成意図と効果については後述する。

スナバコンデンサ５は、例えば１μＦ以下程度の小容量のフィルムコンデンサであり、インバータ回路４の入力側に並列接続、つまり、高電圧側直流母線９と低電圧側直流母線１０との間に接続されている。このスナバコンデンサ５は、インバータ回路４を構成する各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆのスイッチングにより生じる高周波ノイズを抑制する機能を有している。

入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路４を具備した従来の電力変換装置の構成としては、インバータ回路４の入力側、つまり、ダイオード整流回路２の後段には、高周波ノイズ抑制用のスナバコンデンサ５のみを備える構成が一般的である。本実施の形態では、スナバコンデンサ５にバリスタ６を並列接続する構成としている。

図２は、バリスタを具備しない従来構成における電源投入後の直流母線電圧波形の一例を示す図である。図２において、横軸は時間を示し、縦軸は直流母線電圧の電圧値を示している。

一般に、交流電源１とダイオード整流器２の間には、配線や基板パターンによる線路インピーダンス１２が存在するため（図１参照）、図２に示すｔ０において図１に示すブレーカ３をオンさせ、電力変換装置８に交流電源１からの三相交流電力の供給を開始すると、この線路インピーダンス１２に含まれるインダクタンス成分Ｌｅにエネルギーが流れ込み、図２に示すように、直流母線電圧波形に定常時の直流母線電圧値Ｖｄよりも大きいＬｅ×ｄｉ／ｄｔのサージ電圧が発生し、このサージ電圧の大きさに応じたサージ電流がスナバコンデンサ５およびインバータ回路４に流れ込むこととなる。

また、ブレーカ３をオフさせ、電力変換装置８への交流電源１からの三相交流電力の供給を停止した場合も、同様のサージ電圧、サージ電流が発生する。

したがって、スナバコンデンサ５や後段のインバータ回路４を構成する半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆとして、この交流電源１の供給開始時、あるいは供給停止時におけるサージ電圧、サージ電流に耐え得る耐電圧値、耐電流値を有する部品を採用する必要がある。つまり、定常動作時において必要なスペック以上の部品が必要となり、電力変換装置、延いては、この電力変換装置を組み込む機器のコストアップや大型化を招くこととなる。

図３は、実施の形態にかかる電力変換装置における電源投入後の直流母線電圧波形の一例を示す図である。図３において、横軸は時間を示し、縦軸は直流母線電圧の電圧値を示している。図３においても、図２と同様に、ｔ０において図１に示すブレーカ３をオンさせた例を示している。

図１に示す本実施の形態にかかる電力変換装置８では、上述したように、スナバコンデンサ５にバリスタ６を並列接続する構成とし、交流電源１の供給開始時、あるいは供給停止時におけるサージ電圧を抑制し、このサージ電圧の発生に伴うサージ電流をバリスタ６が吸収するようにしている。

図４は、バリスタの電圧・電流特性を示す図である。図４において、横軸はバリスタの端子間の電圧を示し、縦軸はバリスタに流れる電流を示している。バリスタは、図４に示すような非直線性抵抗特性を有しており、バリスタに流れる電流が所定値Ｉ１（図３に示す例では、Ｉ１＝１ｍＡ）以上となるバリスタ電圧Ｖ１以上の電圧が印加されると端子間のインピーダンスが急激に低下する。

つまり、上述したように、スナバコンデンサ５にバリスタ６を並列接続する構成とし、このバリスタ６の特性として、上述したバリスタ電圧Ｖ１を定常時の直流母線電圧値Ｖｄを超える値とし、電力変換装置８として想定し得るサージ電圧を許容可能なサージ耐量とすることにより、線路インピーダンス１２に含まれるインダクタンス成分Ｌｅに起因して電源投入後に発生するＬｅ×ｄｉ／ｄｔのサージ電圧が抑制され、スナバコンデンサ５およびインバータ回路４に過大なサージ電流が流れ込むのを防止することができる。

このような構成とすることにより、スナバコンデンサ５や後段のインバータ回路４を構成する半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆとして、交流電源１の供給開始時、あるいは供給停止時等におけるサージ電圧、サージ電流に耐え得る耐電圧値、耐電流値を有する部品を採用する必要がなくなるため、電力変換装置８の低コスト化や小型化が可能となり、延いては、この電力変換装置８を組み込む機器の低コスト化や小型化が可能となる。

一方、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路４を具備した構成では、交流電源１の出力電圧に起因して、ダイオード整流回路２で全波整流された直流電圧に生じるリップルを除去できないため、交流電源１の脈動を含む直流電圧が後段のインバータ回路４に供給される。

図５は、ダイオード整流回路の出力電圧波形の一例を示す図である。図５において、横軸は時間を示し、縦軸は直流母線電圧の電圧値を示している。図５に示す直流母線電圧の変動分は、電動機（交流負荷）１１への供給電力に寄与しない。つまり、インバータ回路４から電動機（交流負荷）１１に印加できる電圧値は、図５に示したＶｄ１からＶｄまでの変動分を含まない電圧値Ｖｄ１まで（破線矢印）となるため、電圧利用率が低下することとなる。

したがって、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路４において、入力側に平滑用コンデンサを有するインバータ回路と同等の出力を得るには、電圧利用率の低下を補うためにより多くの電流をインバータ回路４に流す必要がある。このため、インバータ回路４を構成する各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆに流れる電流が多くなり、インバータ回路４としての損失が増加すると共に、各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆの発熱が大きくなる。

このため、本実施の形態では、上述したように、インバータ回路４を構成する各半導体スイッチング素子７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆとして、ＷＢＧ半導体で形成されたスイッチング素子を用いている。

ＷＢＧ半導体で形成されたスイッチング素子は、シリコン（Ｓｉ）系半導体で形成されたスイッチング素子よりもスイッチング速度が速く、スイッチング損失が小さい特性を有しているため、インバータ回路４の損失を低減することができ、高効率化を図ることが可能となる。

また、ＷＢＧ半導体で形成されたスイッチング素子は、Ｓｉ系半導体で形成されたスイッチング素子よりも耐熱性も高いため、放熱手段を削除、あるいは小型化することが可能となるので、インバータ回路４の小型化、電力変換装置８の小型化が可能となり、延いては、この電力変換装置８を組み込んだ機器の更なる小型化・低コスト化を図ることが可能となる。

以上説明したように、実施の形態の電力変換装置によれば、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路を具備した構成において、サージ電流吸収用のバリスタをスナバコンデンサおよびインバータ回路の入力側に並列接続するようにしたので、電源投入時、あるいは電源遮断時等においてスナバコンデンサやインバータ回路を構成する半導体スイッチング素子にサージ電流が流れるのを抑制することができ、スナバコンデンサや半導体スイッチング素子の耐電圧値、耐電流値を小さくすることができるので、電力変換装置の低コスト化や小型化を図ることができ、延いては、この電力変換装置を組み込む機器の低コスト化や小型化が可能となる。

また、インバータ回路を構成する各半導体スイッチング素子として、Ｓｉ系半導体で形成されたスイッチング素子よりもスイッチング損失が小さく、耐熱性も高いＷＢＧ半導体で形成されたスイッチング素子を用いることにより、インバータ回路の損失を低減して高効率化を図ると共に、インバータ回路や電力変換装置の更なる小型化が可能となり、延いては、この電力変換装置を組み込む機器の更なる小型化・低コスト化を図ることが可能となる。

なお、上述した実施の形態では、スナバコンデンサおよびインバータ回路の入力側にサージ電流吸収用のバリスタを並列接続してスナバコンデンサやインバータ回路を構成する半導体スイッチング素子にサージ電流が流れるのを抑制する例を示したが、このバリスタに代えて、バリスタと同様にサージ電流を吸収可能な他のサージ電流吸収素子を用いてもよく、実施の形態と同様の効果を得られることは言うまでもない。

また、上述した実施の形態において説明したＷＢＧ半導体により構成されたスイッチング素子を用いることによる効果は、上述した効果にとどまらない。

例えば、ＷＢＧ半導体によって構成されたスイッチング素子や逆流防止素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や逆流防止素子のより一層の小型化が可能であり、インバータ回路を構成する各半導体スイッチング素子として、これら小型化されたスイッチング素子を用いることにより、インバータ回路や電力変換装置のより一層の小型化が可能となる。

また、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明にかかる電力変換装置は、入力側に大容量の電解コンデンサ等で構成された平滑用コンデンサを有さないコンデンサレス構成のインバータ回路を具備した構成に有用であり、特に、この電力変換装置を組み込む機器の小型化・低コスト化を図る技術として適している。

１ 交流電源、２ ダイオード整流回路、３ ブレーカ、４ インバータ回路、５ スナバコンデンサ、６ バリスタ、７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ 半導体スイッチング素子、８ 電力変換装置、９ 高電圧側直流母線、１０ 低電圧側直流母線、１１ 電動機（交流負荷）、１２ 線路インピーダンス。

Claims (3)

1. 入力側に平滑用コンデンサを有さないインバータ回路を具備した電力変換装置であって、
   交流電源から供給される交流電力を整流するダイオード整流回路と、
   前記ダイオード整流回路の後段に接続された前記インバータ回路と、
   前記インバータ回路の入力側に並列接続された高周波ノイズ抑制用のスナバコンデンサと、
   前記スナバコンデンサに並列接続されたサージ電流吸収素子と、
   を備えることを特徴とする電力変換装置。
2. 前記インバータ回路を構成する半導体スイッチング素子は、ワイドバンドギャップ半導体により形成されたことを特徴とする請求項１に記載の電力変換装置。
3. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、またはダイヤモンドであることを特徴とする請求項２に記載の電力変換装置。

Images