JP7158611B2 - スイッチングコンバータ - Google Patents

Description

本開示は、交流電圧を直流電圧に変換するスイッチングコンバータに関する。

下記特許文献１には、第１のダイオードと第２のダイオードとの接続点と、第１の金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）と第２のＭＯＳＦＥＴとの接続点とに、リアクトルを介して交流電源が接続される構成のスイッチングコンバータが開示されている。第１のダイオード及び第１のＭＯＳＦＥＴは平滑コンデンサの正極側に接続される上アーム素子であり、第２のダイオード及び第２のＭＯＳＦＥＴは平滑コンデンサの負極側に接続される下アーム素子である。第１及び第２のダイオードと第１及び第２のＭＯＳＦＥＴは、ブリッジ接続されて整流回路を構成する。

特許文献１の技術では、第１のＭＯＳＦＥＴの寄生ダイオードに電流が流れるタイミングで第１のＭＯＳＦＥＴをオン動作させ、第２のＭＯＳＦＥＴの寄生ダイオードに電流が流れるタイミングで第２のＭＯＳＦＥＴをオン動作させる。この技術は、同期整流と呼ばれる。同期整流によって、直流電源装置は高効率に制御される。

また、特許文献１には、整流器の入力側において、整流器に並列に接続され、交流電源の出力を、リアクトルを介して短絡するための短絡回路を備える構成が開示されている。短絡回路には短絡スイッチング素子が接続され、短絡スイッチング素子がオン動作すると短絡回路によって交流電源の出力が短絡される。これにより、同期整流を行いつつ、力率の改善が図られている。

特開２０１１－１５１９８４号公報

しかしながら、特許文献１の技術では、力率改善を図るために整流回路とは別に短絡スイッチング素子と短絡回路とを必要とする。このため、部品点数が多くなり、装置が高価なものになるという問題がある。

また、特許文献１の技術では、短絡回路を動作させるのは半周期に１回のみであり、力率の改善が十分であるとは言い難い。

更に、特許文献１の構成において、力率改善を図るために、第１及び第２のＭＯＳＦＥＴのスイッチング回数を増加することも考えられる。しかしながら、スイッチング回数を増加させると、スイッチングの際に発生する過電圧サージ及びＥＭＣ（Ｅｌｅｃｔｒｏ－Ｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ）ノイズが増加する。このため、スイッチング回数を増加するためには、何らかのノイズ対策が必要となる。特許文献１には、過電圧サージ及びＥＭＣノイズに対する対策は述べられていない。

本開示は、上記に鑑みてなされたものであって、部品点数を抑制しつつ、同期整流による効率改善、力率改善、並びに、過電圧サージ及びＥＭＣノイズの抑制を可能とするスイッチングコンバータを得ることを目的とする。

上述した課題を解決し、目的を達成するため、本開示に係るスイッチングコンバータは、一端が交流電源に接続されるリアクトルと、リアクトルの他端に接続され、交流電源から印加される電源電圧を直流電圧に変換する整流回路とを備える。整流回路は、第１のレグと、第１のレグに並列に接続される第２のレグとを有する。第１のレグは、第１の上アーム素子と第１の下アーム素子とが直列に接続され、第２のレグは、第２の上アーム素子と第２の下アーム素子とが直列に接続される。第１及び第２のレグのうちの何れか一方のレグにおける上下アーム素子のそれぞれには、抵抗とコンデンサとを含むスナバ回路が接続される。これに対し、第１及び第２のレグのうちのもう一方のレグにおける上下アーム素子のそれぞれには、スナバ回路は接続されない。

本開示に係るスイッチングコンバータによれば、部品点数を抑制しつつ、同期整流による効率改善、力率改善、並びに、過電圧サージ及びＥＭＣノイズの抑制が可能になるという効果を奏する。

実施の形態に係るスイッチングコンバータの構成例を示す図 実施の形態におけるスナバ回路の別例を示す図 実施の形態に係るスイッチングコンバータにおける要部の動作波形を示す図 実施の形態における整流回路に流れる電流の経路を示す第１の図 実施の形態における整流回路に流れる電流の経路を示す第２の図 実施の形態における整流回路に流れる電流の経路を示す第３の図 実施の形態における整流回路に流れる電流の経路を示す第４の図 一般的な半導体スイッチング素子に生じ得る過渡現象の説明に使用する図 実施の形態における半導体スイッチング素子に過渡現象が発生した際の電流の流れを示す第１の図 実施の形態における半導体スイッチング素子に過渡現象が発生した際の電流の流れを示す第２の図 実施の形態の変形例に係るスイッチングコンバータの構成例を示す図 実施の形態の変形例における整流回路に流れる電流の経路を示す第１の図 実施の形態の変形例における整流回路に流れる電流の経路を示す第２の図 実施の形態の変形例における整流回路に流れる電流の経路を示す第３の図 実施の形態の変形例における整流回路に流れる電流の経路を示す第４の図

実施の形態．
図１は、実施の形態に係るスイッチングコンバータの構成例を示す図である。実施の形態に係るスイッチングコンバータ１００は、図１に示すように、平滑用のリアクトル２と、駆動回路９と、整流回路１０とを備える。リアクトル２の一端は交流電源１の一方の側に接続され、リアクトル２の他端は整流回路１０の一方の入力端に接続される。整流回路１０の他方の入力端は、交流電源１の他方の側に接続される。

整流回路１０は、第１のレグ５０と、第１のレグ５０に並列に接続される第２のレグ５２とを有する。第１のレグ５０は、第１の上アーム素子である半導体スイッチング素子３と、第１の下アーム素子である半導体スイッチング素子４とを有する。半導体スイッチング素子３と半導体スイッチング素子４とは、直列に接続される。第２のレグ５２は、第２の上アーム素子である半導体スイッチング素子５と、第２の下アーム素子である半導体スイッチング素子６とを有する。半導体スイッチング素子５と半導体スイッチング素子６とは、直列に接続される。

また、整流回路１０は、スナバ回路１１，１２を有する。スナバ回路１１，１２は、抵抗１３とコンデンサ１４とを含む回路である。スナバ回路１１は半導体スイッチング素子３の両端に接続され、スナバ回路１２は半導体スイッチング素子４の両端に接続される。一方、半導体スイッチング素子５，６には、スナバ回路は接続されていない。半導体スイッチング素子５，６にスナバ回路が接続されない理由は、後述する。

図１では、抵抗１３とコンデンサ１４とが直列に接続される構成を例示しているが、これに限定されない。図２は、実施の形態におけるスナバ回路の別例を示す図である。スナバ回路は、図２のように、抵抗１３の両端に並列に接続されるダイオード１５を備えていてもよい。なお、図２の回路構成も一例であり、回路要素である抵抗１３、コンデンサ１４及びダイオード１５を直列又は並列に組み合わせる幾つかのバリエーションが知られている。即ち、スナバ回路は、抵抗及びコンデンサの直列回路、又は、抵抗、コンデンサ及びダイオードを直列もしくは並列に組み合わせた回路で構成されていてもよい。

半導体スイッチング素子３，４，５，６の一例は、図示のＭＯＳ－ＦＥＴである。なお、後述する通り、半導体スイッチング素子５，６は周知のダイオードに置き換えてもよい。また、これら半導体スイッチング素子３，４，５，６のそれぞれに並列にダイオードを挿入した構成としてもよい。半導体スイッチング素子３，４，５，６にＭＯＳ－ＦＥＴを用いた場合、素子内部に寄生ダイオードが存在する。このため、オフ状態では、半導体スイッチング素子３，４，５，６はダイオードとなる。

整流回路１０の出力端間には、平滑コンデンサ７が接続されている。平滑コンデンサ７は、整流回路１０の出力によって充電される。以下、この動作を適宜「充電動作」と呼ぶ。平滑コンデンサ７は、整流回路１０から出力された直流電圧を平滑する。平滑コンデンサ７の両端には、負荷８が接続される。負荷８は、平滑コンデンサ７の電力を使用して動作するインバータ、インバータによって駆動されるモータ、及びモータによって駆動される機器を含むものである。

駆動回路９は、駆動信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を生成して出力する。駆動信号Ｓ１は、半導体スイッチング素子３の導通を制御するための信号である。駆動信号Ｓ２は、半導体スイッチング素子４の導通を制御するための信号である。駆動信号Ｓ３は、半導体スイッチング素子５の導通を制御するための信号である。駆動信号Ｓ４は、半導体スイッチング素子６の導通を制御するための信号である。半導体スイッチング素子３，４，５，６を駆動する際、駆動信号Ｓ１，Ｓ２，Ｓ３，Ｓ４は、半導体スイッチング素子３，４，５，６を駆動可能な電圧レベルに変換されて出力される。駆動回路９は、レベルシフト回路などを用いて実現される。

次に、実施の形態に係るスイッチングコンバータの動作について、図３から図１０の図面を参照して説明する。図３は、実施の形態に係るスイッチングコンバータにおける要部の動作波形を示す図である。図４は、実施の形態における整流回路に流れる電流の経路を示す第１の図である。図５は、実施の形態における整流回路に流れる電流の経路を示す第２の図である。図６は、実施の形態における整流回路に流れる電流の経路を示す第３の図である。図７は、実施の形態における整流回路に流れる電流の経路を示す第４の図である。図８は、一般的な半導体スイッチング素子に生じ得る過渡現象の説明に使用する図である。図９は、実施の形態における半導体スイッチング素子に過渡現象が発生した際の電流の流れを示す第１の図である。図１０は、実施の形態における半導体スイッチング素子に過渡現象が発生した際の電流の流れを示す第２の図である。なお、以下の説明において、半導体スイッチング素子３，４，５，６は、ＭＯＳ－ＦＥＴであるものとする。

図３（ａ）には、交流電源１から出力される電源電圧Ｖｓの波形が示されている。電源電圧Ｖｓの極性は、リアクトル２に接続される側の電位が、リアクトル２に接続されない側の電位よりも高いときを正と定義する。図３（ｂ）には、半導体スイッチング素子３を駆動するための駆動信号Ｓ１が示されている。図３（ｃ）には、半導体スイッチング素子４を駆動するための駆動信号Ｓ２が示されている。図３（ｄ）には、半導体スイッチング素子５を駆動するための駆動信号Ｓ３が示されている。図３（ｅ）には、半導体スイッチング素子６を駆動するための駆動信号Ｓ４が示されている。

半導体スイッチング素子５，６は、上述した同期整流と呼ばれる技術で制御される。具体的には、半導体スイッチング素子５の寄生ダイオードに電流が流れるタイミングにおいて、半導体スイッチング素子５のゲートとソースとの間には、半導体スイッチング素子５をオン動作させる電圧が印加される。また、半導体スイッチング素子６の寄生ダイオードに電流が流れるタイミングにおいて、半導体スイッチング素子６のゲートとソースとの間には、半導体スイッチング素子６をオン動作させる電圧が印加される。

図４及び図５は、電源電圧Ｖｓが正極性の場合の例である。図３の左側の半周期がこれに対応し、半導体スイッチング素子６はオン動作し、半導体スイッチング素子５はオフ動作である。図６及び図７は、電源電圧Ｖｓが負極性の場合の例である。図３の右側の半周期がこれに対応し、半導体スイッチング素子５はオン動作し、半導体スイッチング素子６はオフ動作である。なお、以下の記載において、電源電圧Ｖｓの周期を「電源周期」と呼ぶ場合がある。

図４に示す電流経路の場合、半導体スイッチング素子４，６がオンしているので、電源電圧Ｖｓは、リアクトル２、半導体スイッチング素子４及び半導体スイッチング素子６を介して短絡する動作となる。この動作を適宜「電源短絡」又は「電源短絡動作」と呼ぶ。電源短絡により、リアクトル２にエネルギーが蓄積される。その後、半導体スイッチング素子６はオンのままで、半導体スイッチング素子４をオフ、半導体スイッチング素子３をオンにする。即ち、半導体スイッチング素子６はオンのままで、半導体スイッチング素子３，４の動作を反転させると、電源短絡は解除され、図５に示す経路の電流が流れて平滑コンデンサ７が充電される。即ち、エネルギーの蓄積後に電源短絡を解除すると、リアクトル２に蓄積されたエネルギーが平滑コンデンサ７に移送されて蓄積される。このとき、平滑コンデンサ７には、電源電圧Ｖｓとリアクトル２に生じた電圧との加算電圧が印加される。これにより、平滑コンデンサ７に保持される電圧であるコンデンサ電圧の昇圧が可能となる。

また、図６に示す電流経路の場合、半導体スイッチング素子３，５がオンしているので、電源電圧Ｖｓは、半導体スイッチング素子５、半導体スイッチング素子３及びリアクトル２を介して短絡する動作となる。この電源短絡により、リアクトル２にエネルギーが蓄積される。その後、半導体スイッチング素子５はオンのままで、半導体スイッチング素子３をオフ、半導体スイッチング素子４をオンにする。即ち、半導体スイッチング素子５はオンのままで、半導体スイッチング素子３，４の動作を反転させると、電源短絡は解除され、図７に示す経路の電流が流れて平滑コンデンサ７が充電される。このとき、平滑コンデンサ７には、電源電圧Ｖｓとリアクトル２に生じた電圧との加算電圧が印加される。これにより、電源電圧Ｖｓが正極性の場合と同様に、コンデンサ電圧の昇圧が可能となる。

半導体スイッチング素子３，４は、電源電圧Ｖｓの極性に関わらず、任意のタイミングで交互にスイッチングを行う。任意の回数の電源短絡及び充電動作を行うことで、電源電圧Ｖｓの昇圧が可能となる。また、電源電圧Ｖｓの１周期の全域に亘って半導体スイッチング素子３，４のスイッチング動作を行うことで、交流電源１の力率改善が可能となる。なお、この動作、即ち、電源電圧Ｖｓの１周期の全域に亘って半導体スイッチング素子３，４のスイッチング動作を行うことを適宜「全域スイッチング」と呼ぶ。

半導体スイッチング素子３，４においては、交流電源１から発生する電圧が印加される向きと、半導体スイッチング素子３，４の寄生ダイオードにおける導通方向の向きとは必ずしも一致しない。このため、半導体スイッチング素子３，４は、ダイオードに置き換えることができない。

一方、半導体スイッチング素子５，６は、電源電圧Ｖｓの極性に応じた整流動作を行う。このため、平滑コンデンサ７の充電及び昇圧の機能に関して言えば、ダイオードに置き換え可能である。しかしながら、本実施の形態のスイッチングコンバータ１００においては、半導体スイッチング素子５，６をダイオードに置き換えることは行わない。ダイオードとせずに半導体スイッチング素子５，６を備えた構成とするのは、同期整流を適用可能として、整流回路１０における導通損失を低減するためである。

一般的に、半導体スイッチング素子がオン又はオフする際には、半導体スイッチング素子のドレイン・ソース間に電圧の過渡現象が発生する。この過渡現象は、一般的に「リンギング」と呼ばれる。図８には、リンギング波形の例が示されている。図８において、横軸は時間を表し、縦軸はドレイン・ソース間電圧を表している。

リンギングは、前述した過電圧サージ及びＥＭＣノイズの原因となる。半導体スイッチング素子のスイッチング周波数を高くすれば、力率改善効果は高くなるが、過電圧サージ及びＥＭＣノイズの発生量も大きくなる。スイッチング周波数は、電源電圧Ｖｓの１周期又は半周期あたりのスイッチング回数である。

過電圧サージの大きさは、半導体スイッチング素子の耐電圧に影響する。このため、過電圧サージが大きくなると耐電圧の高い半導体スイッチング素子の選定が必要になり、コスト高になる。一方、ＥＭＣノイズ発生量に関しては、法令及び規格による制限が存在する。ＥＭＣノイズは、導体を伝搬するだけでなく、空間にも伝搬し得る。従って、ＥＭＣノイズの発生により、スイッチングコンバータ１００に周辺において、通信環境の劣化、集積回路の誤動作を生じさせるおそれがある。従来のスイッチングコンバータでは、半導体スイッチング素子における耐電圧以下の過電圧サージ、且つ、ＥＭＣノイズ発生量の条件の下、スイッチング周波数を制限し、電源半周期に１回短絡させる１回スイッチング、又は電源半周期に少数回短絡させる複数回スイッチングで動作させてきた。

これに対し、本実施の形態では、半導体スイッチング素子３にスナバ回路１１が設けられている。半導体スイッチング素子３がオフする際、半導体スイッチング素子３のドレイン・ソース間電圧は、零から急峻に増加する。この電圧により、スナバ回路１１におけるコンデンサ１４に電荷が充電される。図９には、このときの電流の流れが示されている。この電流は、スナバ回路１１における抵抗１３により減衰する。従って、半導体スイッチング素子３に発生するリンギングが低減する。これにより、半導体スイッチング素子３における過電圧サージ及びＥＭＣノイズを低減できる。

半導体スイッチング素子３がオンする際は、半導体スイッチング素子３のドレイン・ソース間電圧は急峻に零まで低下する。このとき、スナバ回路１１におけるコンデンサ１４に充電されていた電荷は、半導体スイッチング素子３を経由して放電される。図１０には、このときの電流の流れが示されている。この電流は、スナバ回路１１における抵抗１３により減衰する。従って、半導体スイッチング素子３に発生するリンギングが低減する。これにより、半導体スイッチング素子３がオンする際においても、半導体スイッチング素子３における過電圧サージ及びＥＭＣノイズを低減できる。

以上の説明の通り、スナバ回路１１の存在によって、半導体スイッチング素子３を過電圧サージから保護することができる。また、ＥＭＣノイズを規格値以内に低減することが可能になる。また、半導体スイッチング素子４も同様に、スナバ回路１２の存在によって、半導体スイッチング素子３を過電圧サージから保護し、ＥＭＣノイズを規格値以内に低減することができる。

また、図３（ｄ），（ｅ）に示されるように、半導体スイッチング素子５，６は、電源電圧Ｖｓの半周期に１回しかオン又はオフしない。従って、半導体スイッチング素子５，６においては、リンギングの発生頻度が低く、スナバ回路による効果が低い。このため、実施の形態に係るスイッチングコンバータ１００では、半導体スイッチング素子５，６には、スナバ回路を敢えて設けない。半導体スイッチング素子３，４のみにスナバ回路１１，１２を設けることで、部品点数を削減することができる。これにより、装置のコストが増加するのを抑制しつつ、過電圧サージ及びＥＭＣノイズの低減を実現することができる。

なお、図１では、半導体スイッチング素子３，４のみにスナバ回路１１，１２を設けているが、この構成に限定されない。図１１は、実施の形態の変形例に係るスイッチングコンバータの構成例を示す図である。図１１に示すスイッチングコンバータ１００Ａのように、半導体スイッチング素子５，６のみにスナバ回路１１，１２を設けるように構成してもよい。この構成の場合、上述した電源短絡動作及び充電動作は、図１２から図１５のようになる。図１２は、実施の形態の変形例における整流回路に流れる電流の経路を示す第１の図である。図１３は、実施の形態の変形例における整流回路に流れる電流の経路を示す第２の図である。図１４は、実施の形態の変形例における整流回路に流れる電流の経路を示す第３の図である。図１５は、実施の形態の変形例における整流回路に流れる電流の経路を示す第４の図である。

実施の形態の変形例に係るスイッチングコンバータ１００Ａの場合、図４及び図６に示す電源短絡動作は、それぞれ図１２及び図１４に示す電源短絡動作となる。また、図５及び図７に示す充電動作は、それぞれ図１３及び図１５に示す充電動作となる。

また、図示は省略するが、図１では、１つのリアクトル２が交流電源１の一方の側に接続される構成を開示しているが、この構成に限定されない。１つのリアクトル２が交流電源１の他方の側に接続される構成でもよい。また、分割された２つのリアクトル２が交流電源１の一方の側と他方の側の両方に接続される構成でもよい。

なお、本実施の形態の整流回路１０で用いられるスイッチング素子としては、Ｓｉ（珪素）を素材とする半導体スイッチング素子（以下「Ｓｉ素子」と称する）を用いる構成が一般的である。一方、最近では、Ｓｉに代え、近年注目されているＳｉＣ（炭化珪素）を素材とする半導体スイッチング素子（以下「ＳｉＣ素子」と称する）が注目されている。

ＳｉＣ素子の特徴として、スイッチング時間を従来素子（例えばＳｉ素子）に対して非常に短くする（約１／１０以下）ことができる。このため、スイッチング損失が小さくなる。また、ＳｉＣ素子は導通損失も小さい。このため、定常時の損失も従来素子に比して大幅に低減する（約１／１０以下）ことが可能である。

本実施の形態に係る手法の特徴としては、上述した全域スイッチングを行う。このため、従来手法に比して、スイッチング回数が増加する。このため、スイッチング損失及び導通損失が小さいＳｉＣ素子は、本実施の形態に係るスイッチングコンバータ１００，１００Ａに用いて好適である。

なお、ＳｉＣは、Ｓｉよりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。このＳｉＣ以外にも、例えば窒化ガリウム、酸化ガリウム、又はダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性も炭化珪素に類似した点が多い。したがって、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。

以上説明したように、実施の形態に係るスイッチングコンバータによれば、整流回路は、第１の上アーム素子と第１の下アーム素子とが直列に接続される第１のレグと、第２の上アーム素子と第２の下アーム素子とが直列に接続され、第１のレグに並列に接続される第２のレグを備える。第１及び第２のレグのうちの何れか一方のレグにおける上下アーム素子のそれぞれには、抵抗とコンデンサとを含むスナバ回路が接続される。一方、第１及び第２のレグのうちのもう一方のレグにおける上下アーム素子のそれぞれには、スナバ回路は接続されない。スナバ回路が接続されない上下アーム素子は電源周期で駆動され、スナバ回路が接続される上下アーム素子は電源周期よりも短い周期で駆動される。これにより、部品点数を抑制しつつ、同期整流による効率改善、力率改善、並びに、過電圧サージ及びＥＭＣノイズの抑制が可能となる。

なお、以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２ リアクトル、３，４，５，６ 半導体スイッチング素子、７ 平滑コンデンサ、８ 負荷、９ 駆動回路、１０ 整流回路、１１，１２ スナバ回路、１３ 抵抗、１４ コンデンサ、１５ ダイオード、５０ 第１のレグ、５２ 第２のレグ、１００，１００Ａ スイッチングコンバータ。

Claims (4)

1. 一端が交流電源に接続されるリアクトルと、
   前記リアクトルの他端に接続され、前記交流電源から印加される電源電圧を直流電圧に変換する整流回路と、
   を備え、
   前記整流回路は、第１のレグと、前記第１のレグに並列に接続される第２のレグとを有し、
   前記第１のレグは、第１の上アーム素子と第１の下アーム素子とが直列に接続され、
   前記第２のレグは、第２の上アーム素子と第２の下アーム素子とが直列に接続され、
   前記第１の上アーム素子、前記第１の下アーム素子、前記第２の上アーム素子及び前記第２の下アーム素子は、何れも半導体スイッチング素子であり、
   前記第１及び第２のレグのうちの何れか一方のレグにおける上下アーム素子のそれぞれには、抵抗とコンデンサとを含むスナバ回路が接続され、
   前記第１及び第２のレグのうちのもう一方のレグにおける上下アーム素子のそれぞれには、前記スナバ回路は接続されない
   スイッチングコンバータ。
2. 前記スナバ回路が接続されない上下アーム素子は、前記電源電圧の周期である電源周期で駆動され、
   前記スナバ回路が接続される上下アーム素子は、前記電源周期よりも短い周期で駆動される
   請求項１に記載のスイッチングコンバータ。
3. 前記第１及び第２のレグにおける上下アーム素子は、ワイドバンドギャップ半導体で形成されている
   請求項１又は２に記載のスイッチングコンバータ。
4. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドである
   請求項３に記載のスイッチングコンバータ。

Images