KR100834031B1 - 스너버회로를 이용한 역률개선회로 - Google Patents

스너버회로를 이용한 역률개선회로 Download PDF

Info

Publication number
KR100834031B1
KR100834031B1 KR1020060100800A KR20060100800A KR100834031B1 KR 100834031 B1 KR100834031 B1 KR 100834031B1 KR 1020060100800 A KR1020060100800 A KR 1020060100800A KR 20060100800 A KR20060100800 A KR 20060100800A KR 100834031 B1 KR100834031 B1 KR 100834031B1
Authority
KR
South Korea
Prior art keywords
inductor
diode
circuit
capacitor
snubber circuit
Prior art date
Application number
KR1020060100800A
Other languages
English (en)
Other versions
KR20080034617A (ko
Inventor
김종해
사공석진
노정욱
한상규
홍성수
김종선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060100800A priority Critical patent/KR100834031B1/ko
Publication of KR20080034617A publication Critical patent/KR20080034617A/ko
Application granted granted Critical
Publication of KR100834031B1 publication Critical patent/KR100834031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/70—Regulating power factor; Regulating reactive current or power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 스너버회로를 이용한 역률개선회로에 관한 것으로, 전원입력단으로부터 부하사이에 연결된 제 1 인덕터와, 상기 제 1 인덕터와 부하사이에 연결된 출력 다이오드, 상기 부하에 대해 병렬로 연결된 출력 캐패시터 및 그 입력전원에 병렬 연결된 스위칭 소자를 포함하고, 상기 입력전원을 해당 직류레벨의 전압으로 변환하여 출력하는 컨버터부; 및 상기 컨버터부에 연결되어 상기 스위칭 소자의 온/오프 손실을 감소시키는 스너버 회로부;를 포함하며, 상기 스너버 회로부는, 상기 제 1 인덕터와 그 일단이 연결된 제 2 인덕터와, 상기 제 2 인덕터와 그 일단이 연결되고 타단이 상기 출력다이오드의 애노드에 연결되는 제 1 캐패시터와, 상기 제 1 캐패시터에 병렬로 연결되고, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 출력다이오드의 애노드에 연결되는 제 1 다이오드와, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 제 1 다이오드의 캐소드에 연결되는 제 2 다이오드와, 상기 제 2 다이오드의 캐소드에 그 일단이 연결되고, 타단이 접지된 제 2 캐패시터를 포함하는 것을 특징으로 한다.
역률개선회로, 스너버 회로부, 인덕터, 스위칭 소자, 스위칭 손실

Description

스너버회로를 이용한 역률개선회로{POWER FACTOR CORRECTION CIRCUIT USING SNUBBER CIRCUIT}
도 1은 일반적인 전력변환회로의 전원계통을 나타낸 도면,
도 2는 종래 기술에 의한 역률개선회로의 회로도,
도 3a 및 도 3b는 스위칭 소자가 온/오프시 발생되는 스위칭 손실을 나타낸 도면,
도 4a는 출력다이오드의 역회복 특성을 나타낸 도면,
도 4b는 스위칭 소자 턴 온시의 단락경로를 나타낸 도면,
도 5는 본 발명에 따른 스너버회로를 이용한 역률개선회로의 회로도,
도 6a 내지 도 6e는 본 발명의 동작 모드별 전류 흐름을 실선으로 표시한 도면,
도 7은 본 발명의 각 동작 모드에 따른 주요 파형도,
도 8a 및 도 8b는 스너버 회로부 부가시의 스위칭 전류/전압 파형과 그때의 스위칭 손실을 개념적으로 도시하고 있는 도면.
*도면의 주요 부호에 대한 설명*
51 : 컨버터부 52 : 스너버 회로부
M : 스위칭 소자 Do : 출력 다이오드
Co : 출력 캐패시터 Lm : 제 1 인덕터
Ls : 제 2 인덕터 La : 제 3 인덕터
Ds1 : 제 1 다이오드 Ds2 : 제 2 다이오드
Ds3 : 제 3 다이오드 Cs1 : 제 1 캐패시터
Cs2 : 제 2 캐패시터
본 발명은 스너버회로를 이용한 역률개선회로에 관한 것으로, 보다 상세하게는 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 갖도록 하는 역률개선회로에 관한 것이다.
종래의 전원 공급 장치는 상용AC전압에서 DC전압을 얻기 위해 단순한 풀브릿지 정류기와 큰 용량의 전해 캐패시터를 사용하여 왔으나, 상용라인에 미치는 고조파전류로 인해 발생되는 문제점을 해결하기 위하여 현재 강력한 규제를 두고 있다.
따라서, 일반적인 전력변환회로의 전원계통은 도 1에서 도시한 바와 같이, 역률 개선단(11)과 직류전력 변환단(12)으로 구성되며, 역률 개선단(11)은 AC/DC 변환기능을 수행하는 정류기(11a)와 역률 개선(PFC: Power Factor Correction) 기능을 수행하는 PFC단(11b)으로 구성되어 약 400V의 직류 전압을 생성하게 되고, 이를 직류전력 변환단(12)에서는 부하가 요구하는 사양으로 DC/DC 전력변환을 하게 된다.
최근까지 역률개선을 위한 다양한 기술이 연구 및 개발되어져 오고 있으며, PFC를 위한 토폴로지로는 그 특성과 신뢰성이 우수한 것으로 알려져 있는 부스트(Boost) 컨버터가 주로 사용되고 있다. 그러나, 역률 개선 기능을 수행하는 부스트 컨버터의 고효율, 고신뢰성화를 위해서는 고조파 및 입출력 필터 사이즈를 저감하기 위한 높은 스위칭 주파수 운전이 필요하고 이에 따라 수반되는 스위칭 스트레스 및 손실 저감을 위한 소프트 스위칭 기법을 적용할 필요가 있다.
현재까지 여러 문헌에서 이러한 회로 기술을 제안하여 왔으며 대표적인 것이 바로 스너버회로를 이용하는 방식이다.
도 2는 종래 기술에 의한 역률개선회로의 회로도를 나타낸 것으로, PFC 컨버터로서 주로 사용되는 부스트 컨버터를 나타낸다.
도 2 회로의 동작과정을 간단해 살펴보면, 크게 에너지 저장모드(Storing mode)와 에너지 전달모드(Powering mode)의 2가지로 나눌 수 있다.
에너지 저장모드에서는 스위칭 소자(M)가 도통하며, 스위칭 소자(M) 도통시 인덕터(L)에는 입력전압(Vin)이 모두 인가되어 에너지가 전류형태로 저장된다.
이후 에너지 전달모드에서는 스위칭 소자(M)가 차단되며, 스위칭 소자(M)가 차단되면 인덕터(L)에 저장된 에너지 및 입력측 에너지 모두 출력 다이오드(D)를 통해 부하단으로 전달되면서 입력전압(Vin)보다 큰 출력전압(Vo)이 생성된다.
그러나 종래기술에 의한 역률개선회로는, 회로소자의 실제적인 특성과 회로내 존재하는 기생성분에 의해 다음과 같은 문제점이 발생하게 된다.
먼저, 스위칭 소자(M)가 온/오프 시 큰 스위칭 손실이 발생하게 되는 문제점이 있는데, 도 3a 및 도 3b를 참고로 하여 이에 대해 간단히 살펴보기로 한다.
이때, 도 3a 및 도 3b는 스위칭 소자가 온/오프시 발생되는 스위칭 손실을 나타낸 도면으로서, 도 3a는 스위칭 소자가 턴 온시 발생되는 스위칭 손실을 나타낸 것이고, 도 3b는 스위칭 소자가 턴 오프시 발생되는 스위칭 손실을 나타낸 것이다.
도 3a 및 도 3b에서 도시한 바와 같이, 스위칭 소자가 온/오프시 스위칭 전압(vds)과 전류(ids)가 교차되는 영역이 발생하게 되며, 이로 인해 스위칭 손실(switching loss)과 노이즈가 발생하게 된다.
이러한 점은 특히, 전원장치의 동작 주파수와 비례하므로, 이러한 주파수의 증가는 손실과 노이즈의 증가로 이어지며, 이로 인해 효율저하 및 스위치 발열이 발생하게 되는 문제점이 있다. 이는 특히 고속 스위칭 동작을 할 경우 더욱 그렇다.
또한, 종래의 역률개선회로는 출력다이오드(D)의 역회복 특성에 의해 순간적으로 회로가 단락되는 문제점이 있는데, 도 4a 및 도 4b를 참고로 하여 이에 대해 간단히 살펴보기로 한다.
이때, 도 4a는 출력다이오드(D)의 역회복 특성을 나타낸 도면이며, 도 4b는 스위칭 소자(M)가 턴 온 될때의 단락경로를 나타낸 도면이다.
종래의 역률개선회로가, 출력 다이오드(D)가 도통하고 있는 에너지 전달모드에서 에너지 저장모드로 전환하기 위해서는, 스위칭 소자(M)가 턴 온 되는 순간 출력다이오드(D)가 출력전압(VO)에 의해 역바이어스되어 차단되어져야 하나, 다이오드 역회복 특성에 의해 순간적으로 차단되지 못하고, 도 4a와 같이 역방향으로 전류(iD)가 흐르게 되며, 이로 인해 도 4b와 같은 단락 경로(short path)가 형성된다. 이에 따라 각 소자에는 심각한 서지성 전류로 발생하게 되어 발열과 영구적 소손 및 심각한 EMI(Electro-Magnetic Interference)가 발생할 수 있다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 갖도록 하는 역률개선회로를 제공하는데 그 목적이 있다.
본 발명의 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 역률개선회로는, 전원입력단으로부터 부하사이에 연결된 제 1 인덕터와, 상기 제 1 인덕터와 부하사이에 연결된 출력 다이오드, 상기 부하에 대해 병렬로 연결된 출력 캐패시터 및 그 입력전원에 병렬 연결된 스위칭 소자를 포함하고, 상기 입력전원을 해당 직류레벨의 전압으로 변환하여 출력하는 컨버터부; 및 상기 컨버터부에 연결되어 상기 스위칭 소자의 온/오프 손실을 감소시키는 스너버 회로부;를 포함하며, 상기 스너버 회로부는, 상기 제 1 인덕터와 그 일단이 연결된 제 2 인덕터와, 상기 제 2 인덕터와 그 일단이 연결되고 타단이 상기 출력다이오드의 애노드에 연결되는 제 1 캐패시터와, 상기 제 1 캐패시터에 병렬로 연결되고, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 출력다이오드의 애노드에 연결되는 제 1 다이오드와, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 제 1 다이오드의 캐소드에 연결되는 제 2 다이오드와, 상기 제 2 다이오드의 캐소드에 그 일단이 연결되고, 타단이 접지된 제 2 캐패시터를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 인덕터와 상기 제 2 인덕터의 일단사이에 제 3 인덕터를 더 포함하는 것을 특징으로 한다.
이때, 상기 제 3 인덕터는, 상기 제 1 인덕터의 보조권선으로 형성되는 것을 특징으로 한다.
또한, 상기 제 1 및 제 2 다이오드는 고속 회복 다이오드(fast recovery diode)인 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 5는 본 발명에 따른 스너버회로를 이용한 역률개선회로의 회로도로서, 도 5에서 도시한 바와 같이, 본 발명에 따른 역률개선회로는, 컨버터부(51)와 스너버 회로부(52)를 포함하고 있다.
여기서, 컨버터부(51)는, 제 1 인덕터(Lm), 출력 다이오드(Do), 출력 캐패시터(Co), 스위칭 소자(M)를 포함하고 있으며, 전원입력단으로부터 입력되는 전원(Vin)을 해당 직류레벨의 전압(Vo)으로 변환하여 출력하는 역할을 한다.
이때, 제 1 인덕터(Lm)는 전원입력단으로부터 부하사이에 연결되어 있으며, 출력 다이오드(Do)는 제 1 인덕터(Lm)와 부하사이에 연결되어 있다.
또한, 출력 캐패시터(Co)는 부하에 대해 병렬로 연결되어 있으며, 스위칭 소자(M)는 입력전원(Vin)에 병렬로 연결되어 있다.
이때, 스위칭 소자(M)는 능동 소자를 이용한다. 이 능동 소자(M)는 게이트, 소오스, 및 드레인을 구비하므로, 게이트 및 소오스 간에 인가되는 전압의 크기 및 극성에 따라서, 드레인으로부터 소오스로 또는 그 역으로 흐르는 전류의 크기 및 방향이 결정되는 특성을 갖는다.
이러한 능동 소자로는 바이폴라 정션 트랜지스터(BJT), 정션 전계 효과 트랜지스터(JFET), 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET), 및 금속 반도체 전계 효과 트랜지스터(MESFET) 등이 있다.
한편, 스너버 회로부(52)는 컨버터부(51)에 연결되어 스위칭 소자(M)의 온/오프 스위칭 손실을 감소시키며, 제 1 및 제 2 캐패시터(Cs1, Cs2), 제 2 인덕터(Ls), 제 1 및 제 2 다이오드(Ds1, Ds2)를 포함한다.
이때, 제 2 인덕터(Ls)는 제 1 인덕터(Lm)에 그 일단이 연결되어 있으며, 제 1 캐패시터(Cs1)는 제 2 인덕터(Ls)와 그 일단이 연결되고 타단이 출력다이오드(Do)의 애노드에 연결된다.
또한, 제 1 다이오드(Ds1)는 제 1 캐패시터(Cs1)에 병렬로 연결되고, 애노드가 제 2 인덕터(Ls)와 연결되고, 캐소드가 출력다이오드(Do)의 애노드에 연결된다.
또한, 제 2 다이오드(Ds2)는 애노드가 제 2 인덕터(Ls)와 연결되고, 캐소드 가 제 1 다이오드(Ds1)의 캐소드에 연결된다.
또한, 제 2 캐패시터(Cs2)는 제 2 다이오드(Ds2)의 캐소드에 그 일단이 연결되고, 타단이 접지된다.
이때, 스너버 회로부(52)에서 사용될 수 있는 다이오드(Ds1 , Ds2)들은 출력 다이오드(Do)에 비해 작은 용량의 소자를 사용하는 것이 바람직한데, 이는 작은 용량의 다이오드를 사용하여 각 다이오드에 흐르는 평균 전류를 작게함으로써 도통시 손실을 줄일 수 있을 뿐 아니라, 회로 구성의 복잡도를 낮출 수 있기 때문이다.
또한, 제 1 및 제 2 다이오드(Ds1,,Ds2)는 고속 회복 다이오드(fast recovery diode)를 사용하는 것이 바람직한데, 이는 제 1 및 제 2 다이오드(Ds1 ,,Ds2)를 고속 회복 다이오드를 사용할 경우 아주 짧은 시간동안만 도통하므로, 캐리어(carrier) 축적 효과가 작게 되어 고속 동작에 적합하기 때문이다.
한편, 본 발명에 이용되는 도선에는 어느 정도의 인덕터 성분(L)이 포함되어 있으므로 공진특성을 이용하여 역률을 개선할 수 있으나, 이러한 공진특성을 강화하기 위하여 제 1 인덕터(Lm)와 제 2 인덕터(Ls) 사이에 제 3 인덕터(La)를 추가할 수도 있으며, 이때, 제 3 인덕터(La)를 제 1 인덕터(Lm)의 보조권선으로 형성할 수 있다.
이하, 도 5 내지 도 7을 참고로 하여 본 발명의 동작과정을 모드 별로 살펴 보기로 한다.
이때, 도 6a 내지 도 6f는 본 발명의 동작 모드별 전류 흐름을 실선으로 표시한 도면이고, 도 7은 본 발명의 각 동작 모드에 따른 주요 파형도를 나타낸다.
모드 1(t0~t1)
도 6a는 모드 1의 전류흐름을 나타낸 도면으로, 이 모드는 컨버터부(51)의 스위칭 소자(M)가 턴 온된 상태로 입력전원 (Vin)으로부터 제 1 인덕터(Lm)에 에너지가 저장되는 구간이다. 이때, 제 1 인덕터(Lm)의 보조권선으로 제 3 인덕터(La)를 형성한 경우, 제 3 인덕터(La)에는 Vin/N(N은 권선비) 크기의 전압이 인가된다.
한편, 제 2 캐패시터(Cs2)는 이전 모드에서 출력전압(Vo)의 크기만큼 충전되어 있어 제 2 캐패시터(Cs2)를 중심으로 제 2 캐패시터(Cs2)-제 1 캐패시터(Cs1)-제 2 인덕터(Ls)-제 3 인덕터(La)-스위칭 소자(M)로 구성된 폐루프를 형성하게 된다.
이때, 제 1 캐패시터(Cs1)는 이 모드의 시작부터 충전되며, 그 양단의 전압(VCs1)은, 후술할 모드 2에서 일정하게 된다. 이 모드는 제 2 캐패시터(Cs2)의 전압이 영으로 떨어지는 시점에서 끝나게 된다.
모드 2(t1~t2)
도 6b는 모드 2의 전류흐름을 나타낸 도면으로, 이 모드는 스위칭 소자(M)가 지속적으로 턴 온 된 상태이고, 제 1 인덕터(Lm)로 흐르는 전류(iLm)는 스위칭 소자(M)에 흐르는 전류(iDs)와 같다.
이때, 제 3 인덕터(La)에 걸리는 전압 Vin/N을 기준으로 제 3 인덕터(La)-제 2 다이오드(Ds2)-제 1 캐패시터(Cs1)-제 2 인덕터(Ls)로 구성된 폐루프를 형성하게 된다. 이 모드는 제 1 캐패시터(Cs1)와 제 2 인덕터(Ls)에 의해 발생되는 공진전류(iLs)가 반주기를 지나 영으로 떨어지는 시점에서 끝나게 된다.
모드 3(t2~t3)
도 6c는 모드 3의 전류흐름을 나타낸 도면으로, 이 모드는 모드 2와 마찬가지로 스위칭 소자(M)가 턴 온 되어 있고, 이로 인해 입력전원(Vin)-제 1 인덕터(Lm)-스위칭 소자(M)의 루프가 형성되며, 이에 따라 부하는 출력캐패시터(Co)로부터 전력을 공급받는다. 이 모드는 스위칭 소자(M)가 턴 오프 되는 시점에서 끝나게 된다.
모드 4(t3~t4)
도 6d는 모드 4의 전류흐름을 나타낸 도면으로, 이 모드는 스위칭 소자(M)가 턴 오프 되면, 제 2 다이오드(Ds2)가 도통이 되면서 제 2 캐패시터(Cs2)가 충전되기 시작한다. 이 모드는 제 2 캐패시터(Cs2)의 전압이 출력전압(Vo)만큼 충전되는 시점에서 끝나게 된다.
모드 5(t4~t5)
도 6e는 모드 5의 전류흐름을 나타낸 도면으로, 이 모드에서 출력이 전달되는 경로는 Vin-Lm-Ls-Cs1-Do 와 Vin-Lm-Ds2-Do 가 되며, 이 전력 전달 경로는 모드 6까지 이루어진다. 이 모드는 충전된 제 1 커패시터(Cs1) 양단의 전압(VCs1)이 영으로 떨어지는 시점에서 끝나게 된다.
모드 6(t5~t6)
도 6f는 모드 6의 전류흐름을 나타낸 도면으로, 제 1 캐패시터(Cs1)의 양단 전압(VCs1)이 영으로 떨어지게 되면, 제 1 다이오드(Ds1)가 턴 온 되어 그 전력 전달 경로는 Vin-Lm-Ls-Ds1-Do 와 Vin-Lm-Ds2-Do로 변하게 된다. 이 모드는 제 2 다이오드(Ds2)가 턴 오프 되는 시점에서 끝나게 된다.
모드 7(t6~t7)
도 6g는 모드 7의 전류흐름을 나타낸 도면으로, 본 발명의 마지막 모드를 나 타낸 것이며, 이 모드의 주 전력 전달 경로는 Vin-Lm-Ls-Ds1-Do 가 된다. 이 모드가 끝나게 되면, 스위칭 소자(M)는 다시 턴 온 된다.
이상과 같은 7개의 동작모드는 한 주기를 기준으로 나타낸 것이며 계속적으로 반복된다.
이와 같이, 스너버 회로부(52)를 이용하여 본 발명을 구현함으로써, 본 발명은 온/오프 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선할 수 있는 이점을 가지게 되는데, 이에 대해 상세히 설명하면 다음과 같다.
먼저, 도 8a 및 도 8b는 스너버 회로부 부가시의 스위칭 전압/전류 파형과 그때의 스위칭 손실을 개념적으로 도시하고 있는 도면으로서, 도 8a는 턴온 스위칭 손실을 설명하기 위한 것이며, 도 8b는 턴오프 스위칭 손실을 설명하기 위한 것이다.
도 8a 및 도 8b에서 도시한 바와 같이, 스너버 회로부(52)가 부가되지 않을 경우 스위칭 전류/전압 파형(점선으로 표시)의 상승 기울기는 크므로, 스위칭 소자 양단 전압(VDs)과 전류(iDs)가 서로 교차하는 영역이 커지게 되어 그에 따른 온/오프 스위칭 손실은 매우 커지게 된다.
그러나, 스너버 회로부(52)를 부가하여 스위칭 전류(iDs)/전압(VDs)의 기울기를 낮추는 경우 도 8a 및 도 8b에서 도시한 바와 같이, 스위칭 소자 양단 전압(VDs) 과 전류(iDs)가 서로 교차하는 영역이 작아지게 되므로, 온/오프 스위칭 손실을 대폭 감소시킬 수 있다.
따라서 본 발명은, 스위칭 소자(M)가 온/오프시 도통 경로상에 스너버 회로부(52), 특히 별도의 제 2 인덕터(Ls)를 부가하여 스위칭 전류(iDs)/전압(VDs)의 기울기를 낮춤으로써 온/오프 시 발생하는 스위칭 손실 및 이로 인한 스위칭 발열을 개선할 수 있는 이점을 가지게 된다.
또한, 앞서 언급한 바와 같이, 종래의 역률개선회로는 큰 전류가 흐르고 있는 출력 다이오드를 순간적으로 턴 오프시킬 경우 다이오드 역회복 특성에 의해 단락상황이 발생되므로, 출력 다이오드 오프시 흐르고 있던 전류를 서서히 감소시킬 필요가 있는데, 이를 보통 다이오드 영전류 스위칭이라고 한다.
따라서, 이를 위해 본 발명은 스너버 회로부(52), 특히 별도의 제 2 인덕터(Ls)를 출력 다이오드와 직렬로 연결하여 다이오드 전류의 급격한 변화를 억제함으로써, 단락 상황으로 인해 발생될 수 있는 발열, 영구적 소손, EMI 등의 문제들을 해결할 수 있는 이점도 가지게 된다.
또한, 부가적으로 본 발명의 스너버 회로부(52)는 별도의 스위칭소자가 필요없는 스너버회로를 이용함으로써 능동 스위칭소자를 위한 부가적인 제어회로가 필요없게 되며 이에 따라 부가적인 손실이나 회로 영향이 없을 뿐 아니라, 작은 용량의 수동 소자로만으로 회로를 구성할 수 있어 회로를 보다 간단하게 구현할 수 있는 이점 또한 가질 수 있다.
특히, 역률개선 회로 내에 사용된 전력 다이오드의 개수는 기존 무손실 스너버 대비 동일하거나 적으며, 낮은 전압을 가지는 커패시터(Cs1)와 병렬로 접속된 다이오드(Ds1)의 전압 스트레스가 기존 무손실 스너버 대비 수배이상 낮으므로 저렴하고 성능이 우수한 다이오드의 사용이 가능하다.
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 스너버회로를 이용한 역률개선회로는, 스너버회로를 이용함으로써 스위칭 손실을 감소시키고, 다이오드의 역회복 특성을 개선하여 향상된 효율을 가질 수 있는 효과가 있다.
또한, 별도의 스위칭소자가 필요없는 스너버회로를 이용함으로써 능동 스위칭소자를 위한 부가적인 제어회로가 필요없게 되어 이로 인해 발생되는 부가적인 손실이나 회로 영향이 없을 뿐 아니라 작은 용량의 수동 소자만으로 회로를 구성할 수 있어 회로를 보다 간단하게 구현할 수 있는 효과가 있다.
아울러, 역률개선 회로 내에 사용된 전력 다이오드의 개수가 기존 무손실 스 너버 대비 동일하거나 적으며, 낮은 전압을 가지는 커패시터(Cs1)와 병렬로 접속된 다이오드(Ds1)의 전압 스트레스가 기존 무손실 스너버 대비 수배이상 낮으므로 저렴하고 성능이 우수한 다이오드의 사용이 가능한 효과가 있다.

Claims (4)

  1. 전원입력단으로부터 부하사이에 연결된 제 1 인덕터와, 상기 제 1 인덕터와 부하사이에 연결된 출력 다이오드, 상기 부하에 대해 병렬로 연결된 출력 캐패시터 및 상기 전원입력단으로부터 입력되는 입력전원에 병렬 연결된 스위칭 소자를 포함하고, 상기 입력전원을 해당 직류레벨의 전압으로 변환하여 출력하는 컨버터부; 및
    상기 컨버터부에 연결되어 상기 스위칭 소자의 온/오프 손실을 감소시키는 스너버 회로부;를 포함하며,
    상기 스너버 회로부는,
    상기 제 1 인덕터와 그 일단이 연결된 제 2 인덕터와,
    상기 제 2 인덕터와 그 일단이 연결되고 타단이 상기 출력다이오드의 애노드에 연결되는 제 1 캐패시터와,
    상기 제 1 캐패시터에 병렬로 연결되고, 애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 출력다이오드의 애노드에 연결되는 제 1 다이오드와,
    애노드가 상기 제 2 인덕터와 연결되고, 캐소드가 상기 제 1 다이오드의 캐소드에 연결되는 제 2 다이오드와,
    상기 제 2 다이오드의 캐소드에 그 일단이 연결되고, 타단이 접지된 제 2 캐패시터를 포함하는 것을 특징으로 하는 스너버회로를 이용한 역률개선회로.
  2. 제 1항에 있어서,
    상기 제 1 인덕터와 상기 제 2 인덕터의 일단사이에 제 3 인덕터를 더 포함하는 것을 특징으로 하는 스너버회로를 이용한 역률개선회로.
  3. 제 2항에 있어서, 상기 제 3 인덕터는,
    상기 제 1 인덕터의 보조권선으로 형성되는 것을 특징으로 하는 스너버회로를 이용한 역률개선회로.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 다이오드는 고속 회복 다이오드(fast recovery diode)인 것을 특징으로 하는 스너버회로를 이용한 역률개선회로.
KR1020060100800A 2006-10-17 2006-10-17 스너버회로를 이용한 역률개선회로 KR100834031B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100800A KR100834031B1 (ko) 2006-10-17 2006-10-17 스너버회로를 이용한 역률개선회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100800A KR100834031B1 (ko) 2006-10-17 2006-10-17 스너버회로를 이용한 역률개선회로

Publications (2)

Publication Number Publication Date
KR20080034617A KR20080034617A (ko) 2008-04-22
KR100834031B1 true KR100834031B1 (ko) 2008-05-30

Family

ID=39573946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100800A KR100834031B1 (ko) 2006-10-17 2006-10-17 스너버회로를 이용한 역률개선회로

Country Status (1)

Country Link
KR (1) KR100834031B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037892A (ko) 2019-09-30 2021-04-07 주식회사 해랑에너지 역률개선 저손실 snubber 회로 작동 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675846B1 (ko) * 2010-06-16 2016-11-15 엘지디스플레이 주식회사 Ｄｃ-ｄｃ 부스트 컨버터 회로 및 그 구동 방법
TWI485961B (zh) * 2012-06-27 2015-05-21 Macroblock Inc 共鐵心式功率因數校正諧振轉換器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007009902A (ja) * 2005-06-30 2007-01-18 Hyundai Motor Co Ltd Ｌｐｉエンジンの燃料供給システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007009902A (ja) * 2005-06-30 2007-01-18 Hyundai Motor Co Ltd Ｌｐｉエンジンの燃料供給システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
공개특허공보특1999-027151

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210037892A (ko) 2019-09-30 2021-04-07 주식회사 해랑에너지 역률개선 저손실 snubber 회로 작동 방법

Also Published As

Publication number Publication date
KR20080034617A (ko) 2008-04-22

Similar Documents

Publication Publication Date Title
US6483724B1 (en) DC/DC ZVS full bridge converter power supply method and apparatus
JP6180126B2 (ja) 力率改善回路及び力率改善制御方法
US9118259B2 (en) Phase-shifted dual-bridge DC/DC converter with wide-range ZVS and zero circulating current
US7307857B2 (en) Non-isolated DC-DC converters with direct primary to load current
US8605464B2 (en) Power converter, control method of power converter, and hard disk drive
US7321224B2 (en) DC-DC converter with clamping capacitor and output winding for reduced output voltage ripple
US20090244929A1 (en) Method and apparatus for extending zero-voltage swiitching range in a DC to DC converter
US20100220500A1 (en) Power converter and method for controlling power converter
US6169671B1 (en) Snubber circuit for a power switch and recitifying diode and power converter employing the same
US11929669B2 (en) Totem-pole bridgeless power factor correction device and power supply
US20160036337A1 (en) Switching power supply apparatus
Heldwein et al. A primary side clamping circuit applied to the ZVS-PWM asymmetrical half-bridge converter
JP6999387B2 (ja) 電力変換装置
KR100834031B1 (ko) 스너버회로를 이용한 역률개선회로
JP2006034069A (ja) 昇降圧チョッパ回路
Xu et al. A novel 5-level flying capacitor bridgeless PFC converter based on cost-effective low-voltage eGaN FETs
JP6458235B2 (ja) スイッチング電源装置
KR100874809B1 (ko) 영전압-영전류 스위칭을 이용한 3레벨 직류-직류 컨버터
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
KR100815567B1 (ko) 스너버회로를 이용한 역률개선회로
KR100808015B1 (ko) 스너버회로를 이용한 역률개선회로
KR101442553B1 (ko) 전원회로
JPWO2011161728A1 (ja) スイッチング電源装置およびこれを用いた電源システム、電子装置
CN110855140A (zh) 一种反激式开关电源系统
KR101749826B1 (ko) 커플드 인덕터를 갖는 영전압 스위칭 풀-브릿지 인버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee