CN107851636B - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN107851636B
CN107851636B CN201680002082.0A CN201680002082A CN107851636B CN 107851636 B CN107851636 B CN 107851636B CN 201680002082 A CN201680002082 A CN 201680002082A CN 107851636 B CN107851636 B CN 107851636B
Authority
CN
China
Prior art keywords
wiring
current
electronic
semiconductor module
end connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680002082.0A
Other languages
English (en)
Other versions
CN107851636A (zh
Inventor
池田康亮
铃木健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107851636A publication Critical patent/CN107851636A/zh
Application granted granted Critical
Publication of CN107851636B publication Critical patent/CN107851636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Abstract

一种半导体模块，包括：第一电子元件，其一端与第一布线相连接，其另一端与第二布线相连接，并且在从第一布线向第二布线的第一电流方向上流通第一元件电流；以及第二电子元件，其一端与第三布线相连接，其另一端与第四布线相连接，并且在从第三布线向第四布线的第二电流方向上流通第二元件电流，其中，第一电子元件与第二电子元件被配置为：使通过在第一电流方向上流通的第一元件电流生成的第一磁通的至少一部分，将通过在第二电流方向上流通的第二元件电流生成的第二磁通的至少一部分抵消，从而降低互感。

Description

半导体模块
技术领域
本发明涉及具备多个电子元件的半导体模块。
背景技术
以往，安装有整流元件和开关元件(Switching Devices)等的电子元件的半导体模块已被普遍认知(例如参照专利文献1)。
像这样的安装有整流元件和开关元件等的电子元件的半导体模块一旦运行，就会由于该半导体模块的寄生电感(Inductance)，因而产生浪涌(Surge)电压，并导致故障运行等的情况发生。
另一方面，由于安装在半导体模块上的芯片尺寸(Chip size)的小型化，因为会带来布局(Layout)上的限制。因此，例如在全桥式(Full-bridge)结构的元件中，相对于流经单侧桥臂(Arm)的电流，要在反方向上流通电流的话在布局上会很困难，从而就无法适宜地降低半导体模块内的寄生电感。
像这样，在以往的半导体模块中就存在有很难降低寄生电感的问题。
先行技术文献
专利文献
专利文献1特开2015-225988号
鉴于以上问题点，本发明的目的是提供一种可降低寄生电感的半导体模块。
发明内容
本发明的一种形态所涉及的半导体模块，其特征在于，包括：
第一电子元件，其一端与第一布线相连接，其另一端与第二布线相连接，并且在从所述第一布线向所述第二布线的第一电流方向上流通第一元件电流；以及
第二电子元件，其一端与第三布线相连接，其另一端与第四布线相连接，并且在从所述第三布线向所述第四布线的第二电流方向上流通第二元件电流，
其中，所述第一电子元件与所述第二电子元件被配置为：使通过在所述第一电流方向上流通的所述第一元件电流生成的第一磁通的至少一部分，将通过在所述第二电流方向上流通的所述第二元件电流生成的第二磁通的至少一部分抵消，从而降低互感。
根据所述半导体模块，其特征在于：
其中，流通所述第一元件电流的所述第一电流方向与流通所述第二元件电流的所述第二电流方向相平行。
根据所述半导体模块，其特征在于：
其中，所述第一元件电流的值与所述第二元件电流的值相同。
根据所述半导体模块，其特征在于，进一步包括：
调节布线，流通与所述第一元件电流以及所述第二元件电流不同的调节电流，
其中，所述调节布线被配置为：使通过流经所述调节布线的所述调节电流生成的磁通的至少一部分，将所述第一磁通的至少一部分抵消，从而降低互感。
根据所述半导体模块，其特征在于，进一步包括：
第三电子元件，其一端与第五布线相连接，其另一端与第六布线相连接，并且在从所述第五布线向所述第六布线的第三电流方向上流通第三元件电流；以及
第四电子元件，其一端与第七布线相连接，其另一端与第八布线相连接，并且在从所述第七布线向所述第八布线的第四电流方向上流通第四元件电流，
其中，所述第三电子元件与所述第四电子元件被配置为：使通过在所述第三电流方向上流通的所述第三元件电流生成的第三磁通的至少一部分，将通过在所述第四电流方向上流通的所述第四元件电流生成的第四磁通的至少一部分抵消，从而降低互感。
根据所述半导体模块，其特征在于：
其中，流通所述第三元件电流的所述第三电流方向与流通所述第四元件电流的所述第四电流方向相平行。
根据所述半导体模块，其特征在于：
其中，所述第三元件电流的值与所述第四元件电流的值相同。
根据所述半导体模块，其特征在于：
其中，所述第一电子元件为：一端与第一电源端子相连接，另一端与第一输出端子相连接的第一开关元件，
所述第二电子元件为：一端与第二输出端子相连接，另一端与第二电源端子相连接的，并且被与所述第一开关元件同步控制为导通(On)或截止(Off)的第二开关元件，
所述第三电子元件为：一端与所述第一输出端子相连接，另一端与所述第二电源端子相连接的第三开关元件，
所述第四电子元件为：一端与所述第一电源端子相连接，另一端与所述第二输出端子相连接的，并且被与所述第三开关元件同步控制为导通或截止的第四开关元件，
所述第一开关元件与所述第三开关元件之间被控制为相互补地导通或截止。
根据所述半导体模块，其特征在于：
其中，所述第一电子元件为：一端与第一电源端子相连接，另一端与第一输出端子相连接的第一开关元件，
所述第二电子元件为：一端与所述第一电源端子相连接，另一端与所述第一输出端子相连接的，并且被与所述第一开关元件同步控制为导通或截止的第二开关元件，
所述第三电子元件为：一端与所述第一输出端子相连接，另一端与所述第二电源端子相连接的第三开关元件，
所述第四电子元件为：一端与所述第一输出端子相连接，另一端与所述第二电源端子相连接的，并且被与所述第三开关元件同步控制为导通或截止的第四开关元件，
所述第一开关元件与所述第三开关元件之间被控制为相互补地导通或截止。
本发明的一种形态所涉及半导体模块，其特征在于，包括：
第一布线基板；
第一电子元件，被配置在所述第一布线基板的上方，并且其一端与所述第一布线基板电气连接；
第一连接布线层，被配置在所述第一电子元件的上方，并且与所述第一电子元件的另一端电气连接；
第二电子元件，被配置在所述第一布线基板的上方且靠近所述第一电子元件，并且其一端与所述第一布线基板电气连接；
第二连接布线层，被配置在所述第二电子元件的上方且靠近所述第一连接布线层，并且与所述第二电子元件的另一端电气连接；
第三电子元件，被配置在所述第一连接布线层的上方，并且其一端与所述第一连接布线层电气连接；
第四电子元件，被配置在所述第二连接布线层的上方且靠近所述第三电子元件，并且其一端与所述第二连接布线层电气连接；以及
第二布线基板，被配置在所述第三电子元件以及所述第四电子元件的上方，并且与所述第三电子元件的另一端以及所述第四电子元件的另一端电气连接，
其中，在从所述第一电子元件的一端向另一端的第一电流方向上流通第一元件电流，
在从所述第二电子元件的另一端向一端的第二电流方向上流通第二元件电流，
在从所述第三电子元件的一端向另一端的第三电流方向上流通第三元件电流，
在从所述第四电子元件的另一端向一端的第四电流方向上流通第四元件电流，
通过所述第一以及第三元件电流生成的磁通的至少一部分，将通过所述第二以及第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
本发明的一种形态所涉及半导体模块，其特征在于，包括：
第一布线基板；
第一电子元件，被配置在所述第一布线基板的上方，并且其一端与所述第一布线基板电气连接；
第一连接布线层，被配置在所述第一电子元件的上方，并且与所述第一电子元件的另一端电气连接；
第二电子元件，被配置在所述第一布线基板的上方且靠近所述第一电子元件，并且其一端与所述第一布线基板电气连接；
第二连接布线层，被配置在所述第二电子元件的上方且靠近所述第一连接布线层，并且与所述第二电子元件的另一端电气连接；
第三电子元件，被配置在所述第一连接布线层的上方，并且其一端与所述第一连接布线层电气连接；
第四电子元件，被配置在所述第二连接布线层的上方且靠近所述第三电子元件，并且其一端与所述第二连接布线层电气连接；
第二布线基板，被配置在所述第三电子元件以及所述第四电子元件的上方；以及
调节布线，被配置为延伸在所述第一布线基板与所述第二布线基板之间，
其中，在从所述第一电子元件的一端向另一端的第一电流方向上流通第一元件电流，
在从所述第二电子元件的一端向另一端的第二电流方向上流通第二元件电流，
在从所述第三电子元件的一端向另一端的第三电流方向上流通第三元件电流，
在从所述第四电子元件的一端向另一端的第四电流方向上流通第四元件电流，
在从所述调节布线的所述第二布线基板向所述第一布线基板的第五电流方向上流通与所述第一至第四元件电流不同的调节电流，
通过所述调节电流生成的磁通的至少一部分，将通过所述第一至第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
根据所述半导体模块，其特征在于：
其中，所述调节布线包含：第一调节布线，被配置为靠近所述第一以及第三电子元件，并且流通第一调节电流；以及第二调节布线，被配置为靠近所述第二以及第四电子元件，并且流通第二调节电流，
通过所述第一调节电流生成的磁通的至少一部分，将通过所述第一以及第三元件电流生成的磁通的至少一部分抵消，从而降低互感，
通过所述第二调节电流生成的磁通的至少一部分，将通过所述第二以及第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
根据所述半导体模块，其特征在于：
其中，所述第一电子元件为开关元件或整流元件，
所述第二电子元件为开关元件或整流元件。
根据所述半导体模块，其特征在于：
其中，所述开关元件为晶体管。
根据所述半导体模块，其特征在于：
其中，所述整流元件为二极管。
发明效果
通过本发明，就能够提供可降低寄生电感的半导体模块。
简单附图说明
图1A是展示一般的MOSFET的半导体模块M构成的一例电路图。
图1B是展示作为本发明的一种形态的第一实施方式所涉及的半导体模块M1构成的一例电路图。
图1C是展示作为本发明的一种形态的第一实施方式所涉及的半导体模块M2构成的另一例电路图。
图2A是图1A所示的MOSFET的半导体模块M的平面构造示例图。
图2B是图1B所示的MOSFET的半导体模块M1的平面构造示例图。
图3是展示作为本发明的一种形态的第一实施方式所涉及的半桥电路的半导体模块MH1构成的一例电路图。
图4是展示作为本发明的一种形态的第一实施方式所涉及的具有全桥电路的半导体模块MF1构成的一例电路图。
图5A是展示第二实施方式所涉及的具有叠层构造(Stack structure)的半导体模块构成的一例电路图。
图5B是图5A所示的半导体模块的一例斜视图。
图6A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图6B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图7A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图7B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图8A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图8B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图9A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图9B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图10A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图10B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图11A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。
图11B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
图12A是展示第三实施方式所涉及的具有叠层构造的半导体模块构成的一例电路图。
图12B是图12A所示的半导体模块的一例斜视图。
图13A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图13B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
图14A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图14B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
图15A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图15B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
图16A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图16B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
图17A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图17B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
图18A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。
图18B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
具体实施方式
以下，将参照附图对本发明的实施方式进行说明。
【第一实施方式】
图1A是展示一般的MOSFET的半导体模块M构成的一例电路图。图1B是展示作为本发明的一种形态的第一实施方式所涉及的半导体模块M1构成的一例电路图。图1C是展示作为本发明的一种形态的第一实施方式所涉及的半导体模块M2构成的另一例电路图。图2A是图1A所示的MOSFET的半导体模块M的平面构造示例图。图2B是图1B所示的MOSFET的半导体模块M1的平面构造示例图。
例如，一般的离散封装(Discrete package)的半导体模块M具备电子元件T(图1A、图2A)。该电子元件T的一端(漏极)与布线LX相连接，另一端(源极)与布线LY相连接。该电子元件T通过截止操作来限制电流，通过导通操作来使元件电流I在从布线LX向布线LY的电流方向上流通。由于该元件电流I与未图示的寄生电感，从而会产生前述的浪涌电压，并导致故障运行等的情况发生。
此处，将就安装了芯片尺寸为例如使二分之一个元件的电流方向相反，从而使其等同于离散封装中一个元件的额定值的本实施方式中所涉及的半导体模块M1的基本原理进行说明。
该半导体模块M1例如如图1B、图2B所示，具备：第一电子元件(MOSFET)T1、以及第二电子元件(MOSFET)T2。
第一电子元件T1的一端(漏极)与第一布线L1相连接，另一端(源极)与第二布线L2相连接。该第一电子元件T1通过截止操作来限制电流，通过导通操作来使第一元件电流I1在从第一布线L1向第二布线L2的第一电流方向上流通。
另外，第二电子元件T2的一端与第三布线L3相连接，另一端与第四布线L4相连接。该第二电子元件T2通过截止操作来限制电流，通过导通操作来使第二元件电流I2在从第三布线L3向第四布线L4的第二电流方向上流通。
该第二电子元件T2被与上述第一电子元件T1同步控制为导通或截止。即，第一电子元件T1与第二电子元件T2在相同的时间点(Timing)上流通第一、第二元件电流I1、I2。
此处，第一电子元件T1与第二电子元件T2被配置为：使通过在第一电流方向上流通的第一元件电流I1生成的第一磁通的至少一部分，将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通的至少一部分抵消，从而降低互感。
理想的情况是：流通第一元件电流I1的第一电流方向与流通第二元件电流I2的第二电流方向相“平行”。在实施方式中，“平行”不仅仅是包含了第一元件电流I1的第一电流方向的角度与第二元件电流I2的第二电流方向的角度完全一致的情况，还包含了从程度上来说能够获得：通过在第一电流方向上流通的第一元件电流I1生成的第一磁通，将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通抵消的效果的，第一元件电流I1的值与第二元件电流I2的值略平行的情况(下同)。
通过这样，通过在第一电流方向上流通的第一元件电流I1生成的第一磁通，将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通抵消的概率就会变高，从而能够降低互感。
更加理想的情况是：第一元件电流I1的值与第二元件电流I2的值被设定为“相同”。在实施方式中，“相同”不仅仅是包含了第一元件电流I1的值与第二元件电流I2的值完全一致的情况，还包含了从程度上来说能够使通过在第一电流方向上流通的第一元件电流I1生成的第一磁通，将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通抵消的概率变高的，第一元件电流I1的值与第二元件电流I2的值略相同的情况(下同)。
即，要安装的芯片尺寸为例如使二分之一个元件的电流方向相反，从而使其等同于离散封装中一个元件的额定值。
通过这样，通过在第一电流方向上流通的第一元件电流I1生成的第一磁通，就会将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通抵消，从而能够大大降低互感。
这样，由于半导体模块M1的寄生电感降低，从而电压·电流浪涌就会大幅降低。
再有，例如如图1C所示，半导体模块M1也可以进一步具备流通与第一元件电流I1以及第二元件电流I2不同的调节电流IA的调节布线LA。
该调节布线LA被配置为：使通过流经调节布线LA的调节电流IA生成的磁通的至少一部分，将通过第一元件电流I1生成的第一磁通的至少一部分抵消，从而降低互感。
通过这样，相比图1B所示例，通过控制调节电流IA，就能够高精度地降低互感。
再有，在图1B、图1C所示例中，是以第一、第二电子元件T1、T2为开关元件(MOSFET)进行说明的，该开关元件可以是：双极晶体管、GaNFET、IGBT、或其他的晶体管等。即，作为该开关元件，例如，可使用由GaN、Si、SiC、GaAs等构成的晶体管(下同)。另外，第一、第二电子元件T1、T2也可以是二极管等整流元件。
【变形例一】
以下，就将已述的半导体模块适用于半桥电路后的变形例进行说明。
图3是展示作为本发明的一种形态的第一实施方式所涉及的半桥电路的半导体模块MH1构成的一例电路图。图3中与图1B、图1C相同的符号显示为同样的构成，并省略其说明。
具有该变形例一所涉及的半桥电路的半导体模块MH1例如如图3所示，包括：第一电子元件(MOSFET)T1、第二电子元件(MOSFET)T2、第三电子元件(MOSFET)T3、以及第四电子元件(MOSFET)T4。在图3中所示例中，半导体模块MH1的第一输出端子TO1与第二电源端子TD2之间，连接有变压器的一级线圈Y。另外，第一电源端子TD1处例如连接有电池(未图示)的正极，第二电源端子TD2处连接有该电池的负极。
此处，第一电子元件T1为：一端(源极)经由第一布线L1与第一电源端子TD1相连接，另一端(漏极)经由第二布线L2与第一输出端子TO1相连接的第一开关元件(MOSFET)。
第二电子元件T2为：一端(源极)经由第三布线L3与第一电源端子TD1相连接，另一端(漏极)经由第四布线L4与第一输出端子TO1相连接的第二开关元件(MOSFET)。该第二开关元件T2被与上述第一开关元件T1同步控制为导通或截止。
第三电子元件T3的一端与第五布线L5相连接，另一端与第六布线L6相连接。该第三电子元件T3通过截止操作来限制电流，通过导通操作来使第三元件电流I3在从第五布线L5向第六布线L6的第三电流方向上流通。
该第三电子元件T3为：一端经由第五布线L5与第一输出端子TO1相连接，另一端经由第六布线L6与第二电源端子TD2相连接的第三开关元件。
第四电子元件T4的一端与第七布线L7相连接，另一端与第八布线L8相连接。该第四电子元件T4通过截止操作来限制电流，通过导通操作来使第四元件电流I4在从第七布线L7向第八布线L8的第四电流方向上流通。
第四电子元件T4为：一端经由第七布线L7与第一输出端子TO1相连接，另一端经由第八布线L8与第二电源端子TD2相连接的，并且被与第三开关元件T3同步控制为导通或截止的第四开关元件T4。
第一开关元件T1与第三开关元件T3之间被控制为相互补地导通或截止。
此处，相同于已述的第一电子元件T1与第二电子元件T2的配置关系，第三电子元件T3与第四电子元件T4被配置为：使通过在第三电流方向上流通的第三元件电流I3生成的第三磁通的至少一部分，将通过在第四电流方向上流通的第四元件电流I4生成的第四磁通的至少一部分抵消，从而降低互感。
理想的情况是：流通第三元件电流I3的第三电流方向与流通第四元件电流I4的第四电流方向相平行。
通过这样，通过在第三电流方向上流通的第三元件电流I3生成的第三磁通，将通过在第四电流方向上流通的第四元件电流I4生成的第四磁通抵消的概率就会变高，从而能够降低互感。
更加理想的情况是：第三元件电流I3的值与第四元件电流I4的值被设定为相同。
通过这样，通过在第三电流方向上流通的第三元件电流I3生成的第三磁通，就会将通过在第四电流方向上流通的第四元件电流I4生成的第四磁通抵消，从而能够大大降低互感。
再有，与已述的图1C所示的示例同样的，也可以进一步具备流通与第三元件电流I3以及第四元件电流I4不同的调节电流的调节布线(未图示)。此情况下，调节布线被配置为：使通过流经该调节布线的调节电流生成的磁通的至少一部分，将通过第三元件电流I3以及第四元件电流I4生成的第三磁通以及第四磁通的至少一部分抵消，从而降低互感。这样，通过控制该调节电流，就能够高精度地降低互感。
像这样，在半桥式电路的半导体模块MH1中，通过从构成上使在相对于流经桥臂的电流的反方向上流通电流，就能够降低寄生电感。而且，通过降低寄生电感，就能够大幅降低电压·电流浪涌。
再有，在半导体模块MH1中，也可以适用已述图1C中作为示例的调节布线，从而来降低互感。
再有，在构成此半桥电路的半导体模块MH1中，虽然是以第二、第四电子元件T2、T4作为半桥电路的构成要素来对其连接关系进行说明的，但也可以将第二、第四电子元件T2、T4作为其他电路的构成要素。
【变形例二】
以下，就将已述的半导体模块适用于全桥电路后的变形例进行说明。
图4是展示作为本发明的一种形态的第一实施方式所涉及的全桥电路的半导体模块MF1构成的一例电路图。图4中与图3相同的符号显示为同样的构成，并省略其说明。
具有该变形例二所涉及的全桥电路的半导体模块MF1例如如图3所示，包括：第一电子元件(MOSFET)T1、第二电子元件(MOSFET)T2、第三电子元件(MOSFET)T3、以及第四电子元件(MOSFET)T4。在图4中所示例中，在第一输出端子TO1与第二输出端子TO2之间，连接有变压器的一级线圈Y。另外，第一电源端子TD1处例如连接有电池(未图示)的正极，第二电源端子TD2处连接有该电池的负极。
此处，第一电子元件T1为：一端与第一电源端子TD1相连接，另一端与第一输出端子TO1相连接的第一开关元件。
第二电子元件T2为：一端与第二输出端子TO2相连接，另一端与第二电源端子TD2相连接的第二开关元件。该第二开关元件T2被与上述第一开关元件T1同步控制为导通或截止。
即，第一电子元件T1与第二电子元件T2在相同的时间点上流通第一、第二元件电流I1、I2。
第三电子元件T3为：一端与第一输出端子TO1相连接，另一端与第二电源端子TD2相连接的第三开关元件。
第四电子元件T4为：一端与第一电源端子TD1相连接，另一端与第二输出端子TO2相连接的第四开关元件T4。该第四开关元件T4被与第三开关元件T3同步控制为导通或截止的第四开关元件T4。
即，第三电子元件T3与第四电子元件T4在相同的时间点上流通第三、第四元件电流I3、I4。
再有，第一开关元件T1与第三开关元件T3之间被控制为相互补地导通或截止。
此处，与变形例一同样的，在变形例二所涉及的全桥电路的半导体模块MF1中，第一电子元件T1与第二电子元件T2同样被配置为使互感降低。
即，在第一电流方向上流通的第一元件电流I1生成的第一磁通，会将通过在第二电流方向上流通的第二元件电流I2生成的第二磁通抵消，从而能够大大降低互感。
而且，第三电子元件T3与第四电子元件T4被配置为使互感降低。
这样，在第三电流方向上流通的第三元件电流I3生成的第三磁通，会将通过在第四电流方向上流通的第四元件电流I4生成的第四磁通抵消，从而能够大大降低互感。
通过这样，在全桥式电路的半导体模块MF1中，也能够降低寄生电感。而且，通过降低寄生电感，就能够大幅降低电压·电流浪涌。
再有，在半导体模块MF1中，也可以适用已述图1C中作为示例的调节布线，从而来降低互感。
综上所述，通过本实施方式所涉及的半导体模块，就能够降低寄生电感。
特别是，利用半导体模块内已存的电流就可大幅地降低寄生电感。并且，通过降低该寄生电感，就可大幅地降低电压·电流浪涌。这样，就能够在维持小型化的同时，在安装有多个元件的状态下大幅地降低浪涌。
【第二实施方式】
在本第二实施方式中，将就具有叠层构造的半导体模块的构成的一例进行说明。例如已述图4所示的具有全桥式电路的半导体模块MF1适用于该第二实施方式。再有，在本实施方式中，虽然将以第一至第四电子元件作为开关元件(MOSFET)来进行说明，但即便是作为双极晶体管或其他的晶体管等的开关元件也将同样适用于以下说明。另外，第一至第四电子元件也可以为二极管等的整流元件。
图5A是展示第二实施方式所涉及的具有叠层构造的半导体模块构成的一例电路图。图5B是图5A所示的半导体模块的一例斜视图。图6A～图11A是用于说明图5A所示的半导体模块的各构成的展开后的平面图。图6B～图11B是用于说明图5B所示的半导体模块的各构成的展开后的斜视图。
另外，在图5A、图5B中，第二布线基板B2是通透的，并且可看见其下侧。另外，在图5A、图5B中，为了方便，第一至第四元件电流I1～I4被标记在半导体模块MF1的外侧。另外，在图5A、图5B中，与图4相同的符号表示与第一实施方式同样的构成。
例如，具有叠层构造的半导体模块MF1如图5A～图11A、图5B～图11B所示，具备：第一布线基板B1、第一电子元件T1、第二电子元件T2、第二连接布线层SC2、第三电子元件T3、第四电子元件T4、第二布线基板B2、以及端子TE。
第一布线基板B1上设置有用于与各端子和布线电气连接的布线图(电极)B1a和导体层B1b(图5A、图5B、图6A、图6B)。
另外，第一电子元件T1被配置在第一布线基板B1的上方(图5A、图5B、图7A、图7B)。该第一电子元件T1的一端(下侧的漏极)与第一布线基板B1电气连接。
在从该第一电子元件T1的一端(下侧的漏极)向另一端(上侧的源极)的第一电流方向上流通第一元件电流I1。
另外，第二电子元件T2被配置在第一布线基板B1的上方且靠近第一电子元件T1。该第二电子元件T2的一端(下侧的源极)与第一布线基板B1电气连接(图5A、图5B、图7A、图7B)。
在从该第二电子元件T2的另一端(上侧的漏极)向一端(下侧的源极)的第二电流方向上流通第二元件电流I2。
另外，第一连接布线层SC1被配置在第一电子元件T1的上方(图5A、图5B、图8A、图8B)。该第一连接布线层SC1与第一电子元件T1的另一端(上侧的源极)电气连接。
第二连接布线层SC2被配置在第二电子元件T2的上方并且靠近第一连接布线层SC1，并且与第二电子元件T2的另一端(上侧的漏极)电气连接(图5A、图5B、图8A、图8B)。
第三电子元件T3被配置在第一连接布线层SC1的上方(图5A、图5B、图9A、图9B)。该第三电子元件T3的一端(下侧的漏极)与第一连接布线层SC1电气连接。
在从该第三电子元件T3的一端(下侧的漏极)向另一端(上侧的源极)的第三电流方向上流通第三元件电流I3。
第四电子元件T4被配置在第二连接布线层SC2的上方且靠近第三电子元件T3(图5A、图5B、图9A、图9B)。该第四电子元件T4的一端(下侧的源极)与第二连接布线层SC2电气连接。
在从该第四电子元件T4的另一端(上侧的漏极)向一端(下侧的源极)的第四电流方向上流通第四元件电流I4。
再有，如图10A、图10B所示，第四电子元件T4的另一端(上侧的漏极)设置有导体层T4a。
第一至第四电子元件T1～T4处根据需要连接有用于与各端子和布线电气连接的布线和导体层。
另外，第二布线基板B2被配置在第三电子元件T3以及第四电子元件T4的上方(图5A、图5B、图11A、图11B)。并且，第二布线基板B2上设置有用于与各端子和布线电气连接的布线图和导体层。该第二布线基板B2与第三电子元件T3的另一端(上侧的源极)以及第四电子元件T4的另一端(上侧的漏极)电气连接。
再有，第一布线基板B1与第二布线基板B2之间设置有密封材料(未图示)。
接下来，就具有上述构成的半导体模块MF1的特性进行说明。
如已述般，在从第一电子元件T1的一端(下侧的漏极)向另一端(上侧的源极)的第一电流方向上流通第一元件电流I1。在从第二电子元件T2的另一端(上侧的漏极)向一端(下侧的源极)的第二电流方向上流通第二元件电流I2。在从第三电子元件T3的一端(下侧的漏极)向另一端(上侧的源极)的第三电流方向上流通第三元件电流I3。在从第四电子元件T4的另一端(上侧的漏极)向一端(下侧的源极)的第四电流方向上流通第四元件电流I4。
并且，通过向第一以及第三电子元件T1、T3流通的第一以及第三元件电流I1、I3生成的磁通的至少一部分，会将通过向第二以及第四电子元件T2、T4流通的第二以及第四元件电流I2、I4生成的磁通的至少一部分抵消，从而降低互感。
即，将半导体模块MF1设置为叠层模块构造，并且在维持半导体模块MF1小型化的同时，并非在平面方向上，而是以立体构造构成为：在以相对于单侧桥臂上流经的电流的相反方向上流经电流。通过这样，就能够大幅地降低寄生电感。
再有，在像这样的叠层构造下，即便是多个构造也能够容易地实现噪音抵消器(Noise Canceller)结构。
即，通过本第二实施方式所涉及的半导体模块，就能够降低寄生电感。
特别是，利用半导体模块内已存的电流就可大幅地降低寄生电感。并且，通过降低该寄生电感，就可大幅地降低电压·电流浪涌。这样，就能够在维持小型化的同时，在安装有多个元件的状态下大幅地降低浪涌。
【第三实施方式】
在本第三实施方式中，将就具有叠层构造的半导体模块的构成的另外一例进行说明。与第二实施方式一样，已述图4所示的具有全桥式电路的半导体模块MF1同样适用于该第三实施方式。再有，在本实施方式中，虽然将以第一至第四电子元件作为开关元件(MOSFET)来进行说明，但即便是作为双极晶体管或其他的晶体管等的开关元件也将同样适用于以下说明。再有，第一至第四电子元件也可以为二极管等的整流元件。
图12A是展示第三实施方式所涉及的具有叠层构造的半导体模块构成的一例电路图。图12B是图12A所示的半导体模块的一例斜视图。图13A～图18A是用于说明图12A所示的半导体模块的各构成的展开后的平面图。图13B～图18B是用于说明图12B所示的半导体模块的各构成的展开后的斜视图。
另外，在图12A、图12B中，第二布线基板B2是通透的，并且可看见其下侧。另外，在图12A、图12B中，为了方便，第一至第四元件电流I1～I4、调节电流LA被标记在半导体模块MF1的外侧。另外，在图12A、图12B中，与图5A、图5B相同的符号表示与第二实施方式同样的构成。
例如，具有叠层构造的半导体模块MF1如图12A～图18A、图12B～图18B所示，具备：第一布线基板B1、第一电子元件T1、第二电子元件T2、第二连接布线层SC2、第三电子元件T3、第四电子元件T4、第二布线基板B2、端子TE、以及调节布线LA。
第一布线基板B1上设置有用于与各端子和布线电气连接的布线图(电极)B1a和导体层B1b(图12A、图12B、图13A、图13B)。
另外，第一电子元件T1被配置在第一布线基板B1的上方(图12A、图12B、图14A、图14B)。该第一电子元件T1的一端(下侧的漏极)与第一布线基板B1电气连接。
在从该第一电子元件T1的一端(下侧的漏极)向另一端(上侧的源极)的第一电流方向上流通第一元件电流I1。
另外，第二电子元件T2被配置在第一布线基板B1的上方且靠近第一电子元件T1。该第二电子元件T2的一端(下侧的漏极)与第一布线基板B1电气连接(图12A、图12B、图14A、图14B)。
在从该第二电子元件T2的一端(下侧的漏极)向另一端(上侧的源极)的第二电流方向上流通第二元件电流I2。
另外，第一连接布线层SC1被配置在第一电子元件T1的上方(图12A、图12B、图15A、图15B)。该第一连接布线层SC1与第一电子元件T1的另一端(上侧的源极)电气连接。
第二连接布线层SC2被配置在第二电子元件T2的上方并且靠近第一连接布线层SC1，并且与第二电子元件T2的另一端(上侧的源极)电气连接(图12A、图12B、图15A、图15B)。
第三电子元件T3被配置在第一连接布线层SC1的上方(图12A、图12B、图16A、图16B)。该第三电子元件T3的一端(下侧的漏极)与第一连接布线层SC1电气连接。
在从该第三电子元件T3的一端(下侧的漏极)向另一端(上侧的源极)的第三电流方向上流通第三元件电流I3。
第四电子元件T4被配置在第二连接布线层SC2的上方且靠近第三电子元件T3(图12A、图12B、图16A、图16B)。该第四电子元件T4的一端(下侧的漏极)与第二连接布线层SC2电气连接。
在从该第四电子元件T4的一端(下侧的漏极)向另一端(上侧的源极)的第四电流方向上流通第四元件电流I4。
再有，如图17A、图17B所示，第三、第四电子元件T3、T4的另一端(上侧的源极)设置有导体层T3a、T4a。
与第二实施方式一样，第一至第四电子元件T1～T4处根据需要连接有用于与各端子和布线电气连接的布线和导体层。
另外，第二布线基板B2被配置在第三电子元件T3以及第四电子元件T4的上方(图12A、图12B、图18A、图18B)。并且，第二布线基板B2上设置有用于与各端子和布线电气连接的布线图和导体层。该第二布线基板B2与第三电子元件T3的另一端(上侧的源极)以及第四电子元件T4的另一端(上侧的源极)电气连接。
再有，与第二实施方式一样，第一布线基板B1与第二布线基板B2之间设置有密封材料(未图示)。
调节布线LA在半导体模块MF1的无效区域中，被配置为延伸在第一布线基板B1与第二布线基板B2之间。
在从该调节布线LA的第二布线基板B2向第一布线基板B1的第五电流方向上(第一至第四电流方向的反方向)流通与第一至第四元件电流I1～I4不同的调节电流IA。
该调节布线LA包含有：被配置为靠近第一以及第三电子元件T1、T3，并且流通第一调节电流IA1的第一调节布线LA1；以及被配置为靠近第二以及第四电子元件T2、T4，并且流通第二调节电流IA2的第二调节布线LA2。
通过第一调节电流IA1生成的磁通的至少一部分，会将通过第一以及第三元件电流I1、I3生成的磁通的至少一部分抵消，从而降低互感。
并且，通过第二调节电流IA2生成的磁通的至少一部分，会将通过第二以及第四元件电流I2、I4生成的磁通的至少一部分抵消，从而降低互感。
像这样，通过调节电流IA生成的磁通的至少一部分，会将通过第一至第四元件电流I1～I4生成的磁通的至少一部分抵消，从而降低互感。
再有，该调节布线LA能够通过对半导体模块MF1中延伸在第一布线基板B1与第二布线基板B2之间的布线(例如，与电源连接的布线等)的布局进行变更来构成。
像这样，在半导体模块MF1的叠层模块构造中，相对于元件电流的流通方向，依靠将在反方向上流通电流的电流路径设置在无效区域上，就能够谋求抵消电感并大幅降低浪涌。
再有，该半导体模块MF1的其他构成·功能与第二实施方式所示的半导体模块相同。
即，通过本第三实施方式所涉及的半导体模块，与第二实施方式一样，能够降低寄生电感。
特别是，利用半导体模块内已存的电流就可大幅地降低寄生电感。并且，通过降低该寄生电感，就可大幅地降低电压·电流浪涌。这样，就能够在维持小型化的同时，在安装有多个元件的状态下大幅地降低浪涌。
以上，就本发明的几个实施方式进行了说明，这些实施方式是作为举例而提示的，并没有限定发明范围的意图。这些实施方式可以被其他的各种形态所实施，并且可以在不脱离发明要旨的范围内进行种种的省略、替换、以及更改。这些实施方式或是其变形例是包含于发明范围或要旨中的，同时，也是包含于与权利要求书所记载的发明相均等的范围中的。
符号说明
M1、MH1、MF1 半导体模块
T1 第一电子元件
T2 第二电子元件
T3 第三电子元件
T4 第四电子元件
I1 第一元件电流
I2 第二元件电流
I3 第三元件电流
I4 第四元件电流

Claims (12)

1.一种半导体模块，其特征在于，包括：
第一电子元件，其一端与第一布线相连接，其另一端与第二布线相连接，并且在从所述第一布线向所述第二布线的第一电流方向上流通第一元件电流；
第二电子元件，其一端与第三布线相连接，其另一端与第四布线相连接，并且在从所述第三布线向所述第四布线的第二电流方向上流通第二元件电流；
第三电子元件，其一端与第五布线相连接，其另一端与第六布线相连接，并且在从所述第五布线向所述第六布线的第三电流方向上流通第三元件电流；
第四电子元件，其一端与第七布线相连接，其另一端与第八布线相连接，并且在从所述第七布线向所述第八布线的第四电流方向上流通第四元件电流；以及
调节布线，流通与所述第一元件电流以及所述第二元件电流不同的调节电流，
其中，所述第一电子元件与所述第二电子元件被配置为：使通过在所述第一电流方向上流通的所述第一元件电流生成的第一磁通的至少一部分，将通过在所述第二电流方向上流通的所述第二元件电流生成的第二磁通的至少一部分抵消，从而降低互感，
所述调节布线被配置为：使通过流经所述调节布线的所述调节电流生成的磁通的至少一部分，将所述第一磁通的至少一部分抵消，从而降低互感，
所述第三电子元件与所述第四电子元件被配置为：使通过在所述第三电流方向上流通的所述第三元件电流生成的第三磁通的至少一部分，将通过在所述第四电流方向上流通的所述第四元件电流生成的第四磁通的至少一部分抵消，从而降低互感，
所述第一电子元件为：一端与第一电源端子相连接，另一端与第一输出端子相连接的第一开关元件，
所述第二电子元件为：一端与第二输出端子相连接，另一端与第二电源端子相连接的，并且被与所述第一开关元件同步控制为导通或截止的第二开关元件，
所述第三电子元件为：一端与所述第一输出端子相连接，另一端与所述第二电源端子相连接的第三开关元件，
所述第四电子元件为：一端与所述第一电源端子相连接，另一端与所述第二输出端子相连接的，并且被与所述第三开关元件同步控制为导通或截止的第四开关元件，
所述第一开关元件与所述第三开关元件之间被控制为相互补地导通或截止。
2.根据权利要求1所述的半导体模块，其特征在于：
其中，流通所述第一元件电流的所述第一电流方向与流通所述第二元件电流的所述第二电流方向相平行。
3.根据权利要求2所述的半导体模块，其特征在于：
其中，所述第一元件电流的值与所述第二元件电流的值相同。
4.根据权利要求1所述的半导体模块，其特征在于：
其中，流通所述第三元件电流的所述第三电流方向与流通所述第四元件电流的所述第四电流方向相平行。
5.根据权利要求4所述的半导体模块，其特征在于：
其中，所述第三元件电流的值与所述第四元件电流的值相同。
6.一种半导体模块，其特征在于，包括：
第一电子元件，其一端与第一布线相连接，其另一端与第二布线相连接，并且在从所述第一布线向所述第二布线的第一电流方向上流通第一元件电流；
第二电子元件，其一端与第三布线相连接，其另一端与第四布线相连接，并且在从所述第三布线向所述第四布线的第二电流方向上流通第二元件电流；
第三电子元件，其一端与第五布线相连接，其另一端与第六布线相连接，并且在从所述第五布线向所述第六布线的第三电流方向上流通第三元件电流；
第四电子元件，其一端与第七布线相连接，其另一端与第八布线相连接，并且在从所述第七布线向所述第八布线的第四电流方向上流通第四元件电流；以及
调节布线，流通与所述第一元件电流以及所述第二元件电流不同的调节电流，
其中，所述第一电子元件与所述第二电子元件被配置为：使通过在所述第一电流方向上流通的所述第一元件电流生成的第一磁通的至少一部分，将通过在所述第二电流方向上流通的所述第二元件电流生成的第二磁通的至少一部分抵消，从而降低互感，
所述调节布线被配置为：使通过流经所述调节布线的所述调节电流生成的磁通的至少一部分，将所述第一磁通的至少一部分抵消，从而降低互感，
所述第三电子元件与所述第四电子元件被配置为：使通过在所述第三电流方向上流通的所述第三元件电流生成的第三磁通的至少一部分，将通过在所述第四电流方向上流通的所述第四元件电流生成的第四磁通的至少一部分抵消，从而降低互感，
所述第一电子元件为：一端与第一电源端子相连接，另一端与第一输出端子相连接的第一开关元件，
所述第二电子元件为：一端与所述第一电源端子相连接，另一端与所述第一输出端子相连接的，并且被与所述第一开关元件同步控制为导通或截止的第二开关元件，
所述第三电子元件为：一端与所述第一输出端子相连接，另一端与第二电源端子相连接的第三开关元件，
所述第四电子元件为：一端与所述第一输出端子相连接，另一端与所述第二电源端子相连接的，并且被与所述第三开关元件同步控制为导通或截止的第四开关元件，
所述第一开关元件与所述第三开关元件之间被控制为相互补地导通或截止。
7.根据权利要求1或6所述的半导体模块，其特征在于：
其中，所述第一电子元件为开关元件或整流元件，
所述第二电子元件为开关元件或整流元件。
8.根据权利要求7所述的半导体模块，其特征在于：
其中，所述开关元件为晶体管。
9.根据权利要求7所述的半导体模块，其特征在于：
其中，所述整流元件为二极管。
10.一种半导体模块，其特征在于，包括：
第一布线基板；
第一电子元件，被配置在所述第一布线基板的上方，并且其一端与所述第一布线基板电气连接；
第一连接布线层，被配置在所述第一电子元件的上方，并且与所述第一电子元件的另一端电气连接；
第二电子元件，被配置在所述第一布线基板的上方且靠近所述第一电子元件，并且其一端与所述第一布线基板电气连接；
第二连接布线层，被配置在所述第二电子元件的上方且靠近所述第一连接布线层，并且与所述第二电子元件的另一端电气连接；
第三电子元件，被配置在所述第一连接布线层的上方，并且其一端与所述第一连接布线层电气连接；
第四电子元件，被配置在所述第二连接布线层的上方且靠近所述第三电子元件，并且其一端与所述第二连接布线层电气连接；以及
第二布线基板，被配置在所述第三电子元件以及所述第四电子元件的上方，并且与所述第三电子元件的另一端以及所述第四电子元件的另一端电气连接，
其中，在从所述第一电子元件的一端向另一端的第一电流方向上流通第一元件电流，
在从所述第二电子元件的另一端向一端的第二电流方向上流通第二元件电流，
在从所述第三电子元件的一端向另一端的第三电流方向上流通第三元件电流，
在从所述第四电子元件的另一端向一端的第四电流方向上流通第四元件电流，
通过所述第一以及第三元件电流生成的磁通的至少一部分，将通过所述第二以及第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
11.一种半导体模块，其特征在于，包括：
第一布线基板；
第一电子元件，被配置在所述第一布线基板的上方，并且其一端与所述第一布线基板电气连接；
第一连接布线层，被配置在所述第一电子元件的上方，并且与所述第一电子元件的另一端电气连接；
第二电子元件，被配置在所述第一布线基板的上方且靠近所述第一电子元件，并且其一端与所述第一布线基板电气连接；
第二连接布线层，被配置在所述第二电子元件的上方且靠近所述第一连接布线层，并且与所述第二电子元件的另一端电气连接；
第三电子元件，被配置在所述第一连接布线层的上方，并且其一端与所述第一连接布线层电气连接；
第四电子元件，被配置在所述第二连接布线层的上方且靠近所述第三电子元件，并且其一端与所述第二连接布线层电气连接；
第二布线基板，被配置在所述第三电子元件以及所述第四电子元件的上方；以及
调节布线，被配置为延伸在所述第一布线基板与所述第二布线基板之间，
其中，在从所述第一电子元件的一端向另一端的第一电流方向上流通第一元件电流，
在从所述第二电子元件的一端向另一端的第二电流方向上流通第二元件电流，
在从所述第三电子元件的一端向另一端的第三电流方向上流通第三元件电流，
在从所述第四电子元件的一端向另一端的第四电流方向上流通第四元件电流，
在从所述调节布线的所述第二布线基板向所述第一布线基板的第五电流方向上流通与所述第一至第四元件电流不同的调节电流，
通过所述调节电流生成的磁通的至少一部分，将通过所述第一至第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
12.根据权利要求11所述的半导体模块，其特征在于：
其中，所述调节布线包含：第一调节布线，被配置为靠近所述第一以及第三电子元件，并且流通第一调节电流；以及第二调节布线，被配置为靠近所述第二以及第四电子元件，并且流通第二调节电流，
通过所述第一调节电流生成的磁通的至少一部分，将通过所述第一以及第三元件电流生成的磁通的至少一部分抵消，从而降低互感，
通过所述第二调节电流生成的磁通的至少一部分，将通过所述第二以及第四元件电流生成的磁通的至少一部分抵消，从而降低互感。
CN201680002082.0A 2016-07-15 2016-07-15 半导体模块 Active CN107851636B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/070958 WO2018011969A1 (ja) 2016-07-15 2016-07-15 半導体モジュール

Publications (2)

Publication Number Publication Date
CN107851636A CN107851636A (zh) 2018-03-27
CN107851636B true CN107851636B (zh) 2020-08-14

Family

ID=60952878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680002082.0A Active CN107851636B (zh) 2016-07-15 2016-07-15 半导体模块

Country Status (5)

Country Link
US (1) US10692810B2 (zh)
JP (1) JP6271765B1 (zh)
CN (1) CN107851636B (zh)
DE (1) DE112016005574B4 (zh)
WO (1) WO2018011969A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017221456A1 (ja) * 2016-06-21 2017-12-28 三菱電機株式会社 電力変換装置
US11342241B2 (en) 2018-07-18 2022-05-24 Delta Electronics (Shanghai) Co., Ltd Power module
US11444036B2 (en) 2018-07-18 2022-09-13 Delta Electronics (Shanghai) Co., Ltd. Power module assembly
EP4075497A3 (en) 2018-07-18 2023-03-01 Delta Electronics (Shanghai) Co., Ltd. Power module structure
EP3598490A1 (en) * 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module
EP3906454B1 (en) 2019-02-15 2023-06-07 Samsung Electronics Co., Ltd. Electronic device including display module including sensor and method for manufacturing the display module
IT201900013743A1 (it) 2019-08-01 2021-02-01 St Microelectronics Srl Dispositivo elettronico di potenza incapsulato, in particolare circuito a ponte comprendente transistori di potenza, e relativo procedimento di assemblaggio

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170337A (en) 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
JP4277169B2 (ja) 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP2004241734A (ja) 2003-02-10 2004-08-26 Toyota Industries Corp 半導体モジュール
JP4576223B2 (ja) * 2004-04-26 2010-11-04 株式会社日立製作所 プラズマディスプレイ装置
JP4532303B2 (ja) * 2005-02-08 2010-08-25 トヨタ自動車株式会社 半導体モジュール
CN102067309B (zh) 2008-07-10 2013-08-28 三菱电机株式会社 电力用半导体模块
US9147666B2 (en) 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
JP5380376B2 (ja) * 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
WO2012073570A1 (ja) 2010-12-01 2012-06-07 株式会社安川電機 電力変換装置
JP5763026B2 (ja) * 2012-09-24 2015-08-12 株式会社東芝 半導体装置
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP2015225988A (ja) 2014-05-29 2015-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
DE112016003111T5 (de) * 2015-07-09 2018-04-12 Mitsubishi Electric Corporation Leistungs-halbleitermodul

Also Published As

Publication number Publication date
US20190088594A1 (en) 2019-03-21
WO2018011969A1 (ja) 2018-01-18
JPWO2018011969A1 (ja) 2018-07-19
DE112016005574T5 (de) 2018-09-20
JP6271765B1 (ja) 2018-01-31
US10692810B2 (en) 2020-06-23
DE112016005574B4 (de) 2023-03-30
CN107851636A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
CN107851636B (zh) 半导体模块
JP7119842B2 (ja) Ｍｏｓトランジスタ内蔵基板及びこれを用いたスイッチング電源装置
KR101194609B1 (ko) 전력용 반도체 모듈
CN103782380B (zh) 半导体模块
US10784235B2 (en) Silicon carbide power module
US10256640B2 (en) Semiconductor device
CN109417051B (zh) 具有鲁棒性的低电感功率模块封装
US9893646B2 (en) System for a low profile, low inductance power switching module
CN112514220A (zh) 功率转换装置
US10608546B2 (en) Power converter
US20140159219A1 (en) Multi-component chip packaging structure
US10602614B2 (en) Power supply module and power supply device
US8917522B2 (en) Semiconductor device
US9866102B2 (en) Power conversion device
US11336188B2 (en) Power conversion circuit
CN108696992A (zh) 马达驱动装置
US10892748B1 (en) Power module
CN107800304B (zh) 电力转换装置
CN112913132A (zh) 功率转换装置
WO2019181147A1 (ja) 制御回路モジュール、電子部品の接続構造および電力変換装置
JP2024516899A (ja) 電力変換器デバイスおよびそれを備えるシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant