CN106057744B - 半导体模块 - Google Patents
半导体模块 Download PDFInfo
- Publication number
- CN106057744B CN106057744B CN201610126312.6A CN201610126312A CN106057744B CN 106057744 B CN106057744 B CN 106057744B CN 201610126312 A CN201610126312 A CN 201610126312A CN 106057744 B CN106057744 B CN 106057744B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- metal
- peripheral side
- outer peripheral
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 144
- 239000002184 metal Substances 0.000 claims abstract description 144
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 230000002093 peripheral effect Effects 0.000 claims description 100
- 230000005684 electric field Effects 0.000 abstract description 50
- 239000010410 layer Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 26
- 238000009826 distribution Methods 0.000 description 9
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structure Of Printed Boards (AREA)
- Inverter Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
本发明提供一种半导体模块。根据本发明，缓和在载置半导体元件的层叠基板的电场强度。半导体模块具备：层叠基板，具有绝缘板、在绝缘板的第一面设置的电路板、以及在绝缘板的位于与第一面相反一侧的第二面设置的金属板；以及布线基板，与层叠基板相向设置并具有金属层，绝缘板被设置为比电路板的外周侧端部更向外周侧延伸，金属层具有与电路板的外周侧端部重叠的区域，并且，被设置为比电路板的外周侧端部更向外周侧延伸。
Description
技术领域
本发明涉及半导体模块。
背景技术
在施加高电压的半导体模块的内部，半导体元件载置于层叠基板上。层叠基板具有由陶瓷等构成的绝缘板、设置在绝缘板的正面的电路板、以及设置在绝缘板的背面的金属板。在电路板上载置半导体元件。随着高电压施加于半导体元件，高电压也施加于电路板。特别是，电路板的端部施加有比电路板的其它部分高的电场强度。以往，为了缓和在电路板的端部的电场强度，将陶瓷层的端部与电路板的端部的间隔设置为比陶瓷层的端部与金属板的端部的间隔小(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2002-270730号公报
发明内容
技术问题
在本申请中，通过在施加高电压的半导体模块中采用新的构成，使在载置半导体元件的电路板的电场强度比以往更加缓和。
技术方案
在本发明的第一形态中，提供一种半导体模块，具备：层叠基板，具有绝缘板、在绝缘板的第一面设置的电路板、以及在绝缘板的位于与第一面相反一侧的第二面设置的金属板；以及布线基板，与层叠基板相向设置并具有金属层，绝缘板被设置为比电路板的外周侧端部更向外周侧延伸，金属层具有与电路板的外周侧端部重叠的区域，并且，被设置为比电路板的外周侧端部更向外周侧延伸。
附图说明
图1是示出在第一实施例中的半导体模块100的截面示意图的图。
图2的(a)～(c)是用于说明在第一实施例中缓和电场强度的原理的图。
图3是示出在第二实施例中的半导体模块110的截面示意图的图。
图4的(a)和(b)是用于说明在第二实施例中缓和电场强度的原理的图。
图5是示出在第三实施例中的半导体模块120的截面示意图的图。
图6是层叠基板10、层叠基板12和层叠基板13的上表面图。
图7的(a)和(b)是示出半导体模块130的通电状态和断开状态的图。
图8的(a)和(b)是示出半导体模块130的通电状态的放大图。
图9是示出在金属层54的外周侧端部的延伸出的长度与电位分布之间的关系的图。
图10是示出外周侧端部的延伸出的长度与角部的电场强度的比率的图表。
图11的(a)～(c)是示出金属突起60的突出长度与在外周侧端部的电位分布之间的关系的图。
图12是示出金属突起60的突出长度与在外周侧端部的角部的电场强度的比率的图表。
图13的(a)～(c)是示出金属突起60的突出长度与在内周侧端部的电位分布之间的关系的图。
图14是示出金属突起60的突出长度与在内周侧端部的角部的电场强度的比率的图表。
图15的(a)～(c)是示出不分割金属板18的情况与分割金属板18的情况下的角部的电场强度的比率的图。
符号说明
10…层叠基板 12…层叠基板 13…层叠基板
14…绝缘板 16…电路板 18…金属板
19…开口 20…第一面 22…第二面
24…外周侧端部 25…内周侧端部 26…外周侧端部
27…内周侧端部 28…第一端部 29…第二端部
30…半导体元件 32…导电性粘合层 34…导电柱
36…角部 40…外部端子 50…布线基板
52…基部 54…金属层 56…外周侧端部
58…金属层 60…金属突起 66…外周侧端部
90…树脂 100…半导体模块 110…半导体模块
120…半导体模块 130…半导体模块
具体实施方式
以下，通过发明的实施方式来对本发明进行说明，但以下的实施方式并不限定涉及权利要求书的发明。另外，在实施方式中说明的全部特征组合不一定是发明的解决方案所必须的。
图1是示出在第一实施例中的半导体模块100的截面示意图的图。本示例的半导体模块100具备层叠基板10、层叠基板13、以及与层叠基板10和层叠基板13相向设置的布线基板50。半导体模块100具有将层叠基板10、层叠基板13和布线基板50进行密封的树脂90。树脂90为例如环氧系树脂。
层叠基板10具有绝缘板14、电路板16和金属板18。绝缘板14为平板状，且具有作为主面的第一面20以及位于与第一面20相反一侧的第二面22。在绝缘板14的第一面20设置有电路板16，在第二面22设置有金属板18。电路板16和金属板18由例如铜(Cu)和/或铝(Al)等构成。
绝缘板14是例如氮化硅(SiNx)、氮化铝(AlNx)或氧化铝(Al2O3)的烧结体。绝缘板14的外周侧端部24被设置为比电路板16的外周侧端部26更向外周侧延伸。需要说明的是，在本说明书中，“外周侧端部”是指在各构成构件中位于半导体模块100的外周侧的端部。
在本示例中，层叠基板10和层叠基板13分别具有单个的绝缘板14。即，层叠基板10的绝缘板14与层叠基板13的绝缘板14分离。需要说明的是，层叠基板10和层叠基板13的绝缘板14也可以不设置为单个。即，层叠基板10和层叠基板13的绝缘板14也可以设置为共同的绝缘板14。在这种情况下，可以在层叠基板10与层叠基板13的边界设置开口。
电路板16是具有电路图案的金属层。电路板16的电路图案将多个外部端子40、多个导电性粘合层32和多个导电柱34电连接。
金属板18具有矩形形状的正面和背面。金属板18的正面与绝缘板14的第二面22接触。金属板18的背面不被树脂90所覆盖，并暴露于半导体模块100的外部。金属板18具有将从半导体元件30产生的热量向半导体模块100的外部释放的功能。
在电路板16隔着多个导电性粘合层32而载置有多个半导体元件30。多个半导体元件30包括具有开关功能的第一半导体元件30-1以及具有整流功能的第二半导体元件30-2。
第一半导体元件30-1是例如IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)或功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)。另外，IGBT和功率MOSFET形成于硅(Si)、碳化硅(SiC)、氮化镓(GaN)等的基板。第一半导体元件30-1是形成于例如SiC的功率MOSFET。
第二半导体元件30-2是二极管，例如，是PN二极管或肖特基势垒二极管(SchottkyBarrier Diode：SBD)。在本示例中，第二半导体元件30-2是SBD。
在层叠基板10载置有多个半导体元件30。在多个半导体元件30的背面的一个电极(例如漏电极或阴电极)通过电路板16而与外部端子40-1电连接。另外，在多个半导体元件30的正面的另外的电极(例如源电极、栅电极或阳电极)通过多个导电柱34而与布线基板50电连接。
在层叠基板13不载置半导体元件30。层叠基板13的电路板16具有半导体模块100内部的布线的功能。在本示例中，层叠基板13的电路板16具有例如源极布线的功能。层叠基板13的电路板16通过多个导电柱34而与金属层54电连接。另外，层叠基板13的电路板16与外部端子40-2电连接。
外部端子40从树脂90被引出至外部。外部端子40贯通设置在布线基板50的孔。外部端子40不与布线基板50电连接。即，外部端子40既不与布线基板50中的金属层54电连接，也不与金属层58电连接。
在半导体模块100的通电状态(导通状态)下，与层叠基板10的电路板16连接的外部端子40-1用作半导体模块100的漏极端子。对此，与层叠基板13的电路板16连接的外部端子40-2用作半导体模块100的源极端子。即，在半导体模块100的工作时，外部端子40-1被施加比外部端子40-2高的电压。
在半导体模块100的通电状态(导通状态)下，电流在多个外部端子40之间流动。例如，電流依次流经外部端子40-1、层叠基板10的电路板16、导电性粘合层32、半导体元件30、层叠基板10侧的导电柱34、布线基板50的金属层54、层叠基板13侧的导电柱34、层叠基板13的电路板16以及外部端子40-2。需要说明的是，即使在通电时，金属板18也一直呈低电位。本示例的金属板18为接地电位(0V)。
布线基板50是例如印刷基板。本示例的布线基板50具有基部52、金属层54和金属层58。在与多个层叠基板10和13相向的基部52的面设置有金属层54。另外，在与设置有金属层54的基部52的面相反一侧的面设置有金属层58。布线基板50具有用于使外部端子40贯通的多个孔。金属层54和金属层58可以具有用于使外部端子40通过的多个孔，也可以将金属层54和金属层58不设置在堵塞该多个孔(即，布线基板50的多个孔)的位置处。
基部52是绝缘体。金属层54和金属层58是具有电路图案的金属层。金属层54具有半导体模块100内部的源极布线的功能，并且经由导电柱34而与层叠基板13的电路板16连接。金属层58具有半导体模块100内部的栅极布线的功能，并且与未图示的用于栅极的外部端子40连接。另外，金属层54经由导电柱34而与第一半导体元件30-1的正面的源电极和第二半导体元件30-2的正面的阳电极连接。而且，金属层58经由导电柱34而与第一半导体元件30-1的正面的栅电极连接。
如图1所示，在本示例中，金属层54具有与电路板16的外周侧端部26重叠的区域，并且，被设置为比电路板16的外周侧端部26更向外周侧延伸。
由于本示例中的电路板16和金属层54的构成，绝缘板14的外周侧端部24与电路板16的外周侧端部26之间的等电位线的间隔变得比以往更稀疏。由此，能够缓和在电路板16的外周侧端部26的电场强度。
另外，在本示例中，层叠基板10和层叠基板13分别具有单个的金属板18。由此，绝缘板14的内周侧端部25与电路板16的内周侧端部27之间的等电位线的间隔变得比将层叠基板10的金属板18和层叠基板13的金属板18设置为共同的金属板时更稀疏。因此，能够缓和在电路板16的内周侧端部27的电场强度。
图2的(a)～(c)是用于说明在第一实施例中缓和电场强度的原理的图。图2的(a)～(c)是放大了图1的层叠基板10中的电路板16的外周侧端部26的局部放大图。需要说明的是，图2的(a)～(c)的等电位线是示出等电位线的大致倾向的线。
图2的(a)是示出在第一实施例中不设置布线基板50时的等电位线的图。图2的(b)是示出在第一实施例中设置布线基板50，并且使布线基板50的金属层54的外周侧端部56的位置与电路板16的外周侧端部26的位置一致时的等电位线的图。图2的(c)是示出第一实施例的等电位线的图。
在半导体模块100的通电状态(导通状态)和非通电状态(断开状态)这两种状态下，高电压施加于层叠基板10的电路板16。在本示例中，设为约3.3kV施加于电路板16。需要说明的是，k表示10的3次方。对此，由于金属板18接地，因此金属板18的电位为0V。需要说明的是，电路板16在整个金属层中具有相等的电位。同样地，金属板18也在整个金属层中具有相等的电位。
在绝缘板14的内部，电位从在第一面20的约3.3kV到在第二面22的0V为止连续地变化。在本示例中，示意性地示出将从3.3kV到0V按550V间隔进行划分的五根等电位线。
如图2的(a)所示，在不设置布线基板50的情况下，等电位线位于包围电路板16的外周侧端部26的位置。从电路板16的外周侧端部26与绝缘板14的外周侧端部24之间向外部延伸的等电位线与外周侧端部26大致平行地剧烈上升。剧烈上升的等电位线向电路板16的正面侧围绕。
相邻的等电位线的间隔越小电场强度越高。如图2的(a)所示，在电路板16的外周侧端部26的下侧的角部36，等电位线变得最密集。因此，在电路板16的角部36，电场强度局部变高。
如果电路板16的角部36的电场强度变高，则会从角部36发生局部放电。而且，如果因来自角部36的局部放电导致与角部36接触的绝缘板14劣化，则会有绝缘板14绝缘破坏的可能性。在这种情况下，半导体模块100变得不按照预先设计发挥功能。因此，确保绝缘板14的绝缘性是重要的。为了确保绝缘板14的绝缘性，缓和在电路板16的角部36的电场强度变得重要。
另外，在图2的(b)中，在角部36的电场强度较图2的(a)的情况缓和了等电位线被抑制向电路板16的正面侧围绕的部分。但是，与图2的(a)一样，等电位线与外周侧端部26大致平行地上升，因此未能完全缓和在角部36的电场强度的集中。
另一方面，如图2的(c)所示，在使金属层54的外周侧端部56比电路板16的外周侧端部26更向外周侧延伸的情况下，等电位线避开金属层54而被赶向外周侧。由此，在电路板16的角部36的电场强度与图2的(b)的情况相比进一步被缓和，能够防止来自角部36的局部放电。需要说明的是，在电路板16的内周侧端部27的角部，电场强度也同样地被缓和。需要说明的是，在本说明书中“内周侧端部”是指在层叠基板10或层叠基板13中，位于半导体模块100的内周侧的端部。
图3是示出在第二实施例中的半导体模块110的截面示意图的图。本示例的半导体模块110在布线基板50具有至少一个金属突起60。这一方面与第一实施例不同。其它方面与第一实施例相同。
金属突起60被设置为从金属层54向层叠基板10的方向突出。而且，金属突起60的至少一部分位于比电路板16的外周侧端部26更靠近外周侧的位置。布线基板50可以具备多个金属突起60。
金属突起60可以具有与电路板16的外周侧端部26重叠的区域。另外，还可以从与绝缘板14的平面垂直的方向观察而使金属突起60的外周侧端部66的位置与绝缘板14的外周侧端部24的位置一致。用图中虚线示出这些情况。例如，能够通过使金属层54的最外周弯折，使金属层54与金属突起60一体形成。
需要说明的是，如图3所示，也可以将追加的金属突起60设置在比电路板16的内周侧端部27更靠近内周侧的位置。换言之，可以从该电路板16观察将追加的金属突起60设置在外周侧。由此，缓和在电路板16的内周侧端部27的角部的电场强度。
在本示例的半导体模块110中，层叠基板10的电路板16和层叠基板13的电路板16是在工作时被施加的电压各不相同，并且彼此分离的多个电路板。具体来说，施加于层叠基板10的电路板16的电压比施加于层叠基板13的电路板16的电压更高。在这种情况下，可以仅在与高电压侧的层叠基板10的电路板16相向的位置配置的金属层54设置金属突起60。由此，能够缓和高电压侧的电路板16的角部的电场强度，并且能够减轻金属突起60的加工负担。
图4的(a)和(b)是用于说明在第二实施例中缓和电场强度的原理的图。图4的(a)和(b)是放大了图3中的层叠基板10的电路板16的外周侧端部26的局部放大图。
图4的(a)是示出在不设置金属突起60的第一实施例中的电路板16的外周侧端部26附近的等电位线的图。图4的(b)是示出在第二实施例中的电路板16的外周侧端部26附近的等电位线的图。如图4的(b)所示，与图4的(a)相比，金属突起60能够将等电位线进一步向外周侧驱逐。由此，进一步缓和在外周侧端部26的角部36的电场强度。需要说明的是，在电路板16的内周侧端部27的角部，电场强度也同样地被缓和。
图5是示出在第三实施例中的半导体模块120的截面示意图的图。本示例的半导体模块120具有不分离或不开口而连续设置的平板状的绝缘板14。这一方面与第二实施例不同。其他方面与第二实施例相同。
在本示例中，层叠基板10具有在工作时被施加的电压各不相同并且彼此分离的多个电路板16-1和16-2。另外，层叠基板10具有与多个电路板16对应的多个金属板18-1和18-2。换言之，在金属板18的与多个电路板16的各个内周侧端部27相向的区域形成有开口19。
在该构成中也具有与第一实施例和第二实施例同样的效果。即，能够缓和在电路板16的外周侧端部26的电场强度。另外，也能够缓和在电路板16的内周侧端部27的电场强度。
图6是层叠基板10、层叠基板12和层叠基板13的上表面图。层叠基板10和层叠基板13与从第一至第三实施例中的层叠基板10和层叠基板13对应。在本示例中追加了层叠基板12。在层叠基板12未载置半导体元件30。在本示例中，层叠基板12的电路板16具有栅极布线和辅助源极布线的功能。
图6中的同一标识表示相同的端子、电极或元件等。因此，未对图6的全部标识标注符号。
设置在层叠基板10的半导体元件30是具有开关功能的第一半导体元件30-1和具有整流功能的第二半导体元件30-2。
外部端子40用双重圆表示。另外，导电柱34用比外部端子40更小的圆表示。导电柱34也可以设置在第一半导体元件30-1和第二半导体元件30-2上。
图7的(a)和(b)是示出为了进行电位分布的模拟而模型化的半导体模块130的图。在图7的(a)和(b)之后，示出在层叠基板10、层叠基板12和层叠基板13的电路板16的端部的电位分布。需要说明的是，半导体元件30、导电柱34、外部端子40以及布线基板50的基部52和金属层58等在模拟中未被使用。因此，在模拟中不考虑这些构件的影响。需要说明的是，在从图11的(a)～(c)至图14的模拟中使用金属突起60。
随着追加层叠基板12，将层叠基板10的电路板16的端部之中的层叠基板12侧的端部设为第一端部28，将层叠基板10的电路板16的端部之中的层叠基板13侧的端部设为第二端部29。
图7的(a)示出半导体模块130的通电状态(导通状态)。在本示例中，层叠基板13的电路板16是源极布线。层叠基板10的电路板16是漏极布线。另外，层叠基板12的电路板16是辅助源极布线，对于层叠基板12上的栅极布线省略图示和说明。在导通状态下，层叠基板13的源极布线和层叠基板12的辅助源极布线一起被施加有3300V的电压。另外，用作源极布线的布线基板50的金属层54也被施加有3300V的电压。设层叠基板10的漏极布线为3303V。需要说明的是，金属板18接地，因此为0V。
对此，图7的(b)示出半导体模块130的非通电状态(断开状态)。在本示例中，在断开状态下，层叠基板13的源极布线和层叠基板12的辅助源极布线一起被施加有3V的电压。另外，布线基板50的金属层54也被施加有3V的电压。另一方面，设层叠基板10的漏极布线与导通状态同样为3303V。需要说明的是，金属板18在断开状态下也为0V。
在模拟中，电路板16和金属板18均为厚度1mm的铜板。另外，布线基板50的金属层54为厚度0.2mm的铜箔。各层叠基板的绝缘板14为厚度0.635mm的氮化铝。树脂90为环氧树脂。另外，树脂90以0.8mm的厚度覆盖各构成物。
层叠基板10的绝缘板14与层叠基板12的绝缘板14分离3mm。同样地，层叠基板10的绝缘板14与层叠基板13的绝缘板14分离3mm。另外，各绝缘板14的端部比电路板16的端部突出1mm，并比金属板18的端部突出1mm。另外，各层叠基板的电路板16与布线基板50的金属层54的间隔为1.55mm。
图8的(a)和图8的(b)是示出导通状态下的电位分布的图。图8的(a)是示出图7的(a)的层叠基板13的外周侧端部26附近的放大图。图8的(b)是示出图7的(a)的层叠基板13与层叠基板10之间的放大图。需要说明的是，绝缘板14中的等电位线在图8的(a)与图8的(b)之间相连。需要说明的是，在图8的(a)和图8的(b)中未图示层叠基板12。
需要说明的是，在图8的(b)中，金属层54具有与电路板16的外周侧端部26重叠的区域。但是，金属层54未比电路板16的外周侧端部26更向外周侧延伸。
图9的(a)～(d)是示出从与绝缘板14的第一面20垂直的方向观察，金属层54的外周侧端部56向外周侧延伸出的长度与电位分布之间的关系的图。图9的(a)～(d)是导通状态下的层叠基板13的端部附近的放大图。使金属层54的外周侧端部56比电路板16的外周侧端部26更向外周侧延伸出的长度变化。延伸出的长度在图9的(a)中为0mm，在图9的(b)中为1mm，在图9的(c)中为2mm，在图9的(d)中为2.3mm。需要说明的是，图9的(a)与图8的(b)相对应。
从图9的(a)～图9的(d)中明显看出，金属层54的外周侧端部56与电路板16的外周侧端部26相比越向外周侧延伸，等电位线越向外周侧逐出。由此，缓和电路板16的外周侧端部26的角部36的电场强度。
图10是示出金属层54的外周侧端部56的延伸出的长度与角部36的电场强度的比率之间的关系的图表。图10是定量地示出图9的(a)～图9的(d)的结果的图表。延伸出的长度0mm与图9的(a)相对应。电场强度在延伸出的长度为0mm的情况下设为100％。
在延伸出的长度为1mm的情况下，角部36的电场强度成为延伸出的长度为0mm时的94.25％。延伸出的长度为2mm时，角部36的电场强度成为延伸出的长度为0mm时的86.21％。延伸出的长度为2.3mm时，角部36的电场强度成为延伸出的长度为0mm时的85.06％。根据该结果可知，通过将金属层54的外周侧端部56设置为比电路板16的外周侧端部26更向外周侧延伸，可缓和在角部36的电场强度。另外，如果将金属层54的延伸出的长度设为2mm以上，则与层叠基板13相比布线基板50变得相当大。因此，变得无法忽视布线基板50对半导体模块100自身的尺寸的影响。因此，如果将金属层54的延伸出的长度设为2mm以下，则可以不将半导体模块100增大至不必要的大小，因此特别优选。
图11的(a)～图11的(c)是示出金属突起60的突出长度与在外周侧端部26的电位分布之间的关系的图。图11的(a)～图11的(c)是导通状态下的层叠基板13的端部附近的放大图。金属层54比电路板16的外周侧端部26更向外周侧延伸2mm。图11的(a)是不设置金属突起60的情况。图11的(b)是使金属突起60向层叠基板13的方向突出了0.5mm的情况。图11的(c)是使金属突起60向层叠基板13的方向突出了0.7mm的情况。需要说明的是，图11的(a)与图9的(c)相对应。
图12是示出金属突起60的突出长度与在外周侧端部26的角部36的电场强度的比率的图表。图12是定量地示出图11的(a)～(c)的结果的图表。金属突起60的突出的长度为0mm的情况与图11的(a)相对应。电场强度在突出的长度为0mm时设为100％。
在突出的长度为0.5mm时，角部36的电场强度是与突出的长度为0mm时大致相等的值(＝100％)。另一方面，突出的长度为0.7mm时，角部36的电场强度成为突出的长度为0mm时的96％。如此通过加长金属突起60的突出的长度，确认了在外周侧端部26的角部36的电场强度的缓和的效果。需要说明的是，在金属突起60的突出的长度大于0.5mm的情况下，能够产生角部36的电场强度的缓和的效果。
图13的(a)～(c)是示出金属突起60的突出长度与在层叠基板13的电路板16的内周侧端部27的电位分布之间的关系的图。图13的(a)～(c)放大示出层叠基板10的第二端部29和层叠基板13的内周侧端部27附近。需要说明的是，图13的(a)、(b)和(c)是示出导通状态的图。而且，图13的(a)是不设置金属突起60的情况。图13的(b)是在层叠基板13与层叠基板10之间使金属突起60从金属层54向层叠基板13的方向突出0.5mm的情况。图13的(c)是使金属突起60向层叠基板13的方向突出0.7mm的情况。
图14是示出金属突起60的突出长度与在层叠基板13的电路板16的内周侧端部27的角部36的电场强度的比率之间的关系的图表。图14是定量地示出图13的(a)～(c)的结果的图表。电场强度在图13的(a)中的突出的长度为0mm时设为100％。
突出的长度为0.5mm时，角部36的电场强度成为突出的长度为0mm时的97.40％。突出的长度为0.7mm时，角部36的电场强度成为突出的长度为0mm时的83.12％。如此通过加长金属突起60的突出的长度，在内周侧端部27的角部36也确认了电场强度的缓和的效果。
图15的(a)是示出不分割金属板18的情况的图，图15的(b)是示出分割了金属板18的情况的图。而且，图15的(c)是示出在不分割金属板18的情况与分割金属板18的情况下的角部36的电场强度的比率的图。在层叠基板13的内周侧端部27处的电路板16的角部36的电场强度在图15的(a)时设为100％。对此，图15的(b)的情况下，角部36的电场强度变为72.64％。
在图15的(a)的情况下，金属板18是等电位，因此等电位线无法向金属板18突出。对此，在图15的(b)的情况下，等电位线能够在分割而成的金属板18之间突出。相应于等电位线在金属板18之间突出，在角部36的等电位线的间隔变得稀疏。因此，认为缓和了在角部36的电场强度。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员明确知晓可以对上述实施方式进行多种变更或改进。根据权利要求书的记载可以明确，进行了那样的变更或改进的实施方式也包含在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中示出的装置和方法中的工作的执行顺序，只要未特别明示“此前”、“事先”等，就可以以任意的顺序来实现。对于权利要求书、说明书，即使为方便起见而使用“首先”、“其次”等来进行了说明，也不表示必须以该顺序来实施。
Claims (11)
1.一种半导体模块，其特征在于，具备：
层叠基板，具有绝缘板、在所述绝缘板的第一面设置的电路板、以及在所述绝缘板的位于与所述第一面相反一侧的第二面设置的金属板；以及
布线基板，与所述层叠基板相向设置，并具有金属层，
所述绝缘板被设置为比所述电路板的外周侧端部更向外周侧延伸，
所述金属层具有与所述电路板的所述外周侧端部重叠的区域，并且，被设置为比所述电路板的所述外周侧端部更向外周侧延伸，
所述布线基板还具备从所述金属层向所述层叠基板的方向突出的至少一个金属突起，
所述金属突起的至少一部分位于比所述电路板的外周侧端部更靠近外周侧的位置。
2.根据权利要求1所述的半导体模块，其特征在于，所述金属层比所述电路板的所述外周侧端部更向外周侧延伸出的长度为2mm以下。
3.根据权利要求1所述的半导体模块，其特征在于，
所述金属突起具有与所述电路板的端部重叠的区域。
4.根据权利要求1所述的半导体模块，其特征在于，
具有彼此分离的多个所述电路板，
所述金属突起的至少一部分位于比所述电路板的内周侧端部更靠近内周侧的位置。
5.根据权利要求1所述的半导体模块，其特征在于，
具有被施加的电压各不相同且彼此分离的多个所述电路板，
在与多个所述电路板之中被施加较高电压的所述电路板相向配置的所述金属层设置有所述金属突起。
6.根据权利要求1～3中任一项所述的半导体模块，其特征在于，
具有被施加的电压各不相同且彼此分离的多个所述电路板，
在所述金属板的与多个所述电路板的各内周侧端部相向的区域形成有开口。
7.根据权利要求6所述的半导体模块，其特征在于，
对应于多个所述电路板配置有多个所述金属板。
8.根据权利要求6所述的半导体模块，其特征在于，
所述绝缘板为不分离或不开口而连续设置的平板状。
9.根据权利要求1所述的半导体模块，其特征在于，
具有被施加的电压各不相同且彼此分离的多个所述电路板，
所述金属突起的至少一部分位于比所述电路板的内周侧端部更靠近内周侧的位置，
在所述金属板的与多个所述电路板的各内周侧端部相向的区域形成有开口。
10.根据权利要求1所述的半导体模块，其特征在于，
具有被施加的电压各不相同且彼此分离的多个所述电路板，
在与多个所述电路板之中被施加较高电压的所述电路板相向配置的所述金属层设置有所述金属突起，
在所述金属板的与多个所述电路板的各内周侧端部相向的区域形成有开口。
11.根据权利要求1所述的半导体模块，其特征在于，
具有被施加的电压各不相同且彼此分离的多个所述电路板，
所述金属突起的至少一部分位于比所述电路板的内周侧端部更靠近内周侧的位置，
在与多个所述电路板之中被施加较高电压的所述电路板相向配置的所述金属层设置有所述金属突起，
在所述金属板的与多个所述电路板的各内周侧端部相向的区域形成有开口。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015-075002 | 2015-04-01 | ||
| JP2015075002A JP6500565B2 (ja) | 2015-04-01 | 2015-04-01 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106057744A CN106057744A (zh) | 2016-10-26 |
| CN106057744B true CN106057744B (zh) | 2020-05-15 |
Family
ID=56937160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610126312.6A Active CN106057744B (zh) | 2015-04-01 | 2016-03-07 | 半导体模块 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9622351B2 (zh) |
| JP (1) | JP6500565B2 (zh) |
| CN (1) | CN106057744B (zh) |
| DE (1) | DE102016202716A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7001186B1 (ja) | 2021-03-18 | 2022-01-19 | 富士電機株式会社 | 半導体装置、半導体モジュール、車両、および、半導体装置の製造方法 |
| DE102021115845A1 (de) | 2021-06-18 | 2022-12-22 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplattenanordnung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086763A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 半導体パワーモジュール及び電力変換器 |
| JP2012009815A (ja) * | 2010-05-28 | 2012-01-12 | Mitsubishi Electric Corp | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 |
| JP2012119618A (ja) * | 2010-12-03 | 2012-06-21 | Fuji Electric Co Ltd | パワー半導体モジュール |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS509993B1 (zh) * | 1970-12-23 | 1975-04-17 | ||
| US5130768A (en) * | 1990-12-07 | 1992-07-14 | Digital Equipment Corporation | Compact, high-density packaging apparatus for high performance semiconductor devices |
| US5296735A (en) * | 1991-01-21 | 1994-03-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor module with multiple shielding layers |
| JP3199058B2 (ja) * | 1991-10-14 | 2001-08-13 | 富士電機株式会社 | 半導体装置 |
| JP2772184B2 (ja) * | 1991-11-07 | 1998-07-02 | 株式会社東芝 | 半導体装置 |
| JPH09283699A (ja) * | 1996-04-09 | 1997-10-31 | Fuji Electric Co Ltd | 半導体装置 |
| JP3849381B2 (ja) * | 1999-12-20 | 2006-11-22 | 株式会社日立製作所 | 絶縁回路基板の製造方法 |
| DE10158185B4 (de) * | 2000-12-20 | 2005-08-11 | Semikron Elektronik Gmbh | Leistungshalbleitermodul mit hoher Isolationsfestigkeit |
| JP3852698B2 (ja) | 2003-04-10 | 2006-12-06 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| US7106600B2 (en) * | 2004-04-29 | 2006-09-12 | Newisys, Inc. | Interposer device |
| JP5241177B2 (ja) | 2007-09-05 | 2013-07-17 | 株式会社オクテック | 半導体装置及び半導体装置の製造方法 |
| CN102687603B (zh) * | 2009-12-24 | 2015-07-15 | 住友电木株式会社 | 导电连接材料、电子部件的生产方法以及具有导电连接材料的电子构件和电子部件 |
| JP2012234857A (ja) | 2011-04-28 | 2012-11-29 | Denki Kagaku Kogyo Kk | セラミックス回路基板及びそれを用いたモジュール |
| JP5971263B2 (ja) * | 2012-02-09 | 2016-08-17 | 富士電機株式会社 | 半導体装置 |
| WO2014061211A1 (ja) | 2012-10-15 | 2014-04-24 | 富士電機株式会社 | 半導体装置 |
-
2015
- 2015-04-01 JP JP2015075002A patent/JP6500565B2/ja active Active
-
2016
- 2016-02-23 DE DE102016202716.6A patent/DE102016202716A1/de active Pending
- 2016-03-03 US US15/059,310 patent/US9622351B2/en active Active
- 2016-03-07 CN CN201610126312.6A patent/CN106057744B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086763A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 半導体パワーモジュール及び電力変換器 |
| JP2012009815A (ja) * | 2010-05-28 | 2012-01-12 | Mitsubishi Electric Corp | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 |
| JP2012119618A (ja) * | 2010-12-03 | 2012-06-21 | Fuji Electric Co Ltd | パワー半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US9622351B2 (en) | 2017-04-11 |
| JP6500565B2 (ja) | 2019-04-17 |
| CN106057744A (zh) | 2016-10-26 |
| JP2016195206A (ja) | 2016-11-17 |
| US20160295701A1 (en) | 2016-10-06 |
| DE102016202716A1 (de) | 2016-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9502388B2 (en) | Switching element with a series-connected junction FET (JFET) and MOSFET achieving both improved withstand voltage and reduced on-resistance | |
| JP6158210B2 (ja) | 半導体モジュール及びその製造方法 | |
| US8987777B2 (en) | Stacked half-bridge power module | |
| JP6245365B2 (ja) | ハーフブリッジパワー半導体モジュール及びその製造方法 | |
| JP2012517699A (ja) | Ｉｉｉ族窒化物デバイスおよび回路 | |
| CN104347618A (zh) | 电子部件及方法 | |
| US9768100B1 (en) | Semiconductor device | |
| US9590622B1 (en) | Semiconductor module | |
| US20230187431A1 (en) | Semiconductor module | |
| CN106057744B (zh) | 半导体模块 | |
| JP7227048B2 (ja) | 半導体装置 | |
| US9905439B2 (en) | Power module package having patterned insulation metal substrate | |
| US9865531B2 (en) | Power module package having patterned insulation metal substrate | |
| US9978671B2 (en) | Power semiconductor device | |
| CN106252307B (zh) | 半导体装置 | |
| US20170133303A1 (en) | Semiconductor device and a method of making a semiconductor device | |
| CN110476232B (zh) | 双向开关和包括该开关的双向开关装置 | |
| EP4002454A1 (en) | Electrical contact arrangement, power semiconductor module, method for manufacturing an electrical contact arrangement and method for manufacturing a power semiconductor module | |
| US10186607B2 (en) | Power semiconductor device including a semiconductor switching element | |
| US20210257269A1 (en) | Semiconductor device | |
| WO2019123931A1 (ja) | パワー半導体装置、モジュール及び製造方法 | |
| CN113471277A (zh) | 半导体装置 | |
| CN110797310A (zh) | 层叠基板及其制造方法、半导体模块及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |