CN103681283A - 制作凹入式信道存储晶体管装置的方法 - Google Patents

制作凹入式信道存储晶体管装置的方法 Download PDF

Info

Publication number
CN103681283A
CN103681283A CN201210413317.9A CN201210413317A CN103681283A CN 103681283 A CN103681283 A CN 103681283A CN 201210413317 A CN201210413317 A CN 201210413317A CN 103681283 A CN103681283 A CN 103681283A
Authority
CN
China
Prior art keywords
gate material
material layers
transistor device
memory transistor
type channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210413317.9A
Other languages
English (en)
Other versions
CN103681283B (zh
Inventor
周仲彦
吴铁将
何欣戎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103681283A publication Critical patent/CN103681283A/zh
Application granted granted Critical
Publication of CN103681283B publication Critical patent/CN103681283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种制作凹入式信道存储晶体管装置的方法，包括：提供半导体基材，基材上具有凹槽；在凹槽中形成栅极介电层；在凹槽中沉积栅极材料层；在栅极材料层上形成介电盖层；图案化介电盖层和栅极材料层以形成栅极图案；在栅极图案上形成衬垫层；在栅极图案各侧壁的衬垫层上形成间隙壁；蚀刻未被间隙壁覆盖的衬垫层，以形成一内凹底切，其暴露出部分栅极材料层；去除间隙壁；和在内凹底切内将暴露出来的栅极材料层氧化成绝缘体。

Description

制作凹入式信道存储晶体管装置的方法
技术领域
本发明涉及一种半导体装置的制作方法。特别是涉及一种应用在高密度动态随机存储器（dynamic random access memory,DRAM）的凹入式信道存储晶体管（recessed channel access transistor,RCAT）装置的制作方法。
背景技术
随着半导体装置尺寸逐渐缩小，栅极信道的长度也一起变短。而这样的结果会产生短信道效应。为了解决短信道效应的问题，便发展出凹入式信道存储晶体管（RCAT）装置，通过增加栅极信道的长度而且在不增加栅极电极侧面面积的条件下，避免短信道效应的产生。
一般来说，RCAT有一蚀刻到基板内的内凹结构，而且栅极氧化层会形成在内凹结构的侧壁和底面上，其中导电层会填入此内凹结构中。已经知道一般平面栅极式晶体管是将栅极电极形成在基材的平面，相较下，凹入式栅极晶体管具有较高的集成度。
但是，在公知的RCAT装置中，当施加一漏极电压(Vd)在电连接于NMOS晶体管的电容器时，可能会发生栅极引发漏极漏电流（gate induced drainleakage,GIDL）的现象。此现象是归因在位在多晶栅极上部角落尖端处和靠近多晶栅极上部角落尖端处的薄栅极氧化层会在DRAM晶胞的晶胞侧产生高强度的电场，而导致漏电流现象的产生。可知，GIDL不利在DRAM装置的数据更新和储存。
发明内容
本发明的目的在提供一种改进的凹入式信道存储晶体管装置的制造方法，可以解决上述公知技术的问题和缺失。
根据本发明的一优选实施例，其特征在于包含有：提供一半导体基材，其上具有凹槽；在凹槽中形成一栅极介电层；在凹槽中沉积一栅极材料层；在栅极材料层上形成一介电盖层；图案化介电盖层和栅极材料层以形成一栅极图案；在栅极图案上形成一衬垫层；在栅极图案各侧壁的衬垫层上形成一间隙壁；蚀刻未被间隙壁覆盖的衬垫层，以形成一内凹底切，其暴露出部分栅极材料层；去除间隙壁；和在内凹底切内将暴露出来的栅极材料层氧化成一绝缘体。
附图说明
图1至图6是一种凹入式信道存储晶体管装置制造方法的剖面示意图。
其中，附图标记说明如下：
12     栅极介电层          14        栅极材料层
14a    图案化栅极材料层    16        导电层
16a    图案化导电层        18        介电盖层
                                                     15
18a    图案化介电盖层      20        图案化光致抗蚀剂层
22     衬垫层              22a、24a  间隙壁
24     间隙壁层            32        内凹底切
40     绝缘体              42        氧化硅层
100    薄膜堆叠层          100a      栅极图案
                                                     20
102    凹槽                106       轻掺杂漏极区
110    侧壁                240       复合式间隙壁
                                                    具体
实施方式
在下文中，会清楚描述本发明的具体实施方式，这些具体实施方式可以参考对应的附图，因此这些附图会构成实施方式的一部分。同时也通过说明，揭露本发明可以实施的方式。在下文中，会清楚地描这些优选实施例的细节，使本技术领域中的技术人员可以实施本发明。在不违反在本发明宗旨的前提下，相关的具体实施例也可被加以施行，并且对在其结构上、逻辑上和电性上所做的改变仍属本发明所涵盖的范畴。因此，下文中的叙述不是用来加诸限制用，而所述的优选实施例通过本发明的权利要求加以定义。
根据晶体管和集成电路的制造，本发明提到的术语「主表面」是指一半导体层表面，在此半导体层内含有多个晶体管，例如通过平面工艺所制造的晶体管。而本文中所提到的术语「垂直」是定义为大体上垂直上述的「主表面」。一般来说，「主表面」是沿着单晶硅的＜100＞平面，并且场效晶体管装置是制作在此单晶硅上。
图1至图6是一种制造凹入式信道存储晶体管装置方法的剖面示意图。根据图1，提供半导体基材10，例如硅基材或包含有硅层的基材。半导体基材10有一主表面10a和至少一凹槽102，凹槽102会被蚀刻入半导体基材10的主表面10a。形成凹槽102后，接着形成一栅极介电层12，例如氧化硅层或高介电常数(high-k)氧化层，在凹槽102的内部表面。且栅极介电层12同时也会覆盖在主表面10a上。
接着，形成一薄膜堆叠层100在半导体基材10上。举例来说，栅极材料层14首先被沉积在凹槽102内，并且完全填满凹槽102。根据本发明的优选实施例，栅极材料层14包含有多晶硅或掺杂多晶硅，但不限于此。接着，沉积一导电层16到栅极材料层14上，例如金属层，包含钨、钛、氮化钛或上述组合，但不限于此。沉积一介电盖层18至导电层16上。根据本优选实施例，介电盖层18可包含氮化硅，但不限于此。
根据图2，形成一图案化光致抗蚀剂层20在介电盖层18上。可利用公知的曝光显影工艺而形成图案化光致抗蚀剂层20。在形成图案化光致抗蚀剂层20后，进行一各向异性的干蚀刻工艺，蚀刻未被图案化光致抗蚀剂层20覆盖住的介电盖层18、导电层16和栅极材料层14。更明确地来说，根据本发明的优选实施例，未被图案化光致抗蚀剂层20覆盖住的薄膜堆叠层100会通过一次性的蚀刻而被完全蚀刻去除，也就是说，单一步骤的蚀刻工艺，因此可以定义出一具有垂直平滑面的栅极图案100a。栅极图案100a包含有一图案化栅极材料层14a、一图案化导电层16a和一图案化介电盖层18a。根据此优选实施例，各向异性的干蚀刻工艺会被持续进行，直到暴露出栅极介电层12。接着，移除图案化光致抗蚀剂层20。
根据图3，去除位在栅极图案100a上的图案化光致抗蚀剂层20后，可以进行一轻掺杂漏极(lightly doped drain,LDD)离子注入工艺，在栅极图案100a各侧的半导体基材10中形成一轻掺杂漏极区106。接着，一共形衬垫层22被沉积在侧壁110和栅极图案100a的顶端表面，并且同时形成在栅极介电层12上。根据此优选实施例，衬垫层22可包含氮化硅，但不限于此。可通过化学气相沉积（chemical vapor deposition,CVD)或原子层沉积来形成衬垫层22，但不限于此。当衬垫层22沉积完后，共形间隙壁层24接着会沉积在氮化硅衬垫层22上。根据本优选实施例，衬垫层22可含氧化硅，但不限于此。值得注意的是，衬垫层22的蚀刻选择性高于间隙壁层24和栅极介电层12。
根据图4，形成衬垫层22和间隙壁层24后，进行一用来蚀刻间隙壁层24的各向异性的干蚀刻工艺，直到暴露出衬垫层22，因此形成一位在栅极图案100a各侧壁110的间隙壁24a。而且间隙壁层24遮住位在栅极图案100a各侧壁110的衬垫层22。
参考图5，形成间隙壁24a后，进行一等向性蚀刻工艺，例如湿蚀刻工艺，蚀刻暴露出的衬垫层22，因此形成一位在栅极图案100a各侧壁110的间隙壁22a。间隙壁22a和间隙壁24a会构成一复合式间隙壁240。这个时候，内凹底切32会形成在复合式间隙壁240下。根据此优选实施例，栅极图案100a中的部分图案化栅极材料层14a的侧壁会暴露出于内凹底切32。
根据图6，形成内凹底切32后，去除间隙壁24a。根据此优选实施例，可以利用公知湿式蚀刻方式去除间隙壁24a。接着，移除位在主表面10a的栅极介电层12，而暴露出部分的半导体基材10。接着进行一栅极-源极/漏极氧化工艺，氧化图案化栅极材料层14a的侧壁和暴露出的半导体基材10，因此形成绝缘体40，此绝缘体40位在内凹底切32内。接下来，形成一氧化硅层42，氧化硅层42位在暴露出的半导体基材10上。最后，可以在栅极图案100a各侧形成重掺杂源极/漏极区（图没有画出），完成RCTA装置的制造流程。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种制作凹入式信道存储晶体管装置的方法，其特征在于包括：
提供半导体基材，基材上有凹槽；
在所述的凹槽中形成栅极介电层；
在所述的凹槽中沉积栅极材料层；
在所述的栅极材料层上形成一介电盖层；
图案化所述的介电盖层和所述栅极材料层而形成栅极图案；
在所述的栅极图案上形成衬垫层；
在所述的栅极图案各侧壁的所述衬垫层上形成间隙壁；
蚀刻未被所述间隙壁覆盖的所述衬垫层，而形成内凹底切，其暴露出部分所述的栅极材料层；
去除所述的间隙壁；以及
在所述的内凹底切内将暴露出来的所述栅极材料层氧化成绝缘体。
2.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于在沉积所述的栅极材料层后，另包含有：
在所述的栅极材料层上形成导电层。
3.根据权利要求2所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于所述的导电层包含钨、钛、氮化钛或上述组合。
4.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于所述的栅极材料层包含多晶硅或掺杂多晶硅。
5.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于所述的介电盖层包含氮化硅。
6.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于图案化所述介电盖层和所述栅极材料层而形成所述栅极图案包含：
利用单一蚀刻步骤将未被图案化光致抗蚀剂覆盖的所述介电盖层和所述栅极材料层完全蚀刻去除。
7.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于所述的衬垫层包含氮化硅。
8.根据权利要求7所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于所述的间隙壁包含氧化硅。
9.根据权利要求1所述的一种制作凹入式信道存储晶体管装置的方法，其特征在于，在图案化所述介电盖层和所述栅极材料层而形成所述栅极图案后，另包含有：
进行一轻掺杂漏极离子注入工艺，在所述栅极图案各侧的所述半导体基材中形成一轻掺杂漏极区。
CN201210413317.9A 2012-09-11 2012-10-25 制作凹入式信道存储晶体管装置的方法 Active CN103681283B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/609,289 2012-09-11
US13/609,289 US8501566B1 (en) 2012-09-11 2012-09-11 Method for fabricating a recessed channel access transistor device

Publications (2)

Publication Number Publication Date
CN103681283A true CN103681283A (zh) 2014-03-26
CN103681283B CN103681283B (zh) 2016-05-18

Family

ID=48876329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210413317.9A Active CN103681283B (zh) 2012-09-11 2012-10-25 制作凹入式信道存储晶体管装置的方法

Country Status (3)

Country Link
US (1) US8501566B1 (zh)
CN (1) CN103681283B (zh)
TW (1) TWI490951B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115224117A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102618040B1 (ko) 2018-08-09 2023-12-27 삼성디스플레이 주식회사 디스플레이 장치의 제조방법 및 이를 통해 제조된 디스플레이 장치
US11978774B2 (en) 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11450768B2 (en) 2020-10-05 2022-09-20 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040132245A1 (en) * 2003-01-06 2004-07-08 Pi-Chun Juan Method of fabricating a dram cell
US20060017099A1 (en) * 2004-07-23 2006-01-26 Jae-Choel Paik MOS transistor having a recessed gate electrode and fabrication method thereof
CN101339902A (zh) * 2007-07-04 2009-01-07 东部高科股份有限公司 制造半导体高压器件的方法
CN101350301A (zh) * 2007-07-19 2009-01-21 东部高科股份有限公司 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631568A (en) * 1983-03-08 1986-12-23 Trw Inc. Bipolar transistor construction
US4696095A (en) * 1986-03-27 1987-09-29 Advanced Micro Devices, Inc. Process for isolation using self-aligned diffusion process
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
US6352908B1 (en) * 2000-03-03 2002-03-05 Mosel Vitelic, Inc. Method for reducing nitride residue in a LOCOS isolation area
KR100335999B1 (ko) * 2000-07-25 2002-05-08 윤종용 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법
KR100349364B1 (ko) * 2000-11-16 2002-08-21 주식회사 하이닉스반도체 반도체 소자의 게이트 제조방법
US6509612B2 (en) * 2001-05-04 2003-01-21 International Business Machines Corporation High dielectric constant materials as gate dielectrics (insulators)
KR100527579B1 (ko) * 2002-07-18 2005-11-09 주식회사 하이닉스반도체 디램(ｄｒａｍ) 셀 형성 방법
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US6544848B1 (en) * 2002-08-20 2003-04-08 Chartered Semiconductor Manufacturing Ltd. Method to form an asymmetrical non-volatile memory device using small in-situ doped polysilicon spacers
US6841826B2 (en) * 2003-01-15 2005-01-11 International Business Machines Corporation Low-GIDL MOSFET structure and method for fabrication
US20050282338A1 (en) * 2004-06-17 2005-12-22 Yoo Jong-Ryeol Methods of forming gate patterns using isotropic etching of gate insulating layers
US7521316B2 (en) * 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
US7405441B2 (en) * 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
US7446006B2 (en) * 2005-09-14 2008-11-04 Freescale Semiconductor, Inc. Semiconductor fabrication process including silicide stringer removal processing
KR100689514B1 (ko) * 2006-01-23 2007-03-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP2008004738A (ja) * 2006-06-22 2008-01-10 Elpida Memory Inc 半導体装置及びその製造方法
US20080012067A1 (en) * 2006-07-14 2008-01-17 Dongping Wu Transistor and memory cell array and methods of making the same
US7253470B1 (en) * 2006-08-10 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Floating gate with unique profile by means of undercutting for split-gate flash memory device
KR100823713B1 (ko) * 2006-09-08 2008-04-21 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
US7633801B2 (en) * 2007-06-21 2009-12-15 Micron Technology, Inc. Memory in logic cell
KR101374323B1 (ko) * 2008-01-07 2014-03-17 삼성전자주식회사 반도체 소자 및 그 제조방법
US7790559B2 (en) * 2008-02-27 2010-09-07 International Business Machines Corporation Semiconductor transistors having high-K gate dielectric layers and metal gate electrodes
US7781830B2 (en) * 2008-07-16 2010-08-24 Promos Technologies Inc. Recessed channel transistor and method for preparing the same
US8357617B2 (en) * 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
JP2010219326A (ja) * 2009-03-17 2010-09-30 Elpida Memory Inc 半導体記憶装置及びその製造方法
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US8946064B2 (en) * 2011-06-16 2015-02-03 International Business Machines Corporation Transistor with buried silicon germanium for improved proximity control and optimized recess shape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040132245A1 (en) * 2003-01-06 2004-07-08 Pi-Chun Juan Method of fabricating a dram cell
US20060017099A1 (en) * 2004-07-23 2006-01-26 Jae-Choel Paik MOS transistor having a recessed gate electrode and fabrication method thereof
CN101339902A (zh) * 2007-07-04 2009-01-07 东部高科股份有限公司 制造半导体高压器件的方法
CN101350301A (zh) * 2007-07-19 2009-01-21 东部高科股份有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115224117A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Also Published As

Publication number Publication date
CN103681283B (zh) 2016-05-18
US8501566B1 (en) 2013-08-06
TW201411731A (zh) 2014-03-16
TWI490951B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
KR100880310B1 (ko) 반도체 소자의 제조방법
KR101316959B1 (ko) 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물
KR101096274B1 (ko) 편측 콘택을 포함하는 수직형 트랜지스터 형성 방법
US20050012173A1 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
KR20120057794A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US20140042548A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
JP2004088100A (ja) 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法
CN101154660A (zh) 防止相邻栅极相互影响的半导体器件及其制造方法
KR101140057B1 (ko) 반도체 소자 및 그 제조 방법
US8198674B2 (en) Semiconductor device and manufacturing method thereof
KR100673007B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
CN103681283A (zh) 制作凹入式信道存储晶体管装置的方法
KR20120012593A (ko) 반도체 소자 및 그 제조 방법
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
KR100702302B1 (ko) 반도체 소자의 제조 방법
US20080160698A1 (en) Method for fabricating a semiconductor device
US9269819B2 (en) Semiconductor device having a gate and a conductive line in a pillar pattern
KR100900232B1 (ko) 반도체 소자 및 그의 제조방법
CN210272359U (zh) 半导体存储器
CN106298913A (zh) 半导体元件及其制造方法
KR101129867B1 (ko) 반도체 소자의 제조 방법
CN101416299A (zh) 具有扩大的控制栅极结构的快闪存储器装置及其制造方法
JP2005116952A (ja) トレンチキャパシタ及びその製造方法
CN114628326A (zh) 半导体器件中不同沟道长度的晶体管形成方法
CN100446257C (zh) 动态随机存取存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant