CN103530679B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103530679B
CN103530679B CN201310272931.2A CN201310272931A CN103530679B CN 103530679 B CN103530679 B CN 103530679B CN 201310272931 A CN201310272931 A CN 201310272931A CN 103530679 B CN103530679 B CN 103530679B
Authority
CN
China
Prior art keywords
pad
semiconductor chip
interarea
signal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310272931.2A
Other languages
English (en)
Other versions
CN103530679A (zh
Inventor
黒田宏
小池秀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103530679A publication Critical patent/CN103530679A/zh
Application granted granted Critical
Publication of CN103530679B publication Critical patent/CN103530679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48149—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及半导体器件及其制造方法。公开的半导体器件能够处理多个不同高频率的非接触通信模式，并由多芯片结构形成。执行高频率非接触通信的接口控制和通信数据的数据处理的第一半导体芯片被装载在布线板上；执行通信数据的另一个数据处理的第二半导体芯片被装载在第一半导体芯片上。在这种情况下，第一半导体芯片中的发送焊盘与接收焊盘的相比布置在距芯片的周边较远的位置，第二半导体芯片通过在第一半导体芯片上偏置来装载，以便避开发送焊盘。

Description

半导体器件及其制造方法
相关申请的交叉引用
2012年7月3日提交的日本专利申请号2012-149284的公开内容，包含其说明书、附图和摘要通过引用整体并入至本文。
技术领域
本发明涉及半导体器件，其中，用于非接触通信的一个层叠在另一个上的两个半导体芯片被装载在布线板上，此外涉及制造该器件的方法。本发明特别涉及两个半导体芯片的层压形式和焊盘的布置的优化，此外涉及当应用至例如IC卡或者具有非接触通信接口的移动通信终端时有效的技术。
背景技术
如专利文献1中说明的那样，要应用至IC卡等的高频率非接触通信接口模式包含：符合ISO（国际标准化组织）/IEC（国际电工委员会）14443的类型A和类型B、符合ISO/IEC18092的NFC（近场通信）212kbps被动模式等。能够处理这些非接触通信接口模式的半导体器件包含单独处理一个通信模式的器件和处理上述三个通信模式中的每个的器件这两者，如专利文献1中说明的那样。
每个上述类型A、类型B和NFC212kbps被动模式（为了方便起见，还被称为类型C）的载波频率是13.56MHz，与其他的相等。类型A中接收的信号的调制模式是ASK100%，类型B中是ASK10%，类型C中是ASK10%。执行发送/接收的信号的位编码以符合每个规范，从而彼此不同。
在专利文献1中公开的半导体集成电路配置如下：确定接收的信号符合哪个规范；并依据符合确定结果的类型来执行信号解码和安全处理。该半导体集成电路包含电源电路、解调电路、调制电路、执行通信类型的确定和对发送/接收的数据的编码/解码处理的非接触控制电路、以及执行安全处理（诸如用于发送/接收和认证的编码/解码）的数据处理电路。据称该半导体集成电路可以具有单芯片结构或者多芯片结构。当采用了多芯片结构时，据称：电源电路、解调电路、调制电路、以及非接触控制电路可以被装载在第一半导体芯片中；RAM、ROM、CPU、EEPROM、以及带有第一芯片的接口电路可以在第二半导体芯片中。
专利文献
专利文献1：日本未审查专利公开号2010-9353
专利文献2：日本未审查专利公开号2010-171169
发明内容
本发明人进行了进一步研究，以通过多芯片结构来形成能够处理多个不同高频率非接触通信模式（以上述类型A、类型B和类型C为代表）的半导体器件。如上所述，根据专利文献1，高频率接口电路和依据不同的通信模式执行调制/解调、数据的解码和编码的电路被装载在第一芯片中；依据每个不同的通信模式来执行安全处理等的数据处理电路被装载在第二芯片中。
然而在该情况下，需要新开发第一芯片和第二芯片二者。例如，无法利用在类型C的非接触通信模式中已被用于基带处理或者安全处理的现有半导体芯片。此外，依据上述三个不同的通信模式中的每个来执行安全处理等的数据处理电路旨在装载在第二芯片中，用于存储各安全处理程序的ROM的存储容量、此外用来配置用于数据处理的工作区域或者用于临时存储数据的区域的RAM的存储容量变大，因而使第二芯片的尺寸远大于第一芯片的尺寸。通过层叠多个半导体芯片（其尺寸彼此极为不同）形成的半导体器件的尺寸会变得比需要更大。
本发明人已经考虑到如下有用性：要层叠的半导体芯片的尺寸被做得不是彼此极为不同；能够处理多个不同高频率非接触通信模式的半导体器件由多芯片结构形成，该多芯片结构通过利用用于数据处理的现有半导体芯片获得，该半导体芯片已被用于在单个非接触通信模式中的安全处理。即，能够处理三个类型的非接触通信模式的安全处理电路被划分到两个半导体芯片，以吸收两个半导体芯片的尺寸之间的差异，并在该情况下，使得已被用于基带处理或者安全处理的现有半导体芯片可以被利用于两个半导体芯片中的一个。
当意图跟随该视点时，本发明人面临另外的问题。首先，用于向外部输出高频率输出电流的外部输出缓冲的尺寸变得大于其他外部I/O缓冲的尺寸。从而，在维持了外部输出缓冲需要的区域的前提下，如果要与外部输出缓冲连接的用于外部连接的焊盘布置在（移位至）与要与其他外部I/O缓冲连接的用于外部连接的焊盘的布置行相同的行，或者如果要与其他I/O缓冲连接的用于外部连接的焊盘布置在（移位至）要与外部输出缓冲连接的用于外部连接的焊盘的布置行相同的行，对于焊盘的布置的面积效率变得恶化。另一方面，考虑到对于焊盘的布置的面积效率，如果要与外部输出缓冲连接的用于外部连接的焊盘布置在与要与其他I/O缓冲连接的用于外部连接的焊盘相同的行，用于向外部输出高频率输出电流的外部输出缓冲与用于外部连接的焊盘之间的内部布线变得大于需要，因而导致恐怕可能无法获得期望的电性质。在专利文献2中，示出焊盘的部分从其他部分移位的布置，尽管本申请与专利文献2的问题之间没有类似性。其次，如果用于输出高频率发送电流的每个焊盘从其他I/O焊盘的行移位，那么应该考虑移位不会阻碍半导体芯片的层压和对应的焊盘之间的电连接。
下面说明用于解决上述问题的手段等，但是其他问题和新的特征从本说明书的说明和附图会变得清楚。
在本申请公开的优选的实施例中，简要说明典型一个实施例的概述如下。
即，执行高频率非接触通信的接口控制和通信数据的数据处理这两者的第一半导体芯片被装载在布线板上，执行通信数据的另一个数据处理的第二半导体芯片被装载在第一半导体芯片上。在这种情况下，第一半导体芯片中的发送焊盘被布置在与接收焊盘相比距芯片的周边较远的位置，第二半导体芯片通过在第一半导体芯片上偏置而装载，以便避开发送焊盘。
由本申请中公开的优选的实施例的典型实施例获得的优点简要说明如下。
即，能够处理多个不同高频率非接触通信模式的半导体器件可以优选由多芯片结构形成。例如，因为用于通信数据的数据处理功能已被划分到两个半导体芯片，其尺寸不会彼此极为不同。已被用于单个的非接触通信模式中的安全处理的用于数据处理的现有半导体芯片可以用作第二半导体芯片，该第二半导体芯片是已对其划分有用于通信数据的数据处理功能的两个半导体芯片中的一个。通过将发送焊盘布置在与接收焊盘相比距芯片的周边较远的位置，可以容易地避免如下限制：如果用于向外部输出高频率输出电流的外部输出缓冲的尺寸大于其他外部I/O缓冲的尺寸，对于发送焊盘的布置的面积效率可能变得恶化。此外，用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度可以被容易地优化。如果发送焊盘从其他I/O焊盘的行移位，通过将第二半导体芯片在第一半导体芯片上偏置以便避开发送焊盘，可以容易地避免对于第一半导体芯片和第二半导体芯片的层压、以及对于对应的焊盘之间的电连接的阻碍。
附图说明
图1是示出根据应用了实施例的半导体器件的高频率非接触通信系统的框图；
图2是示出根据实施例的半导体器件的上面侧的平面图；
图3是示出图2中的半导体器件的下面侧的平面图；
图4是示出图2中的半导体器件的上面侧的平面图，密封体已从其移除；
图5是沿着图4的A-A’线所取的截面图；
图6是沿着图4的B-B’线所取的截面图；
图7是示出布线板的上面侧的平面图；
图8是示出图7所示的布线板的下面侧的平面图；
图9是沿着图7的A-A’线所取的截面图；
图10是沿着图7的B-B’线所取的截面图；
图11是示出RF芯片的上面的平面图；
图12是示出安全性芯片的上面的平面图；
图13是示出在提供步骤中准备的基板（布线板、内插板）的整个结构的顶视图；
图14是示出图13的基板的下面的视图；
图15是沿着图13的A-A’线所取的截面图；
图16是沿着图13的B-B’线所取的截面图；
图17是示出如下状态的平面图，其中，RF芯片在芯片装载步骤中被装载在基体材料的器件区域中；
图18是沿着图17的A-A’线所取的截面图；
图19是沿着图17的B-B’线所取的截面图；
图20是示出如下状态的平面图，其中，RF芯片和安全性芯片在芯片装载步骤中被装载在基体材料的器件区域中；
图21是沿着图20的A-A’线所取的截面图；
图22是沿着图20的B-B’线所取的截面图；
图23是示出如下状态的平面图，其中，在下侧的RF芯片在导线接合步骤中对于导线接合RF芯片与在基体材料的器件区域中装载的安全性芯片而被导线接合；
图24是沿着图23的A-A’线所取的截面图；
图25是沿着图23的B-B’线所取的截面图；
图26是示出如下状态的平面图，其中，在上侧的安全性芯片在导线接合步骤中对于导线接合RF芯片与在基体材料的器件区域中装载的安全性芯片而被导线接合；
图27是沿着图26的A-A’线所取的截面图；
图28是沿着图26的B-B’线所取的截面图；
图29是示出在模制阵列封装已被执行后的状态的平面图；
图30是沿着图29的A-A’线所取的截面图；
图31是沿着图29的B-B’线所取的截面图；
图32是示出在球装载步骤和划片步骤已被执行后的状态的平面图；
图33是沿着图32的A-A’线所取的截面图；
图34是沿着图32的B-B’线所取的截面图。
具体实施方式
1.实施例的概述
首先说明本申请公开的典型实施例的概述。在其概述的说明中，括号内的附图标记仅例示包含在附有附图标记的组件的概念中的对象。
[1]<发送焊盘布置在比接收焊盘的位置距芯片的周边较远的位置>
根据典型实施例的半导体器件（1）具有的基本结构为：执行高频率非接触通信的接口控制和通信数据的数据处理这两者的第一半导体芯片（100）被装载在布线板（300）上；执行通信数据的另一个数据处理的第二个半导体芯片（200）装载在第一半导体芯片上。布线板具有：上面（315）；沿着上面的第一上面边（311）形成的多个第一接合引线（321A、321B、321C、321D）；沿着面对上面的第一上面边的第二上面边（312）形成的多个第二接合引线（322）；与上面相反的下面；以及在下面上形成的多个凸块连接盘（302），上面在平面图中的形状为四边形。第一半导体芯片具有：主面（125）；沿着主面的第一主面边形成的多个第一主面边焊盘（131A、131B、131C）；沿着面对主面的第一主面边的第二主面边（122）形成的多个第二主面边焊盘（132）；以及与主面相反的后面，主面在平面图中的形状为四边形。第一半导体芯片被装载在布线板的上面，使得后面面对布线板的上面，并使得在平面图中第一和第二主面边分别对准第一和第二上面边，并使得第一接合引线和第二接合引线中的每个暴露。第二半导体芯片具有：正面（215）；沿着正面的第一正面边（221）形成的多个第一正面边焊盘（231）；以及与正面相反的背面，正面在平面图中的形状为四边形。第二半导体芯片被装载在第一半导体芯片的主面，使得背面面对第一半导体芯片的主面，并使得在平面图中第一正面边分别对准第一主面边，并使得每个第一主面边焊盘和第二主面边焊盘暴露。第一主面边焊盘和第一接合引线的第一引线组（321A、321B、321C）分别由多个第一导线（410A、410B、410C）电连接。第二主面边焊盘和第二接合引线分别由多个第二导线（411）电连接。第一正面边焊盘和第一接合引线的第二引线组（321D）分别由多个第三导线（412）电连接。第一主面边焊盘包含多个第一焊盘（131A）和多个第二焊盘（131B）这两者，每个第一焊盘（131A）用于向外部输出高频率发送电流信号，每个第二焊盘（131B）用于从外部输入高频率接收电流信号。第一焊盘布置得比第一主面边焊盘的其他焊盘较接近第二主面边。
根据上述半导体器件，用于通信数据的数据处理功能被划分到第一半导体芯片和第二半导体芯片这二者，因此，其尺寸不会彼此极为不同。此外，因为数据处理功能的划分，已被用于单个的非接触通信模式中的安全处理的用于数据处理的现有半导体芯片可以被用作第二半导体芯片，该第二半导体芯片是已对其划分有用于通信数据的数据处理功能的两个半导体芯片之一。此外，通过将发送焊盘布置在与接收焊盘的位置相比距芯片的周边较远的位置，可以容易地避免如下情形：如果用于向外部输出高频率输出电流的外部输出缓冲的尺寸大于其他外部I/O缓冲，对于发送焊盘的布置的面积效率可能变得恶化。此外，用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度可以被容易地优化。如果发送焊盘从其他I/O焊盘的行移位，通过将第二半导体芯片在第一半导体芯片上偏置以便避开发送焊盘，可以容易地避免用于第一半导体芯片和第二半导体芯片的层压、以及对于对应的焊盘之间的电连接的阻碍。根据这些优点，能够处理多个不同高频率非接触通信模式的半导体器件优选可以由多芯片结构形成。
[2]<耦合至天线的焊盘>
在项目1中，第一焊盘和第二焊盘是要被用来与用于电磁波通信的天线（3）连接的焊盘。
从而，要被用来与用于电磁波通信的天线连接的焊盘被划分为发送焊盘和接收焊盘，因此，在解调的前级外部布置滤波电路等变得容易，在调制的后级外部布置用于对发送信号滤波的电路等也变得容易。
[3]<输出晶体管>
在项目2中，要与第一焊盘连接的输出晶体管具有大于要与第二焊盘连接的输入晶体管的尺寸。
从而，即使当典型地具有大于输入晶体管的尺寸的输出晶体管与第一焊盘连接，也可以自然得到与项目1相同的操作效果。
[4]<通过被偏置来装载第二半导体芯片>
在项目1中，第二半导体芯片通过被偏置，沿着第一半导体芯片的第一主面边，在远离第一焊盘的方向，装载在第一半导体芯片的主面。
从而，可以利用第一半导体芯片的表面中的空的空间，使得第二半导体芯片可以装载其上。
[5]<分别通过被偏置进行第二引线组和第一顶面侧焊盘的布置>
在项目4中，通过在第二半导体芯片被偏置的方向偏置，沿着第一上面边布置了第二引线组。通过在第二半导体芯片被偏置的方向偏置，沿着第一正面边布置了第一正面边焊盘。
从而，连接第二引线组与第一正面焊盘的每个第三导线的长度可以做小。
[6]<依据通信模式，将安全处理划分到第一和第二半导体芯片>
在项目1中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式中的信号，其载波频率彼此相等。第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度。第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度高于第一ASK调制模式的信号的通信速度。第一半导体芯片执行高频率非接触通信的接口控制、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者。第二半导体芯片执行作为另一个数据处理的对第三ASK调制模式的接收数据和发送数据的安全处理。
因而，当提供了能够处理第一至第三ASK调制模式的信号的半导体器件时，要新开发的第一半导体芯片仅要求具有执行高频率非接触通信的接口控制、和对第一和第二ASK调制模式的接收数据和发送数据的安全处理这二者的功能。对第三ASK调制模式的接收数据和发送数据执行安全处理的现有半导体芯片，如果有，则可以被用作第二半导体芯片。
[7]<用于将发送焊盘布置在与接收焊盘的位置相比距芯片的周边较远的位置的制造方法>
根据另一个实施例的制造半导体器件的方法包含下面的步骤：（a）提供布线板，具有：上面；沿着上面的第一上面边形成的多个第一接合引线；沿着面对上面的第一上面边的第二上面边形成的多个第二接合引线；与上面相反的下面；以及形成在下面上的多个凸块连接盘，上面的平面图的形状为四边形；（b）在步骤（a）之后，将第一半导体芯片装载在布线板的上面上，其中，第一半导体芯片具有：主面；沿着主面的第一主面边形成的多个第一主面边焊盘；沿着面对主面的第一主面边的第二主面边形成的多个第二主面边焊盘；以及与主面相反的后面，并执行高频率非接触通信的接口控制和通信数据的数据处理这两者，其中，装载了第一半导体芯片，使得：第一半导体芯片的后面面对布线板的上面；在平面图中第一和第二主面边分别对准第一和第二上面边；第一接合引线和第二接合引线中的每个从第一半导体芯片暴露，主面在平面图中的形状为四边形；（c）在步骤（b）之后，在第一半导体芯片的主面装载第二半导体芯片，其中，第二半导体芯片具有：正面；沿着正面的第一正面边形成的多个第一正面边焊盘；以及与正面相反的背面，执行通信数据的另一个数据处理，装载第二半导体芯片，使得：背面面对第一半导体芯片的主面；在平面图中第一正面边分别对准第一主面边；第一主面边焊盘和第二主面边焊盘中的每个暴露，正面在平面图中的形状为四边形；以及（d）在步骤（c）之后，经由多个第一导线将第一主面边焊盘与第一接合引线的第一引线组电连接；经由多个第二导线将第二主面边焊盘与第二接合引线电连接；经由多个第三导线将第一正面边焊盘与第一接合引线的第二引线组电连接，其中，第一半导体芯片中的第一主面边焊盘包含多个第一焊盘和多个第二焊盘这两者，每个第一焊盘向外部输出高频率发送电流信号，每个第二焊盘从外部输入高频率接收电流信号。第一焊盘布置得比第一主面边焊盘的其他焊盘较接近第二主面边。
根据上述制造方法，发送焊盘被布置在与其中应用的第一半导体芯片中的接收焊盘的位置相比距芯片的周边较远的位置，因此可以容易地避免如下限制：如果用于向外部输出高频率输出电流的外部输出缓冲的尺寸大于其他外部I/O缓冲，对于发送焊盘的布置的面积效率可能变得恶化。此外，用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度可以被容易地优化。因而，如果发送焊盘从其他I/O焊盘的行移位，通过将第二半导体芯片在第一半导体芯片上偏置以便避开发送焊盘，可以容易地避免用于第一半导体芯片和第二半导体芯片的层压、以及对于对应的焊盘之间的电连接的阻碍。此外，因为用于通信数据的数据处理功能被划分到第一半导体芯片和第二半导体芯片这两者，其尺寸不会彼此极为不同。此外，因为数据处理功能的划分，已被用于单个的非接触通信模式中的安全处理的用于数据处理的现有半导体芯片可以被用作第二半导体芯片，该第二半导体芯片是已对其划分有用于通信数据的数据处理功能的两个半导体芯片之一。从而，能够处理多个不同的高频率非接触通信模式的半导体器件可以由多芯片结构制造，尺寸小且成本低。
[8]<耦合至天线的焊盘>
在项目7中，第一焊盘和第二焊盘是要用来与用于电磁波通信的天线连接的焊盘。
因而，在解调的前级外部布置用于对接收的信号滤波的电路等变得容易，在调制的后级外部布置用于对发送信号滤波的电路等也变得容易。
[9]<输出晶体管>
在项目8中，要与第一焊盘连接的输出晶体管具有大于要与第二焊盘连接的输入晶体管的尺寸。
因而，即使当典型地具有大于输入晶体管的尺寸的输出晶体管与第一焊盘连接，也可以自然得到与项目7相同的操作效果。
[10]<通过被偏置来装载第二半导体芯片>
在项目7的步骤（c）中，第二半导体芯片通过被偏置，沿着第一半导体芯片的第一主面边，在远离第一焊盘的方向，装载在第一半导体芯片的主面上。
因而，可以利用第一半导体芯片的表面中的空的空间，使得第二半导体芯片可以装载其上。
[11]<分别通过被偏置进行第二引线组和第一顶面侧焊盘的布置>
在项目10中，通过在第二半导体芯片被偏置的方向偏置，沿着第一上面边布置第二引线组。通过在第二半导体芯片被偏置的方向偏置，沿着第一正面边布置了第一正面边焊盘。
因而，连接第二引线组与第一正面焊盘的每个第三导线的长度可以做小。
[12]<依据通信模式，将安全处理划分到第一和第二半导体芯片>
在项目7中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式中的信号，其载波频率彼此相等。第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度。第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度高于第一ASK调制模式的信号的通信速度。第一半导体芯片执行接收的信号的调制模式的确定、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者。第二半导体芯片执行作为另一个数据处理的对第三ASK调制模式的接收数据和发送数据的安全处理。
因而，当提供了能够处理第一至第三ASK调制模式的信号的半导体器件时，对第三ASK调制模式的发送数据和接收数据执行安全处理的现有半导体芯片，如果有，则可以被用作第二半导体芯片。
[13]<发送焊盘布置在比接收焊盘的位置距芯片的周边较远的位置>
根据又一个实施例的半导体器件包含：布线板，具有沿着其一个周边的多个接合引线以及第一半导体芯片，第一半导体芯片沿着相邻于布线板的一个周边的一个周边具有多个焊盘，并装载在布线板上，使得每个接合引线暴露，执行高频率非接触通信的接口控制和通信数据的数据处理这两者。半导体器件还包含第二半导体芯片，第二半导体芯片具有沿着相邻于第一半导体芯片的一个周边的一个周边的多个焊盘，并装载在第一半导体芯片上，使得第一半导体芯片中的每个焊盘暴露，并执行通信数据的另一个数据处理。第一半导体芯片中的焊盘和接合引线的第一引线组分别由多个第一导线电连接。第二半导体芯片中的焊盘和接合引线的第二引线组分别由多个第二导线电连接。第一半导体芯片中的焊盘包含多个第一焊盘和多个第二焊盘这两者，每个第一焊盘用于向外部输出高频率发送电流信号，每个第二焊盘用于从外部输入高频率接收电流信号。在第一半导体芯片中的焊盘中，第一焊盘布置在与其他焊盘的位置相比距第一半导体芯片的一个周边较远的位置。第二半导体芯片通过沿着第一半导体芯片的一个周边在远离第一焊盘的方向被偏置，而装载在第一半导体芯片上。
因而，可以得到与项目1和4相同的操作效果。
[14]<分别通过被偏置进行第二引线组和第一顶面侧焊盘的布置>
在项目13中，通过在第二半导体芯片被偏置的方向偏置，沿着布线板的一个周边布置了第二引线组。通过在第二半导体芯片被偏置的方向偏置，沿着一个周边布置了第二半导体芯片中的焊盘。
因而，可以得到与项目5相同的操作效果。
[15]<依据通信模式，将安全处理划分到第一和第二半导体芯片>
在项目13中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式中的信号，其载波频率彼此相等。第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度。第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度高于第一ASK调制模式的信号的通信速度。第一半导体芯片执行接收的信号的调制模式的确定、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者。第二半导体芯片执行作为另一个数据处理的对第三ASK调制模式的接收数据和发送数据的安全处理。
因而，可以得到与项目6相同的操作效果。
2.实施例的细节
进一步详细说明实施例。
<<高频率非接触通信系统>>
图1示出已应用了根据实施例的半导体器件的高频率非接触通信系统。
在视图中示出的高频率非接触通信系统可以应用于非接触IC卡和每个都装载有非接触IC卡功能的移动通信终端（诸如移动电话）。该高频率非接触通信系统包含例如半导体器件1、外部电路2和天线3。
天线3具有线圈10和电容器11以形成LC谐振电路。
外部电路2具有外部解调电路12和外部调制电路13。外部解调电路12和外部调制电路13的每个还可以由混合电路形成，而不限于单片电路。外部解调电路12由带通滤波器和低通滤波器等形成，用于移除由另一个器件产生的噪声与天线之间的竞争等所产生的高频率噪声。外部调制电路13由带通滤波器和低通滤波器等形成，用于移除由另一个器件产生的高频率噪声。
半导体器件1具备高频率非接触接口功能和用于通信数据的数据处理功能这两者，通过高频率非接触接口功能，可以处理三个类型的高频率非接触通信，例如上述类型A、类型B和类型C的每个。在本实施例中，类型A、类型B和类型C的通信模式的载波频率彼此相同，是13.56MHz。类型A中接收的信号的调制模式是ASK100%，类型B中是ASK10%，类型C中是ASK10%。类型A和类型B中通信速度是106kbps，类型C中是212kbps，发送/接收信号的位编码依据各规范定义。
之后将说明该半导体器件1的详细的器件结构，但是半导体器件1例如形成作为具有SIP（系统封装）形式的器件，其中，作为单片半导体集成电路的两个半导体芯片叠加在一起，以装载在布线板上。在装载的半导体芯片中，定位在下侧的半导体芯片是第一半导体芯片，执行高频率非接触通信的接口控制和通信数据的数据处理这两者，例如是图1所示的RF芯片100。定位在上侧的半导体芯片是第二半导体芯片，执行通信数据的另一个数据处理，例如是其中示出的安全性芯片200。
RF芯片100没有特别限制，但是具有解调电路110、调制电路111和非接触控制电路112，用于执行上述类型A、类型B和类型C的各高频率非接触通信的接口控制。非接触控制电路112与内部总线108连接。为了对通信日期执行安全性处理，RF芯片11具有用于执行程序的中央处理单元（CPU）和作为用于CPU101的加速器的编码/解码电路102，这两者分别与内部总线108连接。RF芯片100还具有：ROM103，用于存储要由CPU101执行的程序；RAM104，被用作用于CPU101的工作区域；以及EEPROM105，可以被电重写并用于保持参数表等。RF芯片100还具有：被用于与安全性芯片200等的接口的通信控制电路，例如是UART（通用异步接收器/发射器）106，用于与安全性芯片200执行符合例如ISO/IEC7816-3标准的半双工异步通信接口，UART与内部总线108连接。组件107代表用于RF芯片的电源电路。
电源电路107经由RF芯片100的外部端子Tr1和Tr2，并经由半导体器件1的外部端子Td1和Td2与天线3连接，以便被用作用于RF芯片100的操作电力的DC电压随着电压而产生，在天线3的两个终端产生，被修正。
解调电路110的输入端子经由RF芯片100的外部端子Tr3和Tr4，并经由半导体器件1的外部端子Td3和Td4，与外部解调电路12的输出端子连接。解调电路110将由天线3接收的、已被调制为电磁波的信号解调，例如在天线3的两个终端之间产生的高频率电压信号。解调电路110并行执行对应于类型A和类型B的低速解调以及对应于类型C的高速解调，以提供解调的信号给非接触控制电路112。
当从解调电路110提供的解调的信号是ASK100%的解调的信号时，非接触控制电路112确定该该信号类型A的接收的信号。电路112然后要求CPU等对类型A的接收的信号执行需要的数据处理，诸如解码和安全性处理。当从解调电路110提供的解调的信号不是ASK100%的解调的信号时，非接触控制电路112确定附在解调的信号的头部的“0”的脉冲宽度是长还是短；当是长时，非接触控制电路112通过识别该值“0”的脉冲宽度”是类型B的SOF（帧开始），确定解调的信号是类型B的信号，进而要求CPU101等对类型B的接收的信号执行需要的数据处理，诸如解码和安全性处理。当其脉冲宽度短时，非接触控制电路112通过识别值“0”的脉冲宽度是类型C的前导码，确定解调的信号是类型C的信号，进而要求CPU101等执行将类型C的接收的信号传送至安全性芯片200的处理。即，对类型C的接收的数据的安全性处理留给安全性芯片200。专利文献1中详细说明了确定接收的信号是类型A、类型B或者类型C的信号的方法。类型A或者类型B的接收的信号的解码可以由CPU101执行，或者由非接触控制电路112进行。对解码的接收数据的安全性处理可以通过依据CPU101的控制提供接收的数据给编码/解码电路102来执行。
调制电路111的输出端子经由RF芯片100的外部端子Tr5和Tr6，并经由半导体器件1的外部端子Td5和Td6，与外部调制电路13的输入端子连接。调制电路111接收已依据CPU101的控制由编码/解码电路102编码，并依据信号类型的发送信号由非接触控制电路112编码的发送数据，并以依据信号类型的调制深度调制数据。天线3被从外部端子Tr5和Tr6输出的调制的发送信号驱动，以便调制的信号从天线3作为电磁波发送。
作为被用于与RF芯片100等的接口的通信控制电路，安全性芯片200具有UART206，用于与RF芯片执行符合例如ISO/IEC7816-3标准的半双工异步通信接口。UART206与内部总线208连接，用于执行程序以对类型C的通信数据执行安全性处理的中央处理单元（CPU）201、作为用于CPU201的加速器的编码/解码电路202、用于存储由CPU201等执行的程序的ROM203、要被用作用于CPU201的工作区域的RAM204、以及可以被电重写并用于保持参数表等的EEPROM205与内部总线208连接。组件207代表用于安全性芯片200的电源电路。
安全性芯片200通过使用UART106，与RF芯片100交换类型C的通信数据。为了维持通信数据的保密性，在RF芯片100与安全性芯片200之间交换的通信数据被编码。即，在发送数据的情况下，UART206将已被编码/解码电路202编码的数据传送给FR芯片100中的UART106。在接收的数据的情况下，UART206从RF芯片100中的UART106接收未编码的类型C的接收数据。UART206和106没有特别限制，但是本文中分别定义为能够执行1位的异步数据通信。Ts7和Ts8代表安全性芯片200中UART206的外部接口端子，Tr7和Tr8代表RF芯片100中UART106的外部接口端子。
当从RF芯片100经由UART206接收类型C的接收数据时，CPU201使编码/解码电路202对接收的数据依据预定的编码/解码算法执行解码处理。当发送类型C的数据时，CPU201通过编码/解码电路202将发送数据编码，进而，经由UART206提供数据给RF芯片100，以及类型C的发送命令。例如，响应于用于类型C的通信命令的中断请求，RF芯片100中的CPU101执行控制，其中，发送数据由非接触控制电路112对于类型C编码，被调制电路112调制，此后发送数据。
电源电路107没有特别限制，但通过使用要从RF芯片100的外部输出电力端子Tr9和Tr10提供给安全性芯片200的电力端子Ts9和Ts10的电源电压，产生操作电力。当高频率非接触通信系统设置有电池电源时，RF芯片100中的电源电路107和安全性芯片200中的电源电路207可以使用电池电源作为操作电力。
如上所述，作为被用于能够处理类型A、类型B和类型C中的每个的高频率非接触通信系统中的半导体器件1，RF芯片100被分配有对类型A和类型B的数据的安全处理，安全性芯片200被分配有对类型C的数据的安全处理，因此，用于通信数据的安全数据处理功能依据通信模式被划分至两个芯片。
<<半导体器件>>
接下来，说明根据图1示出的一个实施例的半导体器件1的结构。图2是示出根据本实施例的半导体器件1的上面侧的平面图，图3是示出图2中的半导体器件1的下面侧的平面图，图4是示出图2中的半导体器件1的上面侧的平面图；密封体已从其移除，图5是沿着图4的A-A’线所取的截面图；图6是沿着图4的B-B’线所取的截面图。
在根据本实施例的半导体器件1中，布线板300被用作基板。如图4至图6所示，RF芯片100和安全性芯片200，作为多个半导体芯片，经由附着剂（管芯接合材料）550装载（层叠）在布线板300的上面（芯片装载面）。另一方面，用作外部端子的多个焊球（焊料材料）301形成于布线板300的下面（封装面），如图3、5和6所示。因而，半导体器件1形成为所谓的多芯片BGA（球栅阵列）。作为一个示例，本实施例包含对应于图1的结构，其中，RF芯片100和安全性芯片200被装载在布线板300上作为两个类型的半导体芯片。
如图4至6所示，在本实施例中，在RF芯片100和安全性芯片200中，外形尺寸大于另一个的半导体芯片被布置在下侧，外形尺寸更小的另一个半导体芯片被布置在上侧。更具体而言，RF芯片被布置在下侧，安全性芯片200被布置在上侧。
此外，如图4至6所示，装载半导体芯片100和200中的每个，使其形成有未示出的半导体电路（半导体元件、晶体管等）的主面（电路形成表面）朝上取向，换言之，其与主面相反的后面面对布线板的上面。半导体芯片100和200中的每个经由多个导电构件411和412与布线板电连接。根据本实施例的导电构件411和412例如是导线。
此外，如图1、5和6所示，在本实施例中，每个半导体芯片100和200、导电构件411和412和布线板300的上面覆盖有密封体500。向在密封体500的表面（上面）的部分上标记的区域501提供诸如产品名的适当的标记502。提供标记502例如可以通过激光束发射进行，在标记502的表面形成凹标记迹线，如图5和6所示。
<<基板（布线板、内插基板）>>
接下来，说明布线板300，基板（布线板，内插基板）的示例。
图7是示出布线板300的上面侧的平面图；图8是示出图7所示的布线板300的下面侧的平面图；图9是沿着图7的A-A’线所取的截面图；图10是沿着图7的B-B’线所取的截面图。
如图9和10所示，作为基板的示例的布线板300例如是所谓的多层布线板，其中，布线层形成于绝缘层（核心层）的正面和后面中的每个上。根据本实施例的绝缘层例如包括包含玻璃纤维的树脂。布线板的布线层的数量不限于2，可以更大，为4或者6。在这种情况下，另一个绝缘层布置在两个布线层之间。
如图4和7等所示，布线板300的上面（芯片装载面）315在平面图中的形状为四边形。在具体实施方式中，上面具有：第一边（第一上面边，定位在图7的上侧附近）311；第二边（第二上面边，定位在图7的下侧附近）312，面对第一边；第三边（第三上面边，定位在图7的左侧附近）313，与第一边和第二边交叉；以及第四边（第四上面边，定位在图7的右侧附近）314，面对第三边。
形成在布线板300中的绝缘层的表面上的布线层（顶层、第一层）具有多个电极焊盘（接合引线）321A、321B、321C、321D和322，分别经由导电构件与半导体芯片100和200电连接。根据本实施例的由接合引线321A、321B、321C、321D和322代表的电极焊盘例如包括铜（Cu）。在具体实施方式中，如图4和7所示，根据实施例的上述布线层具有多个接合引线（第一接合引线）321A、321B、321C和321D，沿着基板的上面（芯片装载面）的第一边（第一上面边）311形成。布线层还具有沿着面对第一边的第二边（第二上面边）312形成（布置）的多个接合引线（第二接合引线）322。未示出的金属层（镀膜）形成于每个电极焊盘（接合引线）321A、321B、321C、321D和322的表面。在实施例中，金属层是层叠的膜，其中，例如金（Au）形成在镍（Ni）上。
如图3和8所示，布线板300的下面（封装表面）在平面图中的形状也包括四边形。在具体实施方式中，下面具有：第一边（第一下面侧，定位在图8的上侧）331；第二边（第二下面侧，定位在图8的下侧）332，面对第一边（第一下面侧）；第三边（第三下面侧，定位在图8的右侧）333，与第一边和第二边交叉；以及第四边（第四下面侧，定位在图8的左侧）334，面对第三边。形成在绝缘层的后面（底层，第二层）的布线层具有多个电极焊盘（凸块连接盘）302，外部端子形成于其中或与其连接。上述外部端子Td1、Td2、Td3、Td4、Td5和Td6（参见图1）是这些电极焊盘（凸块连接盘）302的部分。在具体实施方式中，对于这些电极焊盘302，如图3和8所示，根据本实施例的电极焊盘302沿着每侧（第一、第二、第三和第四边）布置（形成）。换言之，在平面图中，以矩阵模式布置电极焊盘302。根据实施例的电极焊盘302例如包括Cu。未示出的金属层（镀膜）形成于每个电极焊盘（凸块连接盘）302的表面上。在实施例中，金属层是层叠的膜，其中，例如，Au形成在Ni上。
形成在上面上的电极焊盘（接合引线）321A、321B、321C、321D和322分别与形成在下面上的电极焊盘（凸块连接盘）302电连接，该电连接经由未示出的形成在每个上面和下面的布线（上面侧的布线图案、下面侧的布线图案），并经由形成在未示出的孔（通孔）内侧的导线（经由布线）而进行，这些布线形成为从上面和下面中的一个面向两个面中的另一个取向。
布线板300的上面覆盖有未示出的绝缘膜（阻焊膜），使得每个电极焊盘（接合引线）321A、321B、321C、321D和322暴露。另一方面，布线板300的下面还覆盖有未示出的绝缘膜（阻焊膜），使得每个电极焊盘（凸块连接盘）302暴露。
<<RF芯片>>
接下来将说明RF芯片100。图11是示出RF芯片100的上面的平面图。
如图4和11所示，RF芯片100具有：主面（正面、电路形成表面）125，具有在平面图中为四边形的形状；多个电极焊盘（接合焊盘）131A、131B、131C和132，形成在主面；以及后面（背面），与主面相反。在具体实施方式中，主面（正面、电路形成表面）125具有：第一边（第一主面边，定位在图11的上侧）121；第二边（第二主面边，定位在图11的下侧）122，面对第一边；第三边（第三主面边，定位在图11的左侧）123，与第一边和第二边交叉；以及第四边（第四主面边，定位在图11的右侧11）124，面对第三边。
不用说，如上所述，用于将从外部输入（接收）的信号（模拟信号）转换为另一个信号（数字信号）的解调电路、用于将信号（数字信号）转换为向外部输出（发送）的另一个信号（模拟信号）的调制电路、CPU101和UART106等形成在RF芯片100中。
此外，如图11所示，形成在半导体芯片的主面（正面、电路形成表面）的电极焊盘（接合焊盘）131A、131B、131C和132被大致划分为：电极焊盘（第一主面边焊盘）131A、131B和131C，沿着主面125的第一边（第一主面边）121形成；以及电极焊盘（第二主面边焊盘）132，沿着面对第一边的第二边（第二主面边）122形成。换言之，根据本实施例的RF芯片100具有所谓的两侧焊盘结构，其中，沿着上述两侧（第一主面边、第二主面边）121和122以外的侧没有电极焊盘形成。
本文将详细说明RF芯片100的结构。在RF芯片100中，在例如包括硅（Si）的半导体基板的上面形成MISFET（金属绝缘体半导体场效应晶体管）或者MOSFET（金属氧化物半导体场效应晶体管）等，多个布线层和多个绝缘层在半导体基板的上面交替层叠。形成在布线层的顶层的导线的部分等同于上述电极焊盘（接合焊盘）131A、131B、131C和132。在本实施例中，形成有这些电极焊盘（接合焊盘）131A、131B、131C和132的表面还被称为主面（正面、电路形成表面）125。
电极焊盘（第一主面边焊盘）131A是多个电极焊盘（第一焊盘，发送焊盘）用于经由天线3根据非接触通信向外部输出发送信号（模拟信号），电极焊盘131A等同于图1中的外部端子Tr5和Tr6。
电极焊盘（第一主面边焊盘）131B是多个电极焊盘（第二焊盘、接收焊盘），用于从外侧经由天线3根据非接触通信输入（接收）接收信号（模拟信号），电极焊盘131B等同于图1中的外部端子Tr3和Tr4。
电极焊盘（第一主面边焊盘）131C指的是：用于将电源电路107与天线3连接的焊盘（等同于图1中的外部端子Tr1和Tr2）；用于将电源电路107与安全性芯片200连接的焊盘（等同于图1中的外部端子Tr9和Tr10）；以及用于将RF芯片100中的UART106与安全性芯片200中的UART206连接的多个电极焊盘（通信焊盘）。为了方便起见，第一主面边焊盘131C示出的数量小于实际数量。
电极焊盘（第二主面边焊盘）132指的是图1中未示出的I/O端口的外部I/O端子和时钟输入端子。
如图4和11所示，在本实施例中，沿着第一边（第一主面边）121布置的电极焊盘（第一焊盘、发送焊盘）131A布置得比其他焊盘（除了第一焊盘之外的第一主面边焊盘）131B和131C，较接近第二边（第二主面边）122。换言之，电极焊盘（第一焊盘、发送焊盘）131A的布置行不同于其他焊盘（除了第一焊盘之外的第一主面边焊盘）131B和131C（不与其在相同行上）。此外，换言之，在平面图中，电极焊盘（第一焊盘，通信焊盘）131A布置在其他焊盘（除了第一焊盘之外的第一主面边焊盘）131B和131C与电极焊盘（第二主面边焊盘）132之间。即，跨沿着第一边（第一主面边）121定位的多行（本实施例中为两行），形成（布置）电极焊盘（第一主面边焊盘）131A、131B和131C；而在沿着第二边（第二主面边）122定位的单独行形成（布置）电极焊盘（第二主面边焊盘）132。在此外具体的实施方式中，电极焊盘（第一焊盘，通信焊盘）131A相对于中心线（虚拟线）LCv位于第四边（图11中在右侧）124附近，该中心线穿过在本实施例中对分了第一边（第一主面边）121的中心点。此外，电极焊盘131A位于相对于中心线（虚拟线）LCh的第一边（图11中为上侧）121附近，该中心线穿过对分了第三边（第三主面边）123的中心点。
上述发送焊盘131A布置在与接收焊盘131B和其他电极焊盘131C相比距第一边121较远的行上的原因如下：即，输出驱动天线3的发送信号的发送缓冲的驱动能力大于用于UART106的串行输出缓冲、以及用于其他I/O端口的输出缓冲的驱动能力，此外，驱动输出晶体管的尺寸显著小于用于接收输入缓冲或者其他输入缓冲的输入缓冲晶体管的尺寸。具有大尺寸的晶体管通过并行连接多个元素晶体管形成，每个元素晶体管设置有ESD保护电路。因此，要与上述发送焊盘131A连接的发送缓冲的尺寸变得大，因为输出晶体管的尺寸大，从而ESD保护电路的尺寸也变得大。从而，当该发送缓冲通过布置在与其他I/O电路的外部I/O接口电路的阵列相同的I/O单元区域形成时，可能在在面积方面有限制，或者担心发送缓冲电路与发送焊盘之间的导线变得大于需要。为了避免，形成了发送焊盘的区域被分配至电路区域141，该电路区域141大于用于要与焊盘131B和131C连接的外部I/O接口电路的I/O单元区域140，如图11所示。因而，可以避免如下情形：对于发送焊盘131A的布置的面积效率会变得恶化。此外，用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度可以被容易地优化。
<<安全性芯片>>
接下来将说明安全性芯片200。图12是示出安全性芯片200的上面的平面图。
如图4和12所示，根据本实施例的安全性芯片200具有：正面（主面、电路形成表面）215，具有在平面图中为四边形的形状；多个电极焊盘（接合焊盘）231，形成在正面；以及背面（后面），与正面相反。在具体实施方式中，正面（主面、电路形成表面）具有：第一边（第一主面边，定位在图12的上侧）221；第二边（第二正面边，定位在图12的下侧）222，面对第一边（第一正面边）221；第三边（第三正面边，定位在图12的左侧）223，与第一边和第二边交叉；以及第四边（第四正面边，定位在图12的右侧）224，面对第三边。
不用说，如上所述，CPU210和UART206等形成在安全性芯片200中。
如图12所示，安全性芯片200的形成在正面的多个电极焊盘（接合焊盘）231（主面、电路形成表面）沿着主面的第一边（第一正面边）221形成（布置）。换言之，根据实施例的安全性芯片200具有所谓的单侧焊盘结构，其中，沿着除了上述一侧（第一正面边）221的侧没有电极焊盘形成。
本文将详细说明安全性芯片200的结构。在安全性芯片200中，在例如包括硅的半导体基板的上面形成MISFET（金属绝缘体半导体场效应晶体管）或者MOSFET（金属氧化物半导体场效应晶体管）等，多个布线层和多个绝缘层在半导体基板的上面交替层叠。形成在布线层的顶层的布线的部分等同于上述电极焊盘（接合焊盘）231。在本实施例中，形成了电极焊盘（接合焊盘）231的表面还被称为正面（主面、电路形成表面）215。
电极焊盘（第一正面边焊盘）231被分配至用于在安全性芯片200与RF芯片100之间输入/输出信号（数字信号）的多个通信焊盘（对应于图1中的Ts7和Ts8）、和用于从外部输入（接收）电力的多个电源焊盘（对应于图1中的Ts9和Ts10）这两者。电极焊盘（通信焊盘，电源焊盘）231相对于中心线（虚拟线）LCv位于第三边（图12中为左侧）223附近，该中心线穿过对分了第一边（第一正面边）221的中心点。此外，电极焊盘231相对于中心线（虚拟线）LCh位于第一边（图12中为上侧）221附近，该中心线穿过对分了第三边（第三正面边）223的中心点。
<<用于制造半导体器件的步骤>>
将说明用于制造图1至6所示的半导体器件1的步骤。
一种制造半导体器件1的方法主要包含：1）基板提供步骤、2）芯片装载（管芯接合）步骤、3）导线接合步骤、4）模制步骤、5）球装载（ball mount）步骤、6）切割（划片）步骤、7）标记步骤和8）检测步骤。
1）基板提供步骤
图13是示出基板的整个结构（布线板、内插板）的顶视图；图14是示出图13的基板的下面的视图；图15是沿着图13的A-A’线所取的截面图；图16是沿着图13的B-B’线所取的截面图。
如图13至16所示，提供基体材料（布线板）400，作为基板的提供步骤。如图13至16所示，要被用于本实施例的基体材料400具有：多个器件区域（封装形成区域）401，如图7至10所示；以及划片区域402，定位在器件区域中彼此相邻的两个器件区域之间，换言之，定位为围绕每个器件区域。基体材料400是所谓的多件基板。在本实施例中，器件区域被按矩阵模式布置，如图13和16所示。
通过利用划片将基体材料划分为每个器件区域401来制造布线板300，如上所述，平面图中的器件区域401的形状为四边形（具有第一边、第二边、第三边和第四边），电极焊盘（接合引线、凸块连接盘）形成在上面和下面的每个上。在下面制造步骤的说明中，为了方便起见，器件区域401具有与布线板300相同的意思。
说明下面的步骤，其中，一个器件区域被取出。
2）芯片装载（管芯接合）步骤
接下来将说明芯片装载（管芯接合）步骤。图17是示出如下状态的平面图，其中，RF芯片在芯片装载步骤中被装载在基体材料的器件区域中；图18是沿着图17的A-A’线所取的截面图；图19是沿着图17的B-B’线所取的截面图。
如图17至19所示，上述RF芯片100经由附着剂（管芯接合材料）被装载在基体材料400的每个器件区域401中的上面（芯片装载面）。在具体实施方式中，RF芯片100经由附着剂（管芯接合材料）装载在基体材料（基板）400的上面之上，使得RF芯片100的后面（背面）面对基板的上面。在这种情况下，RF芯片100被装载在沿着第一边（第一上面边）311形成（布置）的接合引线（第一接合引线）321A、321B、321C和321D、与沿着第二边（第二上面边）312形成（布置）的接合引线（第二接合引线）322之间，以便形成在基板400的上面的电极焊盘（接合引线）321A、321B、321C、321D和322从RF芯片100暴露。此外，如图4和17所示，布置RF芯片100，使得RF芯片100的第一边（第一主面边）121、其第二边（第二主面边）122、其第三边（第三主面边）123和其第四边（第四主面边）124分别对准基板400上的器件区域401的第一边（第一上面边）311、其第二边（第二上面边）312、其第三边（第三上面边）和其第四边（第四上面边）。
根据本实施例的附着剂例如具有膜形状并是绝缘的。然而，也可以采用（具有流动性的）浆附着剂。
图20是示出如下状态的平面图，其中，RF芯片和安全性芯片在芯片装载步骤中被装载在器件区域中；图21是沿着图20的A-A’线所取的截面图；图22是沿着图20的B-B’线所取的截面图。
如图20至22所示，上述安全性芯片200然后经由附着剂（管芯接合材料）装载在RF芯片100的主面（正面、电路形成表面）125。在具体实施方式中，安全性芯片200经由附着剂（管芯接合的材料）装载在RF芯片100的主面125上，使得安全性芯片200的背面（后面）面对RF芯片100的主面125。在这种情况下，安全性芯片200被装载在沿着第一边（第一主面边）121形成（布置）的电极焊盘（第一主面边焊盘）131A、131B和131C、与沿着第二边（第二主面边）122形成（布置）的电极焊盘（第二主面边焊盘）132之间，以便形成在定位在下侧的RF芯片100的主面的电极焊盘（接合焊盘）131A、131B、131C和132从安全性芯片200暴露。此外，如图4和20所示，布置安全性芯片200，使得安全性芯片200的第一边（第一正面边）221、其第二边（第二正面边）222、其第三边（第三正面边）223和其第四边（第四正面边）224分别对准RF芯片100的第一边（第一主面边）121、其第二边（第二主面边）122、其第三边（第三主面边）123和其第四边（第四主面边）124。即，布置安全性芯片200，使得安全性芯片200的第一边（第一正面边）221、其第二边（第二正面边）222、其第三边（第三正面边）223和其第四边（第四正面边）224分别对准基板400上的器件区域401的第一边（第一上面边）311、其第二边（第二上面边）312、其第三边（第三上面边）和其第四边（第四上面边）。
本文中，沿着RF芯片100的第一边（第一主面边）121布置的电极焊盘（第一焊盘，发送焊盘）131A布置得与其他焊盘（不包括第一焊盘的第一主面边焊盘）131B和131C相比较接近第二边（第二主面边）122，如上所述。从而，如图20所示，安全性芯片200装载在RF芯片200，使得安全性芯片200的中心部分与第四边（第四主面边，图11中为右侧）124相比，布置得较接近第三边（第三主面边，图11中为左侧）123。换言之，安全性芯片200在RF芯片100的主面上接近第三边（第三主面边，图11中为左侧）123。因而，安全性芯片200的中心部分不叠加在本实施例中的RF芯片100的中心部分上。
根据本实施例的附着剂例如具有膜形状并是绝缘的。然而，也可以采用（具有流动性的）浆附着剂。
3）导线接合步骤
图23是示出如下状态的平面图，其中，在下侧上的RF芯片在用于导线接合在基体材料的器件区域中装载的安全性芯片与RF芯片的导线接合步骤中被导线接合；图24是沿着图23的A-A’线所取的截面图；图25是沿着图23的B-B’线所取的截面图。
如图23至25所示，定位在下侧上的RF芯片的电极焊盘（接合焊盘）131A、131B、131C和132与电极焊盘（接合引线、第一引线组）321A、321B、321C和322分别经由导电导线410A、410B、410C和411电连接。
在具体实施方式中，在导线410A、410B、410C和411的部分（端部）首先与RF芯片100的电极焊盘（接合焊盘）131A、131B、131C和132连接后，导线410A、410B、410C和411的其他部分与基板401的电极焊盘（接合引线）321A、321B、321C和322连接。即，在本实施例中，RF芯片100和基板401由其电连接在一起的导线410A、410B、410C和411通过所谓的正接合模式形成。从而，如图25所示，在RF芯片100的电极焊盘131A、131B、131C和132上，导线410A、410B、410C和411形成为大约与RF芯片100的主面垂直。此外，电极焊盘（接合引线）321A、321B、321C和322的表面（从未示出的绝缘膜暴露的表面）与每个导线410A、410B、410C和411之间的角小于电极焊盘（接合焊盘）321A、321B、321C和322的表面（从未示出的绝缘膜暴露的表面）与每个导线410A、410B、410C和411之间的角。
用于第一接合的球部（凸块）420形成在导线410A、410B、410C和411的部分（端部），球部420与RF芯片100的电极焊盘（接合焊盘）321A、321B、321C和322连接。在图23至25中，示出用于第一接合的上述球部420的部分。
图26是示出如下状态的平面图，其中，在上侧的安全性芯片在用于导线接合在基体材料400的器件区域401中装载的安全性芯片与RF芯片的导线接合步骤中被导线接合；图27是沿着图26的A-A’线所取的截面图；图28是沿着图23的B-B’线所取的截面图。
如图26至28所示，定位在上侧的安全性芯片200的电极焊盘（接合焊盘）231和每个器件区域（基板）401中的电极焊盘（接合引线）然后分别经由导电导线412连接在一起。
在具体实施方式中，在导线412的部分（端部）首先与基板401的电极焊盘（接合引线）321D连接后，导线412的其他部分与安全性芯片200的电极焊盘（接合引线）231连接。在这种情况下，每个包括导线412的部分的球部（凸块）430事先形成在本实施例中的安全性芯片200的电极焊盘231中，导线412和电极焊盘（接合焊盘）231的其他部分经由球部（凸块）430电连接在一起。形成在导线412的部分（端部）中的用于第一接合的球部（凸块）420与基板401的电极焊盘（接合引线）321D连接。即，在本实施例中，将安全性芯片200与基板401电连接的导线412通过所谓的负接合模式形成。从而，在基板401中的电极焊盘上，导线412形成得大约与基板401的上面垂直。电极焊盘（接合引线）231的表面（从未示出的绝缘膜暴露的表面）与每个导线412之间的角大于电极焊盘（接合焊盘）231的表面（从未示出的绝缘膜暴露的表面）与每个导线412之间的角。
在图26至28中，示出用于第一接合的球部420的部分。
4）模制步骤
接下来将说明模制步骤。
图29是示出在模制阵列封装已被执行的状态后的平面图；图30是沿着图29的A-A’线所取的截面图；图31是沿着图29的B-B’线所取的截面图。
在模制步骤中，装载有RF芯片100和安全性芯片200的基体材料（多件基板）400布置在未示出的模制模中。然后，如图29至31所示，密封体500通过用树脂密封RF芯片100、安全性芯片200和导线410A、410B、410C、411和412而形成。在这种情况下，在本实施例中，被布置在每个器件区域401中的半导体芯片100和200（或者器件区域401）被共同密封，通过用形成在未示出的模制模中的空腔将其覆盖。因而，彼此相邻的两个器件区域401之间的划片区域的上面也覆盖有树脂。本文中，根据实施例的树脂例如是环氧热固树脂。
5）球装载步骤
图32是示出在球装载步骤和划片步骤已被执行后的状态的平面图；图33是沿着图32的A-A’线所取的截面图；图34是沿着图32的B-B’线所取的截面图。
接下来，在其中形成了密封体500的基板400从未示出的模制模取出后，焊球（管芯接合材料）301形成（连接）在（至）形成在每个器件区域401中的下面的电极焊盘（凸块连接盘）302上，如图32至34所示。
本文中，包括例如包含锡（Sn）、银（Ag）和Cu的合金的所谓的无铅焊料材料，被用于根据本实施例的焊球301。本文中，上述无铅焊料材料意味着基于RoHS（有害物质限制）规程，铅（Pb）的含量是1000ppm（0.1wt%（重量百分比））以下的材料。当使用包含Sn的焊料材料时，Cu可能分散，因此，本实施例还可以应用于使用包含Pb的焊料材料情况，不限于使用无铅焊料材料的情况。然而，当考虑到采取防污染措施时，优选的是使用如本实施例那样的无铅焊料材料。
6）切割（划片）步骤
接下来，每个器件区域401通过切割密封体500而从基体材料（多件基板）400分离。在具体实施方式中，通过在基体材料400的上述划片区域401内移动未示出的划片刀，已形成外部端子的器件区域400从基体材料（多件基板）400分离。
7）标记步骤
接下来，如图2所示，通过将划分的基板布置在未示出的托盘中，诸如产品名的标记502形成（提供）在密封体500的表面上（中）。在本实施例中，例如通过辐射激光束到其表面上，标记502被刻在密封体500的表面上。从而，如图5和6所示，凹部分（槽）形成在密封体500的表面，作为标记502的迹线。
8）检测步骤
接下来，执行形成的标记502的视觉检测（可见性检测）、装载的半导体芯片100和200等的电试验，因而允许半导体器件1完成。
<<关于电子设备（电子系统）>>
在上述制造步骤（在检测步骤中确定为好的半导体器件）中完成的半导体器件1连同其他电路组件装载在例如移动电话或者IC卡的未示出的母板上，如图1所示，因而允许形成高频率非接触通信系统。
<<实施例的优点>>
如上基于图1等所述，作为要被用于能够处理类型A、类型B和类型C中每个的信号的高频率非接触通信系统中的半导体器件1，对类型A和类型B的信号的安全处理被分配给RF芯片100，对类型C的信号的安全处理被分配给安全性芯片200。因此，用于通信数据的安全数据处理功能依据通信模式被划分至两个芯片，因此，与当用于所有通信模式的安全数据处理功能被分配给安全性芯片的情况相比，RF芯片100和安全性芯片200的尺寸不会彼此极为不同。从而，可以获得的优点是，半导体器件1的平面尺寸可以减小，由器件1对母板占据的面积可以被减小。
此外，通过安全数据处理功能的上述划分，已被用于类型C的非接触通信模式中的安全处理的用于数据处理的现有半导体芯片可以被用作安全性芯片200，安全性芯片200是已对其划分有用于通信数据的安全数据处理功能的两个半导体芯片之一。
如图11所示，形成了发送缓冲电路的区域被分配给电路区域141，电路区域141大于用于要与焊盘131B和131C连接的外部I/O接口电路的I/O单元区域140。因而，可以避免如下情形：对于发送焊盘131A的布置的面积效率会变得恶化。此外，可以容易地优化用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度。
此外，通过将发送焊盘131A布置在与接收焊盘131B的位置相比距芯片的周边较远的位置，可以容易地避免如下情形：如果用于向外部输出高频率输出电流的外部输出缓冲的尺寸大于其他外部I/O缓冲，对于发送焊盘的布置的面积效率可能变得恶化。此外，用于向外部输出高频率输出电流的外部输出缓冲与对应的发送焊盘之间的内部布线的长度可以被容易地优化。
如果发送焊盘131A从其他I/O焊盘的行移位，通过将第二半导体芯片200在RF芯片100上偏置以便避开发送焊盘131A，可以容易地避免用于半导体芯片在一起的层压、以及对于对应的焊盘之间的电连接的阻碍。
根据这些优点，能够处理多个不同高频率非接触通信模式的半导体器件1优选可以由多芯片结构形成，即，可以以高性能和可靠性形成并可以小型化。
此外，通过利用上述导线接合获得，与倒装芯片装载相比，半导体器件1可以以低成本制造。
此外，用于上芯片200的导线通过负接合模式的形成，因此，半导体器件1的厚度可以做小，或者可以使用激光束来执行标记。如果采用了正接合模式，从上芯片200中的焊盘上升的导线的上升长度变大。如果由激光标记产生的上芯片200的表面上的凹部的维度没有考虑到总体增加的上述上升长度，则可能产生缺陷，其中，导线从由激光标记产生的凹迹线部暴露。
不用说本发明不应限于上述实施例，在不脱离本发明主旨的范围内可以做出各种修改。
例如，已说明了在本实施例中，金属膜（镀膜）形成在基板（布线板、内插基板）的电极焊盘（接合引线、凸块连接盘）的表面（从绝缘膜暴露的表面）上；然而，本发明不限于此。即，金属膜可以不形成在每个电极焊盘的表面上。然而，如果电极焊盘（接合引线、凸块连接盘）包括Cu，表面（从绝缘膜暴露的表面）可能被氧化，因此，当考虑到与导电构件（导线、焊料材料）的接合性质（附着性）时，优选的是形成如实施例中的金属膜。
此外，已说明了在本实施例中，半导体芯片（RF芯片）具有两边焊盘结构；然而，本发明不限于此。例如，电极焊盘可以沿着各边或者三边形成，取决于基板或者半导体芯片（RF芯片100、安全性芯片200）的尺寸。然而，当考虑到每个半导体芯片100和200经由导线与基板电连接时，在下半导体芯片形成的电极焊盘不应被上半导体芯片覆盖，换言之，应该从上半导体芯片暴露。
此外，已说明了在本实施例中，沿着半导体芯片（RF芯片100）的主面的第一边（第一上面边）形成的电极焊盘（第一主面边焊盘）包含电极焊盘（通信焊盘），用于在半导体芯片（RF芯片）100与半导体芯片（安全性芯片200）之间输入/输出信号（数字信号）；然而，本发明不限于此。例如，电极焊盘（通信焊盘）可以包含在沿着不同于上述实施例的侧形成的多个电极焊盘中，即，可以包含在沿着半导体芯片（RF芯片100）的主面的第二边（第二上面边）形成的电极焊盘（第二主面边焊盘）中。此外，如图4所示，半导体芯片（安全性芯片200）的电极焊盘（通信焊盘）形成在上侧，布置在基板的第一边（第一上面边）附近，因此，当考虑到与电极焊盘（通信焊盘）连接（布线长度）时，优选的是将半导体芯片（RF芯片100）的电极焊盘（通信焊盘）布置在相同侧附近，如上述实施例那样。
作为主要接合模式，对于下芯片（RF芯片100）采用正接合模式，对于上芯片（安全性芯片200）采用负接合模式。而当密封体的厚度大时，对于上芯片也可以采用正接合模式。
用作外部端子的焊球在形成于基板（布线板）的下面的凸块连接盘形成。然而，半导体器件不限于所谓的BGA（球栅阵列）类型的半导体器件，其中，焊球形成在凸块连接盘的表面上，也可以是所谓的LGA（焊盘栅格阵列）类型的半导体器件，其中，焊料材料形成在凸块连接盘的表面上。
此外，已说明了在上述实施例中，通过使用提供了多个器件区域的基体材料（布线板）来制造半导体器件，但是本发明不限于此。可以使用包括单个的器件区域的基板（布线板），如图7至10所示。
此外，由半导体器件支持的高频率非接触接口模式不限于类型A、类型B和类型C，但是不用说，可以处理其他通信模式。此外，调制模式不限于ASK，也可以采用频率调制模式等。第一半导体芯片和第二半导体芯片不限于RF芯片和安全性芯片，两个芯片的内部电路不限于上述实施例中的这些，可以适当改变。

Claims (15)

1.一种半导体器件，包括：
布线板，具有：上面，沿着所述上面的第一上面边形成的多个第一接合引线，沿着面对所述上面的第一上面边的第二上面边形成的多个第二接合引线，与所述上面相反的下面，以及形成在所述下面上的多个凸块连接盘，所述上面在平面图中的形状为四边形；
第一半导体芯片，具有：主面，沿着所述主面的第一主面边形成的多个第一主面边焊盘，沿着面对所述主面的第一主面边的第二主面边形成的多个第二主面边焊盘，以及与所述主面相反的后面，装载在所述布线板的所述上面上，使得所述后面面对所述布线板的所述上面，并使得在平面图中第一和第二主面边分别对准第一和第二上面边，并使得第一接合引线和第二接合引线中的每个暴露，所述主面在平面图中的形状为四边形；
第二半导体芯片，具有：正面，沿着所述正面的第一正面边形成的多个第一正面边焊盘，以及与所述正面相反的背面，装载在第一半导体芯片的所述主面上，使得所述背面面对第一半导体芯片的所述主面，并使得在平面图中第一和第二正面边分别对准第一和第二主面边，并使得第一主面边焊盘和第二主面边焊盘中的每个暴露，所述正面在平面图中的形状为四边形；
多个第一导线，分别将第一主面边焊盘与第一接合引线的第一引线组电连接；
多个第二导线，分别将第二主面边焊盘与第二接合引线电连接；以及
多个第三导线，分别将第一正面边焊盘与第一接合引线的第二引线组电连接，
其中，第一半导体芯片包括仅沿着所述主面的第一主面边和第二主面边形成的焊盘，
其中，第二半导体芯片包括仅沿着所述正面的第一正面边形成的焊盘，
其中，第一半导体芯片被配置为执行高频率非接触通信的接口控制，接收第一、第二和第三调制模式的通信数据，执行对第一和第二调制模式的接收数据和发送数据的安全处理，
其中，第二半导体芯片被配置为执行对第三调制模式的接收数据和发送数据的安全处理，
其中，第一主面边焊盘包含多个第一焊盘和多个第二焊盘，每个第一焊盘用于向外部输出高频率发送电流信号，每个第二焊盘用于从外部输入高频率接收电流信号，
其中，所述多个第一焊盘布置于第一主面边的第一电路区域内，所述多个第二焊盘布置于第一主面边的第二电路区域内，
其中，在平面图中，第一电路区域的表面面积大于第二电路区域的表面面积，并且
其中，第一焊盘与第一主面边焊盘的其他焊盘相比布置得较接近第二主面边。
2.根据权利要求1所述的半导体器件，
其中，第一焊盘和第二焊盘与用于电磁波通信的天线连接使用。
3.根据权利要求2所述的半导体器件，
其中，要与第一焊盘连接的输出晶体管具有大于要与第二焊盘连接的输入晶体管的尺寸。
4.根据权利要求1所述的半导体器件，
其中，第二半导体芯片通过在远离第一焊盘的方向，沿着第一半导体芯片的第一主面边被偏置而装载在第一半导体芯片的所述主面上。
5.根据权利要求4所述的半导体器件，
其中，第二引线组通过在第二半导体芯片被偏置的方向偏置，沿着第一上面边布置，并且
其中，第一正面边焊盘通过在第二半导体芯片被偏置的方向偏置，沿着第一正面边布置。
6.根据权利要求1所述的半导体器件，
其中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式的信号，其载波频率彼此相等，第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度，第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，且具有的通信速度高于第一ASK调制模式的信号的通信速度，
其中，第一半导体芯片执行高频率非接触通信的接口控制、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者，并且
其中，第二半导体芯片执行作为另一个数据处理的、对第三ASK调制模式的接收数据和发送数据的安全处理。
7.一种制造半导体器件的方法，包括下面的步骤：
(a)提供布线板，具有：上面，沿着所述上面的第一上面边形成的多个第一接合引线，沿着面对所述上面的第一上面边的第二上面边形成的多个第二接合引线，与所述上面相反的下面，以及形成在所述下面上的多个凸块连接盘，所述上面在平面图中的形状为四边形；
(b)在步骤(a)后，将第一半导体芯片装载在所述布线板的上面上，第一半导体芯片具有：主面，沿着所述主面的第一主面边形成的多个第一主面边焊盘，沿着面对所述主面的第一主面边的第二主面边形成的多个第二主面边焊盘，以及与主面相反的后面，第一半导体芯片被配置为执行高频率非接触通信的接口控制和通信数据的数据处理这两者，装载第一半导体芯片使得第一半导体芯片的所述后面面对所述布线板的所述上面，并使得在平面图中第一和第二主面边分别对准第一和第二上面边，并使得第一接合引线和第二接合引线中的每个从第一半导体芯片暴露，所述主面在平面图中的形状为四边形；
(c)在步骤(b)之后，将第二半导体芯片装载在第一半导体芯片的所述主面上，第二半导体芯片具有：正面，沿着所述正面的第一正面边形成的多个第一正面边焊盘，以及与所述正面相反的背面，第二半导体芯片被配置为执行所述通信数据的另一个数据处理，装载第二半导体芯片使得所述背面面对第一半导体芯片的所述主面，使得在平面图中第一正面边分别对准第一主面边，并使得第一主面边焊盘和第二主面边焊盘中的每个暴露，所述正面在平面图中的形状为四边形；以及
(d)在步骤(c)之后，经由多个第一导线将第一主面边焊盘与第一接合引线的第一引线组电连接，经由多个第二导线将第二主面边焊盘与第二接合引线电连接，经由多个第三导线将第一正面边焊盘与第一接合引线的第二引线组电连接，
其中，第一半导体芯片包括仅沿着所述主面的第一主面边和第二主面边形成的焊盘，
其中，第二半导体芯片包括仅沿着所述正面的第一正面边形成的焊盘，
其中，第一半导体芯片的数据处理包括接收第一、第二和第三调制模式的通信数据，执行对第一和第二调制模式的接收数据和发送数据的安全处理，
其中，第二半导体芯片的另一个数据处理包括执行对第三调制模式的接收数据和发送数据的安全处理，
其中，第一半导体芯片中的第一主面边焊盘包含多个第一焊盘和多个第二焊盘这两者，每个第一焊盘用于向外部输出高频率发送电流信号，每个第二焊盘用于从外部输入高频率接收电流信号，
其中，所述多个第一焊盘布置于第一主面边的第一电路区域内，所述多个第二焊盘布置于第一主面边的第二电路区域内，
其中，在平面图中，第一电路区域的表面面积大于第二电路区域的表面面积，并且
其中，第一焊盘与第一主面边焊盘的其他焊盘相比布置得较接近第二主面边。
8.根据权利要求7所述的制造半导体器件的方法，
其中，第一焊盘和第二焊盘与用于电磁波通信的天线连接使用。
9.根据权利要求8所述的制造半导体器件的方法，
其中，要与第一焊盘连接的输出晶体管具有大于要与第二焊盘连接的输入晶体管的尺寸。
10.根据权利要求7所述的制造半导体器件的方法，
其中，在步骤(c)中，第二半导体芯片通过在远离第一焊盘的方向，沿着第一半导体芯片的第一主面边被偏置而装载在第一半导体芯片的所述主面上。
11.根据权利要求10所述的制造半导体器件的方法，
其中，第二引线组通过在第二半导体芯片被偏置的方向偏置，沿着第一上面边布置，并且
其中，第一正面边焊盘通过在第二半导体芯片被偏置的方向偏置，沿着第一正面边布置。
12.根据权利要求7所述的制造半导体器件的方法，
其中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式的信号，其载波频率彼此相等，第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度，第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，且具有的通信速度高于第一ASK调制模式的信号的通信速度，
其中，第一半导体芯片执行高频率非接触通信的接口控制、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者，并且
其中，第二半导体芯片执行作为另一个数据处理的、对第三ASK调制模式的接收数据和发送数据的安全处理。
13.一种半导体器件，包括：
布线板，具有沿着其第一边的多个接合引线；
第一半导体芯片，沿着其相邻于布线板的第一边的第一边具有多个焊盘，装载在所述布线板上使得每个所述接合引线暴露，并被配置为执行高频率非接触通信的接口控制和通信数据的数据处理这两者；
第二半导体芯片，沿着其相邻于第一半导体芯片的第一边的第一边具有多个焊盘，装载在第一半导体芯片上使得第一半导体芯片的每个焊盘暴露，并被配置为执行所述通信数据的另一个数据处理，
其中，第一半导体芯片的数据处理包括接收第一、第二和第三调制模式的通信数据，执行对第一和第二调制模式的接收数据和发送数据的安全处理，
其中，第二半导体芯片的另一个数据处理包括执行对第三调制模式的接收数据和发送数据的安全处理，
其中，第一半导体芯片的焊盘和所述接合引线的第一引线组分别由多个第一导线电连接，
其中，第二半导体芯片的焊盘和所述接合引线的第二引线组分别由多个第二导线电连接，
其中，第一半导体芯片的焊盘包含多个第一焊盘和多个第二焊盘，每个第一焊盘用于向外部输出高频率发送电流信号，每个第二焊盘用于从外部输入高频率接收电流信号，
其中，在第一半导体芯片的焊盘中，第一焊盘与第二焊盘相比布置在距第一半导体芯片的第一边较远的位置，
其中，第二半导体芯片通过在远离第一焊盘的方向，沿着第一半导体芯片的第一边被偏置而装载在第一半导体芯片上。
14.根据权利要求13所述的半导体器件，
其中，第二引线组通过在第二半导体芯片被偏置的方向偏置，沿着所述布线板的第一边布置，
其中，第二半导体芯片的焊盘通过在第二半导体芯片被偏置的方向偏置，沿着第二半导体芯片的第一边布置。
15.根据权利要求13所述的半导体器件，
其中，要由第一半导体芯片处理的高频率非接触通信的通信信号是第一至第三ASK调制模式的信号，其载波频率彼此相等，第二ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度等于第一ASK调制模式的信号的通信速度，第三ASK调制模式的信号具有的调制深度低于第一ASK调制模式的信号的调制深度，具有的通信速度高于第一ASK调制模式的信号的通信速度，
其中，第一半导体芯片执行高频率非接触通信的接口控制、和作为数据处理的对第一和第二ASK调制模式的接收数据和发送数据的安全处理这两者，并且
其中，第二半导体芯片执行作为另一个数据处理的、对第三ASK调制模式的接收数据和发送数据的安全处理。
CN201310272931.2A 2012-07-03 2013-07-02 半导体器件及其制造方法 Active CN103530679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-149284 2012-07-03
JP2012149284A JP5959097B2 (ja) 2012-07-03 2012-07-03 半導体装置

Publications (2)

Publication Number Publication Date
CN103530679A CN103530679A (zh) 2014-01-22
CN103530679B true CN103530679B (zh) 2018-06-08

Family

ID=49878876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310272931.2A Active CN103530679B (zh) 2012-07-03 2013-07-02 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US9754919B2 (zh)
JP (1) JP5959097B2 (zh)
CN (1) CN103530679B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI514533B (zh) * 2012-03-22 2015-12-21 Hon Hai Prec Ind Co Ltd 高頻傳輸模組及光纖連接器
FR3002099B1 (fr) 2013-02-12 2016-05-27 Proton World Int Nv Configuration de routeurs nfc pour communication p2p
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
WO2016093833A1 (en) * 2014-12-11 2016-06-16 Ruckus Wireless, Inc. Low-profile clip for reduced electrical noise
WO2018110513A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 能動素子、高周波モジュールおよび通信装置
KR20210033010A (ko) * 2018-10-30 2021-03-25 양쯔 메모리 테크놀로지스 씨오., 엘티디. Ic 패키지
CN109408127B (zh) * 2018-11-09 2022-05-24 四川科道芯国智能技术股份有限公司 芯片系统加载方法及芯片卡
CN114342368A (zh) 2020-08-07 2022-04-12 京东方科技集团股份有限公司 显示基板、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581484A (zh) * 2003-08-05 2005-02-16 松下电器产业株式会社 半导体器件

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
JP2000172806A (ja) * 1998-12-08 2000-06-23 Hitachi Ltd 非接触ｉｃカード
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US6873044B2 (en) * 2000-09-11 2005-03-29 Xytrans, Inc. Microwave monolithic integrated circuit package
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US6906416B2 (en) * 2002-10-08 2005-06-14 Chippac, Inc. Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package
JP2004215225A (ja) * 2002-12-17 2004-07-29 Sony Corp 通信システムおよび通信方法、並びにデータ処理装置
JP4615189B2 (ja) * 2003-01-29 2011-01-19 シャープ株式会社 半導体装置およびインターポーザチップ
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
JP4412947B2 (ja) * 2003-09-08 2010-02-10 株式会社ルネサステクノロジ メモリカード
KR100560770B1 (ko) * 2003-09-15 2006-03-13 삼성전자주식회사 실시간 프로토콜 전환 기능을 갖는 비접촉 집적회로 카드및 그것을 포함한 카드 시스템
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
KR20060039044A (ko) * 2004-10-29 2006-05-08 삼성전기주식회사 스택형 반도체 멀티칩 패키지
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2009500820A (ja) 2005-06-29 2009-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アセンブリを製造する方法及びアセンブリ
US7304395B2 (en) * 2005-07-05 2007-12-04 Oki Electric Industry Co., Ltd. Semiconductor chip package
KR100690922B1 (ko) * 2005-08-26 2007-03-09 삼성전자주식회사 반도체 소자 패키지
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070187836A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
US8710675B2 (en) * 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
JP2007317170A (ja) * 2006-04-28 2007-12-06 Renesas Technology Corp Ｉｃモジュールおよび携帯電話
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
GB0700671D0 (en) * 2006-12-15 2007-02-21 Innovision Res & Tech Plc Nfc communicator and method of data communication
US7691668B2 (en) * 2006-12-19 2010-04-06 Spansion Llc Method and apparatus for multi-chip packaging
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8148816B2 (en) * 2007-01-11 2012-04-03 Nec Corporation Semiconductor device
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
GB0705635D0 (en) * 2007-03-23 2007-05-02 Innovision Res & Tech Plc Near field RF communicators
JP2009152341A (ja) * 2007-12-20 2009-07-09 Toshiba Corp 半導体装置
JP4877998B2 (ja) * 2007-03-30 2012-02-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
JP2009054061A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US8049321B2 (en) * 2008-05-30 2011-11-01 Mediatek Inc. Semiconductor device assembly and method thereof
JP5295657B2 (ja) 2008-06-27 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路、半導体集積回路を実装したｉｃカードおよびその動作方法
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
KR101004684B1 (ko) * 2008-12-26 2011-01-04 주식회사 하이닉스반도체 적층형 반도체 패키지
US8049312B2 (en) 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP2010171169A (ja) 2009-01-22 2010-08-05 Sanken Electric Co Ltd 半導体モジュール及びその制御方法
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
JP5455753B2 (ja) * 2009-04-06 2014-03-26 株式会社半導体エネルギー研究所 Ｉｃカード
JP5183800B2 (ja) * 2009-04-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびそれを実装したｉｃカード
US8387238B2 (en) * 2009-06-14 2013-03-05 Jayna Sheats Processes and structures for IC fabrication
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8552546B2 (en) * 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
US8653654B2 (en) * 2009-12-16 2014-02-18 Stats Chippac Ltd. Integrated circuit packaging system with a stackable package and method of manufacture thereof
US8288844B2 (en) * 2009-12-17 2012-10-16 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US8476775B2 (en) * 2009-12-17 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with embedded interconnect and method of manufacture thereof
KR101695770B1 (ko) * 2010-07-02 2017-01-13 삼성전자주식회사 회전 적층 구조를 갖는 반도체 패키지
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
JP2012114241A (ja) 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
JP5717412B2 (ja) * 2010-11-26 2015-05-13 ルネサスエレクトロニクス株式会社 無線通信用半導体装置
US8502387B2 (en) * 2010-12-09 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnection and method of manufacture thereof
US8432028B2 (en) * 2011-03-21 2013-04-30 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8779562B2 (en) * 2011-03-24 2014-07-15 Stats Chippac Ltd. Integrated circuit packaging system with interposer shield and method of manufacture thereof
WO2012140169A1 (fr) * 2011-04-15 2012-10-18 Gemalto Sa Procede, circuit et dispositif de communication sans contact a emission activee
US8749056B2 (en) * 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
KR101909200B1 (ko) * 2011-09-06 2018-10-17 삼성전자 주식회사 수동소자가 형성된 지지 부재를 포함하는 반도체 패키지
US8587123B2 (en) * 2011-09-27 2013-11-19 Broadcom Corporation Multi-chip and multi-substrate reconstitution based packaging
US8873282B2 (en) * 2011-10-18 2014-10-28 Micron Technology, Inc. Interfaces and die packages, and appartuses including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581484A (zh) * 2003-08-05 2005-02-16 松下电器产业株式会社 半导体器件

Also Published As

Publication number Publication date
JP2014011424A (ja) 2014-01-20
US20170330864A1 (en) 2017-11-16
CN103530679A (zh) 2014-01-22
JP5959097B2 (ja) 2016-08-02
US9754919B2 (en) 2017-09-05
US20140011453A1 (en) 2014-01-09
US9997499B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
CN103530679B (zh) 半导体器件及其制造方法
US9362987B2 (en) Methods of manufacturing and operating die-to-die inductive communication devices
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
US10411766B2 (en) Semiconductor package device and method of manufacturing the same
US9984959B2 (en) Semiconductor device and manufacturing method thereof
CN106611212B (zh) 双接口ic卡
JP2015008229A (ja) 半導体装置およびその製造方法
US8810021B2 (en) Semiconductor device including a recess formed above a semiconductor chip
US8791544B2 (en) Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
JP2012190429A (ja) Ｒｆｉｄタグ、非接触給電アンテナ部品、それらの製造方法、及び金型
US20110186980A1 (en) Wireless Element With Antenna Formed On A Thin Film Substrate For Embedding into Semiconductor packages
CN108496187B (zh) 用于制造芯片卡模块的方法和芯片卡
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN104218009B (zh) 芯片卡模块和用于制造芯片卡模块的方法
CN204518238U (zh) 部件内置基板以及通信终端装置
KR20170081693A (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
CN207037707U (zh) 内置rfic封装的树脂成型体
CN208207884U (zh) 一种电子标签
CN116364681B (zh) 一种感应芯片封装结构、工艺及半导体器件
JP2000242753A (ja) 非接触データキャリア
CN218274567U (zh) 一种半导体芯片背部电极引出至正面的dfn封装结构
CN212433800U (zh) 一种增强型智能卡芯片模块
JP2001143039A (ja) 半導体装置及びその製造方法
CN106599979A (zh) 一种载板式csp倒贴装耦合双界面模块及具有其的智能卡
JP2005301635A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant