CN1581484A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1581484A
CN1581484A CNA2004100559962A CN200410055996A CN1581484A CN 1581484 A CN1581484 A CN 1581484A CN A2004100559962 A CNA2004100559962 A CN A2004100559962A CN 200410055996 A CN200410055996 A CN 200410055996A CN 1581484 A CN1581484 A CN 1581484A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
integrated circuit
frequency signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100559962A
Other languages
English (en)
Other versions
CN100377350C (zh
Inventor
渡边厚司
多良胜司
日高贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1581484A publication Critical patent/CN1581484A/zh
Application granted granted Critical
Publication of CN100377350C publication Critical patent/CN100377350C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种小型半导体器件，成本低，具有高集成度，且抑制由金线的寄生电感分量造成的电路的插入损耗的增加和隔离特性的下降。半导体器件包括：对开关电路半导体芯片(111)的高频信号处理进行控制的控制用半导体芯片(110)；搭载在控制用半导体芯片(110)上，对高频信号进行处理的开关电路半导体芯片(111)；搭载了控制用半导体芯片(110)的基板(410)；作为与外部的接口的外部端子(113)；将控制用半导体芯片(110)、开关电路半导体芯片(111)和外部端子(113)之间连接的金线(210)；以及形成于控制用半导体芯片(110)上和基板(410)内部，用于对高频信号进行处理的MIM电容器(120、430)。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别涉及用于通信装置、无线装置等中的半导体集成电路部件。
背景技术
近年来，在通信装置和无线装置中，使用高频信号的情况很多，在内置于通信装置和无线装置中的半导体集成电路部件的开关电路中，采用高频特性优良的使用了砷化镓(GaAs)的场效应晶体管(以下，称为FET)。
图1A是表示以往的半导体集成电路部件(参照日本特开平11-144012号公报)的内部结构的功能方框图。
半导体集成电路部件包括：根据从外部输入的控制信号，对信号处理部601进行控制的控制部600；与控制部600连接，进行高频信号的开关的信号处理部601；以及作为控制部600和信号处理部601与外部的接口的端子602。
图1B是该半导体集成电路部件的外观图。
以往的半导体集成电路部件包括：以硅(以下，称为Si)作为基本材料的、作为控制部600的控制用半导体芯片610；以GaAs作为基本材料的、作为信号处理部601的开关电路半导体芯片611；将控制用半导体芯片610和开关电路半导体芯片611并排地搭载的基板612；作为端子602的外部端子613；以及金线614，其以不交叉且不接触的方式，对外部端子a～h和开关电路半导体芯片611之间进行连接，，并对外部端子i～k和控制用半导体芯片610之间进行连接，对控制用半导体芯片610和开关电路半导体芯片611之间进行连接。这里，在开关电路半导体芯片611上，形成金属-绝缘体-金属型电容器(以下，称为MIM电容器)630，MIM电容器630通过金线614与外部端子e～h连接。
图1C是表示该半导体集成电路部件的电路结构的一例的图。
半导体集成电路部件的电路包括形成于控制用半导体芯片610上的逻辑电路、以及形成于开关电路半导体芯片611上的开关电路。
逻辑电路由互补型(Complimentary)的金属-氧化膜-半导体(Metal-Oxide-Semiconductor)接触型的元件、所谓的CMOS形成，输入端子连接到外部端子613，输出端子经由电阻元件633连接到开关元件631和分路元件632的栅极。此外，逻辑电路根据从外部输入的作为控制信号的外部直流信号，生成适合对开关元件631和分路元件632进行控制的导通/截止电压，将导通/截止电压施加在开关元件631和分路元件632上。这里，外部直流信号是具有大于等于1微妙左右的上升下降时间、高电压和低电压被二进制化的电信号。
开关电路包括：连接到接地端子e～h的四个MIM电容器630、将端子a～d的端子间进行连接的四个开关元件631、连接到源极或漏极的MIM电容器630的四个分路元件632、以及电阻元件633。
这里，开关元件631是FET，根据由逻辑电路施加的导通/截止电压，变为高阻抗状态或低阻抗状态，使在端子a～d的端子间传送的数MHz至数十GHz的高频信号通过或截止。
此外，分路元件632是FET，根据由逻辑电路施加的导通/截止电压，变为高阻抗状态或低阻抗状态任一状态，使端子a～d经由MIM电容器630接地。
下面，说明具有上述结构的半导体集成电路部件的动作的一例。
如图1C所示，在将端子a和端子b的端子间进行连接的情况下，A的开关元件631和G、H的分路元件632为低阻抗状态、所谓的导通状态，而B、C、D的开关元件631和E、F的分路元件632为高阻抗状态、所谓的截止状态。此时，在端子a和端子b的端子间以外的端子间，高频信号的传送被截止，仅在端子a和端子b的端子间传送高频信号。再有，逻辑动作预先设计在控制用半导体芯片610中，至少装入想传送的端子间的组合数的逻辑状态。
这样，以往的半导体集成电路部件，作为开关电路半导体芯片的基本材料，通过使用绝缘性比Si好的GaAs，从而导通时的开关元件和分路元件的高频信号的损失减少，即，减少开关电路的插入损耗，而截止时的开关元件和分路元件的高频信号的漏泄减少，即，提高开关电路的隔离特性。而且，现有的半导体集成电路部件，作为没有高频信号的传送路径的控制用半导体芯片610的基本材料，通过使用比GaAs便宜的Si，从而实现低成本。
但是，在以往的半导体集成电路部件中，作为开关电路半导体芯片的基本材料，使用自然界中比Si稀少的GaAs，而在开关电路半导体芯片上，形成多个开关元件、分路元件和MIM电容器，所以开关电路半导体芯片的面积增大，有半导体集成电路部件的制品价格增大的问题。
此外，在以往的半导体集成电路部件中，高频信号经由连接MIM电容器和外部端子的金线传送，但如图1B所示，由于连接MIM电容器和外部端子e～h的金线的长度长，所以金线产生的寄生电感分量产生很大影响，有开关电路的插入损耗增加，而且隔离特性下降的问题。
此外，在以往的半导体集成电路部件中，还将开关电路动作所必需的元件形成在开关电路半导体芯片上，在要提高开关电路半导体芯片的集成度时，开关电路半导体芯片的面积增大，搭载开关电路半导体芯片的基板的面积变大，故有电路部件的尺寸扩大的问题。即，可搭载在开关电路半导体芯片上的元件数因搭载半导体芯片的基板的面积而受到限制，不能扩大半导体集成电路部件的尺寸，不能提高半导体集成电路部件的集成度。
此外，在以往的半导体集成电路部件中，通过在开关电路半导体芯片的基本材料中使用GaAs，减少开关电路的插入损耗并提高隔离特性，但插入损耗和隔离起因于电导率和介电常数等半导体的物性值，由于在该半导体物性值上存在边界点，所以半导体的物性值决定插入损耗和隔离的上限，有不能使开关电路的插入损耗进一步减少、进一步提高隔离特性的问题。例如，关于电导率，相对于金属的1×106S/cm的电导率，半导体的电导率为1×103S/cm，高三位数，而关于介电常数，相对于空气的1的介电常数，半导体的介电常数为12，高一位数，所以在半导体中不能实现金属那样小的插入损耗率和空气那样高的隔离。
此时，高频信号的损失和漏泄由FET导通时的电阻值和截止时的电容值来确定，所以作为进一步减少开关电路的插入损耗和提高隔离特性的方法，有调节FET的沟道宽度的方法。但是，由于插入损耗和隔离为权衡(trade off)的关系，所以在该方法中不能同时实现开关电路的插入损耗的减少和隔离特性的提高。即，如果通过增大设计FET的沟道宽度，降低导通时的电阻值，减少高频信号的损失，则高频信号的漏泄增加，而如果通过减小地设计FET的沟道宽度，降低截止时的电容值，减少高频信号的漏泄，则高频信号的损失增加。
此外，基于MEMS(Micro Electro Mechanical Systems)技术的作为开关器件的MEMS开关，具有用插入损耗为0.1dB、隔离为40dB的半导体不能实现的小的插入损耗和空气那样高的隔离，所以作为进一步减小开关电路的插入损耗和提高隔离特性的方法，可考虑仅用MEMS开关来制造半导体集成电路部件的方法。但是，MEMS开关在作为机械接点的部位上需要微小的空间结构，所以在空间形成上需要复杂的制造工序，而且，在制造时，由于需要使空间形成的条件尽量相同，故产生使元件间的间隔和配置尽量一样的设置上的制约，所以难以仅用MEMS开关来制造半导体集成电路部件，即使是这种方法，也不能实现插入损耗的减少和隔离特性的提高。
发明内容
因此，鉴于这样的问题，本发明的第一目的在于，提供一种低成本的半导体器件，其包括处理高频信号的半导体芯片和对其进行控制的半导体芯片。
此外，本发明的第二目的在于，提供一种半导体器件，其能抑制由金线的寄生电感分量引起的开关电路的插入损耗的增加和隔离特性的下降。
此外，本发明的第三目的在于，提供一种具有高集成度的小型的半导体器件。
此外，本发明的第四目的在于，提供一种包括处理高频信号的半导体芯片和对其进行控制的半导体芯片，减少开关电路的插入损耗，并且提高隔离特性的半导体器件。
为了实现上述目的，本发明的半导体器件包括：对高频信号进行处理的第一半导体芯片；以及对所述第一半导体芯片的高频信号处理进行控制的第二半导体芯片；其特征在于：所述第一半导体芯片和所述第二半导体芯片由不同的材料构成，在所述第二半导体芯片上，形成与用于控制所述第一半导体芯片的元件独立的用于处理所述高频信号的第一元件。这里，在所述第一半导体芯片上，形成用于处理所述高频信号的开关电路，所述第一元件也可以是用于对所述高频信号进行分路的电容器。
由此，由于半导体器件包括对高频信号进行处理的第一半导体芯片和对其进行控制的第二半导体芯片，可以减小对高频信号进行处理的半导体芯片面积，所以可以实现低成本的半导体器件，其包括对高频信号进行处理的第一半导体芯片和对其进行控制的第二半导体芯片。
本发明还提供一种半导体器件，包括：对高频信号进行处理的第一半导体芯片；以及对所述第一半导体芯片的高频信号处理进行控制的第二半导体芯片；其特征在于：所述第一半导体芯片和所述第二半导体芯片由不同的材料构成，在所述第二半导体芯片上，形成与用于控制所述第一半导体芯片的元件独立的用于处理所述高频信号的MEMS开关。
由此，由于半导体器件包括对高频信号进行处理的第一半导体芯片和对其进行控制的第二半导体芯片，将用于处理高频信号的元件的一部分作为MEMS开关，所以具有以下效果：可以实现包括对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，具有良好的插入损耗和隔离特性的半导体器件。
此外，所述第一半导体芯片和第二半导体芯片也可以被叠层。
由此，由于可以缩短在半导体芯片间和半导体芯片与基板间进行连接的金线的长度，所以具有以下效果：可以实现抑制由金线的寄生电感分量引起的插入损耗和隔离特性的恶化。
此外，所述半导体器件也可以还包括搭载所述第一半导体芯片和第二半导体芯片的至少其中之一的基板，在所述基板内部，形成用于处理所述第一半导体芯片的高频信号的元件和用于控制所述高频信号处理的元件的至少其中之一。
由此，由于可以使形成于半导体芯片上的元件在基板内部移动，所以具有以下效果：可以实现具有高集成度的小型的半导体器件。
附图说明
图1A是以往的半导体集成电路部件的功能方框图。
图1B是以往的半导体集成电路部件的外观图。
图1C是表示以往的半导体集成电路部件的一例电路结构的图。
图2A是本发明第一实施方式的半导体集成电路部件的功能方框图。
图2B是该实施方式中的半导体集成电路部件的外观图。
图2C是表示该实施方式中的半导体集成电路部件的一例电路结构的图。
图3是本发明第二实施方式的半导体集成电路部件的外观图。
图4是表示该实施方式中的半导体集成电路部件的金线210的寄生电感和2GHz的频率下的金线210的隔离计算值之间关系的图。
图5A是本发明第三实施方式的半导体集成电路部件的外观图。
图5B是表示该实施方式的半导体集成电路部件的一例电路结构的图。
图6A是本发明第四实施方式的半导体集成电路部件的外观图。
图6B是表示该实施方式的半导体集成电路部件的一例电路结构的图。
具体实施方式
以下，参照附图说明本发明的实施方式的半导体集成电路部件。
(第一实施方式)
图2A是表示本实施方式的半导体集成电路部件的内部结构的功能方框图。
以实现包括对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片的低成本的半导体集成电路部件为目的，半导体集成电路部件包括：根据从外部输入的信号，对信号处理部101进行控制的控制部100；与控制部100连接，进行高频信号的开关的信号处理部101；以及作为控制部100和信号处理部101与外部的接口的端子102。
图2B是该半导体集成电路部件的外观图。
本实施方式的半导体集成电路部件，在将MIM电容器120形成在控制用半导体芯片110上这方面与现有的半导体集成电路部件有所不同，该半导体集成电路部件包括：以Si作为基本材料的、作为控制部100的控制用半导体芯片110；以GaAs作为基本材料、作为信号处理部101的开关电路半导体芯片111；将开关电路半导体芯片111和控制用半导体芯片110并排地搭载的基板112；作为端子102的外部端子113；以及在控制用半导体芯片110、开关电路半导体芯片111和外部端子113之间进行连接的金线114。
图2C是表示该半导体集成电路部件的一例电路结构的图。
半导体集成电路部件的电路包括：形成于控制用半导体芯片110上的逻辑电路、以及形成于控制用半导体芯片110和开关电路半导体芯片111上的开关电路。
逻辑电路由CMOS形成，其输入端子连接到外部端子113，输出端子经由电阻元件132连接到开关元件130和分路元件131的栅极。此外，逻辑电路根据从外部输入的外部直流信号而生成适合对开关元件130和分路元件131进行控制的导通/截止电压，并将导通/截止电压施加在开关元件130和分路元件131上。
开关电路包括：连接到接地端子e或接地端子f的四个MIM电容器120；对端子a、端子b、端子c和端子d的端子间进行连接的四个开关元件130；其源极或漏极连接到MIM电容器120的四个分路元件131；以及电阻元件132。这里，四个MIM电容器120形成在控制用半导体芯片110上，四个分路元件131、四个开关元件130和电阻元件132形成在开关电路半导体芯片111上。
开关元件130是FET，根据从逻辑电路施加的导通/截止电压而变为高阻抗状态或低阻抗状态，使端子a、端子b、端子c和端子d的端子间传送的数MHz至数十GHz的高频信号通过或截止。
分路元件131是FET，根据从逻辑电路施加的直流信号而变为高阻抗状态或低阻抗状态，使端子a、端子b、端子c和端子d经由MIM电容器120被接地。
下面，说明具有上述结构的半导体集成电路部件的动作的一例。
如图2C所示，在将端子a和端子b的端子间进行连接时，A的开关元件130和G、H的分路元件131为导通状态，B、C、D的开关元件130和E、F的分路元件131为截止状态。此时，在端子a和端子b的端子间以外的端子间，高频信号的传送被截止，仅在端子a和端子b的端子间传送高频信号。再有，逻辑动作预先设计在控制用半导体芯片110中，至少装入想要传送的端子间的组合数的逻辑状态。
如以上那样，在本实施方式的半导体集成电路部件中，半导体集成电路部件包括开关电路半导体芯片111和控制用半导体芯片110，将MIM电容器120形成在控制用半导体芯片110上。因此，可以减小开关电路半导体芯片111的面积，所以本实施方式的半导体集成电路部件可以实现包括了对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片的低成本的半导体集成电路部件。即，通过将四个MIM电容器120形成在控制用半导体芯片110上，从而将GaAs作为基本材料的开关电路半导体芯片111的面积缩小15％，将价格是GaAs的1/5的Si作为基本材料的控制用半导体芯片110的面积增大相同的面积，所以可以将半导体集成电路部件的价格削减13％。
再有，在本实施方式的半导体集成电路部件中，将MIM电容器120形成在控制用半导体芯片110上，但也可以在具有完全不同功能的其他半导体芯片上形成MIM电容器120。
此外，在本实施方式的半导体集成电路部件中，将MIM电容器120形成在控制用半导体芯片110上，但也可以将MIM电容器120以外的其他元件形成在控制用半导体芯片110上。
此外，在本实施方式的半导体集成电路部件中，半导体集成电路部件包括控制部100和信号处理部101及端子102，但半导体集成电路部件还可以配有放大器等其他功能。
(第二实施方式)
图3是第二实施方式的半导体集成电路部件的外观图。在图3中，在与图2B相同的元件上附以相同的标号，这里省略有关它们的详细说明。
本实施方式的半导体集成电路部件的目的在于，抑制由金线的寄生电感分量引起的开关电路的插入损耗的增加和隔离特性的下降，与第一实施方式的半导体集成电路部件的不同点是，不将各个控制用半导体芯片和开关电路半导体芯片以并排方式搭载在基板上，而将控制用半导体芯片搭载在基板上，在该控制用半导体芯片上搭载开关电路半导体芯片；该半导体集成电路部件包括：搭载于基板112上的控制用半导体芯片110；间隔着绝缘膏搭载于控制用半导体芯片110上的开关电路半导体芯片111；基板112；外部端子113；将控制用半导体芯片110、开关电路半导体芯片111和外部端子113之间进行连接的金线210。这里，在控制用半导体芯片110上，形成MIM电容器120。此外，连接开关电路半导体芯片111和MIM电容器120的金线210、以及连接外部端子113和MIM电容器120的金线210的总长度，为第一实施方式的半导体集成电路部件中的同样的金线的总长度的1/2～2/5。再有，开关电路半导体芯片111间隔着绝缘膏搭载于控制用半导体芯片110上，但可在控制用半导体芯片110和开关电路半导体芯片111之间确保绝缘性，只要可将开关电路半导体芯片111固定在控制用半导体芯片110上，并不限于此方式。
图4是以曲线表示连接开关电路半导体芯片111和MIM电容器120、连接外部端子113和MIM电容器120的金线210的寄生电感分量，与2GHz频率下的隔离特性的计算值之间关系的图。这里，第一实施方式的半导体集成电路部件的同样的金线的寄生电感，在2GHz时为5nH，本实施方式的半导体集成电路部件的金线210的寄生电感，在2GHz时为2～2.5nH。
从图4可知，第一实施方式的半导体集成电路部件的开关电路的隔离特性为22dB，本实施方式的半导体集成电路部件的开关电路的隔离特性为28～30dB，通过在控制用半导体芯片110上搭载开关电路半导体芯片111，隔离特性被极大地改善。
如以上那样，在本实施方式的半导体集成电路部件中，将开关电路半导体芯片111搭载在控制用半导体芯片110上。因此，开关电路半导体芯片111和控制用半导体芯片110的周边部接近，并且控制用半导体芯片110的整个周边部接近外部端子113，可以缩短在开关电路半导体芯片111和MIM电容器120之间进行连接的金线210、以及连接外部端子113和MIM电容器120的金线210的总长度，所以本实施方式的半导体集成电路部件可以实现抑制由金线的寄生电感分量引起的开关电路的插入损耗的增加和隔离特性的下降。
此外，在本实施方式的半导体集成电路部件中，将开关电路半导体芯片111搭载在控制用半导体芯片110上。因此，开关电路半导体芯片111和控制用半导体芯片110的周边部接近，并且控制用半导体芯片110的整个周边部接近外部端子113，使将开关电路半导体芯片111和MIM电容器120之间进行连接的金线210、以及连接外部端子113和MIM电容器120的金线210的总长度缩短的MIM电容器120的配置位置扩宽，所以本实施方式的半导体集成电路部件可以实现具有高自由度、可以决定MIM电容器120的配置位置的半导体集成电路部件。
此外，在本实施方式的半导体集成电路部件中，将开关电路半导体芯片111搭载在控制用半导体芯片110上。因此，可以缩小基板112的面积，所以本实施方式的半导体集成电路部件可以实现小型化的半导体集成电路部件。
(第三实施方式)
图5A是第三实施方式的半导体集成电路部件的外观图。在图5A中，在与图3相同的元件上附以同一标号，这里省略有关它们的详细说明。
本实施方式的半导体集成电路部件的目的是，实现具有高集成度的小型的半导体集成电路部件，与第二实施方式的半导体集成电路部件的不同在于，开关电路还包括MIM电容器，将该MIM电容器形成在基板内部；该半导体集成电路部件由控制用半导体芯片110、开关电路半导体芯片111、基板410、外部端子113、金线210构成。这里，基板410是低温烧制的多层陶瓷基板，在其内部形成5pF的MIM电容器430。
图5B是表示该半导体集成电路部件的一例电路结构的图。在图5B中，在与图2C相同的元件上附以同一标号，这里省略有关它们的详细说明。
半导体集成电路部件的电路包括：形成于控制用半导体芯片110上的逻辑电路、开关电路半导体芯片111、形成于控制用半导体芯片110上和基板410内部的开关电路。
开关电路由四个MIM电容器120、四个开关元件130、四个分路元件131、电阻元件132、隔直流的四个MIM电容器430构成。这里，四个开关元件130、四个分路元件131和电阻元件132形成在开关电路半导体芯片111上，四个MIM电容器430形成在基板410内部。
如以上那样，在本实施方式的半导体集成电路部件中，作为开关电路动作所需的元件的MIM电容器430形成在基板410内部。因此，由于可搭载开关电路动作所需的元件而不增大基板410的面积，所以本实施方式的半导体集成电路部件可以实现具有高集成度的小型半导体集成电路部件。
再有，在本实施方式的半导体集成电路部件中，在基板410内部形成MIM电容器430，但形成于控制用半导体芯片110或开关电路半导体芯片111上的元件不限于此，在基板410内部形成其他元件也可以。
(第四实施方式)
图6A是第四实施方式的半导体集成电路部件的外观图。在图6A中，在与图2B相同的元件上附以同一标号，这里省略有关它们的详细说明。
本实施方式的半导体集成电路部件包括对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，目的在于实现减少开关电路的插入损耗、并且提高隔离特性的半导体集成电路部件，与以往的半导体集成电路部件的不同是，开关元件的一部分为MEMS开关，该开关元件形成在控制用半导体芯片上；该半导体集成电路部件包括：以Si作为基本材料的控制用半导体芯片510；以GaAs作为基本材料的开关电路半导体芯片511；基板112；外部端子113；以及金线114。这里，在控制用半导体芯片510上，形成开关元件520。
图6B是表示该半导体集成电路部件的一例电路结构的图。在图6B中，在与图2C相同的元件上附以同一标号，这里省略有关它们的详细说明。
半导体集成电路部件的电路包括：形成于控制用半导体芯片510上的逻辑电路、以及形成于控制用半导体芯片510和开关电路半导体芯片511上的开关电路。
逻辑电路由CMOS形成，其输入端子连接到外部端子113，输出端子经由电阻元件132连接到开关元件130、分路元件131和开关元件520的栅极。此外，逻辑电路根据从外部输入的外部直流信号而生成适于对开关元件130、分路元件131和开关元件520进行控制的导通/截止电压，将导通/截止电压施加在开关元件130、分路元件131和开关元件520上。
开关电路包括：将端子a、端子c和端子d的端子间进行连接的三个开关元件130；其源极或漏极连接到MIM电容器530的两个分路元件131；电阻元件132；将端子a和端子b的端子间进行连接的开关元件520；以及连接到接地端子e和接地端子f的两个MIM电容器530。这里，两个MIM电容器530、三个开关元件130、两个分路元件131和电阻元件132形成在开关电路半导体芯片511上，开关元件520形成在控制用半导体芯片510上。
开关元件520是MEMS开关，根据由逻辑电路施加的导通电压，变为具有机械接点的状态，根据有逻辑电路施加的截止电压，变为没有机械接点的状态，使端子a和端子b的端子间传送的数MHz至数十GHz的高频信号通过或截止。再有，关于MEMS开关的细节，公开在特开平9-17300号公报中。
如以上那样，在本实施方式的半导体集成电路部件中，半导体集成电路部件配有控制用半导体芯片510和开关电路511，一部分开关元件为MEMS开关。因此，由于不受到一部分开关元件由半导体这种原料的物理性质的特性造成的制约，所以本实施方式的半导体集成电路部件可以实现如下半导体集成电路部件：配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，减少开关电路的插入损耗，并且提高隔离特性。例如，在使用MEMS开关的路径中，在2GHz的频率时，可获得插入损耗为0.1dB、隔离为40dB的特性。
此外，在本实施方式的半导体集成电路部件中，不是全部都是开关元件，而是其一部分为MEMS开关，与GaAs相比，在以便宜的Si作为基本材料的控制用半导体芯片510上形成MEMS开关。因此，将在形成MEMS开关的工序中产生的不合格品的增加和不合格品造成的成本上升抑制得低，所以本实施方式的半导体集成电路部件可以抑制由MEMS开关的形成引起的合格率造成的成本上升。
再有，在本实施方式的半导体集成电路部件中，各个控制用半导体芯片510和开关电路半导体芯片511以并排方式搭载在基板112上，但也可以将控制用半导体芯片510搭载在基板112上，在该控制用半导体芯片510上搭载开关电路半导体芯片511。
此外，在本实施方式的半导体集成电路部件中，也可以将形成于控制用半导体芯片510或开关电路半导体芯片511上的MIM电容器等元件，形成在基板112内部。
从以上的说明可知，根据本发明的半导体集成电路部件，半导体集成电路部件配有对高频信号进行处理的开关电路半导体芯片和对其进行控制的控制用半导体芯片，将形成于以昂贵的GaAs作为基本材料的开关电路半导体芯片上的MIM电容器形成在以便宜的Si作为基本材料的控制用半导体芯片上，所以具有以下效果：可以实现配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片的低成本的半导体集成电路部件。此外，根据本发明的半导体集成电路部件，由于开关电路半导体芯片搭载在控制用半导体芯片上，所以具有以下效果：可以实现抑制由金线的寄生电感分量引起的开关电路的插入损耗增加和隔离特性下降的半导体集成电路部件。此外，根据本发明的半导体集成电路部件，由于形成于控制用半导体芯片或开关电路半导体芯片上的元件形成在基板内部，所以具有以下效果：可以实现具有高集成度的小型的半导体集成电路部件。此外，根据本发明的半导体集成电路部件，由于半导体集成电路部件配有对高频信号进行处理的开关电路半导体芯片和对其进行控制的控制用半导体芯片，使一部分开关元件为MEMS开关，所以具有以下效果：可以实现配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，减少开关电路的插入损耗，并且提高隔离特性的半导体集成电路部件。
因此，根据本发明，可以提供配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，抑制由金线的寄生电感分量引起的开关电路的插入损耗的增加和隔离特性的下降，配有具有高集成度的小型低成本的半导体集成电路部件，或配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片，减少开关电路的插入损耗，并且提高隔离特性的半导体集成电路部件，其实用性价值非常高。
本发明的产业上的可利用性在于，本发明的半导体器件可应用于通信装置、无线装置等用途，器需要配有对高频信号进行处理的半导体芯片和对其进行控制的半导体芯片的低成本的半导体集成电路部件。

Claims (8)

1.一种半导体器件，包括：对高频信号进行处理的第一半导体芯片；以及对所述第一半导体芯片的高频信号处理进行控制的第二半导体芯片；其特征在于：
所述第一半导体芯片和所述第二半导体芯片由不同的材料构成，
在所述第二半导体芯片上，形成与用于控制所述第一半导体芯片的元件独立的、用于处理所述高频信号的第一元件。
2.如权利要求1所述的半导体器件，其特征在于：
在所述第一半导体芯片上，形成用于处理所述高频信号的开关电路，
所述第一元件是用于对所述高频信号进行分路的电容器。
3.如权利要求2所述的半导体器件，其特征在于：
所述第一半导体芯片和第二半导体芯片被叠层。
4.如权利要求3所述的半导体器件，其特征在于：
所述半导体器件还包括基板，搭载所述第一半导体芯片和第二半导体芯片的至少一个，
在所述基板内部，形成用于对所述第一半导体芯片的高频信号进行处理的元件、及用于对所述高频信号处理进行控制的元件的至少一个。
5.如权利要求1所述的半导体器件，其特征在于：
所述第一半导体芯片和第二半导体芯片被叠层。
6.一种半导体器件，包括：对高频信号进行处理的第一半导体芯片；以及对所述第一半导体芯片的高频信号处理进行控制的第二半导体芯片；其特征在于：
所述第一半导体芯片和所述第二半导体芯片由不同的材料构成，
在所述第二半导体芯片上，形成与用于控制所述第一半导体芯片的元件独立的、用于处理所述高频信号的MEMS开关。
7.如权利要求6所述的半导体器件，其特征在于：
所述第一半导体芯片和第二半导体芯片被叠层。
8.如权利要求7所述的半导体器件，其特征在于：
所述半导体器件还包括基板，搭载所述第一半导体芯片和第二半导体芯片的至少一个，
在所述基板内部，形成用于对所述第一半导体芯片的高频信号进行处理的元件、及用于对所述高频信号处理进行控制的元件的至少一个。
CNB2004100559962A 2003-08-05 2004-08-04 半导体器件 Expired - Fee Related CN100377350C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003287019A JP4248338B2 (ja) 2003-08-05 2003-08-05 半導体装置
JP287019/2003 2003-08-05

Publications (2)

Publication Number Publication Date
CN1581484A true CN1581484A (zh) 2005-02-16
CN100377350C CN100377350C (zh) 2008-03-26

Family

ID=34113992

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100559962A Expired - Fee Related CN100377350C (zh) 2003-08-05 2004-08-04 半导体器件

Country Status (4)

Country Link
US (1) US7425747B2 (zh)
JP (1) JP4248338B2 (zh)
KR (1) KR100634146B1 (zh)
CN (1) CN100377350C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
CN103530679A (zh) * 2012-07-03 2014-01-22 瑞萨电子株式会社 半导体器件及其制造方法
CN105556635A (zh) * 2013-08-01 2016-05-04 卡文迪什动力有限公司 利用mems电阻开关和mim电容器的dvc

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3802910B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
JP2008078327A (ja) * 2006-09-20 2008-04-03 Sony Corp 半導体装置及び半導体装置の製造方法
JP2008181951A (ja) * 2007-01-23 2008-08-07 Nec Electronics Corp 固体撮像装置
US7872356B2 (en) * 2007-05-16 2011-01-18 Qualcomm Incorporated Die stacking system and method
US8582333B2 (en) * 2008-06-30 2013-11-12 Intel Corporation Integration of switched capacitor networks for power delivery
US8330436B2 (en) 2008-06-30 2012-12-11 Intel Corporation Series and parallel hybrid switched capacitor networks for IC power delivery

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0575314A (ja) 1991-09-13 1993-03-26 Matsushita Electron Corp マイクロ波集積回路素子
US5578860A (en) * 1995-05-01 1996-11-26 Motorola, Inc. Monolithic high frequency integrated circuit structure having a grounded source configuration
JP3081786B2 (ja) 1996-04-11 2000-08-28 日本電信電話株式会社 高周波半導体装置
WO1998006174A1 (fr) 1996-08-05 1998-02-12 Mitsubishi Denki Kabushiki Kaisha Circuit integre haute frequence pour emetteur-recepteur radio haute frequence exempt de fuites de puissance haute frequence
JP3801741B2 (ja) * 1997-08-06 2006-07-26 新日本無線株式会社 アンテナスイッチ半導体集積回路
JPH11144012A (ja) 1997-11-04 1999-05-28 Toshiba Kn System Kk 無線タグ及び製造流通管理方法並びに製造流通管理システム
JP3496752B2 (ja) 1998-02-19 2004-02-16 シャープ株式会社 マイクロ波・ミリ波装置
JP2000029796A (ja) 1998-07-15 2000-01-28 Yokogawa Electric Corp バス・アナライザ
JP2000068807A (ja) 1998-08-19 2000-03-03 New Japan Radio Co Ltd アンテナスイッチ半導体集積回路
JP2001148457A (ja) 1999-11-22 2001-05-29 Matsushita Electronics Industry Corp 高周波用半導体装置
EP1351379B1 (en) * 2001-01-10 2006-08-16 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device
TWI252582B (en) * 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP4299488B2 (ja) 2001-12-07 2009-07-22 太陽誘電株式会社 高周波モジュールおよびその製造方法
US6815796B2 (en) 2001-12-07 2004-11-09 Taiyo Yuden Co., Ltd. Composite module and process of producing same
US6676602B1 (en) * 2002-07-25 2004-01-13 Siemens Medical Solutions Usa, Inc. Two dimensional array switching for beamforming in a volume

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103323916A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 高频传输模组及光纤连接器
CN103530679A (zh) * 2012-07-03 2014-01-22 瑞萨电子株式会社 半导体器件及其制造方法
CN103530679B (zh) * 2012-07-03 2018-06-08 瑞萨电子株式会社 半导体器件及其制造方法
CN105556635A (zh) * 2013-08-01 2016-05-04 卡文迪什动力有限公司 利用mems电阻开关和mim电容器的dvc
CN105556635B (zh) * 2013-08-01 2018-01-26 卡文迪什动力有限公司 利用mems电阻开关和mim电容器的dvc
US10566140B2 (en) 2013-08-01 2020-02-18 Cavendish Kinetics, Inc. DVC utilizing MEMS resistive switches and MIM capacitors

Also Published As

Publication number Publication date
KR20050016097A (ko) 2005-02-21
US7425747B2 (en) 2008-09-16
KR100634146B1 (ko) 2006-10-16
US20050030084A1 (en) 2005-02-10
JP2005057085A (ja) 2005-03-03
JP4248338B2 (ja) 2009-04-02
CN100377350C (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
US9190295B2 (en) Package configurations for low EMI circuits
US20060274479A1 (en) Array capacitor for decoupling multiple voltage rails
CN101211916A (zh) 射频集成电路装置
CN1236500C (zh) 开关电路装置
CN1581484A (zh) 半导体器件
US20190378793A1 (en) Integration of guard ring with passive components
CN1665127A (zh) 可变电容电路以及包含该可变电容电路的集成电路
US10290632B2 (en) AC-coupled switch and metal capacitor structure for nanometer or low metal layer count processes
CN1282240C (zh) 半导体装置
US7019362B2 (en) Power MOSFET with reduced dgate resistance
US10029909B2 (en) Non-symmetric arrays of MEMS digital variable capacitor with uniform operating characteristics
CN1809925A (zh) 优化的多用途组件
CN100351633C (zh) 用于测试电子器件的方法和装置
CN1901196A (zh) 具有高频开关电路的高频装置
US11309233B2 (en) Power semiconductor package having integrated inductor, resistor and capacitor
CN1750262A (zh) 功率放大器模块
CN101064271A (zh) 具有多重导线结构的螺旋电感元件
JP2007027317A (ja) 半導体装置
CN1216426C (zh) 化合物半导体开关电路装置
US20100052140A1 (en) Package structure
CN1154230C (zh) 表面声波装置
KR101850923B1 (ko) 고주파 전력 트랜지스터 패키지 및 그 제조방법
CN1441485A (zh) 半导体器件
CN1372382A (zh) 开关电路装置
CN1348255A (zh) 化合物半导体开关电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141204

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141204

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080326

Termination date: 20160804

CF01 Termination of patent right due to non-payment of annual fee