CN104218009B - 芯片卡模块和用于制造芯片卡模块的方法 - Google Patents

芯片卡模块和用于制造芯片卡模块的方法 Download PDF

Info

Publication number
CN104218009B
CN104218009B CN201410243507.XA CN201410243507A CN104218009B CN 104218009 B CN104218009 B CN 104218009B CN 201410243507 A CN201410243507 A CN 201410243507A CN 104218009 B CN104218009 B CN 104218009B
Authority
CN
China
Prior art keywords
chip card
card module
substrate
packaging
microchip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410243507.XA
Other languages
English (en)
Other versions
CN104218009A (zh
Inventor
J.赫格尔
A.米勒-希佩尔
F.皮施纳
W.申德勒
P.施坦普卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104218009A publication Critical patent/CN104218009A/zh
Application granted granted Critical
Publication of CN104218009B publication Critical patent/CN104218009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Abstract

本发明涉及芯片卡模块和用于制造芯片卡模块的方法。用于放入在芯片卡内的芯片卡模块可以包括微芯片和用于通过读取设备接触该微芯片的接触场。所述微芯片可以被外罩包围，所述外罩可以完全地从所有侧包围所述微芯片。

Description

芯片卡模块和用于制造芯片卡模块的方法
技术领域
本发明涉及一种芯片卡模块和一种用于制造芯片卡模块的方法。
背景技术
用于安装在芯片卡内的芯片卡模块在各种各样的应用中、诸如在EC卡、电子健康卡中或在SIM卡中被使用。这些模块一般由半导体芯片和承载该芯片的衬底构成。对该芯片的访问通过被集成到芯片卡中的接口实现。该接口可以基于接触地通过特别形成的接触场、或无接触地通过操纵外部的电磁场的线圈来构型。两种技术在所谓的双接口卡中被使用。接触场一般是芯片卡模块的一部分，该芯片卡模块被用在芯片卡的冲压成形中。在芯片卡和读卡器之间的基于接触的信息交换的流程通过ISO 7816来调整。
为了保护芯片，这些芯片可以在被安置在衬底上之后通过模具（Mold）或圆顶包装体（Glob-top）来封闭。这种保护芯片的方式可能例如由于要使用的材料而费用巨大。
由于该原因和其它的原因存在对本发明的需要。
发明内容
用于生产芯片卡模块的包装和衬底被提供。该包装可以由微芯片和外罩构成，其中该外罩可以被形成，使得该外罩是高度坚固的并且有效地保护微芯片以免损坏。特别是由此可能可以使用变薄的微芯片（CIS－Chip In Substrate（衬底中的芯片））。此外，该包装可以包含重新布线，该重新布线用于电接触微芯片。该包装可以在所谓的倒装芯片装置中被安置在该衬底上（FCIS）。
该衬底可以具有例如根据ISO 7816的接触场以及安装面和重新布线，其中该安装面被设计用于将具有微芯片的包装安置在该衬底上，该重新布线用于将该微芯片与接触面电连接。该包装可以通过合适的措施持久地被安置在衬底的安装面上。
通过包装的使用，可以放弃用于保护芯片的模具或圆顶包装体并且尽管如此仍可以满足高的质量和寿命要求。
附图说明
附图被设置以便给予对实施方式的进一步理解，并且被结合到本说明书中并构成说明书的一部分。附图示出实施方式并且与说明书一起用于阐明实施方式的原理。其它的实施方式和实施方式的意图的优点中的许多优点在其通过参考以下的详细的说明变得更可理解时毫无困难地变得显而易见。附图中的元件相互不一定是按正确比例的。相同的参考数字表示相应的相似的部分。
在包括图1A和1B的图1中，示意性地示出了芯片卡模块的主要的组件。图1A示出包装的横截面，该包装包括微芯片和外罩。图1B示出衬底的横截面，该衬底包括用于包装的安装面和用于微芯片的外部接触的接触场。
在包括图2A－2C的图2中，以横截面图示意性地示出了芯片卡模块的一种实施方式。
在包括图3A和3B的图3中，以俯视图示出了用于芯片卡模块的衬底的两个主表面的实施方式。
在包括图4A和4B的图4中，示意性地示出了卡，该卡具有空腔，芯片卡模块可以被放入到该空腔中。图4A示出卡的俯视图并且图4B示出卡的横截面视图。
在图5中示出了用于制造芯片卡模块的方法的流程图。
具体实施方式
在以下的详细的说明中参考附图，所述附图构成该说明的一部分并且在所述附图中为了图解说明，特定的实施方式被示出，在所述实施方式中本发明可以被执行。在该方面，诸如“上”、“下”、“前”、“后”、“前面的”、“后面的”等等的方向术语关于所说明的图的定向来使用。因为实施方式的组件可以以一些不同的定向来定位，所以方向术语用于图解说明并且绝对不是限制性的。易于理解的是，可以利用其它的实施方式并且进行结构或逻辑的改变，而不偏离本发明的保护范围。因此以下的详细的说明不应在限制性的意义上来理解，并且本发明的保护范围通过所附的权利要求来限定。
易于理解的是，只要没有特别地另外提及，不同的在此所说明的示例性的实施方式的特征相互可以被组合。
在本说明书中，表达“被耦合”和/或“被电耦合”应该并不意味着，元件必须直接被耦合；可以在“被耦合”或“被电耦合”的元件之间设置夹在中间的元件。
在下文中说明包含一个或多个半导体芯片的装置。所述半导体芯片可以是不同类型的，通过不同的技术来制造并且包括例如集成的电和/或无源元件。在一种实施方式中，半导体芯片可以以垂直结构出现，即所述半导体芯片可以被制造，使得电流可以在垂直于半导体芯片的主表面的方向上流动。具有垂直结构的半导体芯片可以在一种实施方式中具有在其两个主表面上、即在其上侧和其下侧上的接触元件。
所述半导体芯片不必由特定的半导体材料、诸如Si、SiC、SiGe、GaAs来制造并且此外可以包含无机的和/或有机的材料，所述材料不是半导体、诸如绝缘体、塑料或金属。
所述半导体芯片可以具有电极（或接触点或接触面），所述电极允许建立与包含在所述半导体芯片中的集成电路的电接触。一个或多个金属层可以被施加到所述半导体芯片的电极上。所述金属层可以以任意的所期望的几何形状并且任意的所期望的材料组成来制造。所述金属层可以例如以覆盖一个范围的层的形式存在。每一任意的所期望的金属或每一任意的所期望的金属合金、诸如铝、钛、金、银、铜、钯、铂、镍、铬或镍钒可以被用作该材料。所述金属层不必是均匀的或由仅仅一种材料来制造，即包含在金属层中的材料的不同的组成和浓度是可能的。所述电极可以处于所述半导体芯片的活性主表面上或所述半导体芯片的其它的表面上。
所述半导体芯片可以被放置在系统载体（Leadframes（引线框架））上。所述系统载体可以具有任意的材料。所述系统载体可以包括载体（Die-Pads（裸片焊盘））和连接线（Leads（引线））。在制造所述装置期间，载体和连接线可以相互连接。载体和连接线也可以由一个块来制作。载体和连接线可以通过连接装置彼此连接，目的是将确定的载体和连接线在制造的过程中分开。载体和连接线的分开可以通过机械锯、激光束、切割、冲压、磨削、铣削、蚀刻或任意的另外合适的方法来实施。所述系统载体可以是导电的。所述系统载体可以例如完全由金属或金属合金、铜、铜合金、铁镍、铝、铝合金、钢、不锈钢或其它的合适的材料来制造。所述系统载体可以以导电的材料、例如铜、银、铁镍或镍磷来涂覆。所述系统载体的连接线可以在制造期间例如以S形的方式被弯曲。
一个或多个金属层可以被放置在半导体芯片之上。所述金属层例如可以被用于产生重新布线层。所述金属层可以作为布线层被用于从该装置之外建立与半导体芯片的电接触和/或用于建立与包含在该装置中的其它的半导体芯片和/或组件的电接触。所述金属层可以以任意的所期望的几何形状和任意的所期望的材料组成来制造。所述金属层可以例如由印制导线构成，但是也可以以覆盖一个范围的层的形式存在。每一所期望的金属、例如铝、镍、钯、银、锌、金或铜或金属合金可以被用作该材料。所述金属层不必是均匀的或由仅仅一种材料来制造，即包含在金属层中的材料的不同的组成和浓度是可能的。此外，所述金属层可以被布置在电绝缘层之上或之下或之间。
随后所说明的装置包括外部的接触元件或外部的接触点，所述接触元件或接触点可以具有任意的形状和大小。所述外部的接触元件可以是从该装置之外能到达的并且因此可以允许从该装置之外建立与半导体芯片的电接触。由于该原因，所述外部的接触元件可以具有外部的接触表面，所述接触表面是从该装置之外能到达的。此外，所述外部的接触元件可以是导热的并且可以作为冷却体用于引出通过所述半导体芯片所产生的热。所述外部的接触元件可以由任意的所期望的导电材料、例如由金属、诸如铜、铝或金、金属合金或导电的有机材料组成。确定的外部的接触元件可以是系统载体的连接线。
所述装置可以包括浇铸材料（模具材料），该浇铸材料至少遮盖所述装置的组件的部分。该浇铸材料可以是任意的合适的热塑性的或热硬化的材料。可以使用不同的技术、例如模压、压铸、粉末模制（Pulverschmelzverfahren）或液体浇铸，以便以浇铸材料覆盖组件。
所述装置可以具有安装表面。该安装表面可以用于将该装置安装在其它的组件上。包括外部的接触表面的外部的接触元件可以被布置在该安装表面上，以便将该装置与该组件电耦合，该装置被安装在该组件上。可以使用焊料沉积、诸如焊料球或其它的合适的连接元件，以便制造该装置和该组件之间的电连接和机械连接，其中该装置被安装在该组件上。
在下文中关于图1阐明芯片卡模块的不同的主要的组件。
关于图1A，CIS包装10的主要的组件的示意图被示出，该CIS包装可以具有微芯片100、盖子200和底部202。该底部可以具有电连接204，微芯片100的活性侧102可以被安置到该电连接上并且该电连接可以被设计用于电接触该微芯片。
根据一种实施方式，盖子200也可以具有其它的导电的组件。这些其它的导电的组件可以与电连接204电连接或者也可以与该电连接204分开。例如表面206可以具有导电层，该导电层完全或部分地遮盖该表面206。
盖子200和底部202可以被构型，使得精确适合的外罩被形成，微芯片100通过该外罩完全被包围。由盖子200和底部202构成的该外罩可以有利地提高微芯片100的坚固性并且有效地防止弯曲、断裂或其它的损坏。
根据一种实施方式，盖子200和底部202可以相互被层压，以便产生微芯片100的封闭的并且耐用的外罩。
根据一种实施方式，盖子200可以由具有集成的SiO2的环氧树脂构成。根据另一种实施方式，盖子200可以由其它的适合的材料构成。根据一种实施方式，底部202可以如在印刷电路板中通常的那样由具有玻璃纤维增强的环氧树脂构成。根据另一种实施方式，底部202可以由其它的适合的材料构成。
相较于模具或圆顶包装体，CIS包装可以是明显更小的。通过这种对外罩材料的节省，CIS包装可以比通过模具或圆顶包装体的芯片外罩更成本有效。该外罩可以特别是具有与微芯片相似的大小（chip size package（芯片大小包装））。根据一种实施方式，该外罩的厚度可以是50μm－150μm。
根据一种实施方式，微芯片100可以由于机械稳定的CIS包装而变薄。变薄就此而论意味着，从包括一些半导体芯片的半导体晶片在该晶片的与所述半导体芯片的活性侧相对的侧上去除材料。特别是微芯片100可以具有从活性侧102到相对侧所测量的10μm－100μm、特别是30μm－70μm的厚度。
模具或圆顶包装体可能不以与这样的层压的包装相同的方式使微芯片稳定。由于该原因，微芯片在使用模具或圆顶包装体的情况下具有比在使用CIS包装的情况下可能的最小厚度明显更大的厚度。
关于图1B，载体30被示出，该载体可以被设计用于容纳CIS包装10。该载体30可以具有带有安装面302的衬底300，该安装面可以被构型，使得CIS包装10可以持久地并且固定地被安置在该安装面上。此外，该载体30可以具有第二电连接304，该第二电连接可以被构型，使得该第二电连接通过第一电连接204将微芯片100与接触场306的接触连接。
根据一种实施方式，CIS包装10在装配过程（pick and place process（拾取和放置过程））中被施加到安装面302上。
根据一种实施方式，CIS包装10通过不导电的粘合剂（non conductive paste（非导电膏））固定地并且持久地与载体30连接。根据另一种实施方式，CIS包装10通过焊料固定地并且持久地与载体30连接。该焊料可以被涂敷，使得该焊料在第一电连接204和第二电连接304之间产生电接触。根据另一种实施方式，使用由不导电的粘合剂和焊料构成的组合，以便将CIS包装10和载体30固定地并且持久地连接。
根据一种实施方式，接触场306可以是根据ISO 7816的接触场。微芯片100可以通过接触场306与芯片卡读取设备连接。
根据一种实施方式，衬底300可以由成本低的、柔性的不导电的材料、诸如环氧树脂、PET、聚酰亚胺或这样的材料的合适的连接构成。根据一种实施方式，衬底300可以是FCOS（Flip Chip On Substrate（衬底上的倒装芯片））柔性带。
此外，衬底300可以被形成为透光的或不透光的、特别是黑色的。衬底300可以是柔性的，特别是可以比CIS包装10更柔性和/或更不坚固。衬底300可以完全或部分地由PET（Polyethylenterephthalat（聚对苯二甲酸乙二醇脂））构成。
由载体30和被安置在该载体上的CIS包装10构成的芯片卡模块可以是薄的。芯片卡模块可以具有从表面206直至接触场306所测量的250μm－500μm、特别是300μm－400μm的厚度。
此外，这样的芯片卡模块可以由于其坚固性而具有高的寿命。特别是寿命可以是10年以上。
根据一种实施方式，表面308可以具有除了第二电连接306之外的其它的电组件，其中CIS包装10被施加到该表面上。例如表面308可以具有线圈和/或用于除了CIS包装10之外的其它的电部件的安装面。
根据一种实施方式，其它的不导电的层可以被涂敷在表面308的自由的、即没有被包装10所遮盖的部分上（未被画出）。该其它的不导电的层可以用于保护其它的电组件以免损坏。
关于图2A，用于放入在芯片卡模块中的CIS包装12的一种实施方式以更多的细节被示出。特别是示出CIS包装12的微芯片100可以以倒装芯片安装的方式被安装在包装的底部202上。
根据一种实施方式，底部202可以是印刷电路板。微芯片100的活性侧通过焊点104与第一重新布线206连接。通过重新布线206，微芯片可以从外部被电接触。不导电的粘合剂210（Underfiller（底部填充胶）NCP）可以用于将微芯片100固定地与印刷电路板202连接。
盖子200可以精确适合地将微芯片100包括在内并且通过层压持久地并且固定地与印刷电路板202连接。此外，盖子200可以具有金属层208。
关于图2B，载体32的一种实施方式以更多的细节被示出。载体32可以如上所阐明地具有第二重新布线304。第二重新布线可以例如由Cu、或由Ni、或由NiAu、或由NiPd、或由Pd构成。其它的金属层可以沿着安装面302并且沿着接触场306被施加在第二重新布线上。所述其它的金属层可以由与重新布线304不同的金属构成。
关于图2C，芯片卡模块40的一种实施方式被示出，该芯片卡模块包括CIS包装12和载体32。通过焊点400，第一重新布线204可以与第二重新布线304连接。通过不导电的粘合剂402，CIS包装12可以机械稳定地与载体32连接。
关于图3A，接触场306的两种可能的实施方式50A、50B被示出。根据ISO 7816，接触场的各个接触500有所定义的位置和形状。
关于图3B，芯片卡模块的两种可能的实施方式60A、60B被示出，其中实施方式60A、60B具有不同的载体表面308。根据一种实施方式，载体表面308除了用于CIS包装10的接触面302之外可以具有其它的电功能，诸如在实施方式60A中具有线圈600。该线圈可以用于在微芯片100和外部的读取设备之间建立无接触的连接。在另一种实施方式中，线圈600可以用于建立与更大的在卡70上所配置的线圈700的电感耦合（参看图4A）。
根据实施方式60B，载体表面308可以具有接触602，所述接触可以用于将微芯片100与卡70上的线圈700连接。
关于图4A，卡70的一种实施方式被示出，该卡可以具有带有接触702的线圈700、以及第一空腔704和更深的第二空腔706。线圈700可以在无接触芯片卡中或在所谓的双接口芯片卡中用于在微芯片100和外部的读取设备之间建立连接。利用双接口来表示芯片卡，所述芯片卡不仅拥有用于基于接触的数据传输的接触场，而且拥有用于无接触的数据传输的线圈。
卡70的空腔704、706可以被形成，使得可以包括CIS包装10和载体30的芯片卡模块40完全地位于空腔704、706中并且可以与卡70的表面齐平地封闭接触场306。合适的粘合材料可以用于将芯片卡模块40和卡70持久地并且固定地连接。这样的复合体被称为芯片卡。
关于图4B，卡70的横截面被示出，该卡包括第一空腔704和更深的第二空腔706。由于芯片卡模块40的在上面所阐述的低的结构高度，两个空腔的总深度T1可以比对于包括具有圆顶包装体或模具的未变薄的微芯片的芯片卡模块来说应该可能的总深度更小。这可以在空腔的范围内改进卡70的光学质量以及机械稳定性。特别是这可以导致，在卡70的与空腔相对的范围708内可以出现与在较深的空腔时可能的情况相比更不显著的凹陷。例如可能可以在卡70的范围708内也进行激光雕刻。
通过CIS包装10的使用，根据一种实施方式，粘合材料不仅可以被涂敷在载体30的表面308上，而且可以被涂敷在CIS包装10的表面206的范围内，以便将芯片卡模块40固定在空腔704、706中。这样放大的粘入面可以改进卡70中的芯片卡模块40的平整度。
关于图5，用于制造芯片卡模块的方法的一种实施方式的流程图被示出。该方法包括包含微芯片的包装的提供S1；衬底的提供S2，该衬底具有用于该包装的安装面和用于与该微芯片的基于接触的连接的接触面；和该包装在该衬底上的安置S3，使得在该微芯片和接触场之间形成电连接。
尽管在此特定的实施方式被示出并且被说明，但是对于本领域技术人员来说可认识到的是，各种各样的替代的和/或等效的实施方案可以代替所示出的和所说明的特定的实施方式，而不偏离本发明的保护范围。本申请应该涵盖在此所讨论的特定的实施方式的每一适配或变型方案。因此意图的是，本发明仅通过权利要求和其等效方案来限制。

Claims (20)

1.芯片卡模块，具有：
微芯片；
盖子和底部，相互被层压以从所有侧形成所述微芯片的封闭的并且耐用的封装，所述底部具有第一电连接，所述微芯片的活性侧被安置到所述第一电连接上并且所述第一电连接用于与所述微芯片进行电接触；以及
衬底，所述衬底包括安装面和第二电连接，所述封装的底部持久地并且固定地被安置到所述安装面上，所述第二电连接将所述微芯片电连接到设置在所述衬底的与所述安装面相对的面上的接触场的接触部，所述第二电连接从所述安装面延伸到所述衬底的所述相对的面。
2.根据权利要求1所述的芯片卡模块，其中所述接触场的构造和运行根据ISO 7816来调整。
3.根据权利要求1或2所述的芯片卡模块，其中所述封装的盖子至少部分地由具有集成的SiO2的环氧树脂构成。
4.根据权利要求1或2所述的芯片卡模块，其中所述封装的底部具有印刷电路板。
5.根据权利要求1或2所述的芯片卡模块，其中所述衬底至少部分地由PET构成。
6.根据权利要求1或2所述的芯片卡模块，其中所述微芯片是具有在10μm－100μm的范围内的厚度的变薄的微芯片。
7.根据权利要求1或2所述的芯片卡模块，其中所述微芯片是具有在30μm－70μm的范围内的厚度的变薄的微芯片。
8.根据权利要求1或2所述的芯片卡模块，其中所述芯片卡模块具有小于400μm的总厚度。
9.芯片卡模块，具有：
具有两个主侧的衬底；
包装，所述包装包含半导体芯片并且被安置到所述衬底的第一主侧上，所述包装是由相互被层压的盖子和底部从所有侧形成的所述半导体芯片的封闭的并且耐用的封装；
接触场，所述接触场被安置到所述衬底的第二主侧上；和
在所述半导体芯片和所述接触场之间的导电连接。
10.根据权利要求9所述的芯片卡模块，其中所述包装是衬底中芯片包装。
11.根据权利要求9或10所述的芯片卡模块，此外具有：
在所述衬底的第一主侧上的其它的电功能。
12.根据权利要求11所述的芯片卡模块，其中所述其它的电功能包括线圈。
13.根据权利要求11所述的芯片卡模块，其中所述其它的电功能包括至少一个其它的用于电部件的安装面。
14.根据权利要求9或10所述的芯片卡模块，其中所述包装比所述衬底更机械稳定。
15.根据权利要求9或10所述的芯片卡模块，其中粘合材料不仅能够被涂敷到所述衬底上，而且能够被涂敷到所述包装上，以便将所述芯片卡模块粘入到卡中。
16.用于制造芯片卡模块的方法，所述方法具有：
提供包装，所述包装包含半导体芯片，所述包装是由相互被层压的盖子和底部从所有侧形成的所述半导体芯片的封闭的并且耐用的封装；
提供衬底，所述衬底具有在一个主侧上的用于包装的安装面、在第二主侧上的接触场和在所述安装面和所述接触场之间的导电连接；和
将所述包装安置在所述安装面上。
17.根据权利要求16所述的方法，其中所述包装是衬底中芯片包装。
18.根据权利要求16或17所述的方法，其中所述衬底至少部分地由柔性的、不导电的材料构成。
19.根据权利要求16或17所述的方法，其中将所述包装安置在所述安装面上包括使用不导电的粘合剂。
20.根据权利要求16或17所述的方法，其中将所述包装安置在所述安装面上包括使用焊料。
CN201410243507.XA 2013-06-04 2014-06-04 芯片卡模块和用于制造芯片卡模块的方法 Active CN104218009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013105729.2A DE102013105729A1 (de) 2013-06-04 2013-06-04 Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
DE102013105729.2 2013-06-04

Publications (2)

Publication Number Publication Date
CN104218009A CN104218009A (zh) 2014-12-17
CN104218009B true CN104218009B (zh) 2018-05-25

Family

ID=51899264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410243507.XA Active CN104218009B (zh) 2013-06-04 2014-06-04 芯片卡模块和用于制造芯片卡模块的方法

Country Status (3)

Country Link
US (1) US9070067B2 (zh)
CN (1) CN104218009B (zh)
DE (1) DE102013105729A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015102453A1 (de) * 2015-02-20 2016-08-25 Heraeus Deutschland GmbH & Co. KG Bandförmiges Substrat zur Herstellung von Chipkartenmodulen, Chipkartenmodul, elektronische Einrichtung mit einem derartigen Chipkartenmodul und Verfahren zur Herstellung eines Substrates
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
DE102016106698A1 (de) * 2016-04-12 2017-10-12 Infineon Technologies Ag Chipkarte und Verfahren zum Herstellen einer Chipkarte

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440773B1 (en) * 1997-12-22 2002-08-27 Hitachi, Ltd. Semiconductor device
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478281B2 (ja) * 2001-06-07 2003-12-15 ソニー株式会社 Ｉｃカード
JP4885426B2 (ja) * 2004-03-12 2012-02-29 ルネサスエレクトロニクス株式会社 半導体記憶装置、半導体装置及びその製造方法
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440773B1 (en) * 1997-12-22 2002-08-27 Hitachi, Ltd. Semiconductor device
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法
CN103579153A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 芯片卡模块

Also Published As

Publication number Publication date
US20140353387A1 (en) 2014-12-04
US9070067B2 (en) 2015-06-30
DE102013105729A1 (de) 2014-12-04
CN104218009A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
US7714454B2 (en) Chip module and method for producing a chip module
CN102646209B (zh) Rfid标签、非接触馈电天线部件、制造方法及金属模
US7823322B2 (en) Silicon chip having inclined contact pads and electronic module comprising such a chip
US8248240B2 (en) RFID tag and manufacturing method thereof
US11222861B2 (en) Dual-interface IC card module
CN106611212B (zh) 双接口ic卡
KR20080091058A (ko) 반도체 장치, 적층형 반도체 장치, 및 반도체 장치의 제조 방법
CN103681571A (zh) 半导体存储卡及其制造方法
CN103530679B (zh) 半导体器件及其制造方法
US20110186980A1 (en) Wireless Element With Antenna Formed On A Thin Film Substrate For Embedding into Semiconductor packages
CN106471619A (zh) 包括由印刷电路板制成的承载结构的电子组件
CN104218009B (zh) 芯片卡模块和用于制造芯片卡模块的方法
US9704794B2 (en) Electronic device with die being sunk in substrate
US20110073357A1 (en) Electronic device and method of manufacturing an electronic device
US20060261456A1 (en) Micromodule, particularly for chip card
US20110189824A1 (en) Method for manufacturing an electronic device
KR20170081693A (ko) 상호접속 구역들을 포함하는 단일 측면형 전자 모듈을 제조하기 위한 방법
US11685646B2 (en) Sensor and package assembly thereof
JP2004355604A (ja) Ｉｃカード用ｉｃモジュールとｉｃカード、およびｓｉｍ
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP2002536733A (ja) 集積回路デバイス、当該デバイスを用いたスマートカード用の電子ユニット及び当該デバイスの製造方法
CN116364681B (zh) 一种感应芯片封装结构、工艺及半导体器件
EP1947691A1 (en) Circuit carrier laminate and circuit carrier for mounting a semiconductor chip of a smartcard module, and manufacturing methods thereof
WO2014182239A1 (en) Ultra-thin smart card modules with chip bumps disposed in susbtrate via holes and methods of fabricating the same
EP1947690A1 (en) Circuit carrier laminate and circuit carrier for mounting a semiconductor chip of a smartcard module, and manufacturing methods thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant